JP2550488Y2 - プラグイン型半導体素子収納用パッケージ - Google Patents
プラグイン型半導体素子収納用パッケージInfo
- Publication number
- JP2550488Y2 JP2550488Y2 JP1991026930U JP2693091U JP2550488Y2 JP 2550488 Y2 JP2550488 Y2 JP 2550488Y2 JP 1991026930 U JP1991026930 U JP 1991026930U JP 2693091 U JP2693091 U JP 2693091U JP 2550488 Y2 JP2550488 Y2 JP 2550488Y2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- lead pins
- semiconductor element
- attached
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/40—Securing contact members in or to a base or case; Insulating of contact members
- H01R13/405—Securing in non-demountable manner, e.g. moulding, riveting
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】本考案は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【0002】
【従来の技術】従来、半導体素子、例えば多数の電極を
有するゲートアレイ型半導体素子を収容するプラグイン
型半導体素子収納用パッケージは、アルミナセラミック
ス等の電気絶縁性材料から成り、内部に半導体素子を収
容するための空所を有する絶縁基体と蓋体及び内部に収
容する半導体素子を外部電気回路に電気的に接続するた
めに前記絶縁基体の一主面に周列状に取着された多数の
外部リードピンとにより構成されており、絶縁基体の空
所内に半導体素子を収容し、半導体素子の各電極を外部
リードピンに接続した後、絶縁基体と蓋体とをガラス、
樹脂等の封止材により接合させ、絶縁基体と蓋体とから
成る容器内部に半導体素子を気密に封止することによっ
て最終製品として半導体装置となる。
有するゲートアレイ型半導体素子を収容するプラグイン
型半導体素子収納用パッケージは、アルミナセラミック
ス等の電気絶縁性材料から成り、内部に半導体素子を収
容するための空所を有する絶縁基体と蓋体及び内部に収
容する半導体素子を外部電気回路に電気的に接続するた
めに前記絶縁基体の一主面に周列状に取着された多数の
外部リードピンとにより構成されており、絶縁基体の空
所内に半導体素子を収容し、半導体素子の各電極を外部
リードピンに接続した後、絶縁基体と蓋体とをガラス、
樹脂等の封止材により接合させ、絶縁基体と蓋体とから
成る容器内部に半導体素子を気密に封止することによっ
て最終製品として半導体装置となる。
【0003】尚、この従来のプラグイン型半導体素子収
納用パッケージでは、外部リードピンと外部電気回路と
の電気的接続を良好となすために、また外部リードピン
が酸化腐食するのを防止するために通常、前記外部リー
ドピンの外表面にはニッケル、金等の良導電性で、且つ
耐蝕性に優れた金属が電解メッキ方法により層着されて
いる。
納用パッケージでは、外部リードピンと外部電気回路と
の電気的接続を良好となすために、また外部リードピン
が酸化腐食するのを防止するために通常、前記外部リー
ドピンの外表面にはニッケル、金等の良導電性で、且つ
耐蝕性に優れた金属が電解メッキ方法により層着されて
いる。
【0004】
【考案が解決しようとする課題】しかしながら、この従
来のプラグイン型半導体素子収納用パッケージは、絶縁
基体の一主面で周列状に取着された外部リードピンの露
出外表面に電解メッキ方法によりニッケル、金等を層着
させた場合、電解メッキの際の荷電粒子は被メッキ物の
エッジ部に集中するという性質を有していることから各
外部リードピンの先端、特に最外周角部に位置する外部
リードピンの先端に荷電粒子が集中して電流密度が大き
くなり、その結果、最外周角部に位置する外部リードピ
ンはその先端に多量のメッキ金属層が析出層着されて先
端径が極めて大きなものとなってしまい、外部リードピ
ンを外部電気回路に設けたソケット等に挿入し、内部に
収容する半導体素子の各電極を外部電気回路に接続する
場合、外部リードピンのソケット等内への挿入が極めて
困難となって半導体素子を外部電気回路に電気的に接続
することが不可となる欠点を有していた。
来のプラグイン型半導体素子収納用パッケージは、絶縁
基体の一主面で周列状に取着された外部リードピンの露
出外表面に電解メッキ方法によりニッケル、金等を層着
させた場合、電解メッキの際の荷電粒子は被メッキ物の
エッジ部に集中するという性質を有していることから各
外部リードピンの先端、特に最外周角部に位置する外部
リードピンの先端に荷電粒子が集中して電流密度が大き
くなり、その結果、最外周角部に位置する外部リードピ
ンはその先端に多量のメッキ金属層が析出層着されて先
端径が極めて大きなものとなってしまい、外部リードピ
ンを外部電気回路に設けたソケット等に挿入し、内部に
収容する半導体素子の各電極を外部電気回路に接続する
場合、外部リードピンのソケット等内への挿入が極めて
困難となって半導体素子を外部電気回路に電気的に接続
することが不可となる欠点を有していた。
【0005】
【課題を解決するための手段】本考案は、絶縁基体の一
主面に複数の外部リードピンが周列状に取着されて成る
プラグイン型半導体素子収納用パッケージにおいて、前
記周列状に取着された外部リードピンのうち最外周角部
に位置する外部リードピンの外側の四隅に、前記外部リ
ードピンと実質的に同径で且つ0.75乃至1.5 倍の長さで
ある、前記外部リードピンへの電解メッキ層厚を略均一
とするためのダミーピンが取着されていることを特徴と
するものである。
主面に複数の外部リードピンが周列状に取着されて成る
プラグイン型半導体素子収納用パッケージにおいて、前
記周列状に取着された外部リードピンのうち最外周角部
に位置する外部リードピンの外側の四隅に、前記外部リ
ードピンと実質的に同径で且つ0.75乃至1.5 倍の長さで
ある、前記外部リードピンへの電解メッキ層厚を略均一
とするためのダミーピンが取着されていることを特徴と
するものである。
【0006】
【実施例】次に本考案を添付図面に基づき詳細に説明す
る。
る。
【0007】図1 乃至図3 は本考案にかかるプラグイン
型半導体素子収納用パッケージの一実施例を示し、1 は
絶縁基体、2 は蓋体である。この絶縁基体1 と蓋体2 と
で半導体素子3 を収容するための絶縁容器4 が構成され
る。
型半導体素子収納用パッケージの一実施例を示し、1 は
絶縁基体、2 は蓋体である。この絶縁基体1 と蓋体2 と
で半導体素子3 を収容するための絶縁容器4 が構成され
る。
【0008】前記絶縁基体1 はアルミナ、ムライト、窒
化アルミニウム、炭化珪素等のセラミックスから成り、
その上面中央部に半導体素子3 を収容するための空所を
形成する凹部1aが設けてあり、該凹部1a底面には半導体
素子3 がガラス、樹脂、ロウ材等の接着材を介して取着
固定される。
化アルミニウム、炭化珪素等のセラミックスから成り、
その上面中央部に半導体素子3 を収容するための空所を
形成する凹部1aが設けてあり、該凹部1a底面には半導体
素子3 がガラス、樹脂、ロウ材等の接着材を介して取着
固定される。
【0009】また前記絶縁基体1 には凹部1aの周辺から
底面にかけてメタライズ配線層5 が導出されており、該
メタライズ配線層5 の凹部1a周辺部には半導体素子3 の
各電極がボンディングワイヤ6 を介して電気的に接続さ
れ、また絶縁基体1 の底面に導出された部位には外部電
気回路と接続される外部リードピン7 が銀ロウ等のロウ
材を介して取着される。
底面にかけてメタライズ配線層5 が導出されており、該
メタライズ配線層5 の凹部1a周辺部には半導体素子3 の
各電極がボンディングワイヤ6 を介して電気的に接続さ
れ、また絶縁基体1 の底面に導出された部位には外部電
気回路と接続される外部リードピン7 が銀ロウ等のロウ
材を介して取着される。
【0010】前記絶縁基体1 は例えば、アルミナセラミ
ックスから成る場合、酸化アルミニウム(Al 2 O 3 ) 、
シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等
の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿
状となすとともにこれをドクターブレード法を採用する
ことによってセラミックグリーンシート( セラミック生
シート) を形成し、しかる後、前記セラミックグリーン
シートに適当な打ち抜き加工を施すとともに複数枚積層
し、高温( 約1600℃) で焼成することによって製作され
る。
ックスから成る場合、酸化アルミニウム(Al 2 O 3 ) 、
シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等
の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿
状となすとともにこれをドクターブレード法を採用する
ことによってセラミックグリーンシート( セラミック生
シート) を形成し、しかる後、前記セラミックグリーン
シートに適当な打ち抜き加工を施すとともに複数枚積層
し、高温( 約1600℃) で焼成することによって製作され
る。
【0011】また前記メタライズ配線層5 はタングステ
ン(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属
粉末から成り、該高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを従来周知のスクリ
ーン印刷法等の厚膜手法を採用し、絶縁基体1 となるセ
ラミックグリーンシートに予め被着させておくことによ
って絶縁基体1 の凹部1a周辺から底面にかけて導出され
る。
ン(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属
粉末から成り、該高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを従来周知のスクリ
ーン印刷法等の厚膜手法を採用し、絶縁基体1 となるセ
ラミックグリーンシートに予め被着させておくことによ
って絶縁基体1 の凹部1a周辺から底面にかけて導出され
る。
【0012】尚、前記メタライズ配線層5 はその露出す
る外表面にニッケル、金等の良導電性で、且つ耐蝕性に
優れた金属をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくとメタライズ配線層5 の酸化腐食を有効
に防止することができるとともにメタライズ配線層5 と
ボンディングワイヤ6 との接続及びメタライズ配線層5
と外部リードピン7 とのロウ付け取着が極めて強固なも
のとなる。従って、メタライズ配線層5 の酸化腐食を防
止し、メタライズ配線層5 とボンディングワイヤ6 との
接続及びメタライズ配線層5 と外部リードピン7 とのロ
ウ付けを強固なものとなすにはメタライズ配線層5 の露
出外表面にニッケル、金等を1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
る外表面にニッケル、金等の良導電性で、且つ耐蝕性に
優れた金属をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくとメタライズ配線層5 の酸化腐食を有効
に防止することができるとともにメタライズ配線層5 と
ボンディングワイヤ6 との接続及びメタライズ配線層5
と外部リードピン7 とのロウ付け取着が極めて強固なも
のとなる。従って、メタライズ配線層5 の酸化腐食を防
止し、メタライズ配線層5 とボンディングワイヤ6 との
接続及びメタライズ配線層5 と外部リードピン7 とのロ
ウ付けを強固なものとなすにはメタライズ配線層5 の露
出外表面にニッケル、金等を1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
【0013】更に前記絶縁基体1 に被着させたメタライ
ズ配線層5 にロウ付けされる外部リードピン7 は内部に
収容する半導体素子3 を外部電気回路に電気的に接続す
る作用を為し、外部リードピン7 を外部電気回路に設け
たソケット等に挿入し接続することによって内部に収容
される半導体素子3 はメタライズ配線層5 及び外部リー
ドピン7 を介して外部電気回路に接続されることとな
る。
ズ配線層5 にロウ付けされる外部リードピン7 は内部に
収容する半導体素子3 を外部電気回路に電気的に接続す
る作用を為し、外部リードピン7 を外部電気回路に設け
たソケット等に挿入し接続することによって内部に収容
される半導体素子3 はメタライズ配線層5 及び外部リー
ドピン7 を介して外部電気回路に接続されることとな
る。
【0014】前記外部リードピン7 はコバール金属(Fe-
Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属から成
り、コバール金属等のインゴット( 塊) を圧延加工法や
打ち抜き加工法等、従来周知の金属加工法を採用するこ
とによって所定のピン状に形成される。
Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属から成
り、コバール金属等のインゴット( 塊) を圧延加工法や
打ち抜き加工法等、従来周知の金属加工法を採用するこ
とによって所定のピン状に形成される。
【0015】また前記外部リードピン7 は図2に示す如
く絶縁基体1の一主面に周列状に配置取着されており、
その最外周角部に位置する外部リードピン7 の外側の四
隅には、外部リードピン7 と実質的に同径で且つ0.75乃
至1.5 倍の長さである、外部リードピン7 への電解メッ
キ層厚を略均一とするためのダミーピン7aが取着されて
いる。このダミーピン7aは後述する外部リードピン7 の
外表面に電解メッキ方法によりメッキ金属層を析出層着
させる際、最外周角部に位置する外部リードピン7 の先
端表面に多量のメッキ金属層が層着して外部リードピン
7 の径が極めて大きなものとなることを有効に防止する
作用を為す。
く絶縁基体1の一主面に周列状に配置取着されており、
その最外周角部に位置する外部リードピン7 の外側の四
隅には、外部リードピン7 と実質的に同径で且つ0.75乃
至1.5 倍の長さである、外部リードピン7 への電解メッ
キ層厚を略均一とするためのダミーピン7aが取着されて
いる。このダミーピン7aは後述する外部リードピン7 の
外表面に電解メッキ方法によりメッキ金属層を析出層着
させる際、最外周角部に位置する外部リードピン7 の先
端表面に多量のメッキ金属層が層着して外部リードピン
7 の径が極めて大きなものとなることを有効に防止する
作用を為す。
【0016】尚、前記ダミーピン7aは外部リードピン7
と実質的に同じ金属材料によって形成される。
と実質的に同じ金属材料によって形成される。
【0017】また前記外部リードピン7 は図3 に示す如
くその外表面に酸化腐食を有効に防止し、且つ外部電気
回路との電気的接続を良好とするためのニッケル、金等
から成るメッキ金属層8 が1.0 乃至20.0μm の厚みに層
着されている。
くその外表面に酸化腐食を有効に防止し、且つ外部電気
回路との電気的接続を良好とするためのニッケル、金等
から成るメッキ金属層8 が1.0 乃至20.0μm の厚みに層
着されている。
【0018】前記メッキ金属層8 は従来周知の電解メッ
キ方法を採用することによって外部リードピン7 の露出
外表面に層着され、この場合、電解メッキの際の荷電粒
子は周列状に取着した外部リードピン7 のうち最外周角
部に位置する外部リードピン7 の先端に集中しようとす
るが最外周角部に位置する外部リードピン7 はその外側
の四隅にダミーピン7aが取着されているため荷電粒子は
ダミーピン7aに集中し、その結果、各外部リードピン7
は荷電粒子の集中が有効に防止されて析出層着されるメ
ッキ金属層8 も略均一となり、各外部リードピン7 の先
端径が特別大きくなることはない。従って、外部リード
ピン7 をソケット等に挿入し外部電気回路に接続する場
合、外部リードピン7 のソケット等への挿入が極めて容
易となり、外部リードピン7 を外部電気回路に確実、且
つ強固に電気的接続することが可能となる。
キ方法を採用することによって外部リードピン7 の露出
外表面に層着され、この場合、電解メッキの際の荷電粒
子は周列状に取着した外部リードピン7 のうち最外周角
部に位置する外部リードピン7 の先端に集中しようとす
るが最外周角部に位置する外部リードピン7 はその外側
の四隅にダミーピン7aが取着されているため荷電粒子は
ダミーピン7aに集中し、その結果、各外部リードピン7
は荷電粒子の集中が有効に防止されて析出層着されるメ
ッキ金属層8 も略均一となり、各外部リードピン7 の先
端径が特別大きくなることはない。従って、外部リード
ピン7 をソケット等に挿入し外部電気回路に接続する場
合、外部リードピン7 のソケット等への挿入が極めて容
易となり、外部リードピン7 を外部電気回路に確実、且
つ強固に電気的接続することが可能となる。
【0019】尚、前記ダミーピン7aはその長さが周列状
に取着した各外部リードピン7 の長さに対して0.75倍未
満であると電解メッキ方法によって各外部リードピン7
の外表面にメッキ金属層8 を層着させる際、最外周角部
の外部リードピン7 に荷電粒子が集まって多量のメッキ
金属層8 が析出層着される危険性があり、また1.5 倍を
超えるとダミーピン7aに荷電粒子が大きく集中して周列
状に取着した各外部リードピン7 の外表面に所定厚みの
メッキ金属層8 を層着させることができなくなる傾向に
ある。従って、ダミーピン7aはその長さを周列状に取着
した各外部リードピン7 の長さに対して0.75乃至1.5 倍
となすことが好ましく、より好適にはダミーピン7aの長
さを各外部リードピン7 より15乃至30%長いものとして
おくのがよい。
に取着した各外部リードピン7 の長さに対して0.75倍未
満であると電解メッキ方法によって各外部リードピン7
の外表面にメッキ金属層8 を層着させる際、最外周角部
の外部リードピン7 に荷電粒子が集まって多量のメッキ
金属層8 が析出層着される危険性があり、また1.5 倍を
超えるとダミーピン7aに荷電粒子が大きく集中して周列
状に取着した各外部リードピン7 の外表面に所定厚みの
メッキ金属層8 を層着させることができなくなる傾向に
ある。従って、ダミーピン7aはその長さを周列状に取着
した各外部リードピン7 の長さに対して0.75乃至1.5 倍
となすことが好ましく、より好適にはダミーピン7aの長
さを各外部リードピン7 より15乃至30%長いものとして
おくのがよい。
【0020】かくして本考案のプラグイン型半導体素子
収納用パッケージによれば、絶縁基体1 の凹部1a底面に
半導体素子3 を接着材を介して取着固定し、該半導体素
子3の各電極をボンディングワイヤ6 によりメタライズ
配線層5 に接続させるとともに絶縁基体1 と蓋体2 とを
樹脂等の封止材で接合させ、絶縁基体1 と蓋体2 とから
成る容器4 内部に半導体素子3 を気密に封止することに
よって最終製品としての半導体装置が完成する。
収納用パッケージによれば、絶縁基体1 の凹部1a底面に
半導体素子3 を接着材を介して取着固定し、該半導体素
子3の各電極をボンディングワイヤ6 によりメタライズ
配線層5 に接続させるとともに絶縁基体1 と蓋体2 とを
樹脂等の封止材で接合させ、絶縁基体1 と蓋体2 とから
成る容器4 内部に半導体素子3 を気密に封止することに
よって最終製品としての半導体装置が完成する。
【0021】尚、本考案は上述の実施例に限定されるも
のではなく本考案の要旨を逸脱しない範囲であれば種々
の変更は可能である。
のではなく本考案の要旨を逸脱しない範囲であれば種々
の変更は可能である。
【0022】
【考案の効果】本考案のプラグイン型半導体素子収納用
パッケージによれば、絶縁基体の一主面に周列状に取着
された外部リードピンのうち最外周角部に位置する外部
リードピンの外側の四隅に、外部リードピンと実質的に
同径で且つ0.75乃至1.5 倍の長さである、外部リードピ
ンへの電解メッキ層厚を略均一とするためのダミーピン
を取着したことから外部リードピンの外表面に電解メッ
キ方法によってメッキ金属層を層着させる際、電解メッ
キの荷電粒子はダミーピン先端に集中するものの各外部
リードピンの先端に集中することは一切なく、その結
果、各外部リードピンはその外表面に略同一厚みのメッ
キ金属層が析出層着され、先端径が特別大きくなること
は皆無となる。従って、外部リードピンをソケット等に
挿入し外部電気回路に接続する場合、外部リードピンの
ソケット等への挿入が極めて容易となり、外部リードピ
ンを外部電気回路に確実、且つ強固に電気的接続するこ
とが可能となる。
パッケージによれば、絶縁基体の一主面に周列状に取着
された外部リードピンのうち最外周角部に位置する外部
リードピンの外側の四隅に、外部リードピンと実質的に
同径で且つ0.75乃至1.5 倍の長さである、外部リードピ
ンへの電解メッキ層厚を略均一とするためのダミーピン
を取着したことから外部リードピンの外表面に電解メッ
キ方法によってメッキ金属層を層着させる際、電解メッ
キの荷電粒子はダミーピン先端に集中するものの各外部
リードピンの先端に集中することは一切なく、その結
果、各外部リードピンはその外表面に略同一厚みのメッ
キ金属層が析出層着され、先端径が特別大きくなること
は皆無となる。従って、外部リードピンをソケット等に
挿入し外部電気回路に接続する場合、外部リードピンの
ソケット等への挿入が極めて容易となり、外部リードピ
ンを外部電気回路に確実、且つ強固に電気的接続するこ
とが可能となる。
【図1】本考案のプラグイン型半導体素子収納用パッケ
ージの一実施例を示す断面図である。
ージの一実施例を示す断面図である。
【図2】図1に示すパッケージの底面図である。
【図3】図1に示すパッケージの要部拡大断面図であ
る。
る。
1・・・・絶縁基体 2・・・・蓋体 4・・・・容器 5・・・・メタライズ配線層 7・・・・外部リードピン 7a・・・ダミーピン
Claims (1)
- 【請求項1】絶縁基体の一主面に複数の外部リードピン
が周列状に取着されて成るプラグイン型半導体素子収納
用パッケージにおいて、前記周列状に取着された外部リ
ードピンのうち最外周角部に位置する外部リードピンの
外側の四隅に、前記外部リードピンと実質的に同径で且
つ0.75乃至1.5 倍の長さである、前記外部リードピンへ
の電解メッキ層厚を略均一とするためのダミーピンが取
着されていることを特徴とするプラグイン型半導体素子
収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991026930U JP2550488Y2 (ja) | 1991-04-19 | 1991-04-19 | プラグイン型半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991026930U JP2550488Y2 (ja) | 1991-04-19 | 1991-04-19 | プラグイン型半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04121753U JPH04121753U (ja) | 1992-10-30 |
| JP2550488Y2 true JP2550488Y2 (ja) | 1997-10-15 |
Family
ID=31911324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991026930U Expired - Fee Related JP2550488Y2 (ja) | 1991-04-19 | 1991-04-19 | プラグイン型半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550488Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265845U (ja) * | 1985-10-14 | 1987-04-23 | ||
| JPH0220054A (ja) * | 1988-07-08 | 1990-01-23 | Hitachi Ltd | 回路パッケージ |
| JPH03104149A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体パッケージ |
-
1991
- 1991-04-19 JP JP1991026930U patent/JP2550488Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04121753U (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550488Y2 (ja) | プラグイン型半導体素子収納用パッケージ | |
| JP2690666B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH0741162Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962921B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP2948988B2 (ja) | 電解メッキ方法 | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JPS635238Y2 (ja) | ||
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP2565037Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ | |
| JPH08148591A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |