JPH0220054A - 回路パッケージ - Google Patents
回路パッケージInfo
- Publication number
- JPH0220054A JPH0220054A JP16876288A JP16876288A JPH0220054A JP H0220054 A JPH0220054 A JP H0220054A JP 16876288 A JP16876288 A JP 16876288A JP 16876288 A JP16876288 A JP 16876288A JP H0220054 A JPH0220054 A JP H0220054A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- pin
- main
- connector
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 abstract description 6
- 230000037431 insertion Effects 0.000 abstract description 6
- 239000000919 ceramic Substances 0.000 abstract description 4
- 238000005452 bending Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数備えたプラグイン型回路パッケージに係
り、特に工／○ピンの曲りを防止するための保護作用と
、コネクタへ挿入する際の位置決めに好適なＩ／Ｏピン
の構成に関する。
り、特に工／○ピンの曲りを防止するための保護作用と
、コネクタへ挿入する際の位置決めに好適なＩ／Ｏピン
の構成に関する。
従来の工／○ピン構成は、同一ピン径を有する複数のピ
ンを基板に設けていた。例えば実開昭５９−２３７４７
号公報に示されるように、複数の１／○ピン径は同一で
細く、また選択されたＩ／Ｏピンも、任、６部分からピ
ン径が同一である構成となっていた。
ンを基板に設けていた。例えば実開昭５９−２３７４７
号公報に示されるように、複数の１／○ピン径は同一で
細く、また選択されたＩ／Ｏピンも、任、６部分からピ
ン径が同一である構成となっていた。
近年、高密度実装を実現するために、Ｉ／Ｏピンのピン
径は細く、またピンピッチも狭く多数のピンを、没ける
傾向にある。これにより、回路パッケージの取扱いによ
るリートの曲りや、リードに電気的に接続させるコネク
タにリードを挿入する作業が困難であり、ピンとコネク
タの位置決め方ｔムについて配慮がなされていなかった
。
径は細く、またピンピッチも狭く多数のピンを、没ける
傾向にある。これにより、回路パッケージの取扱いによ
るリートの曲りや、リードに電気的に接続させるコネク
タにリードを挿入する作業が困難であり、ピンとコネク
タの位置決め方ｔムについて配慮がなされていなかった
。
上記従来技術は、前述のように取扱いによるリードの曲
りや、コネクタ挿入の際の位置決め方法について配慮が
されておらず、組立作業性に問題があった。
りや、コネクタ挿入の際の位置決め方法について配慮が
されておらず、組立作業性に問題があった。
本発明は、複数の端子ピンを備えたプラグイン形回路パ
ッケージにおいて、その備えた主平面上にピン径の細い
主Ｉ／Ｏピンと、このピンより長く、かつピン径が十分
太いピンとを混在させて備えることによって、ピン曲り
の防止や、コネクタ挿入の際の位置決めが容易になり、
組立作業性を高める回路パッケージを提供することを目
的とする。
ッケージにおいて、その備えた主平面上にピン径の細い
主Ｉ／Ｏピンと、このピンより長く、かつピン径が十分
太いピンとを混在させて備えることによって、ピン曲り
の防止や、コネクタ挿入の際の位置決めが容易になり、
組立作業性を高める回路パッケージを提供することを目
的とする。
上記目的は。コネクタと基板とを電気的に接続するピン
径の細い主Ｉ／Ｏピンと、これより長く基板取扱いによ
ってピンが曲がらない十分太いピンとを同一平面の隅部
に設けて、しかもピンロウ付けの際にピン径異種のピン
を同時に取付けることにより達成される。
径の細い主Ｉ／Ｏピンと、これより長く基板取扱いによ
ってピンが曲がらない十分太いピンとを同一平面の隅部
に設けて、しかもピンロウ付けの際にピン径異種のピン
を同時に取付けることにより達成される。
前記ピンは、同一平面上にピン径の細い主Ｉ／Ｏピンと
、これより長くかつピン径の十分太いピンを細い■／○
ピンより外側に設ける。この際ピン径が異種であるピン
をロウ付けすることになるが、ピン付治具には、−度に
細い主Ｉ／Ｏピンと太いピンを設けることができるよう
に配慮する。
、これより長くかつピン径の十分太いピンを細い■／○
ピンより外側に設ける。この際ピン径が異種であるピン
をロウ付けすることになるが、ピン付治具には、−度に
細い主Ｉ／Ｏピンと太いピンを設けることができるよう
に配慮する。
これによって、基板の取扱いおよびモジュール組立等の
ときにピン側を下にして机上等に置いたとき、ピン長が
長くピン径が太いピンを設けていることによって、その
内側の細い主■／○ピンに外力が加わりにくく、ピン曲
りを防ぐ保護をする。
ときにピン側を下にして机上等に置いたとき、ピン長が
長くピン径が太いピンを設けていることによって、その
内側の細い主■／○ピンに外力が加わりにくく、ピン曲
りを防ぐ保護をする。
さらに、細いピンと太いピンはロウ付治具の配慮によっ
て、同時に取付けているので、各ピンの位置関係が決ま
っており、長く太いピンの位置決めを＜ｊなうことで、
全てのピンがコネクタ挿入口に案内され容易にコネクタ
挿入口を挿入することができる。
て、同時に取付けているので、各ピンの位置関係が決ま
っており、長く太いピンの位置決めを＜ｊなうことで、
全てのピンがコネクタ挿入口に案内され容易にコネクタ
挿入口を挿入することができる。
以下、本発明の一実施例を第１図および第２図により説
明する。第１図は、ピン付基板の斜視図、第２図はこれ
をコネクタへ挿入する途中を示す断面図である。
明する。第１図は、ピン付基板の斜視図、第２図はこれ
をコネクタへ挿入する途中を示す断面図である。
第１図において、１はセラミック基板、２は外部から基
板１に電気的に接続するための主Ｉ／Ｏピン、３は、基
板１の四隅に設けた十分太いガイドピンである。これら
のピン２，３は、ピンロウ付の際、ピン付治具によって
一括して取付ける。
板１に電気的に接続するための主Ｉ／Ｏピン、３は、基
板１の四隅に設けた十分太いガイドピンである。これら
のピン２，３は、ピンロウ付の際、ピン付治具によって
一括して取付ける。
主Ｉ／Ｏピン２は、高密度実装するためにピン径を細く
尚かつピンピッチを小さくしピン数を多く設ける必要が
ある。この細い径のピンは、外力によってピンが変形し
やすく、曲がる危険性が高い。
尚かつピンピッチを小さくしピン数を多く設ける必要が
ある。この細い径のピンは、外力によってピンが変形し
やすく、曲がる危険性が高い。
そこで主■／○ピン２より長くまたピン径が十分太いガ
イ１−ピン３を基板１のピン付平面四隅に設けることに
よって、取扱いおよび組立等に加わる外力は、ガイドピ
ン３が最も受けやすく、この内側に配置した土工／○ピ
ン２に外力が加わりにくく主Ｉ／Ｏピン２を保護する。
イ１−ピン３を基板１のピン付平面四隅に設けることに
よって、取扱いおよび組立等に加わる外力は、ガイドピ
ン３が最も受けやすく、この内側に配置した土工／○ピ
ン２に外力が加わりにくく主Ｉ／Ｏピン２を保護する。
さらにこのガイドピン３は、コネクタへ主Ｉ／Ｏピン２
を挿入する際に位置決め作用もするので第２図を使って
これを説明する。セラミック基板１は、主Ｉ／Ｏピン２
とガイドピン３を一度にロウ付しているため、そのピン
間位置は決まっている。これをコネクタ本体４の主Ｉ／
Ｏピン用穴１２と、ガイドピン用穴１３に挿入しなけれ
ばならない。この際、ピン長が長くピン径が太いガイド
ピン３がコネクタ本体４の主Ｉ／Ｏビン用穴１３と最初
に位置合わせすることによって、数千水もある主Ｉ／Ｏ
ピン２とコネクタ本体４の土工／○ピン用穴１２の位置
が決定し、挿入可能となる。
を挿入する際に位置決め作用もするので第２図を使って
これを説明する。セラミック基板１は、主Ｉ／Ｏピン２
とガイドピン３を一度にロウ付しているため、そのピン
間位置は決まっている。これをコネクタ本体４の主Ｉ／
Ｏピン用穴１２と、ガイドピン用穴１３に挿入しなけれ
ばならない。この際、ピン長が長くピン径が太いガイド
ピン３がコネクタ本体４の主Ｉ／Ｏビン用穴１３と最初
に位置合わせすることによって、数千水もある主Ｉ／Ｏ
ピン２とコネクタ本体４の土工／○ピン用穴１２の位置
が決定し、挿入可能となる。
前述のように、本発明によれば、主Ｉ／Ｏピン２の外側
の四隅にガイドピン３を設けることによって、主Ｉ／Ｏ
ピン２の保護と、コネクタ本体４の主Ｉ／Ｏピン用穴１
２へ挿入する際の位置決めを行ない作業性を高める効果
がある。
の四隅にガイドピン３を設けることによって、主Ｉ／Ｏ
ピン２の保護と、コネクタ本体４の主Ｉ／Ｏピン用穴１
２へ挿入する際の位置決めを行ない作業性を高める効果
がある。
これに対し、従来の一実施例を第３図に示す。
これかられかるように、取扱いおよび組立等における外
力は、主Ｉ／Ｏピン２に受は易く特に外側ピンはど曲る
可能性が高い。さらに、これをコネクタ本体に挿入する
際、位置決めが困難であり作業性が悪い。たとえば、基
板１の外形を用いて位置合せしたときは、外形精度およ
びこれとピン立て精度が加わり、主Ｉ／Ｏピン２とコネ
クタ本体の穴との位置が決定しずらく、挿入する際の作
業性が劣る。
力は、主Ｉ／Ｏピン２に受は易く特に外側ピンはど曲る
可能性が高い。さらに、これをコネクタ本体に挿入する
際、位置決めが困難であり作業性が悪い。たとえば、基
板１の外形を用いて位置合せしたときは、外形精度およ
びこれとピン立て精度が加わり、主Ｉ／Ｏピン２とコネ
クタ本体の穴との位置が決定しずらく、挿入する際の作
業性が劣る。
本発明によれば、基板のピン付主平面に、外部から電気
的に接続するピン径の細い主Ｉ／Ｏピンとこれより長く
十分太いピンを主に隅部へ複数取付ることによって、取
扱いおよび組立等に生ずる外力を、太いピンで受は主Ｉ
／Ｏピンの変形を防ぐ保護作用と、コネクタへ挿入する
際にピン長が長くピン径が太いピンとコネクタのガイド
穴を合せることにより主Ｉ／Ｏピンとコネクタの位置を
決めることができるので挿入作業が容易になる効果があ
る。
的に接続するピン径の細い主Ｉ／Ｏピンとこれより長く
十分太いピンを主に隅部へ複数取付ることによって、取
扱いおよび組立等に生ずる外力を、太いピンで受は主Ｉ
／Ｏピンの変形を防ぐ保護作用と、コネクタへ挿入する
際にピン長が長くピン径が太いピンとコネクタのガイド
穴を合せることにより主Ｉ／Ｏピンとコネクタの位置を
決めることができるので挿入作業が容易になる効果があ
る。
第１図は本発明の一実施例の斜視図、
第２図は、本実施例の挿入途中の断面図、第３図は。従
来の例を示す斜視図である。 １・・・セラミック基板、 ２・・・主Ｉ／Ｏピン、 ３・・・ガイドピン、 ４・・コネクタ本体、 １２・・・主Ｉ／Ｏピン用穴、 １３・・・ガイドピン用穴。 ２１秒ビン １２ ％ビシ用穴 ３ ノ１゛イド′ヒ０＞ ７３ 刀′イドー二
用１べ。 第２図
来の例を示す斜視図である。 １・・・セラミック基板、 ２・・・主Ｉ／Ｏピン、 ３・・・ガイドピン、 ４・・コネクタ本体、 １２・・・主Ｉ／Ｏピン用穴、 １３・・・ガイドピン用穴。 ２１秒ビン １２ ％ビシ用穴 ３ ノ１゛イド′ヒ０＞ ７３ 刀′イドー二
用１べ。 第２図
Claims (1)
- １、複数備えたプラグイン型回路パッケージにおいて、
その備えた主平面上にピン径の細い主Ｉ／Ｏピンと、こ
れよりピン長が長くかつピン径が十分太い複数のピンと
を混在させて備えたことを特徴とする回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16876288A JPH0220054A (ja) | 1988-07-08 | 1988-07-08 | 回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16876288A JPH0220054A (ja) | 1988-07-08 | 1988-07-08 | 回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220054A true JPH0220054A (ja) | 1990-01-23 |
Family
ID=15873971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16876288A Pending JPH0220054A (ja) | 1988-07-08 | 1988-07-08 | 回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220054A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121753U (ja) * | 1991-04-19 | 1992-10-30 | 京セラ株式会社 | プラグイン型半導体素子収納用パツケージ |
| JP2018166983A (ja) * | 2017-03-30 | 2018-11-01 | 京楽産業．株式会社 | 遊技機 |
| JP2020179306A (ja) * | 2020-08-17 | 2020-11-05 | 京楽産業．株式会社 | 遊技機 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245200A (ja) * | 1985-08-23 | 1987-02-27 | 株式会社日立製作所 | 半導体装置 |
-
1988
- 1988-07-08 JP JP16876288A patent/JPH0220054A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245200A (ja) * | 1985-08-23 | 1987-02-27 | 株式会社日立製作所 | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121753U (ja) * | 1991-04-19 | 1992-10-30 | 京セラ株式会社 | プラグイン型半導体素子収納用パツケージ |
| JP2018166983A (ja) * | 2017-03-30 | 2018-11-01 | 京楽産業．株式会社 | 遊技機 |
| JP2020179306A (ja) * | 2020-08-17 | 2020-11-05 | 京楽産業．株式会社 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394300A (en) | Thin multilayered IC memory card | |
| EP0417887B1 (en) | IC card | |
| US6773959B2 (en) | Method for stacking semiconductor package units and stacked package | |
| JP3157611B2 (ja) | 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス | |
| JPH06243944A (ja) | Ｉｃ用接続装置 | |
| JP3751413B2 (ja) | プリント基板間の接続手段 | |
| JPH0220054A (ja) | 回路パッケージ | |
| JPS63241979A (ja) | 印刷配線板 | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| JPS61138476A (ja) | ターミナルアセンブリ | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| US5475569A (en) | Method of testing fine pitch surface mount IC packages | |
| JP2790131B2 (ja) | Ｉｃキャリア | |
| CA2202576C (en) | Electronic circuit assembly | |
| JP2002111196A (ja) | 表面実装部品の手搭載冶具 | |
| JP3430118B2 (ja) | 光ファイバー余長処理具 | |
| JPS61120489A (ja) | フラツトパツケ−ジ型ｉｃ実装用基板 | |
| JPH01308095A (ja) | リード付き電子部品 | |
| JPH02872Y2 (ja) | ||
| JPH1012332A (ja) | カード用コネクタ及びカードの製造方法 | |
| JPH0726846Y2 (ja) | パッケージの挿入治具 | |
| JP2575910Y2 (ja) | 角柱形チップへの金属キャップ嵌合装置 | |
| JPH0442934Y2 (ja) | ||
| JPS62195160A (ja) | 混成集積回路装置製造方法およびその方法に用いられるリ−ドフレ−ム | |
| JPH02266550A (ja) | 面実装形ｉｃパッケージ |