JPS6245200A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6245200A JPS6245200A JP60184113A JP18411385A JPS6245200A JP S6245200 A JPS6245200 A JP S6245200A JP 60184113 A JP60184113 A JP 60184113A JP 18411385 A JP18411385 A JP 18411385A JP S6245200 A JPS6245200 A JP S6245200A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- package
- pins
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔背景技術〕
ＩＣについては、集積度の向上にともなって多ピン化す
る傾向にある。「日経エレクトロニクス」（１９８４年
６月４日号１発行所日経マグロヒル社、Ｐ１４４）Ｋは
、上記技術的動向に対応したＩＣの一例として、ビン・
グリッド・アレイ型のパッケージが示されている。
る傾向にある。「日経エレクトロニクス」（１９８４年
６月４日号１発行所日経マグロヒル社、Ｐ１４４）Ｋは
、上記技術的動向に対応したＩＣの一例として、ビン・
グリッド・アレイ型のパッケージが示されている。
上記ビン・グリッド・プレイ型ＩＣでは、長さの同一の
ビンが１００本以上にわたることもあシ、ビンの直径は
約０．４龍程度である。
ビンが１００本以上にわたることもあシ、ビンの直径は
約０．４龍程度である。
一方、上記ビン・グリッド・アレイ型ＩＣは、プリント
基板等に実装されるのであるがピン挿通孔は約０．８ｎ
程度に開孔されている。
基板等に実装されるのであるがピン挿通孔は約０．８ｎ
程度に開孔されている。
実装時において、ビンをそれぞれビン挿通孔に挿通する
のであるが、この際すべてのビンがそれに対応したビン
挿通孔に一度に入りにくくビンが曲がりやすく、さらに
、ピン位置の修正作業は、多ピンのためパッケージ中心
のピン位置になるほど困難である。しかも、ピン数が多
くピン先端部で形成される平面はパッケージの主面の平
面に平行であるため、上記ピン挿通が完全に行われたか
否かのチェックも困難であった。
のであるが、この際すべてのビンがそれに対応したビン
挿通孔に一度に入りにくくビンが曲がりやすく、さらに
、ピン位置の修正作業は、多ピンのためパッケージ中心
のピン位置になるほど困難である。しかも、ピン数が多
くピン先端部で形成される平面はパッケージの主面の平
面に平行であるため、上記ピン挿通が完全に行われたか
否かのチェックも困難であった。
本発明者等は、上記技術的問題点にかんがみ、ピン挿通
の有無を確実にチェックして製品の歩留り向上を図るべ
く技術的検討を行った。そして、ビンの長さを揃えるこ
となく、一方向に異った長さにすれば、プリント基板の
背面から突出するピンの長さを目視して容易にチェック
し得ることに気づき、本発明を提案するに至った。
の有無を確実にチェックして製品の歩留り向上を図るべ
く技術的検討を行った。そして、ビンの長さを揃えるこ
となく、一方向に異った長さにすれば、プリント基板の
背面から突出するピンの長さを目視して容易にチェック
し得ることに気づき、本発明を提案するに至った。
本発明の目的は、プリント基板にＩＣｔ実装する際、多
数のピンがビン挿通孔に確実に挿入されたか否かを容易
にチェックすることのできる半導体装置を提供すること
にある。
数のピンがビン挿通孔に確実に挿入されたか否かを容易
にチェックすることのできる半導体装置を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、ＩＣパッケージから突出するピンの長さに所
定方向に長短になし、実装時にプリント基板の背面から
突出するピン先の長さによって、ビン挿通の有無を容易
にチェックする、という本発明の１的全達成するもので
ある。
定方向に長短になし、実装時にプリント基板の背面から
突出するピン先の長さによって、ビン挿通の有無を容易
にチェックする、という本発明の１的全達成するもので
ある。
〔実施例−１〕
以下、第１図及び第２図を参照して本発明全適用したＩ
Ｃの第１実施例を説明する。なお、第１図はピン・グリ
ッド・プレイ型ＩＣの一例を示す底面図であり、第２図
はピンの形状を示すＡ−Ａ’線断面図である。
Ｃの第１実施例を説明する。なお、第１図はピン・グリ
ッド・プレイ型ＩＣの一例を示す底面図であり、第２図
はピンの形状を示すＡ−Ａ’線断面図である。
本実施例の特徴は、ピンの長さを外周部から中心部に向
けて長大に形成したことにある。
けて長大に形成したことにある。
第１図に示すように、ＩＣＩのパッケージ２の底面には
置板目状に配置された多数のピン３が設けられている。
置板目状に配置された多数のピン３が設けられている。
ピン３の長さは、第２図に示すように中心部に向って長
大になされている。上記形状によると、ピン３を仮想綜
で示すプリント基板４に実装したとき、各ピン挿通孔（
図示せず）にピン３が正確に挿通したとすれば、ピン３
の先端部が連続して斜めに目視されることになる。
大になされている。上記形状によると、ピン３を仮想綜
で示すプリント基板４に実装したとき、各ピン挿通孔（
図示せず）にピン３が正確に挿通したとすれば、ピン３
の先端部が連続して斜めに目視されることになる。
しかし、例えば特に３ａとして示したピンが折れや曲が
υによって挿通しなかったとすれば、その部分が空白に
なシ、言わば穴があいたようになって挿通不良が容易に
見わけられる。
υによって挿通しなかったとすれば、その部分が空白に
なシ、言わば穴があいたようになって挿通不良が容易に
見わけられる。
従って、上記ピンの形状によれば、実装状態を容易にチ
ェックできる。
ェックできる。
なお、プリント基板４の背面に突出したピン３の先端部
は、半田付は終了後に一定の長さに切断される。
は、半田付は終了後に一定の長さに切断される。
また、ＩＣＩにおいて１１はＩＣチップを示し、１２は
インナーリードである。１３は上パッケージを示してい
るが、この上パッケージ１３．上記パッケージ２とも材
料の選択は限定されない。
インナーリードである。１３は上パッケージを示してい
るが、この上パッケージ１３．上記パッケージ２とも材
料の選択は限定されない。
〔実施例−２〕
以下、第３図をか照して本発明の第２笑施例を駁、明す
る。
る。
なお、本実施例と上記第１実施例との相違点は、ピンの
長さ全中心方向に長大にしたのでｔ゛［、なく、−外周
部からこれに対面する他の外周部（・こ向けて長大に形
成したことにある。
長さ全中心方向に長大にしたのでｔ゛［、なく、−外周
部からこれに対面する他の外周部（・こ向けて長大に形
成したことにある。
第３図に示すように、ＩＣＩのパッケージ２の底面には
、外周部ａから外周部すに向けて長大に形成されたピン
１３が設けられている。そして、各ピン１３の先端部は
連続した斜面にみることができる。
、外周部ａから外周部すに向けて長大に形成されたピン
１３が設けられている。そして、各ピン１３の先端部は
連続した斜面にみることができる。
上記ピン１３の形状のＩＣ１を上記同様にプリント基板
に実装すると、ピン１３に折れや曲がシが生じた場合、
上記同様に空白部分の有無によって挿通の可否を容易に
チェックすることができる。
に実装すると、ピン１３に折れや曲がシが生じた場合、
上記同様に空白部分の有無によって挿通の可否を容易に
チェックすることができる。
しかも、本実施例によれば、外周部ａから外周部す方向
をみることにより、−挙にチェックを行い得る利点があ
る。
をみることにより、−挙にチェックを行い得る利点があ
る。
（１）ＩＣの一側面から突出したピンの先端部が連続し
た斜面に見えるように長短に形成し、プリント基板に実
装した後にピン挿通孔への挿通の有無をプリント基板の
背面に突出した先端部の連続性でチェックし得るように
構成したので、ピン挿通の有無を確実かつ容易にチェッ
クできる、という効果が得られる。
た斜面に見えるように長短に形成し、プリント基板に実
装した後にピン挿通孔への挿通の有無をプリント基板の
背面に突出した先端部の連続性でチェックし得るように
構成したので、ピン挿通の有無を確実かつ容易にチェッ
クできる、という効果が得られる。
以上に、本発明者等によってなされた発明を実施例にも
とづき具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変形可能であることはいりまでもない。
とづき具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変形可能であることはいりまでもない。
例えば、ビンの長短は、第１実施例とは逆に、中心から
外周方向に徐々に長くするようにしてもよい。
外周方向に徐々に長くするようにしてもよい。
以上の説明では、主として本発明者等によってなされた
発明をその背景となった利用分野であるビン・グリッド
・プレイ型のＩＣに適用した場合について説明したが、
それに限定されるものではなく、多数ビンを必要とする
各種ＩＣに利用することができる。本発明は、ＩＣの外
形、パッケージの材質等にかかわりなく利用することが
できる。
発明をその背景となった利用分野であるビン・グリッド
・プレイ型のＩＣに適用した場合について説明したが、
それに限定されるものではなく、多数ビンを必要とする
各種ＩＣに利用することができる。本発明は、ＩＣの外
形、パッケージの材質等にかかわりなく利用することが
できる。
第１図は本発明を適用したＩＣの第１実施例を示す底面
図、 第２図は第１図のＡ−Ａ’＃ＦｎＴｉ−択一、第３図は
本発明の第２実施例を示すＩＣの１１す面図である。 １・ Ｉ Ｃ，２・・・パッケージ、３．３ａ、１３−
ビン、４・・・プリント基板、ａ、ｂ・・・外周部、１
１・・・ＩＣチップ、１２・・・インナーリード。 第 １ 図 グ 第 ２ 図 第 ３ 図 ／、り
図、 第２図は第１図のＡ−Ａ’＃ＦｎＴｉ−択一、第３図は
本発明の第２実施例を示すＩＣの１１す面図である。 １・ Ｉ Ｃ，２・・・パッケージ、３．３ａ、１３−
ビン、４・・・プリント基板、ａ、ｂ・・・外周部、１
１・・・ＩＣチップ、１２・・・インナーリード。 第 １ 図 グ 第 ２ 図 第 ３ 図 ／、り
Claims (1)
- １、パッケージの一側面から突出した複数の外部接続ピ
ンの先端部が、一方向から他の方向に連続した斜面に見
えるように長短に形成し、上記多数ピンによって実装し
たとき、実装部材の背面において上記連続した斜面に見
える先端部によって実装の適否を判別することを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60184113A JPS6245200A (ja) | 1985-08-23 | 1985-08-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60184113A JPS6245200A (ja) | 1985-08-23 | 1985-08-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6245200A true JPS6245200A (ja) | 1987-02-27 |
Family
ID=16147613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60184113A Pending JPS6245200A (ja) | 1985-08-23 | 1985-08-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245200A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63165685U (ja) * | 1987-04-17 | 1988-10-28 | ||
| JPH0220054A (ja) * | 1988-07-08 | 1990-01-23 | Hitachi Ltd | 回路パッケージ |
-
1985
- 1985-08-23 JP JP60184113A patent/JPS6245200A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63165685U (ja) * | 1987-04-17 | 1988-10-28 | ||
| JPH0220054A (ja) * | 1988-07-08 | 1990-01-23 | Hitachi Ltd | 回路パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250841A (en) | Semiconductor device with test-only leads | |
| US5545920A (en) | Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity | |
| US4951124A (en) | Semiconductor device | |
| JPS5860565A (ja) | 集積回路用キヤリア | |
| EP0114531A1 (en) | Package for a semiconductor chip with lead terminals | |
| JPH057868B2 (ja) | ||
| US6740978B2 (en) | Chip package capable of reducing moisture penetration | |
| EP0446868A1 (en) | Tape carrier having improved test pads | |
| JPS6245200A (ja) | 半導体装置 | |
| JPS6251501B2 (ja) | ||
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| US5982028A (en) | Semiconductor device with good thermal behavior | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPH08330464A (ja) | ピン・グリッド・アレイ構造ｌｓｉ | |
| US20030071364A1 (en) | Wiring pattern of semiconductor device | |
| JPS62206868A (ja) | 電子装置 | |
| JPS6143437A (ja) | 半導体装置 | |
| JPS61104649A (ja) | 半導体装置 | |
| JPS63296991A (ja) | メモリカ−トリツジ | |
| JPS63190346A (ja) | 半導体チップの保持と該半導体チップのリードフレームのリードへのボンディングをするための汎用リードフレームキャリアとインサート | |
| KR100481843B1 (ko) | 반도체 패키지용 보호 소켓 | |
| JPH0722542A (ja) | 半導体装置および半導体装置の実装構造 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPH04284660A (ja) | 半導体装置 |