JPS61104649A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61104649A JPS61104649A JP22704484A JP22704484A JPS61104649A JP S61104649 A JPS61104649 A JP S61104649A JP 22704484 A JP22704484 A JP 22704484A JP 22704484 A JP22704484 A JP 22704484A JP S61104649 A JPS61104649 A JP S61104649A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- pins
- solder
- tip
- tips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に外リードの先端が錠状に変形
され、または外リードの基板の凹部内に入る部分が変形
された半導体素子を搭載した半導体装置に関する。
され、または外リードの基板の凹部内に入る部分が変形
された半導体素子を搭載した半導体装置に関する。
半導体素子が搭載された半導体装置例えば半導体バ・ノ
ケーシは、当該素子の電極に接続された多数の外リード
（以下にはピンという）を具備している。そして、半導
体装置を基板に実装するときには、これらのピンを基板
の所定部分にハンダ付けする。
ケーシは、当該素子の電極に接続された多数の外リード
（以下にはピンという）を具備している。そして、半導
体装置を基板に実装するときには、これらのピンを基板
の所定部分にハンダ付けする。
前記したピンと基板との接続は、ピンの先端を基板に当
接せしめ、ピンの先端部分をハンダによって基板表面に
固定する方法、または基板に貫通孔（スルーホール）を
形成し、この貫通孔内にピンを挿入し、しかる後にハン
ダで固定する方法などが用いられている。
接せしめ、ピンの先端部分をハンダによって基板表面に
固定する方法、または基板に貫通孔（スルーホール）を
形成し、この貫通孔内にピンを挿入し、しかる後にハン
ダで固定する方法などが用いられている。
前記した基板の半導体装置が実装される面とは反対面（
裏面）にも配線層が形成される場合ピンの接続に貫通孔
を形成すると、裏面に形成する配線の設計が難しくなる
問題があり、基板に凹部を形成し、この凹部内にピンを
挿入した後凹部をハンダで埋める方式が開発された。
裏面）にも配線層が形成される場合ピンの接続に貫通孔
を形成すると、裏面に形成する配線の設計が難しくなる
問題があり、基板に凹部を形成し、この凹部内にピンを
挿入した後凹部をハンダで埋める方式が開発された。
第５図を参照すると、そのｆａ）には半導体装置が部分
的断面図で示され、図において、■は半導体素子（図示
せず）が搭載されたパンケージ、２ばピンを示す。同図
ｆｂ）にはパッケージが基板に実装された状態か断面図
で示され、同図において、３は基板、４は基板３に形成
された四部、５はハンダを示す。
的断面図で示され、図において、■は半導体素子（図示
せず）が搭載されたパンケージ、２ばピンを示す。同図
ｆｂ）にはパッケージが基板に実装された状態か断面図
で示され、同図において、３は基板、４は基板３に形成
された四部、５はハンダを示す。
パッケージ１を実装した後において、ピン２のハンダ５
と接触する面積が、例えば貫通孔にピンを挿入した場合
の接触面積に比べて小であるので、ピンとハンダとの接
合強度が弱くなり、ピンが抜けるおそれがある。
と接触する面積が、例えば貫通孔にピンを挿入した場合
の接触面積に比べて小であるので、ピンとハンダとの接
合強度が弱くなり、ピンが抜けるおそれがある。
本発明は、上記問題点を解消したピンを具備した半導体
装置を提供するもので、その手段は、半導体素子が搭載
され、外リードを基板に設けた四部に挿入し接着材によ
る接着によって基板に実装される半導体パッケージにお
いて、前記外り−１・の先端部分が変形されたことを特
徴とする半導体装置によってなされる。
装置を提供するもので、その手段は、半導体素子が搭載
され、外リードを基板に設けた四部に挿入し接着材によ
る接着によって基板に実装される半導体パッケージにお
いて、前記外り−１・の先端部分が変形されたことを特
徴とする半導体装置によってなされる。
上記半導体装置は、先端部分が錠状に形成されたピン、
または基板の凹部内に入る部分が変形したピンを具備し
ているので、ピンとハンダとの接触面積が増大し、ハン
ダからめるとより大なる面積にわたってピンを保持する
のでピンとハンダの間の接合強度が高められ、ピンが抜
はケ１〔くなるものである。
または基板の凹部内に入る部分が変形したピンを具備し
ているので、ピンとハンダとの接触面積が増大し、ハン
ダからめるとより大なる面積にわたってピンを保持する
のでピンとハンダの間の接合強度が高められ、ピンが抜
はケ１〔くなるものである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図（ａｌないしくｄｉに本発明の第１実施例が基板
の四部にハンダ付けされた状態で、また第２図にはそれ
ぞれのピンの先端部分が斜視図で示され、図において、
１１は半導体バ・ッケージ（パッケージ）、１４はハン
ダ、１５は基板、１６は基板１５に設げたピン挿入用の
四部を示す。
の四部にハンダ付けされた状態で、また第２図にはそれ
ぞれのピンの先端部分が斜視図で示され、図において、
１１は半導体バ・ッケージ（パッケージ）、１４はハン
ダ、１５は基板、１６は基板１５に設げたピン挿入用の
四部を示す。
第１図＋ａ＋に示す実施例において、ピン１２ａの先端
部分１３ａは円錐形に変形されている。
部分１３ａは円錐形に変形されている。
第１図（ｈ）に示す実施例において、ピン１２ｂの先端
部分１３ｂは半球形に変形されている。
部分１３ｂは半球形に変形されている。
第１図（ｃ）に示す実施例において、ピン１．３ｃの先
端部分１３ｃは円筒形に変形されている。
端部分１３ｃは円筒形に変形されている。
そして第１図［ｄ）に示す実施例において、ピン１２ｄ
の先端部分１３ｄは、円錐の頂部を切欠した形状（断面
台形）に変形されている。
の先端部分１３ｄは、円錐の頂部を切欠した形状（断面
台形）に変形されている。
上記例の如くにピンの先端部分を変形することにより、
ピンとハンダとの接触面積が第５図に示す従来例におけ
るよりもより大になり、ピンとハンダとの間の接合強度
が従来例に比べて高められる。加えて、各ピンの先端部
分は第２図に示される如く錠状になっているので抜は難
くなっている。
ピンとハンダとの接触面積が第５図に示す従来例におけ
るよりもより大になり、ピンとハンダとの間の接合強度
が従来例に比べて高められる。加えて、各ピンの先端部
分は第２図に示される如く錠状になっているので抜は難
くなっている。
そして、使用ハンダ量が従来例に比べて少なくてすむ効
果もある。
果もある。
本発明の第２実施例は第３図に示され、同図において第
１図に示された部分と同じ部分は同一符号を付して、ま
たピンは第２図のｆｌ、） 、 ｆｂｌ 、 （ｃｌに
おいてそれぞれ符号２２ａ、 ２２ｂ、 ２２Ｇを付し
て示す。
１図に示された部分と同じ部分は同一符号を付して、ま
たピンは第２図のｆｌ、） 、 ｆｂｌ 、 （ｃｌに
おいてそれぞれ符号２２ａ、 ２２ｂ、 ２２Ｇを付し
て示す。
これらのピンの先端はθ〜３０’の尖ったものとして形
成する。
成する。
第３図ｆａｌに示す実施例では、ピン２２ａの中央より
先端にやや近い部分は、図に点線で示す部分２３ａを紙
面の垂直方向に押圧することによって、押圧方向に９０
°方向に凸出部２３ｂを形成する。
先端にやや近い部分は、図に点線で示す部分２３ａを紙
面の垂直方向に押圧することによって、押圧方向に９０
°方向に凸出部２３ｂを形成する。
第３図（ｂ）に示す実施例では、ピン２２ｂの同じく中
央より先端にやや近い部分には、つば２４を付ける。
央より先端にやや近い部分には、つば２４を付ける。
第３図［０１に示す実施例では、ピン２２ｃの同しく中
央より先端にやや近い部分に凹所２５を形成する。
央より先端にやや近い部分に凹所２５を形成する。
以上３つの例において、ピンの中央より先端にやや近い
部分とは、ピンを基板の四部に入れたとき、凹部のほぼ
中央に位置することになる部分をいう。
部分とは、ピンを基板の四部に入れたとき、凹部のほぼ
中央に位置することになる部分をいう。
第４図に第３図（ａｌに示したピンを実装した状態が示
され（同図において、第１図と第２図に図示した部分と
同じ部分は同一符号を付して表示する）、凸出部２３ｂ
が形成されているために、実装したときピン従ってパッ
ケージ１１が抜は難くなることが理解される。同じこと
は、第３図（ｂ）と（Ｃ）に示した実施例についても該
当する。
され（同図において、第１図と第２図に図示した部分と
同じ部分は同一符号を付して表示する）、凸出部２３ｂ
が形成されているために、実装したときピン従ってパッ
ケージ１１が抜は難くなることが理解される。同じこと
は、第３図（ｂ）と（Ｃ）に示した実施例についても該
当する。
第３図に示す実施例は、ピンの先端が尖っているので、
ピンの曲りに対して許容度が大きくなり、パッケージ１
１の実装がより容易に行いうる利点がある。そして、第
３図に示したピンの先端を尖らせることと変形部の形成
とは、同一機械を用いて同時になすことができる。
ピンの曲りに対して許容度が大きくなり、パッケージ１
１の実装がより容易に行いうる利点がある。そして、第
３図に示したピンの先端を尖らせることと変形部の形成
とは、同一機械を用いて同時になすことができる。
以上説明したように本発明によれば、半導体素子を搭載
し、基板に実装される半導体パッケージのピンの先端を
錠状に変形し、またはピンの中央よりやや先端に近い部
分、すなわち基板に形成した四部にピンを挿入したとき
凹部内に入る部分を変形することによって、ピンとハン
ダの接合強度を増大し、ピンが抜げることに対する抵抗
が強められるので、半導体パッケージ実装の信頼性を高
めるに効果大である。
し、基板に実装される半導体パッケージのピンの先端を
錠状に変形し、またはピンの中央よりやや先端に近い部
分、すなわち基板に形成した四部にピンを挿入したとき
凹部内に入る部分を変形することによって、ピンとハン
ダの接合強度を増大し、ピンが抜げることに対する抵抗
が強められるので、半導体パッケージ実装の信頼性を高
めるに効果大である。
第１図（ａｌないしくｄｌは本発明第１実施例の断面図
、第２図（ａ）ないし＋ｄ）は第１図（ａ）ないしｆｄ
ｌの先端部分の斜視図、第３図（ａｌないしくＣ）は本
発明第２実施例の断面図、第４図は第３図（ａ）のピン
の実装状態を示す断面図、第５図（ａｔは従来例パッケ
ージの断面図、同図（ｂｌば（ａｌに示すピンの実装状
態の断面図である。 図中、１１ば半導体パンケージ、１２ａ、 、 、 １
２ｄおよび２２ａ、、、２２ｃ ｌｅｔピン、１３ａ、
、、１３ｄ ＬＪビン１２ａ、、。 １２ｄの先端部分、１４１Ｊハンダ、］５は基板、１６
は基板に設けた凹部、２３ａと２３ｂ 、 ２４．２５
はピンの変形部、つば、凹所、をそれぞれ示す。 特 許 出１１−Ｑ人 富士通株式会社１ｊ；゛代理
人 弁理士 松 岡 宏四部□・４−（Ｑ） ５図 （ｂ）
、第２図（ａ）ないし＋ｄ）は第１図（ａ）ないしｆｄ
ｌの先端部分の斜視図、第３図（ａｌないしくＣ）は本
発明第２実施例の断面図、第４図は第３図（ａ）のピン
の実装状態を示す断面図、第５図（ａｔは従来例パッケ
ージの断面図、同図（ｂｌば（ａｌに示すピンの実装状
態の断面図である。 図中、１１ば半導体パンケージ、１２ａ、 、 、 １
２ｄおよび２２ａ、、、２２ｃ ｌｅｔピン、１３ａ、
、、１３ｄ ＬＪビン１２ａ、、。 １２ｄの先端部分、１４１Ｊハンダ、］５は基板、１６
は基板に設けた凹部、２３ａと２３ｂ 、 ２４．２５
はピンの変形部、つば、凹所、をそれぞれ示す。 特 許 出１１−Ｑ人 富士通株式会社１ｊ；゛代理
人 弁理士 松 岡 宏四部□・４−（Ｑ） ５図 （ｂ）
Claims (2)
- （１）半導体素子が搭載され、外リードを基板に設けた
凹部に挿入し接着材による接着によって基板に実装され
る半導体パッケージにおいて、前記外リードの先端部分
が変形されたことを特徴とする半導体装置。 - （２）前記外リードの基板の凹部内に入る部分が変形さ
れたことを特徴とする特許請求の範囲第１項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22704484A JPS61104649A (ja) | 1984-10-29 | 1984-10-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22704484A JPS61104649A (ja) | 1984-10-29 | 1984-10-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61104649A true JPS61104649A (ja) | 1986-05-22 |
Family
ID=16854642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22704484A Pending JPS61104649A (ja) | 1984-10-29 | 1984-10-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61104649A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2632692A1 (fr) * | 1988-06-14 | 1989-12-15 | Radiotechnique Ind & Comm | Dispositif de fixation d'une piece metallique sur une plaquette |
| JP2011044932A (ja) * | 2009-08-21 | 2011-03-03 | Daishinku Corp | 恒温槽型圧電発振器 |
| JP2011108402A (ja) * | 2009-11-13 | 2011-06-02 | Sumitomo Wiring Syst Ltd | 基板用コネクタ |
-
1984
- 1984-10-29 JP JP22704484A patent/JPS61104649A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2632692A1 (fr) * | 1988-06-14 | 1989-12-15 | Radiotechnique Ind & Comm | Dispositif de fixation d'une piece metallique sur une plaquette |
| JP2011044932A (ja) * | 2009-08-21 | 2011-03-03 | Daishinku Corp | 恒温槽型圧電発振器 |
| JP2011108402A (ja) * | 2009-11-13 | 2011-06-02 | Sumitomo Wiring Syst Ltd | 基板用コネクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59161851A (ja) | 電子部品 | |
| JPS61104649A (ja) | 半導体装置 | |
| JP2727970B2 (ja) | ボンディングツール | |
| JP3184014B2 (ja) | 半導体装置 | |
| US20020056894A1 (en) | Leadframe having slots in a die pad | |
| US5925927A (en) | Reinforced thin lead frames and leads | |
| JPH01132142A (ja) | 半導体装置のパツケージ構造 | |
| JP2583353B2 (ja) | 半導体装置用リードフレーム | |
| JPH06268086A (ja) | 半導体集積回路装置およびそれが装着されるプリント基板 | |
| JPS60130132A (ja) | 半導体装置の製造方法 | |
| JPH05326621A (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPH08316398A (ja) | リードピンおよびその取付構造 | |
| JPH0428241A (ja) | 半導体装置の製造方法 | |
| JPS6035244Y2 (ja) | 集積回路素子搭載用基板 | |
| JPH06196626A (ja) | 複合電子装置 | |
| JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたｌｓｉ構造 | |
| JPS63204735A (ja) | 半導体装置のパツケ−ジ構造 | |
| JPH02303045A (ja) | 回路基板構造 | |
| JPH01319957A (ja) | 集積回路 | |
| JPS6245200A (ja) | 半導体装置 | |
| JPH04146636A (ja) | フィルムキャリヤテープのインナーリードボンディング方法 | |
| JPH08236680A (ja) | リードピンおよびその取付構造 | |
| JPH08236682A (ja) | リードフレーム | |
| JPH0322448A (ja) | Ｔａｂ方式半導体装置用リードフレーム | |
| JPH02260558A (ja) | 半導体装置のリードフレーム |