JPH06295934A - フィルムキャリアリード及びそれを用いたｌｓｉ構造 - Google Patents

フィルムキャリアリード及びそれを用いたｌｓｉ構造

Info

Publication number
JPH06295934A
JPH06295934A JP5105015A JP10501593A JPH06295934A JP H06295934 A JPH06295934 A JP H06295934A JP 5105015 A JP5105015 A JP 5105015A JP 10501593 A JP10501593 A JP 10501593A JP H06295934 A JPH06295934 A JP H06295934A
Authority
JP
Japan
Prior art keywords
lead
film
lead wire
insulating film
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5105015A
Other languages
English (en)
Inventor
Hiroetsu Yamazaki
裕悦 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5105015A priority Critical patent/JPH06295934A/ja
Publication of JPH06295934A publication Critical patent/JPH06295934A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73229—Wire and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 より多数のリード線をＬＳＩチップに接続で
きるようにする。 【構成】 絶縁フィルム１２の一方の面に設けられフィ
ルム１２の端部より突出したＴＡＢボンディング用のリ
ード線１３と、絶縁フィルム１２の他方の面に設けられ
先端部分がフィルム面上に位置したワイヤボンディング
用のリード線１４とを有するフィルムキャリアリードを
用意する。ＬＳＩチップの表面周辺部に設けられたバン
プ１５とリード線１３とをＴＡＢボンディングにより接
続する。バンプ１５より内側に設けられたバンプ１６と
リード線１４とをワイヤボンディングにより接続する。 【効果】 ＬＳＩチップの表面周辺部のバンプのみにら
ず、それより内側に設けられたバンプにもリード線を接
続できるので、より多数のリード線を接続できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はフィルムキャリアリード
及びそれを用いたＬＳＩ構造に関し、特にＬＳＩ用のフ
ィルムキャリアリード及びそれを用いたＬＳＩ構造に関
する。
【０００２】
【従来の技術】一般に、フィルムキャリアリードは、耐
熱性を有する絶縁フィルム（例えば、ポリイミド製フィ
ルム）に接着された構造になっており、リード線の先端
がＬＳＩチップに接続された後パッケージ化されること
でＩＣパッケージが構成されていた。
【０００３】その従来のフィルムキャリアリードを用い
たＬＳＩ構造について図３を参照して説明する。
【０００４】図３は従来のフィルムキャリアリードを用
いたＬＳＩ構造を示す断面図である。図において、従来
のフィルムキャリアリードは、絶縁フィルム１２及びそ
の外側に位置した絶縁フィルム１８と、これ等のフィル
ムの片面に接着されたリード線１３とを含んで構成され
ている。そして、このフィルムキャリアリードのリード
線１３の先端がＬＳＩチップ１１の表面端部（周辺部）
に設けられた複数のバンプ１５にＴＡＢ（ｔａｐｅ ａ
ｓｓｅｍｂｌｙ）接続によりボンディングされた構造に
なっている。
【０００５】ここで、図４は図３の構造を矢印Ｙの方向
から見た場合を示す平面図である。この図４を参照する
と、複数のリード線１３の各々の先端部分が、ＬＳＩチ
ップ１１の周辺部に設けられた複数のバンプに夫々接続
されている。図中の斜線部分がバンプであり、このバン
プに各リード線１３が接続されるのである。
【０００６】かかるＬＳＩ構造において、内側の絶縁フ
ィルム１２の部分をパッケージ化した後、空隙１９の部
分で各リード線を切離して絶縁フィルム１８の部分を取
除くことでＬＳＩパッケージが完成するのである。
【０００７】
【発明が解決しようとする課題】上述した従来のフィル
ムキャリアリードは、絶縁フィルムの片面に設けられた
複数のリード線がＬＳＩチップ上の各バンプから４方向
に延びた構造になっているので、リード線をより多く接
続するためにはＬＳＩチップの大きさを大きくしなけれ
ばならない。しかし、それでは、ＬＳＩチップ自体の集
積度が向上していないのにもかかわらず、チップが大き
くなり、完成したＬＳＩパッケージも大きなものになる
という欠点がある。
【０００８】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的はＬＳＩチップの大
きさを大きくせずにより多くのリード線を接続すること
のできるフィルムキャリアリード及びそれを用いたＬＳ
Ｉ構造を提供することである。
【０００９】
【課題を解決するための手段】本発明によるフィルムキ
ャリアリードは、絶縁性フィルムと、前記絶縁性フィル
ムの一主面に設けられ該フィルムの端部より突出したＴ
ＡＢボンディング用のリード線と、前記絶縁性フィルム
の他主面に設けられ先端部分が該フィルム面上に位置し
たワイヤボンディング用のリード線とを含むことを特徴
とする。
【００１０】本発明によるＬＳＩ構造は、絶縁性フィル
ムと、前記絶縁性フィルムの一主面に設けられ該フィル
ムの端部より突出したＴＡＢボンディング用の第１のリ
ード線群と、前記絶縁性フィルムの他主面に設けられ先
端部分が該フィルム面上に位置したワイヤボンディング
用の第２のリード線群とを含むフィルムキャリアリード
と、自チップの表面周辺部に設けられ前記第１及び第２
のリード線群のいずれか一方と接続された第１のバンプ
群と、前記第１のバンプ群より内側に設けられ前記第１
及び第２のリード線群の他方と接続された第２のバンプ
群とを有するＬＳＩチップと、前記第１及び第２のバン
プ群のいずれか一方のバンプ群と前記第１及び第２のリ
ード線群のいずれか一方のリード線群とを接続するため
のボンディングワイヤと、を有することを特徴とする。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１２】図１は本発明によるフィルムキャリアリー
ドを用いたＬＳＩ構造の一実施例を示す断面図であり、
図３と同等部分は同一符号により示されている。
【００１３】本実施例のフィルムキャリアリードが従来
のものと異なる点は、絶縁性フィルム１２及び１８にリ
ード線１３の他にワイヤボンディング用のリード線１４
が設けられている点である。さらに、リード線１３は絶
縁フィルム１２の端部から突出しているのに対し、リー
ド線１４は突出していない。すなわち、本実施例のフィ
ルムキャリアリードは、絶縁性フィルムと、そのフィル
ムの片側面に設けられ、フィルムの端部より突出したＴ
ＡＢボンディング用のリード線１３と、そのフィルムの
反対側面に設けられ、先端部分がフィルム面上に位置し
たワイヤボンディング用のリード線１４とを含んで構成
されるのである。
【００１４】かかる構成とすることにより、リード線同
士の絶縁を保つことができると共に、リード線１３はＬ
ＳＩチップ上の外側のバンプ１５と接続でき、またリー
ド線１４はＬＳＩチップ上の内側のバンプ１６とボンデ
ィングワイヤ１７で接続できるのである。
【００１５】すなわち、このフィルムキャリアリードを
用いてＬＳＩを構成する場合は、リード線１３の先端部
分をバンプ１５にＴＡＢ接続によりボンディングし、そ
の後にリード線１４の先端部分をバンプ１６にワイヤボ
ンディングすれば良いのである。この場合は、特に、リ
ード線１４の先端部分が絶縁フィルム１２の表面上に位
置しているため、ワイヤボンディング作業が容易に行え
る。
【００１６】ここで、図２は図１の構造を矢印Ｙの方向
から見た場合を示す平面図であり、図４と同等部分は同
一符号により示されている。この図２を参照すると、絶
縁フィルム１２の下側のリード線群の各々の先端部分
が、ＬＳＩチップ１１の周辺部に設けられたバンプ群と
ＴＡＢボンディング接続された構造になっている。ま
た、絶縁フィルム１２の上側のリード線群の各々の先端
部分が、ＬＳＩチップ１１の内側部に設けられたバンプ
群とワイヤボンディングされた構造となっている。
【００１７】図には、簡単化のためにリード線１３と１
４とが重なっていない様子が示されているが、下側のリ
ード線１３のピッチをより狭くして、かつ上側のリード
線１４のピッチをそのピッチと等しくすれば、ＬＳＩチ
ップ１１の大きさは従来のままでありながら、接続でき
るリード線の本数を増加させることができるのである。
なお、リード線の幅は、例えば０．２ｍｍとすれば良
い。
【００１８】リード線のピッチ自体は従来のものと同じ
であったとしても、周辺部分ではない内側部分に設けら
れたバンプと接続できるので、リード線をより多く接続
できることになる。
【００１９】かかるＬＳＩ構造において、内側の絶縁フ
ィルム１２の部分をパッケージ化した後、空隙１９の部
分で各リード線を切離して絶縁フィルム１８の部分を取
除くことでＬＳＩパッケージが完成するのである。パッ
ケージの型式としてはＤＩＰ型，ＰＬＣＣ型，ＰＧＡ型
等が知られているが、本発明はいずれの型式についても
適用できる。図中のリード線はすべて直線形状である
が、これに限らず、折れ曲った形状等にしても良い。
【００２０】なお、上述した実施例では外側バンプ群と
下側リード線群とを接続し、内側バンプ群と上側リード
線群とを接続しているが、内側バンプ群と下側リード線
群とを接続し、外側バンプ群と上側リード線群とを接続
しても良く、各リードピッチやリード幅等に応じて接続
すれば良い。
【００２１】
【発明の効果】以上説明したように本発明は、絶縁性フ
ィルムの一方の面にフィルム端部より突出したＴＡＢボ
ンディング用のリード線を設け、かつフィルムの他方の
面にフィルム端部より突出しないワイヤボンディング用
のリード線を設ける構成にしたことにより、ＬＳＩチッ
プの周辺部及び内部のバンプを夫々接続できるようにな
り、より多くのリード線を接続でき、多数の信号を取出
すことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例によるフィルムキャリアリード
を用いたＬＳＩ構造を示す断面図である。
【図２】図１のＬＳＩ構造の平面図である。
【図３】従来のフィルムキャリアリードを用いたＬＳＩ
構造を示す断面図である。
【図４】図３のＬＳＩ構造の平面図である。
【符号の説明】
１１ ＬＳＩチップ １２，１８ 絶縁フィルム １３，１４ リード線 １５，１６ バンプ １７ ボンディングワイヤ １９ 空隙

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性フィルムと、前記絶縁性フィルム
    の一主面に設けられ該フィルムの端部より突出したＴＡ
    Ｂボンディング用のリード線と、前記絶縁性フィルムの
    他主面に設けられ先端部分が該フィルム面上に位置した
    ワイヤボンディング用のリード線とを含むことを特徴と
    するフィルムキャリアリード。
  2. 【請求項２】 絶縁性フィルムと、前記絶縁性フィルム
    の一主面に設けられ該フィルムの端部より突出したＴＡ
    Ｂボンディング用の第１のリード線群と、前記絶縁性フ
    ィルムの他主面に設けられ先端部分が該フィルム面上に
    位置したワイヤボンディング用の第２のリード線群とを
    含むフィルムキャリアリードと、 自チップの表面周辺部に設けられ前記第１及び第２のリ
    ード線群のいずれか一方と接続された第１のバンプ群
    と、前記第１のバンプ群より内側に設けられ前記第１及
    び第２のリード線群の他方と接続された第２のバンプ群
    とを有するＬＳＩチップと、 前記第１及び第２のバンプ群のいずれか一方のバンプ群
    と前記第１及び第２のリード線群のいずれか一方のリー
    ド線群とを接続するためのボンディングワイヤと、 を有することを特徴とするＬＳＩ構造。
  3. 【請求項３】 前記第１のバンプ群と前記第１のリード
    線群とがＴＡＢボンディングにより接続され、かつ前記
    第２のバンプ群と前記第２のリード線群とがワイヤボン
    ディングにより接続されてなることを特徴とする請求項
    ２記載のＬＳＩ構造。
JP5105015A 1993-04-07 1993-04-07 フィルムキャリアリード及びそれを用いたｌｓｉ構造 Pending JPH06295934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5105015A JPH06295934A (ja) 1993-04-07 1993-04-07 フィルムキャリアリード及びそれを用いたｌｓｉ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5105015A JPH06295934A (ja) 1993-04-07 1993-04-07 フィルムキャリアリード及びそれを用いたｌｓｉ構造

Publications (1)

Publication Number Publication Date
JPH06295934A true JPH06295934A (ja) 1994-10-21

Family

ID=14396246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5105015A Pending JPH06295934A (ja) 1993-04-07 1993-04-07 フィルムキャリアリード及びそれを用いたｌｓｉ構造

Country Status (1)

Country Link
JP (1) JPH06295934A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245319A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置及び半導体チップ
JP2007081093A (ja) * 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542349B2 (ja) * 1974-04-24 1980-10-30

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542349B2 (ja) * 1974-04-24 1980-10-30

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245319A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置及び半導体チップ
JP2007081093A (ja) * 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US7247944B2 (en) Connector assembly
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
JPH05335474A (ja) 樹脂封止半導体装置
JPH06295934A (ja) フィルムキャリアリード及びそれを用いたｌｓｉ構造
US6208017B1 (en) Semiconductor device with lead-on-chip structure
JP2567870B2 (ja) 半導体記憶装置
JP2539763B2 (ja) 半導体装置の実装方法
JPS6064442A (ja) 半導体装置
JPH05326621A (ja) Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JPH0430563A (ja) 半導体集積回路装置
JPH0357248A (ja) テープキャリア方式による樹脂封止型半導体装置
JPS5930538Y2 (ja) 半導体装置
US7276781B2 (en) Multichip module for LOC mounting and method for producing the multichip module
JPS62296541A (ja) 樹脂封止型半導体装置
JP2732731B2 (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
JP2871987B2 (ja) 半導体記憶装置
JP2968769B2 (ja) 樹脂封止型半導体装置
JPS5921168B2 (ja) 半導体集積回路の製法
EP0375217B1 (en) Semiconductor package having an outwardly arced die cavity
JP2963952B2 (ja) 半導体装置
JP2562773Y2 (ja) 半導体集積回路素子
JP2752950B2 (ja) 半導体装置およびその製造方法
JP3170259B2 (ja) 半導体装置の製造方法および半導体装置