JP2732731B2 - リードフレーム及びそれを用いた半導体装置とその製造方法 - Google Patents

リードフレーム及びそれを用いた半導体装置とその製造方法

Info

Publication number
JP2732731B2
JP2732731B2 JP3237967A JP23796791A JP2732731B2 JP 2732731 B2 JP2732731 B2 JP 2732731B2 JP 3237967 A JP3237967 A JP 3237967A JP 23796791 A JP23796791 A JP 23796791A JP 2732731 B2 JP2732731 B2 JP 2732731B2
Authority
JP
Japan
Prior art keywords
island
lead frame
semiconductor chip
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3237967A
Other languages
English (en)
Other versions
JPH0575009A (ja
Inventor
裕 奥秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3237967A priority Critical patent/JP2732731B2/ja
Publication of JPH0575009A publication Critical patent/JPH0575009A/ja
Application granted granted Critical
Publication of JP2732731B2 publication Critical patent/JP2732731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレーム及びそ
れを用いた樹脂封止型半導体装置とその製造方法に関す
る。
【0002】
【従来の技術】従来、樹脂封止型半導体装置及びそれに
用いるリードフレームは、例えば特開昭59−1757
53号公報に示されるものがあり、図2及び図3を用い
て以下説明する。
【0003】図2は従来のリードフレームの断面図、図
3は図2のリードフレームを用いた従来の半導体装置の
断面図であり、同一部分には同一符号を付した。
【0004】これらの図に示すように、リードフレーム
11は半導体チップ12が固定される内側領域13を囲
み複数本のインナーリード14が配置され、各インナー
リード14の外側に延在してアウターリード15が配置
される。また、内側領域13から各インナーリード14
に及ぶ範囲に各インナーリード14の下面に接着支持さ
れる樹脂テープから成るアイランド16が配置される。
【0005】半導体装置17は、このリードフレーム1
1のアイランド16上に半導体チップ12が接着剤18
を介し固定されると共にその半導体チップ12と各イン
ナーリード14とが夫々ワイヤ19によって電気的に接
続され半導体チップ12とワイヤ19とが樹脂20によ
って封止される。アウターリード15は樹脂20より露
出され、図示しない外部機器と電気的接続されると共
に、半導体装置のタイプによって必要に応じ部分的に折
り曲げられる。
【0006】
【発明が解決しようとする課題】しかしながら、上記構
成のリードフレームでは、各インナーリード同志がアイ
ランドの樹脂テープにより固定されるものの、インナー
リードの薄形化やファインピッチ化に伴ない、その変形
防止については技術的に満足できるものでなかった。
【0007】また、上記構成の半導体装置では、その本
体の薄形化に対し技術的に満足できるものでないと共
に、アイランドに半導体チップを固定する接着剤に含ま
れる不純物が水分と共にワイヤ、半導体チップに浸入し
それらの腐食性が大きくなっていた。更に、この半導体
装置の製造方法に於いては、接着剤により半導体チップ
をアイランドに固定するため、半導体チップは接着剤に
接した後位置合せのため移動すると接着剤が不均一とな
り確実な固定ができなかったという問題点があった。
【0008】本発明は、以上述べたように、リードフレ
ームのインナーリード変形、半導体装置の薄形化と接着
剤によるワイヤ、半導体チップの腐食性増大、並びにそ
の製造に於ける半導体チップの位置合せ、固定性の問題
点を除去するため熱可塑性から成るアイランドをインナ
ーリードの側面に且つその厚さ範囲内に接続支持し、そ
の変形防止効果の高いリードフレームを提供すると共
に、そのリードフレームのアイランドに半導体チップを
固定し薄形化に対応した半導体装置を提供し、更に、熱
可塑性樹脂から成るアイランドに半導体チップを熱圧着
で固定し、半導体チップの位置合せ、固定性の良い半導
体装置の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、上記した目的
を達成するために、リードフレームに於いて、熱可塑性
樹脂から成るアイランドをインナーリードの側面に且つ
その厚さの範囲内に接続し、また半導体装置に於いてそ
のリードフレームを用い、更にその半導体装置の製造方
法に於いて、半導体チップをアイランドに熱圧着する。
【0010】
【作用】本発明によれば、リードフレームに於いて、ア
イランドを各インナーリードの側面で接着支持すること
により、各インナーリード間にアイランドの一部が配置
されるので、インナーリードの側面への変形が抑制され
る。
【0011】又、半導体装置に於いて、インナーリード
の厚さの範囲内にアイランドが形成されることにより、
アイランドの厚さが本体の厚さに加算されない。更に、
半導体チップとアイランドとが熱圧着で固定されること
により、接着剤が不要となる。
【0012】更に、半導体装置の製造方法に於いて、半
導体チップをアイランドに熱圧着して固定するので、半
導体チップをアイランドに搭載した後固定するまで移動
できる。
【0013】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
【0014】図1は本発明の実施例を示すリードフレー
ムの要部斜視図、図4は図1のリードフレームを用いた
半導体装置の断面図であり、同一部分には同一符号を付
した。
【0015】図1,図4に示すようにリードフレーム1
は半導体チップ2が固定されるアイランド3を囲み複数
本のインナーリード4が配置され、各インナーリード4
の外側に延在してアウターリード5が配置される。
【0016】このアイランド3は熱変形温度が比較的低
く変形加工するに好適な例えばアクリル系樹脂,ポリプ
ロピレン,ポリエチレン等の樹脂板から成り、熱圧着に
より各インナーリード4に、その側面で且つその厚さ範
囲内で接続支持される。
【0017】したがって、リードフレーム1は、アイラ
ンド3が各インナーリード4の厚さ範囲から突出するこ
とがなく、その取扱い例えば搬送,収納に好適である。
【0018】またアイランド3が各インナーリード4間
に充填されることにより、各インナーリード4の側面へ
の変形が抑制される。
【0019】半導体装置6は、上述したリードフレーム
1のアイランド3上に半導体チップ2が固定され、且つ
各インナーリード4とワイヤ7により電気的接続され、
ワイヤ8と共に樹脂8により封止される。
【0020】アイランド3が各インナーリード4の厚さ
範囲内にあるので、アイランド3の厚さが半導体装置6
の本体の厚さに加算されず、本体の薄形化が図れる。
【0021】半導体チップ2は、アイランド3上に熱圧
着により固定することにより、接着剤を用いないのでそ
れに含まれる不純物の悪影響が回避される。また、半導
体チップ2をアイランド3に固定する前、即ち、熱圧着
なのでアイランド3が溶けてから固まる迄の間、半導体
チップ2を位置決めするために移動でき、更に移動して
も半導体チップ2の下面(接続面)全面に亘って確実な
固定ができる。
【0022】尚、アイランド3と各インナーリード4と
を熱圧着により接続することにより、ここにも接着剤を
用いないので、それに含まれる不純物の悪影響も回避さ
れる。
【0023】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、リードフレームに於いて、アイランドを各イン
ナーリードの側面で接着支持するのでインナーリードの
側面への変形が抑制され、インナーリードのより薄形
化、ファインピッチ化に対応できる。また、アイランド
を各インナーリードの厚さ範囲に接着支持するので、リ
ードフレーム全体では平坦度が高くなり、その取扱い性
が向上する。
【0024】半導体装置に於いて、アイランドが各イン
ナーリードの厚さ範囲内に配置するのでアイランドの厚
さが本体の厚さに加算されず、本体のより薄形化が図れ
る。また、半導体チップのアイランドへの固定が熱圧着
によるので、接着剤に含まれる不純物の悪影響が回避さ
れる。
【0025】半導体装置の製造方法に於いて、半導体チ
ップをアイランドに熱圧着固定するので、半導体チップ
をアイランドに搭載した後硬化して固定するまで移動で
き、半導体チップの位置合せ時期が増え、より精度の高
い位置合せが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例を示すリードフレームの要部斜
視図である。
【図2】従来のリードフレームの断面図である。
【図3】従来の半導体装置の断面図である。
【図4】本発明の実施例を示す半導体装置の断面図であ
る。
【符号の説明】
1,11 リードフレーム 2,12 半導体チップ 3,16 アイランド 4,14 インナーリード 6,17 半導体装置 8,20 樹脂

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップが搭載される樹脂板からな
    るアイランドと、 前記アイランドを囲む周辺に配置される複数本のインナ
    ーリードとを有するリードフレームとを備え、 前記アイランドは前記インナーリードの側面において固
    定されると共に前記インナーリード先端表面は前記アイ
    ランドを構成する前記樹脂板から露出していることを特
    徴とするリードフレーム。
  2. 【請求項2】 前記インナーリードの側面において固定
    されている前記アイランドは、前記インナーリードの厚
    さ範囲内で支持されていることを特徴とする請求項1項
    記載のリードフレーム。
  3. 【請求項3】 半導体チップが搭載される樹脂板からな
    るアイランドと、前記アイランドを囲む周辺に配置さ
    れ、前記アイランドをその側面において固定すると共に
    その先端表面が前記アイランドを構成する前記樹脂板か
    ら露出している複数本のインナーリードとからなるリー
    ドフレームと、 前記リードフレームの前記アイランド上に固定された半
    導体チップと、 前記リードフレームのインナーリードと前記半導体チッ
    プとを電気的に接続するワイヤと、 前記半導体チップと前記ワイヤとを封止する樹脂とを備
    えたことを特徴とする半導体装置。
  4. 【請求項4】 複数のインナーリードの側面に熱可塑性
    の樹脂板を熱圧着し、前記インナーリード先端表面を露
    出した状態で前記インナーリードの側面に前記樹脂板を
    固定する工程と、 前記樹脂板上に半導体チップを熱圧着により載置固定す
    る工程と、 その後前記半導体チップを樹脂封止する工程とを備えた
    ことを特徴とする半導体装置の製造方法。
JP3237967A 1991-09-18 1991-09-18 リードフレーム及びそれを用いた半導体装置とその製造方法 Expired - Fee Related JP2732731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3237967A JP2732731B2 (ja) 1991-09-18 1991-09-18 リードフレーム及びそれを用いた半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3237967A JP2732731B2 (ja) 1991-09-18 1991-09-18 リードフレーム及びそれを用いた半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH0575009A JPH0575009A (ja) 1993-03-26
JP2732731B2 true JP2732731B2 (ja) 1998-03-30

Family

ID=17023123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3237967A Expired - Fee Related JP2732731B2 (ja) 1991-09-18 1991-09-18 リードフレーム及びそれを用いた半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2732731B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086014A (ja) 2003-09-09 2005-03-31 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
JP2005093616A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6282748U (ja) * 1985-11-14 1987-05-27
JPS62232951A (ja) * 1986-04-02 1987-10-13 Mitsubishi Electric Corp 半導体装置
JPS6412560A (en) * 1987-07-07 1989-01-17 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JPH0575009A (ja) 1993-03-26

Similar Documents

Publication Publication Date Title
KR100199262B1 (ko) 반도체장치 및 그 제조방법
JP2891692B1 (ja) 半導体装置
JPH0750359A (ja) 支持体から離脱可能なリードを有する半導体パッケージ
KR100473464B1 (ko) 반도체장치
JP2732731B2 (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
US7009304B2 (en) Resin-sealed semiconductor device
EP0807972B1 (en) Semiconductor device and method of its fabrication
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
JPS63293963A (ja) 樹脂封止型半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JP2871987B2 (ja) 半導体記憶装置
JPH09326463A (ja) 樹脂封止型半導体装置
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR19980058402A (ko) 솔더 범프를 이용한 스택 패키지
JP2968769B2 (ja) 樹脂封止型半導体装置
JPH0366152A (ja) 半導体集積回路モジュール
JP2771475B2 (ja) 半導体装置
KR960012635B1 (ko) 반도체 패키지 제조방법
JPH0366150A (ja) 半導体集積回路装置
JPH05211268A (ja) 半導体装置
JPH0142346Y2 (ja)
KR960002763A (ko) 초박형 반도체 패키지 및 그 제조방법
JPH06295934A (ja) フィルムキャリアリード及びそれを用いたlsi構造
JPS6060743A (ja) リ−ドフレ−ム
KR19990050131A (ko) 리드 온 칩 패키지에서의 접착력 강화방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971125

LAPS Cancellation because of no payment of annual fees