JPH05211268A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05211268A
JPH05211268A JP4007174A JP717492A JPH05211268A JP H05211268 A JPH05211268 A JP H05211268A JP 4007174 A JP4007174 A JP 4007174A JP 717492 A JP717492 A JP 717492A JP H05211268 A JPH05211268 A JP H05211268A
Authority
JP
Japan
Prior art keywords
lead
chip
semiconductor chip
wire
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4007174A
Other languages
English (en)
Inventor
Wataru Kikuchi
渉 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4007174A priority Critical patent/JPH05211268A/ja
Publication of JPH05211268A publication Critical patent/JPH05211268A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】薄型モールドパッケージは非常に薄いためボン
ディングワイヤーのループ高を十分確保できないため、
ワイヤーのループ形状を精度よく制御しなければならな
い。 【構成】半導体チップ１上まで達するように成形された
リード２の先端と半導体チップの電極パッド６をバンプ
４を介して接着する。また、半導体チップ１は、チップ
固定用リード３に固着され全体がモールド封入されてい
る。 【効果】リード先端を直接電極パッドと接続したのでボ
ンディングのようにワイヤーのループ高を確保する必要
がないため薄型パッケージの組立に適する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に薄型モールドパッケージに適用して有用な半導体装置
の構造に関する。
【０００２】
【従来の技術】従来のモールド封入された半導体装置
は、図３に示すようにダイシングされた半導体チップ１
はパッケージに固定するためのチップ固定用リード部９
に、Ａｇ粒子を混入して導電性をもたせたエポキシ系接
着剤１０等で接着され、ベークすることで硬化するとい
う性質を利用して固定される。次に外部との信号の入出
力を行うため、半導体チップ１上のボンディングパッド
６とパッケージのリード２間を金ワイヤー等の金属細線
１１で接続する。ボンディングを終えたパッケージは、
外気による腐食や汚染を防止し信頼性を保つためにプラ
スチック材７で封入を行いリード成形して完成する。
【０００３】現在、半導体装置を組込む装置自体の小
型、薄型化により、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎ
ｅ Ｐａｃｋａｇｅ）等の表面実装タイプのパッケージ
が主流となっている。しかし、さらなる装置の小型・薄
型化やカード等への用途により、半導体装置の薄型化が
要求されるようになってきた。このような情況の中、Ｔ
ＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａ
ｃｋａｇｅ）等の薄型パッケージの重要性が増してきて
いる。
【０００４】
【発明が解決しようとする課題】この従来のモールドパ
ッケージを薄型化するためには、パッケージ厚が１ｍｍ
程度と非常に薄いためボンディングワイヤーのループ高
を十分確保できないという問題点がある。単純にボンデ
ィングワイヤーのループ高を低くすると半導体チップ端
とワイヤーが極端に近づくか、最悪の場合は接触してし
まう。従って、ループ高を低くおさえつつ、ボンディン
グワイヤーのループ形状を精度よく制御しなければなら
ない。
【０００５】一方、他の解決方法として図３（ｂ）のよ
うに半導体チップ固定位置を下げることでワイヤー高さ
を確保するということも可能である。しかし、この場
合、半導体チップ固定用リードの周囲のモールド厚が薄
くなり、内部クラックが発生しやすくなるという問題が
生じる。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップ上まで達するように成形されたリードフレ
ームのリードフレーム先端と半導体チップの電極パッド
をバンプを介して接続し、かつ半導体チップをチップ固
定用リードに固着し、全体をモールド封入したことを特
徴とする。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体装置の断面図であ
る。図２は、モールド封入以前のリード成形のされてい
ない半導体チップ１に対するリードフレームの位置及び
形状を示した平面図である。
【０００８】ダイシングされた半導体チップ１は、あら
かじめチップ上の電極パッド６上に銅などでバンプ４を
形成しておく。次にリードフレーム全体を半導体チップ
１上から圧着して、リードフレーム先端と電極パッド６
及びチップ固定用リード３と半導体チップ１を接着す
る。なお、あらかじめ固定用リード３の裏側には接着用
テープ５を貼り付けておく。また、リード先端は電極パ
ッド６との接続のため細く加工している必要がある。
【０００９】
【発明の効果】以上説明したように本発明は、リード先
端を直接電極パッドと接続したので、ボンディングのよ
うにワイヤーのループ高を確保する必要がないため薄型
パッケージの組立に適する。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の断面図であ
る。
【図２】半導体チップに対するリードフレームの位置と
形状を示した平面図である。
【図３】（ａ），（ｂ）は従来の半導体装置を示した断
面図である。
【符号の説明】
１ 半導体チップ ２ リードフレーム ３，９ 半導体チップ固定用リード ４ バンプ ５ 接着テープ ６ 電極パッド ７ プラスチック材 ８ 保護膜 １０ 接着剤 １１ ボンディングワイヤー

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上まで達するように成形さ
    れたリードフレームのリードフレーム先端と半導体チッ
    プの電極パッドをバンプを介して接続し、かつ半導体チ
    ップをチップ固定用リードに固着し、モールドで封入し
    たことを特徴とする半導体装置。
JP4007174A 1992-01-20 1992-01-20 半導体装置 Withdrawn JPH05211268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4007174A JPH05211268A (ja) 1992-01-20 1992-01-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4007174A JPH05211268A (ja) 1992-01-20 1992-01-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH05211268A true JPH05211268A (ja) 1993-08-20

Family

ID=11658718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4007174A Withdrawn JPH05211268A (ja) 1992-01-20 1992-01-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH05211268A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008823A (ko) * 1999-07-05 2001-02-05 이중구 비엘피 패키지
KR20030025481A (ko) * 2001-09-21 2003-03-29 주식회사 칩팩코리아 플립칩 반도체패키지 및 그의 제조방법
KR20040017625A (ko) * 2002-08-22 2004-02-27 주식회사 칩팩코리아 플립 칩 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008823A (ko) * 1999-07-05 2001-02-05 이중구 비엘피 패키지
KR20030025481A (ko) * 2001-09-21 2003-03-29 주식회사 칩팩코리아 플립칩 반도체패키지 및 그의 제조방법
KR20040017625A (ko) * 2002-08-22 2004-02-27 주식회사 칩팩코리아 플립 칩 패키지

Similar Documents

Publication Publication Date Title
JP4705784B2 (ja) イメージセンサデバイスの製造方法
JP3359846B2 (ja) 半導体装置
JP3420057B2 (ja) 樹脂封止型半導体装置
JP3255646B2 (ja) 樹脂封止型半導体装置の製造方法
US8685834B2 (en) Fabrication method of package structure with simplified encapsulation structure and simplified wiring
JPH08116016A (ja) リードフレーム及び半導体装置
JPH0778911A (ja) 樹脂封止型半導体装置
JPH09199637A (ja) 樹脂封止型半導体装置及びその製造方法
JP2895920B2 (ja) 半導体装置及びその製造方法
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
JPH05211268A (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JP2682200B2 (ja) 半導体装置
JPH0936300A (ja) 半導体装置およびその製造方法
JPS63293963A (ja) 樹脂封止型半導体装置
JPH09326463A (ja) 樹脂封止型半導体装置
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2001210754A (ja) 樹脂封止型半導体装置
JP2005327967A (ja) 半導体装置
JP2003051511A (ja) 半導体装置及びその製造方法
JP2817425B2 (ja) 半導体装置の実装方法
JP2003318362A (ja) 樹脂封止形半導体装置
JP2000252545A (ja) ホールセンサ
JP3145892B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408