JP2000252545A - ホールセンサ - Google Patents
ホールセンサInfo
- Publication number
- JP2000252545A JP2000252545A JP11048060A JP4806099A JP2000252545A JP 2000252545 A JP2000252545 A JP 2000252545A JP 11048060 A JP11048060 A JP 11048060A JP 4806099 A JP4806099 A JP 4806099A JP 2000252545 A JP2000252545 A JP 2000252545A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- magnetic
- ferrite
- pin
- hall sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 小サイズのフェライトチップの使用を可能と
することで、低価格のホールセンサを提供する。 【解決手段】 感磁部を集磁チップと集磁ピンとで挟ん
で一体に組み込んだホールセンサにおいて、集磁ピン２
２に感磁部１９を形成すると共に電極パッド２１を形成
し、他方、ワイヤボンディングされる集磁チップ２５に
上記集磁ピン２２の電極パッド２１に対応して電極パッ
ド１６を形成し、その集磁チップ２５に上記集磁ピン２
２をフリップチップボンディングで実装する。
することで、低価格のホールセンサを提供する。 【解決手段】 感磁部を集磁チップと集磁ピンとで挟ん
で一体に組み込んだホールセンサにおいて、集磁ピン２
２に感磁部１９を形成すると共に電極パッド２１を形成
し、他方、ワイヤボンディングされる集磁チップ２５に
上記集磁ピン２２の電極パッド２１に対応して電極パッ
ド１６を形成し、その集磁チップ２５に上記集磁ピン２
２をフリップチップボンディングで実装する。
Description
【０００１】
【発明の属する技術分野】本発明は、ホールセンサに係
り、特に集磁材を組み込んだ小型ホールセンサに関する
ものである。
り、特に集磁材を組み込んだ小型ホールセンサに関する
ものである。
【０００２】
【従来の技術】以下、感磁部としてＩｎＳｂを用いたホ
ールセンサに関して述べる。
ールセンサに関して述べる。
【０００３】ホールセンサは、図４（ａ）に示すよう
に、磁界が加わることで電圧を発生するＩｎＳｂ層から
なる感磁部４を板状の基板上に形成したセンサチップ３
が、リードフレーム１上にボンディングされて固定さ
れ、その上からエポキシ樹脂パッケージ２で封止されて
いる。
に、磁界が加わることで電圧を発生するＩｎＳｂ層から
なる感磁部４を板状の基板上に形成したセンサチップ３
が、リードフレーム１上にボンディングされて固定さ
れ、その上からエポキシ樹脂パッケージ２で封止されて
いる。
【０００４】従来技術のホールセンサでは、一般に磁束
密度に対するホール電圧を高めるため、フェライトなど
の集磁材を素子パッケージ２内に封入し、感磁部４部分
の磁束密度を高める方法を用いる。
密度に対するホール電圧を高めるため、フェライトなど
の集磁材を素子パッケージ２内に封入し、感磁部４部分
の磁束密度を高める方法を用いる。
【０００５】この集磁材を組み込んだホールセンサとそ
の集磁材による磁力線の変化を、図４（ｂ）に示す。
の集磁材による磁力線の変化を、図４（ｂ）に示す。
【０００６】図４（ｂ）に示すように、集磁材を組み込
んだホールセンサは、センサチップ３が、集磁材である
板状のフェライトチップ６と棒状のフェライトピン７と
からなり、そのフェライトチップ６上に感磁部４が形成
されていると共にその感磁部４上にフェライトピン７が
起立して設けられている。
んだホールセンサは、センサチップ３が、集磁材である
板状のフェライトチップ６と棒状のフェライトピン７と
からなり、そのフェライトチップ６上に感磁部４が形成
されていると共にその感磁部４上にフェライトピン７が
起立して設けられている。
【０００７】このホールセンサは、集磁材の近傍の磁力
線５が、その集磁材に向かって引き寄せられながらセン
サチップ３を透過していく。
線５が、その集磁材に向かって引き寄せられながらセン
サチップ３を透過していく。
【０００８】このように、ホールセンサは、集磁材が封
入されることで、感磁部４部分の磁束密度を見掛け上高
めることができ、ホール電圧が向上する。
入されることで、感磁部４部分の磁束密度を見掛け上高
めることができ、ホール電圧が向上する。
【０００９】例えば、集磁材の封入方法によっては、感
磁部４部分の磁束密度は周辺部分の３倍以上になり、結
果として３倍以上のホール電圧が得られる。
磁部４部分の磁束密度は周辺部分の３倍以上になり、結
果として３倍以上のホール電圧が得られる。
【００１０】具体的には、感磁部をフェライト基板に形
成することにより５０％程度、感磁部の上部にフェライ
トピンを取り付けることで１００％程度、さらにこの感
磁部をフェライトチップとフェライトピンとで挟み込む
ことで３００％以上、磁束密度を高めることができる。
成することにより５０％程度、感磁部の上部にフェライ
トピンを取り付けることで１００％程度、さらにこの感
磁部をフェライトチップとフェライトピンとで挟み込む
ことで３００％以上、磁束密度を高めることができる。
【００１１】以上のことから、高感度のホールセンサを
作製する場合、以下の工程を用いる。
作製する場合、以下の工程を用いる。
【００１２】１）雲母などの基板上に形成したＩｎＳｂ
層を、フェライト基板上に転写する。
層を、フェライト基板上に転写する。
【００１３】２）フェライト基板上のＩｎＳｂ層を、フ
ォトリソグラフを用いて加工し、十字型の感磁部形状に
形成する。
ォトリソグラフを用いて加工し、十字型の感磁部形状に
形成する。
【００１４】３）十字型の感磁部の４つの端部に、フォ
トリソグラフと真空蒸着法を用いて、感磁部の端部から
所定の距離を隔てて金合金の電極Ｐａｄ（パッド）と、
それら電極パッドと感磁部とを接続する引出し電極を形
成する。
トリソグラフと真空蒸着法を用いて、感磁部の端部から
所定の距離を隔てて金合金の電極Ｐａｄ（パッド）と、
それら電極パッドと感磁部とを接続する引出し電極を形
成する。
【００１５】４）感磁部９と電極パッド１１及び引出し
電極１０を形成したフェライト基板を、ダイシング等で
ＣＨＩＰ（フェライトチップ）８に切断・分離する（図
５）。
電極１０を形成したフェライト基板を、ダイシング等で
ＣＨＩＰ（フェライトチップ）８に切断・分離する（図
５）。
【００１６】５）上記フェライトチップをリードフレー
ム上に載置すると共にダイボンディングして固定する。
ム上に載置すると共にダイボンディングして固定する。
【００１７】６）ダイボンディング後のフェライトチッ
プ８の感磁部上に、フェライトピン１２をボンディング
する（図６）。
プ８の感磁部上に、フェライトピン１２をボンディング
する（図６）。
【００１８】７）図６に示したフェライトチップ８の電
極パッド１０からリードフレーム１３上に亘り、Ａｕワ
イヤ１４でワイヤボンディングを行う（図７）。
極パッド１０からリードフレーム１３上に亘り、Ａｕワ
イヤ１４でワイヤボンディングを行う（図７）。
【００１９】８）フェライトチップ８、フェライトピン
１２、Ａｕワイヤ１４、及びリードフレーム１３を、エ
ポキシ樹脂によりトランスファモールドで封入する（図
８）。
１２、Ａｕワイヤ１４、及びリードフレーム１３を、エ
ポキシ樹脂によりトランスファモールドで封入する（図
８）。
【００２０】
【発明が解決しようとする課題】ところで、従来のホー
ルセンサは、フェライトチップ８とフェライトピン１２
とをボンディングするに際して、フェライト同士はハン
ダなどでは接続できないため、エポキシ樹脂の接着剤を
用いており、さらにこの接着剤を感磁部上に塗布するた
めにはスペースを必要とすることから、フェライトチッ
プ８の電極パッドとリードフレーム１３をＡｕワイヤ１
４でワイヤボンディングする前に、そのフェライトチッ
プ８にフェライトピン１２をボンディングしている。
ルセンサは、フェライトチップ８とフェライトピン１２
とをボンディングするに際して、フェライト同士はハン
ダなどでは接続できないため、エポキシ樹脂の接着剤を
用いており、さらにこの接着剤を感磁部上に塗布するた
めにはスペースを必要とすることから、フェライトチッ
プ８の電極パッドとリードフレーム１３をＡｕワイヤ１
４でワイヤボンディングする前に、そのフェライトチッ
プ８にフェライトピン１２をボンディングしている。
【００２１】しかしながら、フェライトピン１２を実装
後にワイヤボンディングを行う場合、ワイヤボンディン
グ時にＡｕワイヤ１４の保持治具であるキャピラリとフ
ェライトピン１２との接触を防止するため、キャピラリ
の半径＋ワイヤボンディング装置の精度分（数百μｍ）
以上、電極パッド１１を感磁部９から離す必要がある。
後にワイヤボンディングを行う場合、ワイヤボンディン
グ時にＡｕワイヤ１４の保持治具であるキャピラリとフ
ェライトピン１２との接触を防止するため、キャピラリ
の半径＋ワイヤボンディング装置の精度分（数百μｍ）
以上、電極パッド１１を感磁部９から離す必要がある。
【００２２】また、フェライトチップ８上に感磁部９を
形成した場合、その感磁部９上にフェライトピン１２を
固定する際に、感磁部９上に塗布した接着剤が電極パッ
ド１１部分にまで流れていかないようにするため、チッ
プサイズを大きくする必要がある。
形成した場合、その感磁部９上にフェライトピン１２を
固定する際に、感磁部９上に塗布した接着剤が電極パッ
ド１１部分にまで流れていかないようにするため、チッ
プサイズを大きくする必要がある。
【００２３】このため、下部のフェライトチップ８が大
サイズとなるという問題があった。
サイズとなるという問題があった。
【００２４】すなわち、一般的に、ホールセンサの感磁
部としては十字型の本体部分を１００μｍ角程度の大き
さに設計する。本来必要なチップサイズは、電極パッド
を含めても３００μｍ角程度である。これに対し、上記
理由によりフェライトピンを実装する場合は、下部のフ
ェライトチップとしては、８００μｍ角から１ｍｍ角程
度にサイズを大きくする必要がある。
部としては十字型の本体部分を１００μｍ角程度の大き
さに設計する。本来必要なチップサイズは、電極パッド
を含めても３００μｍ角程度である。これに対し、上記
理由によりフェライトピンを実装する場合は、下部のフ
ェライトチップとしては、８００μｍ角から１ｍｍ角程
度にサイズを大きくする必要がある。
【００２５】ここで、下部のフェライトチップは、Ｉｎ
Ｓｂ層の形成や、転写、フォトリソグラフなどを用いて
感磁部を形成しており、ホールセンサを構成する部品中
で最も高価な部品である。ウェハ（フェライト基板）の
処理工程では、ウェハ（フェライト基板）単位でフォト
リソグラフ処理や蒸着処理を行うため、価格は、ウェハ
（フェライト基板）単位で決まる。従って、１枚のウェ
ハ（フェライト基板）から取得できるフェライトチップ
数により、センサチップ価格は大きく変化する。具体的
には、フェライトチップ面積が２倍になれば、センサチ
ップ価格もほぼ２倍になる。
Ｓｂ層の形成や、転写、フォトリソグラフなどを用いて
感磁部を形成しており、ホールセンサを構成する部品中
で最も高価な部品である。ウェハ（フェライト基板）の
処理工程では、ウェハ（フェライト基板）単位でフォト
リソグラフ処理や蒸着処理を行うため、価格は、ウェハ
（フェライト基板）単位で決まる。従って、１枚のウェ
ハ（フェライト基板）から取得できるフェライトチップ
数により、センサチップ価格は大きく変化する。具体的
には、フェライトチップ面積が２倍になれば、センサチ
ップ価格もほぼ２倍になる。
【００２６】そこで、本発明の目的は、上述した従来技
術の欠点を解消し、小サイズのフェライトチップの使用
を可能とすることで、低価格のホールセンサを提供する
ことにある。
術の欠点を解消し、小サイズのフェライトチップの使用
を可能とすることで、低価格のホールセンサを提供する
ことにある。
【００２７】
【課題を解決するための手段】上記課題を解決するため
に請求項１の発明は、感磁部を集磁チップと集磁ピンと
で挟んで一体に組み込んだホールセンサにおいて、集磁
ピンに感磁部を形成すると共に電極パッドを形成し、他
方、ワイヤボンディングされる集磁チップに上記集磁ピ
ンの電極パッドに対応して電極パッドを形成し、その集
磁チップに上記集磁ピンをフリップチップボンディング
で実装したものである。
に請求項１の発明は、感磁部を集磁チップと集磁ピンと
で挟んで一体に組み込んだホールセンサにおいて、集磁
ピンに感磁部を形成すると共に電極パッドを形成し、他
方、ワイヤボンディングされる集磁チップに上記集磁ピ
ンの電極パッドに対応して電極パッドを形成し、その集
磁チップに上記集磁ピンをフリップチップボンディング
で実装したものである。
【００２８】請求項２の発明は、上記集磁チップがリー
ドフレームにボンディングされ、その集磁チップの電極
パッドとリードフレームとがワイヤボンディングされた
後、集磁ピンがフリップチップボンディングされたもの
である。
ドフレームにボンディングされ、その集磁チップの電極
パッドとリードフレームとがワイヤボンディングされた
後、集磁ピンがフリップチップボンディングされたもの
である。
【００２９】請求項３の発明は、上記集磁チップは、リ
ードフレームと接続する電極パッドが形成され、その電
極パッドが、集磁ピンの電極パッドに対応する電極パッ
ドと引出し電極にて電気的に接続されたものである。
ードフレームと接続する電極パッドが形成され、その電
極パッドが、集磁ピンの電極パッドに対応する電極パッ
ドと引出し電極にて電気的に接続されたものである。
【００３０】すなわち、本発明の要旨は、感磁部を集磁
ピン（フェライトピン）側に形成し、集磁チップ（フェ
ライトチップ）上に集磁ピンの感磁部をフリップチップ
ボンディングで実装することにあり、これにより感磁部
を形成したセンサチップの小型化、低コスト化を図るこ
とにある。
ピン（フェライトピン）側に形成し、集磁チップ（フェ
ライトチップ）上に集磁ピンの感磁部をフリップチップ
ボンディングで実装することにあり、これにより感磁部
を形成したセンサチップの小型化、低コスト化を図るこ
とにある。
【００３１】上記構成によれば、集磁ピンの感磁部側を
集磁チップに取り付けることで、感磁部が集磁ピンと集
磁チップとの間に一体に組み込まれる。これにより、容
易に集磁材を挟み込んで組み込むことができる。また、
集磁ピンと集磁チップの対応する位置に電極パッドが形
成されているので、これらをフリップチップボンディン
グで実装できる。これにより、集磁チップの電極パッド
とリードフレームをワイヤボンディングした後に集磁チ
ップに集磁ピンを実装できるようにるので、集磁チップ
を小さく形成できる。
集磁チップに取り付けることで、感磁部が集磁ピンと集
磁チップとの間に一体に組み込まれる。これにより、容
易に集磁材を挟み込んで組み込むことができる。また、
集磁ピンと集磁チップの対応する位置に電極パッドが形
成されているので、これらをフリップチップボンディン
グで実装できる。これにより、集磁チップの電極パッド
とリードフレームをワイヤボンディングした後に集磁チ
ップに集磁ピンを実装できるようにるので、集磁チップ
を小さく形成できる。
【００３２】
【発明の実施の形態】次に、本発明の好適一実施の形態
を添付図面に基づいて詳述する。
を添付図面に基づいて詳述する。
【００３３】図１に本発明にかかるホールセンサのエポ
キシ樹脂内部の側面図を示す。
キシ樹脂内部の側面図を示す。
【００３４】図１に示すように、本発明にかかるホール
センサは、磁界により電圧を発生する感磁部１９が形成
されたセンサチップ１５が、リードフレーム２３上に載
置され、図示していないが、その上からエポキシ樹脂パ
ッケージで封止されている。
センサは、磁界により電圧を発生する感磁部１９が形成
されたセンサチップ１５が、リードフレーム２３上に載
置され、図示していないが、その上からエポキシ樹脂パ
ッケージで封止されている。
【００３５】このセンサチップ１５は、磁束密度に対す
るホール電圧が高まるように、感磁部１９が、フェライ
トなどの集磁材からなる板状のフェライトチップ２５と
角柱状のフェライトピン２２とに挟まれて、一体に組み
込まれて構成されている。
るホール電圧が高まるように、感磁部１９が、フェライ
トなどの集磁材からなる板状のフェライトチップ２５と
角柱状のフェライトピン２２とに挟まれて、一体に組み
込まれて構成されている。
【００３６】感磁部１９は、図２に示すように、このフ
ェライトピン２２のフェライトチップとの接着面に十字
型で形成されており、この本体部分が１００μｍ角程度
の大きさに形成されている。さらにこの十字形状の４つ
の端部には金合金でなるピン側電極パッド２１が形成さ
れている。
ェライトピン２２のフェライトチップとの接着面に十字
型で形成されており、この本体部分が１００μｍ角程度
の大きさに形成されている。さらにこの十字形状の４つ
の端部には金合金でなるピン側電極パッド２１が形成さ
れている。
【００３７】また、フェライトチップ２５は、そのチッ
プサイズが電極パッドを含めても３００μｍ角程度の大
きさに形成されており、また、図３に示すように、図２
に示したフェライトピン２２に形成された４つのピン側
電極パッド２１とそれぞれ電気的に接続される４つのチ
ップ側電極パッド１６が金合金で形成されている。さら
に、そのチップ側電極パッド１６の適宜外側には、外部
のリードフレーム２３と接続するための４つの外部接続
用電極パッド２６が金合金で形成されており、これらチ
ップ側電極パッド１６と外部接続用電極パッド２１は、
それぞれ金合金で形成された引出し電極２０により電気
的に接続されている。
プサイズが電極パッドを含めても３００μｍ角程度の大
きさに形成されており、また、図３に示すように、図２
に示したフェライトピン２２に形成された４つのピン側
電極パッド２１とそれぞれ電気的に接続される４つのチ
ップ側電極パッド１６が金合金で形成されている。さら
に、そのチップ側電極パッド１６の適宜外側には、外部
のリードフレーム２３と接続するための４つの外部接続
用電極パッド２６が金合金で形成されており、これらチ
ップ側電極パッド１６と外部接続用電極パッド２１は、
それぞれ金合金で形成された引出し電極２０により電気
的に接続されている。
【００３８】そして、これら外部接続用電極パッド２１
とリードフレーム２３とは上述したようにＡｕワイヤ２
４でワイヤボンディングされる。
とリードフレーム２３とは上述したようにＡｕワイヤ２
４でワイヤボンディングされる。
【００３９】次にこのホールセンサの製造方法を作用と
共に説明する。
共に説明する。
【００４０】まず、図２に示したように、雲母などの基
板上に形成したＩｎＳｂ層を、フェライト基板１８ｐ上
に転写する。
板上に形成したＩｎＳｂ層を、フェライト基板１８ｐ上
に転写する。
【００４１】そして、フェライト基板１８ｐ上のＩｎＳ
ｂ層を、十字型の感磁部１９形状に、フォトリソグラフ
を用いて加工する。
ｂ層を、十字型の感磁部１９形状に、フォトリソグラフ
を用いて加工する。
【００４２】さらに、十字型の感磁部１９の４つの端部
に、真空蒸着法を用いてピン側電極パッド２１を形成す
る。
に、真空蒸着法を用いてピン側電極パッド２１を形成す
る。
【００４３】他方、図３に示したように、他のフェライ
ト基板１８ｃ上にフォトリソグラフと真空蒸着法を用い
て、チップ側電極パッド１６、外部接続用電極パッド２
６、及び引出し電極２０を形成する。
ト基板１８ｃ上にフォトリソグラフと真空蒸着法を用い
て、チップ側電極パッド１６、外部接続用電極パッド２
６、及び引出し電極２０を形成する。
【００４４】このように、フェライトピン２２とフェラ
イトチップ２５に、メッキによる接続を可能とする電極
パッド２１，１６が形成されているので、これらをフリ
ップチップボンディングで実装できる。これにより、フ
ェライトチップ２５の外部接続用電極パッド２６とリー
ドフレーム２３をワイヤボンディングした後に、フェラ
イトチップ２５にフェライトピン２２を実装できるよう
にするので、フェライトチップ２５を小さく形成でき
る。
イトチップ２５に、メッキによる接続を可能とする電極
パッド２１，１６が形成されているので、これらをフリ
ップチップボンディングで実装できる。これにより、フ
ェライトチップ２５の外部接続用電極パッド２６とリー
ドフレーム２３をワイヤボンディングした後に、フェラ
イトチップ２５にフェライトピン２２を実装できるよう
にするので、フェライトチップ２５を小さく形成でき
る。
【００４５】そして、これらのフェライト基板１８ｐ，
１８ｃをダイシング等で多数のフェライトピン２２とフ
ェライトチップ２５に切断・分離する。
１８ｃをダイシング等で多数のフェライトピン２２とフ
ェライトチップ２５に切断・分離する。
【００４６】さらに、このフェライトチップ２５を、図
１に示したようにリードフレーム２３上に載置し、ダイ
ボンディングする。
１に示したようにリードフレーム２３上に載置し、ダイ
ボンディングする。
【００４７】そして、フェライトチップ２５上の外部接
続用電極パッド２６から、リードフレーム２３上に亘っ
て、Ａｕワイヤ２４でワイヤボンディングを行う。
続用電極パッド２６から、リードフレーム２３上に亘っ
て、Ａｕワイヤ２４でワイヤボンディングを行う。
【００４８】その後、ダイボンディング後のフェライト
チップ２５上に、感磁部１９を挟み込むようにフェライ
トピン２２をボンディングする。
チップ２５上に、感磁部１９を挟み込むようにフェライ
トピン２２をボンディングする。
【００４９】このボンディングにより、感磁部１９がフ
ェライトピン２２とフェライトチップとの間に組み込ま
れると共に、フェライトピン２２のピン側電極パッド２
１とフェライトチップ２５のチップ側電極パッド１６と
が電気的に接続される。
ェライトピン２２とフェライトチップとの間に組み込ま
れると共に、フェライトピン２２のピン側電極パッド２
１とフェライトチップ２５のチップ側電極パッド１６と
が電気的に接続される。
【００５０】最後に、センサチップ、Ａｕワイヤ２４、
及びリードフレーム２３を、エポキシ樹脂をトランスフ
ァモールドで封入しパッケージとする。
及びリードフレーム２３を、エポキシ樹脂をトランスフ
ァモールドで封入しパッケージとする。
【００５１】このようにして製造されたホールセンサ
は、フェライトチップ２５の面積が約３００μｍ角とな
り、従来のフェライトチップとの面積比（＝価格比）で
１／７に低減できる。
は、フェライトチップ２５の面積が約３００μｍ角とな
り、従来のフェライトチップとの面積比（＝価格比）で
１／７に低減できる。
【００５２】また、本発明は、感磁部１９が形成される
フェライトの面積が小さいので、感磁部１９側に引出し
電極を必要とせず、感磁部１９の端部に直接電極パッド
２１を形成できるので、電極パッド２１を真空蒸着法の
みで作製可能である。これにより、工数を低減でき、非
常に安価にホールセンサを作製できる。
フェライトの面積が小さいので、感磁部１９側に引出し
電極を必要とせず、感磁部１９の端部に直接電極パッド
２１を形成できるので、電極パッド２１を真空蒸着法の
みで作製可能である。これにより、工数を低減でき、非
常に安価にホールセンサを作製できる。
【００５３】従って、集磁材を電極パッド付フェライト
チップ２５と感磁部付フェライトピン２２で形成した本
発明にかかるホールセンサは、その価格が、従来のホー
ルセンサ（集磁材を感磁部付フェライトチップとフェラ
イトピンで形成したもの）の価格に比べ、１／４以下に
なる。
チップ２５と感磁部付フェライトピン２２で形成した本
発明にかかるホールセンサは、その価格が、従来のホー
ルセンサ（集磁材を感磁部付フェライトチップとフェラ
イトピンで形成したもの）の価格に比べ、１／４以下に
なる。
【００５４】
【発明の効果】以上要するに本発明によれば、感磁部を
形成した集磁チップの面積が約３００μｍ角となり、従
来の集磁チップとの面積比（＝価格比）で１／７に低減
できる。
形成した集磁チップの面積が約３００μｍ角となり、従
来の集磁チップとの面積比（＝価格比）で１／７に低減
できる。
【００５５】また、本発明は、感磁部が形成される集磁
材の面積が小さいので、感磁部側に引出し電極を必要と
せず、感磁部の端部に直接電極パッドを形成できるの
で、電極パッドを真空蒸着法のみで作製可能である。こ
れにより、工数を低減でき、非常に安価にホールセンサ
を作製できる。
材の面積が小さいので、感磁部側に引出し電極を必要と
せず、感磁部の端部に直接電極パッドを形成できるの
で、電極パッドを真空蒸着法のみで作製可能である。こ
れにより、工数を低減でき、非常に安価にホールセンサ
を作製できる。
【００５６】従って、本発明（集磁材として電極パッド
付集磁チップ＋感磁部付集磁ピンを用いたもの）の価格
は、従来のホールセンサ（集磁材として集磁チップ＋集
磁ピンを用いたもの）の価格に比べ、１／４以下にな
る。
付集磁チップ＋感磁部付集磁ピンを用いたもの）の価格
は、従来のホールセンサ（集磁材として集磁チップ＋集
磁ピンを用いたもの）の価格に比べ、１／４以下にな
る。
【図１】本発明の一実施の形態を示すホールセンサのパ
ッケージ内部の側面図である。
ッケージ内部の側面図である。
【図２】図１の感磁部付フェライトピンの概略図であ
る。
る。
【図３】図１の電極パッド付フェライトチップの概略図
である。
である。
【図４】従来のホールセンサを示し、（ａ）は集磁材を
有しないホールセンサの側面図、（ｂ）は集磁材を設け
たホールセンサの側面図である。
有しないホールセンサの側面図、（ｂ）は集磁材を設け
たホールセンサの側面図である。
【図５】従来のホールセンサのフェライトチップの概略
図である。
図である。
【図６】従来のホールセンサの集磁材の概略図である。
【図７】従来のホールセンサのパッケージ内部の側面図
である。
である。
【図８】従来のホールセンサの側断面図である。
１６ チップ側電極パッド １９ 感磁部 ２０ 引出し電極 ２１ ピン側電極パッド ２２ フェライトピン（集磁ピン） ２３ リードフレーム ２５ フェライトチップ（集磁チップ） ２６ 外部接続用電極パッド
Claims (3)
- 【請求項１】 感磁部を集磁チップと集磁ピンとで挟ん
で一体に組み込んだホールセンサにおいて、集磁ピンに
感磁部を形成すると共に電極パッドを形成し、他方、ワ
イヤボンディングされる集磁チップに上記集磁ピンの電
極パッドに対応して電極パッドを形成し、その集磁チッ
プに上記集磁ピンをフリップチップボンディングで実装
したことを特徴とするホールセンサ。 - 【請求項２】 集磁チップがリードフレームにボンディ
ングされ、その集磁チップの電極パッドとリードフレー
ムとがワイヤボンディングされた後、集磁ピンがフリッ
プチップボンディングされた請求項１記載のホールセン
サ。 - 【請求項３】 集磁チップは、リードフレームと接続す
る電極パッドが形成され、その電極パッドが、集磁ピン
の電極パッドに対応する電極パッドと引出し電極にて電
気的に接続された請求項１又は請求項２記載のホールセ
ンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11048060A JP2000252545A (ja) | 1999-02-25 | 1999-02-25 | ホールセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11048060A JP2000252545A (ja) | 1999-02-25 | 1999-02-25 | ホールセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252545A true JP2000252545A (ja) | 2000-09-14 |
Family
ID=12792814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11048060A Pending JP2000252545A (ja) | 1999-02-25 | 1999-02-25 | ホールセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252545A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013079973A (ja) * | 2003-08-26 | 2013-05-02 | Allegro Microsyst Inc | 電流センサ |
| CN103794526A (zh) * | 2014-01-23 | 2014-05-14 | 新磊半导体科技（苏州）有限公司 | 一种新型霍尔测试方法 |
| JP2015198198A (ja) * | 2014-04-02 | 2015-11-09 | 旭化成エレクトロニクス株式会社 | ホール素子 |
| CN111370572A (zh) * | 2020-02-28 | 2020-07-03 | 浙江长兴电子厂有限公司 | 一种气密性电流传感器倒扣焊封装结构 |
-
1999
- 1999-02-25 JP JP11048060A patent/JP2000252545A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013079973A (ja) * | 2003-08-26 | 2013-05-02 | Allegro Microsyst Inc | 電流センサ |
| CN103794526A (zh) * | 2014-01-23 | 2014-05-14 | 新磊半导体科技（苏州）有限公司 | 一种新型霍尔测试方法 |
| JP2015198198A (ja) * | 2014-04-02 | 2015-11-09 | 旭化成エレクトロニクス株式会社 | ホール素子 |
| CN111370572A (zh) * | 2020-02-28 | 2020-07-03 | 浙江长兴电子厂有限公司 | 一种气密性电流传感器倒扣焊封装结构 |
| CN111370572B (zh) * | 2020-02-28 | 2023-11-10 | 浙江东瓷科技有限公司 | 一种气密性电流传感器倒扣焊封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210179421A1 (en) | Stacked-die mems resonator | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| US8378435B2 (en) | Pressure sensor and method of assembling same | |
| US6841858B2 (en) | Leadframe for die stacking applications and related die stacking concepts | |
| US20110303993A1 (en) | Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device | |
| JP2003031760A (ja) | 半導体装置 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| US7385298B2 (en) | Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002231918A (ja) | 固体撮像装置及びその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| US20080009096A1 (en) | Package-on-package and method of fabricating the same | |
| JP2000252545A (ja) | ホールセンサ | |
| JPH0546098B2 (ja) | ||
| JP2003068975A (ja) | 半導体装置およびその製造方法 | |
| JP3842241B2 (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JPH07101698B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP2001313362A (ja) | 半導体装置 | |
| JP2003100988A (ja) | 半導体装置およびその製造方法 | |
| JPH05211268A (ja) | 半導体装置 | |
| JP3382097B2 (ja) | Ｉｃ封止パッケージ | |
| KR100218335B1 (ko) | 칩 사이즈 패키지 | |
| JP2758677B2 (ja) | 半導体装置及びその製造方法 |