JP2015198198A

JP2015198198A - ホール素子

Info

Publication number: JP2015198198A
Application number: JP2014076302A
Authority: JP
Inventors: 剛赤木; Takeshi Akagi; 俊輔松野; Toshisuke Matsuno
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2014-04-02
Filing date: 2014-04-02
Publication date: 2015-11-09

Abstract

【課題】良好なＳＮ比およびＥＳＤ耐圧を両立する小型のホール素子を実現する。
【解決手段】一辺の長さが０．３ｍｍ以下の矩形の基板面１０上に、中央領域１１、中央領域１１の辺ｓ１、ｓ３にそれぞれ接続される第１領域１２ａ、第２領域１２ｂ、辺ｓ３、ｓ４にそれぞれ接続される第３領域１２ｃ、第４領域１２ｄを有する感磁部３と、第１領域１２ａと接続される第１入力電極３１ａ、第２領域１２ｂと接続される第２入力電極３１ｂ、第３領域１２ｃと接続される第１出力電極３２ａ、第４領域１２ｄと接続される第２出力電極３２ｂによってホール素子を構成する。第１入力電極３１ａの端部から第２入力電極３１ｂの端部までの長さＬと、第１領域１２ａの幅Ｗとの比Ｌ／Ｗを１．４≦Ｌ／Ｗ≦２０とし、かつ、感磁部３のシートキャリア密度Ｎｓを５．０×１０^１２ｃｍ^−２以上３．０×１０^１３ｃｍ^−２以下にする。
【選択図】図１

Description

本発明は、ホール素子に関する。

現在、磁気センサは、電流検出素子や位置検出素子等として広く利用されている。近年では、磁気センサの高精度化が進むと共に、磁気センサには、いっそうの高い信頼性と小型軽量化が要求されている。
磁気センサの一例として、ホール素子がある。ホール素子は、出力信号のヒステリシスがなく、出力信号が数１００ｍテスラ（Ｔ）まで出力が飽和しないという利点がある。ホール素子の構成としては、入力端子対と出力端子対を有する感磁部を含む構成が一般的である。このような構成のホール素子は、入力端子対に所望のバイアスを印加し、出力端子対から出力される出力信号に基づいて感磁部に加わる磁気を検出する。

ホール素子を電流検出素子や位置検出素子として使用するためには、ホール素子の小型化が要求される。ホール素子を小型化することは、感磁部の小型化につながり、ホール素子において静電気放電（ＥＳＤ：ElectroStatic Discharge）による素子破壊が生じやすくなる。また、感磁部が小型化することによって出力ノイズが増大し、ホール素子のＳＮ比が劣化する。

上記した点を解消するための公知技術としては、例えば、特許文献１及び特許文献２に記載されたものがある。特許文献１には、ホール素子の小型化及び高感度化のため、第１の能動層と第２の能動層とを積層した構成のホール素子が記載されている。ただし、特許文献１に記載された公知技術は、製造工程が煩雑である上、ＥＳＤに対する耐圧の向上を図ることはできない。
特許文献２には、ＥＳＤに対する耐圧を高める技術が記載されている。特許文献２に記載されたホール素子は、入力電極にＰ／Ｎ接合を設け、サージ電圧のクッションとして機能させている。

特開平６−１９６７７１号公報特開平６−１８１３４８号公報

しかしながら、特許文献２に記載のホール素子は、製造工程が煩雑であり、また、小型化に伴うＳＮ比の劣化を解消できるものではない。
本発明は、上記した点に鑑みてなされたものであり、良好なＳＮ比およびＥＳＤ耐圧を両立する小型のホール素子を提供することを目的とする。

上記課題を解決するため、本発明の一態様のホール素子は、平面視において一辺の長さが０．３ｍｍ以下の矩形形状の基板面を有する基板と、前記基板面上に形成され、平面視において矩形形状の中央領域と、当該中央領域の対向する二辺にそれぞれ接続され、前記二辺と直交する第１直線を含む領域に形成される第１領域及び第２領域と、前記中央領域の前記二辺と異なる他の互いに対向する二辺にそれぞれ接続され、前記第１直線と直交する第２直線を含む領域に形成される第３領域及び第４領域と、を有する感磁部と、前記第１領域と電気的に接続される第１入力電極と、前記第２領域と電気的に接続される第２入力電極と、前記第３領域と電気的に接続される第１出力電極と、前記第４領域と電気的に接続される第２出力電極と、を備え、前記第１領域と接する前記第１入力電極の端部から前記第２領域と接する前記第２入力電極の端部までの長さＬと、前記第１領域の前記第１直線と直交する方向の長さＷとの比Ｌ／Ｗが、１．４≦Ｌ／Ｗ≦２０の関係を満たし、かつ、前記感磁部のシートキャリア密度Ｎｓが５．０×１０^１２ｃｍ^−２以上３．０×１０^１３ｃｍ^−２以下である。

本発明のホール素子によれば、良好なＳＮ比およびＥＳＤ耐圧を両立する小型のホール素子が実現可能である。

本発明の一実施形態のホール素子を説明するための断面図である。図１に示したホール素子の断面図である。本発明の一実施形態のホール素子の効果の検証に使ったホール素子の実施例を説明するための図である。本発明の一実施形態のホール素子のＳＮ比を比較例と比較して示した図である。本発明の一実施形態のホール素子のＥＳＤ耐圧を比較例と比較して示した図である。

以下、本発明の一実施形態を説明する。
図１は、本実施形態のホール素子を説明するための上面図である。図２は、図１中に示した線分Ａ−Ａに沿う断面図である。
本実施形態のホール素子１は、平面視において矩形形状の基板面１０を有する基板２を有している。本実施形態の基板面１０は、辺ｓ１、ｓ２、ｓ３、ｓ４の長さが等しい正方形の形状を有している。辺ｓ１から辺ｓ４の長さは、いずれも０．３ｍｍ以下である。

さらに、ホール素子１は、感磁部３を備えている。ホール素子１の感磁部３は、平面視において矩形形状の中央領域１１と、中央領域１１の対向する辺ｓ１、ｓ３にそれぞれ接続され、辺ｓ１、ｓ３と直交する直線ｔ１を含む領域に形成される第１領域１２ａ及び第２領域１２ｂと、第１領域１２ａ、第２領域１２ｂが接続された中央領域１１の辺ｓ１、ｓ３と異なる他の互いに対向する辺ｓ２、ｓ４にそれぞれ接続され、直線ｔ１と直交する直線ｔ２を含む領域に形成される第３領域１２ｃ及び第４領域１２ｄと、を有している。本実施形態は、第１領域１２ａ、第２領域１２ｂ、第３領域１２ｃ、第４領域１２ｄを全て同じサイズ（縦の長さ×横の長さ）の矩形形状としている。

なお、第１実施形態の第１領域１２ａ、第２領域１２ｂ、第３領域１２ｃ、第４領域１２ｄは、いずれも中央部１１と重ならず、中央部１１の外部に形成される。
上記感磁部３は、第１領域１２ａ、第２領域１２ｂ、第３領域１２ｃ、第４領域１２ｄがいずれも平面視において矩形の形状を有している。正方形の中央領域１１と、第１領域１２ａ、第２領域１２ｂ、第３領域１２ｃ及び第４領域１２ｄを組み合わせた形状が平面視において十字型の形状を有することから、感磁部３は、十字型感磁部とも呼ばれている。

また、ホール素子１は、第１領域１２ａと電気的に接続される第１入力電極３１ａ、第２領域１２ｂと電気的に接続される第２入力電極３１ｂ、第３領域１２ｃと電気的に接続される第１出力電極３２ａ及び第４領域１２ｄと電気的に接続される第２出力電極３２ｂを備えている。
図１においては、第１領域１２ａと第１入力電極３１ａとが重なる領域を第１入力接続領域２１ａとし、第２領域１２ｂと第２入力電極３１ｂとが重なる領域を第２入力接続領域２１ｂとする。また、第３領域１２ｃと第１出力電極３２ａとが重なる領域を第１出力接続領域２２ａ、第４領域１２ｄと第２出力電極３２ｂとが重なる領域を第２出力接続領域２２ｂとする。

図２から明らかなように、第１入力電極３１ａ、第２入力電極３１ｂは、材料が異なる電極層３１１、電極層３１２の積層構造を有している。なお、図２では、第１入力電極３１ａ、第２入力電極３１ｂを図示しているが、第１出力電極３２ａ、第２出力電極３２ｂも同様の構成を有するものとする。なお、電極層３１１としては、例えば、ＡｕＧｅ／Ｎｉ／Ａｕを用いることができる。また、電極層３１２としては、例えば、Ｔｉ／Ａｕを用いることができる。

また、図２から分かるように、電極層３１１と電極層３１２との間には絶縁層４０が形成されている。また、感磁部３上には保護層５０が形成されている。なお、図１においては、ホール素子１の構造を理解しやすくするため、絶縁層４０及び保護層５０が図示されていない。
さらに、本実施形態は、第１領域１２ａと接する第１入力電極３１ａの端部から、第２領域１２ｂと接する第２入力電極３１ｂの端部までの長さを長さＬとする。また、第１領域１２ａの直線ｔ１と直交する方向の長さを（以下、「幅と記す」）Ｗとする。そして、本実施形態は、長さＬと幅Ｗとの比Ｌ／Ｗが、１．４≦Ｌ／Ｗ≦２０の関係を満たし、かつ、感磁部３のシートキャリア密度Ｎを５．０×１０^１２ｃｍ^−２以上３．０×１０^１３ｃｍ^−２以下とした。
このような本実施形態のホール素子１は、基板の各辺の長さが０．３ｍｍ以下と小型でありながら、良好なＳＮ比とＥＳＤ耐圧とを両立することができる。

［定量方法］
次に、上記した本実施形態における長さＬやシートキャリア密度Ｎｓを定量する方法について説明する。
図１に示した長さＬは、図１に示したように、第１入力接続領域２１ａと第２入力接続領域２１ｂとの間の最短距離である。なお、本実施形態では、第１出力接続領域２２ａと第２出力接続領域２２ｂとの間の最短距離も同様に長さＬになる。長さＬは、光学顕微鏡によって測定された値である。
また、感磁部のシートキャリア密度Ｎｓは、ホール素子の定電流感度と印加電流・磁場の大きさより測定された値である。

［構成］
次に、本実施形態のホール素子１の構成要件について詳細に説明する。
１基板
ホール素子１の基板２は、基板面１０が正方形の形状を有している。正方形の一辺の長さは０．３ｍｍ以下であり、一辺の長さはノギスや光学顕微鏡等によって測定することができる。基板２の材質としてはＳｉ，ＧａＡｓ、ＩｎＳｂ等が使用される。また、基板２は、このような材料に限定されるものでなく、基板面１０に十字型の感磁部３を形成することが可能なものであれば特に限定されるものではない。

２感磁部
感磁部３は、中央領域１１の辺ｓ１、ｓ３にそれぞれ第１領域１２ａ、第２領域１２ｂを接続し、辺ｓ２、ｓ４にそれぞれ第３領域１２ｃ、第４領域１２ｄを接続して構成される。本実施形態の感磁部は、上面視において２つの矩形が互いに直交して重なるような十字形状を有するものであれば、図１に示した形状に限定されるものではない。
感磁部３の材料としては、良好な温度特性の観点からＧａＡｓが好適である。ただし、本実施形態は、ＧａＡｓを材料にして感磁部３を形成する構成に限定されるものではなく、例えばＩｎＳｂやＩｎＡｓ等の化合物半導体も用いることができる。

３電極
本実施形態のホール素子において、入力電極は、第１入力電極３１ａ、第２入力電極３１ｂからなる。また、出力電極は、第１出力電極１３ａ、第２出力電極１３ｂからなる。各電極の材料は、感磁部３と電気的な接続が可能なものであれば特に制限されない。好適な材料としては、ＡｕＧｅ、Ｓｎが挙げられる。また、複数の材料の積層材料であってもよい。複数の材料の積層材料の具体例としては、ＡｕＧｅ／Ｎｉ／Ａｕ構造が挙げられる。

４その他
本実施形態のホール素子１は、必要に応じて絶縁層や保護層を設けていてもよい。例えば、絶縁層は、各電極間の絶縁性を高めるためや、感磁部３が外部に露出しないようにするために設けることができる。このような目的を達成するためには、絶縁層及び保護層は、感磁部３を覆うように形成されることが好ましい。絶縁層としては、例えばＳｉＯ２やＳｉＮ等の無機絶縁膜の材料を用いることが考えられる。

また、保護層は、例えば、外部から感磁部３へのダメージを低減するために設けられる。このとき、保護層は、感磁部３や電極を覆うように形成される。ただし、各電極の少なくとも一部は、外部から電力を供給し、また外部に信号を取り出す観点から、保護層で覆われていないことが好ましい。保護層の材料としては、例えばポリイミド等の有機薄膜を使用することができる。

また、保護層は製造工程の簡略化のために設けなくてもよい。
また、本実施形態のホール素子１は、外部から電力を供給する、あるいは外部に信号を取り出すために各電極に接続される接続端子（例えば金属細線や半田ボール等）を備えてもよい。また、出力電極からの信号を処理する信号処理回路を備えてもよい。

［実施例］
次に、以上説明した本実施形態のホール素子１の実施例を説明する。
［ホール素子の製造工程］
以下、実施例で作成したホール素子の製造工程を説明する。
図３（ａ）、図３（ｂ）、図３（ｃ）、図３（ｄ）は、ホール素子を製造する工程を示した図である。図３（ａ）に示したように、本発明の発明者らは、ＧａＡｓ基板３０１の表面にイオン注入法によってＳｉをドーピングし、３００ｎｍの厚さの半導体層３０２を形成した。このとき、形成された半導体層３０２は、上面視において正方形の形状を有している。

次に、半導体層３０２を上面視において十字型の形状にするため、半導体層３０２上にフォトリソグラフィ法を用いてレジストパターンを形成した。続いて、Ｈ_２Ｏ_２、Ｈ_３ＰＯ_４、Ｈ_２Ｏの混合液を用い、ウエットエッチング法によりメサエッチングした後、レジストを除去した。レジスト除去後の半導体層３０２は、感磁部３０３となる。図３（ｂ）は、感磁部３０３を示す。

次に、本実施例では、図３（ｃ）、（ｄ）に示すように、フォトリソグラフィ法により電極部のレジストパターン３０７を形成した後、真空蒸着法により、ＡｕＧｅ層３０４を２５０ｎｍ、Ｎｉ層３０５を５０ｎｍ、続いて、Ａｕ層３０６を３５０ｎｍ蒸着し、リフトオフ法により、図１に示した第１入力電極、第２入力電極、第１出力電極、第２出力電極と同様の電極３０８を形成した。また、感磁部３０３と電極とが重なる部分が、第１入力接続領域、第２入力接続領域、第３接続領域、第４接続領域となる。

実施例では、第１入力接続領域と第２入力接続領域との間の長さＬが２３２μｍ、幅Ｗが７７．３μｍであり、Ｌ／Ｗは、３であった。また、感磁部のシートキャリア密度は８×１０^１２ｃｍ^−２であった。
次に、電極３０８と感磁部３０３間のオーミックコンタクトを得るため、ホットプレートを用いて窒素雰囲気中で４００℃、５分間の熱処理を行った。以上の処理により、本実施例のホール素子３１０が完成した。

次に、本実施例では、ホール素子３１０の全面にプラズマＣＶＤ法により、０．３μｍのＳｉＮ膜を形成した。そして、ＳｉＮ膜上に電極３０８及びダイシング部分が開口部となっているレジストパターンを形成し、反応性イオンエッチングを使って、ＳｉＮをエッチングし、電極３０８及びＧａＡｓ基板３０１を露出させた。
次に、フォトリソグラフィ法により電極３０８と同一の電極パターンを形成した後、真空蒸着法により、Ｔｉ層を１００ｎｍ、続いてＡｕ層を３００ｎｍ蒸着し、リフトオフ法によりコンタクト用の電極を形成し、ダイシング部分に沿ってホール素子３１０を個片化した。個片化したホール素子のＧａＡｓ基板３０１の一辺は、０．２７ｍｍであった。

１ＳＮ比の評価
本発明の発明者は、上記したホール素子３１０の定電流感度およびノイズ電圧を室温にて測定し、ホール素子の定電流感度をノイズ電圧で割った値をＳＮ比（ＳＮ比）として評価した。
ＳＮ比は、ホール素子３１０の信号を制御する回路を設計するときに重要なパラメータとなる。後段の回路を設計する際、ＳＮ比が２００ｍＴ^−１以下であると回路自身の持つノイズに考慮した設計が必要になるが、２００ｍＴ^−１以上のＳＮ比を有していれば、回路の持つノイズを無視して回路を設計でき、素子後段の回路設計が容易になる。
測定の結果、ホール素子３１０のＳＮ比は２２７．６ｍＴ^−１であった。

２ＥＳＤ耐圧の評価
本発明の発明者は、ホール素子３１０にマシンモデルを使ってＥＳＤ破壊電圧を印加し、ＥＳＤ破壊電圧の印加の前後でそれぞれオフセット電圧Ｖｕを測定した。そして、ホール素子３１０のオフセット電圧Ｖｕの初期値からの変化が５ｍＶに達すると、直前に印加されたＥＳＤ破壊電圧をＥＳＤ耐圧と定義した。

ホール素子の製造工程では、ＥＳＤ耐圧が８０Ｖ未満であるとホール素子を基板実装する際や部品の組み付けラインでのＥＳＤ対策が必須になる。しかし、ホール素子が８０Ｖ以上のＥＳＤ耐圧を有していれば、ＥＳＤ対策が緩和され、基板実装や部品組み付けでのホール素子の取り扱いが容易になる。
測定の結果、ホール素子３１０のＥＳＤ耐圧は８７．８Ｖであった。

３比較例
本発明の発明者は、ホール素子３１０の効果を確認するため、比較用のホール素子（以下、「比較例のホール素子」と記す）を作成した。

３．１比較例Ａ
比較例Ａのホール素子は、図３に示したホール素子３１０と第１入力接続領域の幅Ｗのみが相違し、他はホール素子３１０と同様の条件で作成されている。比較例Ａのホール素子は、Ｗが１７８．５μｍであり、Ｌ／Ｗ＝１．３である。
比較例Ａのホール素子に対しても、ホール素子３１０と同様に、ＳＮ比とＥＳＤ耐圧とを評価した。評価の結果、比較例Ａのホール素子のＳＮ比は１７８．３ｍＴ^−１であり、ＥＳＤ耐圧は３８．０Ｖであった。比較例Ａのホール素子は、ＳＮ比においてホール素子３１０より劣り、また、素子後段の回路の設計時にＳＮ比を考慮に入れなければならない。さらに、比較例Ａのホール素子は、ＥＳＤ耐圧においてホール素子３１０より劣り、組立工程においてＥＳＤ対策をとらなければならない。

３．２比較例Ｂ
比較例Ｂのホール素子は、図３に示したホール素子３１０と感磁部のシートキャリア密度のみが相違し、他はホール素子３１０と同様の条件で作成されている。比較例Ｂのホール素子は、シートキャリア密度が３×１０^１２ｃｍ^−２である。
比較例Ｂのホール素子に対しても、ホール素子３１０と同様に、ＳＮ比とＥＳＤ耐圧とを評価した。評価の結果、比較例Ｂのホール素子のＳＮ比は１３９．４ｍＴ^−１であり、ＥＳＤ耐圧は２３４．２Ｖであった。比較例Ｂのホール素子は、ＳＮ比についてはホール素子３１０よりも劣り、ＥＳＤ耐圧においてはホール素子３１０よりも優れた値を示した。

３．３比較例Ｃ
比較例Ｃのホール素子は、図３に示したホール素子３１０と感磁部のシートキャリア密度のみが相違し、他はホール素子３１０と同様の条件で作成されている。比較例Ｃのホール素子は、シートキャリア密度が５×１０^１３ｃｍ^−２である。
比較例Ｃのホール素子に対しても、ホール素子３１０と同様に、ＳＮ比とＥＳＤ耐圧とを評価した。評価の結果、比較例Ｃのホール素子のＳＮ比は１７０．７ｍＴ^−１であり、ＥＳＤ耐圧は１４．１Ｖであった。比較例Ｃのホール素子は、ＳＮ比、ＥＳＤ耐圧のいずれにおいてもホール素子３１０よりも劣っている。

図４は、実施例のホール素子３１０、比較例Ａ、比較例Ｂ、比較例ＣのＳＮ比を比較して示したグラフである。図４の縦軸はＳＮ比（Ｓ／Ｎ）ｍＴ^−１を示し、横軸は評価の対象となったホール素子を示している。図４中に示した菱形のプロットはホール素子３１０のデータを示している。また、矩形のプロットは比較例Ａのデータを示し、三角形のプロットは比較例Ｂのデータを示し、×印のプロットは比較例Ｃのデータを示している。

図４に示したように、実施例のホール素子３１０は、評価対象となった４つのホール素子のうち、最も高いＳＮ比を有している。
また、図５は、実施例のホール素子３１０、比較例Ａ、比較例Ｂ、比較例ＣのＥＳＤ耐圧を比較して示したグラフである。図５の縦軸はオフセット電圧Ｖｕの初期値からの変動ΔＶｕを示し、横軸はマシンモデルを使って印加されたＥＳＤ破壊電圧の値である。図５中に示した菱形のプロットはホール素子３１０のデータを示している。また、矩形のプロットは比較例Ａのデータを示し、三角形のプロットは比較例Ｂのデータを示し、×印のプロットは比較例Ｃのデータを示している。

図５に示したように、実施例のホール素子３１０は、評価対象となった４つのホール素子のうち、比較例Ｂに次いで高いＥＳＤ耐圧を有している。また、ホール素子３１０は、比較例Ｂのホール素子よりも、オフセット電圧Ｖｕの初期値からの変動が安定している。
以上のことから、本実施形態は、第１領域１２ａと接する第１入力電極３１ａの端部から第２領域１２ｂと接する第２入力電極３１ｂの端部までの長さＬと、第１領域１２ａの幅Ｗとの比Ｌ／Ｗが１．４≦Ｌ／Ｗ≦２０を満たし、かつ、感磁部３のシートキャリア密度Ｎｓが５．０×１０^１２ｃｍ^−２以上３．０×１０^１３ｃｍ^−２以下であるため、良好なＳＮ比およびＥＳＤ耐圧を両立する小型のホール素子が実現できる。

本発明は、磁気センサ等の高い精度が求められるセンサの用いられるホール素子に好適である。

１：ホール素子、２：基板、３：感磁部、１０：基板面、１１：中央領域
１２ａ：第１領域、１２ｂ：第２領域、１２ｃ：第３領域、１２ｄ：第４領域
１３ａ：第１出力電極、１３ｂ：第２出力電極、２１ａ：第１入力接続領域、２１ｂ：第２入力接続領域
２２ａ：第１出力接続領域、２２ｂ：第２出力接続領域、３１ａ：第１入力電極
３１ｂ：第２入力電極、３２ａ：第１出力電極、３２ｂ：第２出力電極
４０：絶縁層、５０：保護層

Claims

平面視において一辺の長さが０．３ｍｍ以下の矩形形状の基板面を有する基板と、
前記基板面上に形成され、平面視において矩形形状の中央領域と、当該中央領域の対向する二辺にそれぞれ接続され、前記二辺と直交する第１直線を含む領域に形成される第１領域及び第２領域と、前記中央領域の前記二辺と異なる他の互いに対向する二辺にそれぞれ接続され、前記第１直線と直交する第２直線を含む領域に形成される第３領域及び第４領域と、を有する感磁部と、
前記第１領域と電気的に接続される第１入力電極と、
前記第２領域と電気的に接続される第２入力電極と、
前記第３領域と電気的に接続される第１出力電極と、
前記第４領域と電気的に接続される第２出力電極と、
を備え、
前記第１領域と接する前記第１入力電極の端部から前記第２領域と接する前記第２入力電極の端部までの長さＬと、前記第１領域の前記第１直線と直交する方向の長さＷとの比Ｌ／Ｗが、
１．４≦Ｌ／Ｗ≦２０
の関係を満たし、かつ、前記感磁部のシートキャリア密度Ｎｓが５．０×１０^１２ｃｍ^−２以上３．０×１０^１３ｃｍ^−２以下であるホール素子。