JP3184014B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3184014B2
JP3184014B2 JP18387993A JP18387993A JP3184014B2 JP 3184014 B2 JP3184014 B2 JP 3184014B2 JP 18387993 A JP18387993 A JP 18387993A JP 18387993 A JP18387993 A JP 18387993A JP 3184014 B2 JP3184014 B2 JP 3184014B2
Authority
JP
Japan
Prior art keywords
lead
pad
bumps
semiconductor device
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18387993A
Other languages
English (en)
Other versions
JPH0745619A (ja
Inventor
泰雄 種
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18387993A priority Critical patent/JP3184014B2/ja
Priority to US08/278,759 priority patent/US5442241A/en
Publication of JPH0745619A publication Critical patent/JPH0745619A/ja
Application granted granted Critical
Publication of JP3184014B2 publication Critical patent/JP3184014B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＴＡＢ（Tape Automated
Bonding）テ−プを用いて実装された半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置パッケ−ジの多ピン化に対応
するものとして、ＴＣＰ（テ−プキャリアパッケ−ジ）
がある。その際に使用されるＴＡＢテ−プは、ポリイミ
ドフィルムと、該フィルム上に接着剤を介して接着され
た銅箔をエッチングして形成されたリ−ドとから構成さ
れている。それらリ−ドは、半導体チップ上に設けられ
たパッドに、そのパッド上に形成されたバンプを介して
接続される。
【０００３】近年パッドピッチは縮小されており、それ
に伴いリ−ドの断面形状が台形から三角形に近付きつつ
ある。なぜなら、パッドピッチの縮小はリ−ドピッチの
縮小やリ−ド幅が狭まることであるから、銅箔をエッチ
ングする際に非常に難しく、リ−ド形状は三角形となっ
ている。
【０００４】ところで、リ−ドがシングルポイントボン
ディング方式によりボンディングされる場合、断面形状
が三角形のリ−ドをパッドに接続する時、リ−ドがバン
プから滑り易くショ−トする恐れがある。そこで、断面
形状が三角形とならないようにリ−ド厚を薄くすればよ
いが、リ−ド厚を薄くするとＩＬＢ（Inner Lead Bondi
ng）やＯＬＢ（Outer Lead Bonding）の接合強度が低下
するため、リ−ド厚を薄くすることは望ましくない。ま
た、ギャグボンディング方式においてもリ−ドピッチの
縮小に従い同様の問題が発生する。
【０００５】
【発明が解決しようとする課題】上述のように、ＴＡＢ
テ−プのリ−ドの断面形状が三角形になると、ボンディ
ングの際にリ−ドがバンプ上を滑ることがあり、良好に
ボンディングすることが難しい。それ故に、本発明は断
面形状が三角形のリ−ドに適したバンプ構造を有する半
導体装置を提供することが目的である。
【０００６】
【課題を解決するための手段】本発明による半導体装置
は、半導体チップ上に設けられたパッドと、上記パッド
上に少なくとも２つ以上形成された複数のバンプと、上
記パッドに上記複数のバンプを介して接続されるリ−ド
とからなる。
【０００７】
【作用】上記半導体装置によれば、一つのパッドに対し
て少なくとも２つのバンプが形成され、それら２つのバ
ンプの間には隙間部分があり、その隙間部分はほぼパッ
ドの中心に位置している。断面形状が三角形であるリ−
ドをボンディングする際には、三角形の先端が上記隙間
部分に入り込むため、良好に接合することが可能であ
る。
【０００８】
【実施例】以下、本発明による一実施例を図面を参照し
て説明する。図１に示すように、本発明による半導体装
置は、半導体基板１１上の絶縁膜１２上に形成されたパ
ッド１３と、基板表面に形成されたパッシベーション膜
１４と、パッド１２上のパッシベーション膜１４を２ヵ
所開口してその開口部分上に各々形成されたバリアメタ
ル１５と、各バリアメタル１５上に形成されたストレー
ト構造を有するストレートバンプ１６と、バンプ１６に
ボンディングされたリード１７とからなる。
【０００９】パッド１３上には２つのバンプ１６が形成
されており、２つのバンプ１６の間には間隙２０があい
ており、その間隙２０はパッド１３の中心に位置してい
る。リード１７の断面形状は三角形であるが、その三角
形の先端部は間隙２０に入り込むようにボンディングが
なされる。つまり、リード１７は半導体基板１１の主面
と平行に間隙２０に沿って設けられており、２つのバン
プ１６との接続時に、リード１７の一部が間隙２０に嵌
合されて接続される。一つのパッド１３上に２つのバン
プ１６を形成することは容易であり殆どプロセスを変え
ずにリード１７をボンディングすることができる。更に
この構造であると、パッドピッチが６０μｍであるとき
に、リード厚を３５μｍとすることができ、十分な接合
強度を保つことができる。
【００１０】またボンディングの際に、リ−ドが破線で
示されたリ−ド１７ａの位置におかれた場合にも、リ−
ドの先端が隙間２０に滑りこみ所定の位置に修正される
位置修正機能が働く。更に、図２に示すように、マッシ
ュル−ムバンプ１８を用いると、リ−ドがリ−ド１７ａ
の位置に置かれた場合でもマッシュル−ムバンプ１８の
表面は傾斜しているため滑り易くなっているため、より
位置修正機能が働く。尚、実施例では１つのパッド上に
形成するバンプは２つであったが、バンプは２つに限る
ことなく必要に応じて複数個設けることが可能である。
【００１１】
【発明の効果】本発明によれば、パッドピッチが縮小す
るに伴い、ＴＡＢテ−プのリ−ドの断面形状が三角形と
なるが、その形状のリ−ドを良好にボンディングするこ
とができる。従って、リ−ド形状を台形にするためにリ
−ド厚を薄くする必要がなく、ＩＬＢやＯＬＢの接合強
度が向上する。また、本構造を用いると位置修正機能が
働くため、微細なボンディングが容易となる。
【図面の簡単な説明】
【図１】本発明の一実施例を模式的に示す断面図であ
る。
【図２】本発明の変形例を模式的に示す断面図である。
【符号の説明】
１１…半導体基板、１２…絶縁膜、１３…パッド １４…パッシベ−ション膜、１５…バリアメタル １６…バンプ、１７…リ−ド、１８…マッシュル−ムバ
ンプ ２０…隙間

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に設けられたパッドと、
    上記パッド上に形成されたバンプと、上記パッドに上記
    バンプを介して接続されるリードとを有する半導体装置
    において、 上記一つのパッド上には少なくとも第１及び第２のバン
    プが形成され、かつ上記リードの断面形状が三角形であ
    ることを特徴とする半導体装置。
  2. 【請求項２】 主面上に絶縁膜が形成された半導体基板
    と、 上記絶縁膜上に形成されたパッドと、 上記パッド上に配置され、それらの間に間隙を有する少
    なくとも第１及び第２のバンプと、 上記基板の主面と平行に上記間隙に沿って設けられ、上
    記少なくとも第１及び第２のバンプとの接続時にその一
    部が上記間隙に嵌合されて上記少なくとも第１及び第２
    のバンプと接続されるような断面形状を有するリードと
    を具備したことを特徴とする半導体装置。
  3. 【請求項３】 前記少なくとも第１及び第２のバンプの
    それぞれがストレートバンプであることを特徴とする請
    求項１または２記載の半導体装置。
  4. 【請求項４】 前記少なくとも第１及び第２のバンプの
    それぞれがマッシュルームバンプであることを特徴とす
    る請求項１または２記載の半導体装置。
  5. 【請求項５】 前記少なくとも第１及び第２のバンプと
    前記パッドとの間にバリアメタルが設けられていること
    を特徴とする請求項１または２記載の半導体装置。
  6. 【請求項６】 前記リードの一部がフィルムキャリアテ
    ープなどに接着されていることを特徴とする請求項１ま
    たは２記載の半導体装置。
JP18387993A 1993-07-26 1993-07-26 半導体装置 Expired - Fee Related JP3184014B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18387993A JP3184014B2 (ja) 1993-07-26 1993-07-26 半導体装置
US08/278,759 US5442241A (en) 1993-07-26 1994-07-22 Bump electrode structure to be coupled to lead wire in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18387993A JP3184014B2 (ja) 1993-07-26 1993-07-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH0745619A JPH0745619A (ja) 1995-02-14
JP3184014B2 true JP3184014B2 (ja) 2001-07-09

Family

ID=16143433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18387993A Expired - Fee Related JP3184014B2 (ja) 1993-07-26 1993-07-26 半導体装置

Country Status (2)

Country Link
US (1) US5442241A (ja)
JP (1) JP3184014B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679669B2 (ja) * 1995-02-28 1997-11-19 日本電気株式会社 半導体装置
JP3558449B2 (ja) * 1996-06-10 2004-08-25 松下電器産業株式会社 電子部品構体
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
JP3549714B2 (ja) * 1997-09-11 2004-08-04 沖電気工業株式会社 半導体装置
US6373143B1 (en) 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
US20070001301A1 (en) * 2005-06-08 2007-01-04 Yongqian Wang Under bump metallization design to reduce dielectric layer delamination
US20090189298A1 (en) * 2008-01-28 2009-07-30 Fu-Chung Wu Bonding pad structure and debug method thereof
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
US10103114B2 (en) 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462349A (en) * 1966-09-19 1969-08-19 Hughes Aircraft Co Method of forming metal contacts on electrical components
JPS57133651A (en) * 1981-02-12 1982-08-18 Nec Corp Semiconductor integrated circuit device
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US5136363A (en) * 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode
US5194931A (en) * 1989-06-13 1993-03-16 Kabushiki Kaisha Toshiba Master slice semiconductor device
JPH03116744A (ja) * 1989-09-28 1991-05-17 Nec Ic Microcomput Syst Ltd 半導体装置

Also Published As

Publication number Publication date
JPH0745619A (ja) 1995-02-14
US5442241A (en) 1995-08-15

Similar Documents

Publication Publication Date Title
JPH08236584A (ja) 半導体装置
JPH09129686A (ja) テープキャリヤ及びその実装構造
JP3184014B2 (ja) 半導体装置
EP0844656A1 (en) Electronic component structure
JPH07273119A (ja) 半導体装置
JP3129272B2 (ja) 半導体装置とその製造装置および製造方法
JPH05326622A (ja) 液晶表示駆動用集積回路装置
JP3297262B2 (ja) Ｔａｂテープ及び半導体装置
JPH10233401A (ja) 半導体装置
JPS623978B2 (ja)
JP2714335B2 (ja) 半導体装置
JP2943381B2 (ja) ボンディング方法
JPS63152161A (ja) 半導体装置
JP2882130B2 (ja) 半導体装置の製造方法
JPH0590353A (ja) 半導体パツケージの製造方法
JP3215244B2 (ja) 素子パッケージおよびその製造方法
JPH11121542A (ja) 半導体チップ及びｔａｂテープ
JPH01319957A (ja) 集積回路
JP3877648B2 (ja) テープキャリアおよびそれを用いたテープキャリアパッケージの製造方法
JP2609663B2 (ja) テープキャリア
JPH0424933A (ja) シングルポイントｔａｂ方法
JPS6086853A (ja) 半導体装置の製造方法
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JPS6386443A (ja) 半導体チツプの実装法
JP2001085475A (ja) テープフィルム及び半導体パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees