JPH0590353A - 半導体パツケージの製造方法 - Google Patents
半導体パツケージの製造方法Info
- Publication number
- JPH0590353A JPH0590353A JP3245851A JP24585191A JPH0590353A JP H0590353 A JPH0590353 A JP H0590353A JP 3245851 A JP3245851 A JP 3245851A JP 24585191 A JP24585191 A JP 24585191A JP H0590353 A JPH0590353 A JP H0590353A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- polyimide tape
- bonding
- semiconductor package
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体の実装工程における半導体パッケージの
製造においてボンディング時の品質を安定させ、不具合
発生の回避を計る。 【構成】ポリイミドテープの開口部にパターニングされ
たフィンガーにおいて、ボンディング周辺部にさらにポ
リイミドテープを接着させ、加えてＩＣの電極からチッ
プエッジまでの距離を拡張する。ポリイミドテープ１の
開口部２内部に形成されたフィンガー３のボンディング
周辺部に接着させたポリイミドテープ７を、ボンディン
グ実装時の位置ズレ，バンプの潰し過ぎおよび接続部合
金過多時のストッパーとし、さらにＩＣチップの電極パ
ッドからチップエッジまでの距離を拡張８し保護膜で覆
うことによりポリイミドテープを安定的に固定し不具合
発生時のマージンをつける。
製造においてボンディング時の品質を安定させ、不具合
発生の回避を計る。 【構成】ポリイミドテープの開口部にパターニングされ
たフィンガーにおいて、ボンディング周辺部にさらにポ
リイミドテープを接着させ、加えてＩＣの電極からチッ
プエッジまでの距離を拡張する。ポリイミドテープ１の
開口部２内部に形成されたフィンガー３のボンディング
周辺部に接着させたポリイミドテープ７を、ボンディン
グ実装時の位置ズレ，バンプの潰し過ぎおよび接続部合
金過多時のストッパーとし、さらにＩＣチップの電極パ
ッドからチップエッジまでの距離を拡張８し保護膜で覆
うことによりポリイミドテープを安定的に固定し不具合
発生時のマージンをつける。
Description
【０００１】
【産業上の利用分野】本発明は、半導体の実装工程にお
ける半導体パッケージの製造方法に関する。
ける半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】従来の技術としては、図２に示す半導体
パッケージの製造方法が知られていた。これは、図２
（ａ）に示す様にポリイミドテープ１に開けた開口部２
の中に、ポリイミドテープに接続させたＣｕ箔をパター
ニングした後メッキ処理を施したフィンガー３を、図２
（ｂ）に示す様にＩＣチップ４の電極上に形成されたバ
ンプ５に位置合わせを行ない、熱圧着により接続させた
後ＩＣチップ能動面をポッティング樹脂６により封止さ
せるものであった。
パッケージの製造方法が知られていた。これは、図２
（ａ）に示す様にポリイミドテープ１に開けた開口部２
の中に、ポリイミドテープに接続させたＣｕ箔をパター
ニングした後メッキ処理を施したフィンガー３を、図２
（ｂ）に示す様にＩＣチップ４の電極上に形成されたバ
ンプ５に位置合わせを行ない、熱圧着により接続させた
後ＩＣチップ能動面をポッティング樹脂６により封止さ
せるものであった。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来の
技術では、フィンガー３が曲がってしまう不良や、曲が
らずボンディングされても位置合わせズレのストッパー
が無くボンディング強度不足およびＩＣチップエッジシ
ョートにマージンがない状態が発生しやすくなってい
た。また、ボンディングツールの平行状態やメッキ処理
の状態によっては、接続部の合金の出来すぎによるＩＣ
チップエッジとのショートが発生する場合があった。
技術では、フィンガー３が曲がってしまう不良や、曲が
らずボンディングされても位置合わせズレのストッパー
が無くボンディング強度不足およびＩＣチップエッジシ
ョートにマージンがない状態が発生しやすくなってい
た。また、ボンディングツールの平行状態やメッキ処理
の状態によっては、接続部の合金の出来すぎによるＩＣ
チップエッジとのショートが発生する場合があった。
【０００４】そこで本発明の目的とするところは、フィ
ンガーのボンディング周辺部にポリイミドテープを接着
させ、さらにＩＣチップの電極パッドからＩＣチップエ
ッジまでの距離を広げ保護膜で覆うことによって、ボン
ディング品質の安定性と歩留まり向上、しいては接続部
合金の出来すぎの場合でもポリイミドをストッパーとし
て不具合発生の回避を計るものである。
ンガーのボンディング周辺部にポリイミドテープを接着
させ、さらにＩＣチップの電極パッドからＩＣチップエ
ッジまでの距離を広げ保護膜で覆うことによって、ボン
ディング品質の安定性と歩留まり向上、しいては接続部
合金の出来すぎの場合でもポリイミドをストッパーとし
て不具合発生の回避を計るものである。
【０００５】
【課題を解決するための手段】本発明の半導体パッケー
ジの製造方法は、半導体の実装工程の中で、ＩＣチップ
の電極パッドとＣｕ箔を熱圧着により接続させるものに
おいて、Ｃｕ箔のボンディング部周辺にポリイミドテー
プを接着させ、さらにＩＣチップの電極パッドからＩＣ
チップエッジまでの距離を広げ保護膜で覆うことを特徴
とする。
ジの製造方法は、半導体の実装工程の中で、ＩＣチップ
の電極パッドとＣｕ箔を熱圧着により接続させるものに
おいて、Ｃｕ箔のボンディング部周辺にポリイミドテー
プを接着させ、さらにＩＣチップの電極パッドからＩＣ
チップエッジまでの距離を広げ保護膜で覆うことを特徴
とする。
【０００６】
【作用】本発明の上記構造によれば、ボンディング品質
の安定と歩留まり向上、及び接続部合金過多による不具
合発生を回避することが出来る。
の安定と歩留まり向上、及び接続部合金過多による不具
合発生を回避することが出来る。
【０００７】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。図１（ａ）は、本発明の半導体パッケージの製造
方法の中で、ポリイミドテープに関する内容であり、ポ
リイミドテープ１にＩＣチップサイズに合わせて開けた
開口部２の中に、ポリイミドテープに接着剤で接着させ
たＣｕ箔を、エッチング技術によりパターニングした
後、メッキ処理を施したフィンガー３のボンディング部
周辺に、ポリイミドテープ７を接着剤を用いて接着させ
る。この場合のポリイミドテープの大きさは、ボンディ
ング時のバンプの潰れ量から考えて、厚さ幅共に20〜25
μｍ程度が適当と思われる。また、フィンガー先端から
の距離は、バンプの幅と実装時の装置のバラツキ量を加
味して150〜200μｍ程度が適当と思われる。図１（ｂ）
は、上記テープを用いて実装する際の断面の状態を示し
ている。これは、ＩＣチップ４の電極上に形成されたバ
ンプ５とを位置合わせし、熱圧着により接続される。こ
の際前述のフィンガー上のポリイミドテープが、図面に
おける左右の位置ズレのストッパーとなっている。ま
た、ボンディングツールの傾き等によりバンプの潰し過
ぎが発生した場合も前述のポリイミドテープの厚さがス
トッパーとなって、ＩＣチップまで影響を与える様なバ
ンプ潰れの発生を防ぐことが出来る。さらに、接続部合
金過多の場合にもこのポリイミドテープをストッパーと
してＩＣチップエッジのショートを防ぐことが出来る。
また、ＩＣチップの電極パッドからＩＣチップエッジま
での距離を広げることによって、前述のポリイミドテー
プを安定的に固定させ、不具合発生時のマージンを取る
ことが出来る。この場合には、接続部金属とＩＣチップ
のショートを防ぐ為に、保護膜で覆う必要があり、広げ
る距離としては100〜150μｍ程度が適当と思われる。そ
して最後にＩＣの能動面をポッティング樹脂６により封
止させるものである。
する。図１（ａ）は、本発明の半導体パッケージの製造
方法の中で、ポリイミドテープに関する内容であり、ポ
リイミドテープ１にＩＣチップサイズに合わせて開けた
開口部２の中に、ポリイミドテープに接着剤で接着させ
たＣｕ箔を、エッチング技術によりパターニングした
後、メッキ処理を施したフィンガー３のボンディング部
周辺に、ポリイミドテープ７を接着剤を用いて接着させ
る。この場合のポリイミドテープの大きさは、ボンディ
ング時のバンプの潰れ量から考えて、厚さ幅共に20〜25
μｍ程度が適当と思われる。また、フィンガー先端から
の距離は、バンプの幅と実装時の装置のバラツキ量を加
味して150〜200μｍ程度が適当と思われる。図１（ｂ）
は、上記テープを用いて実装する際の断面の状態を示し
ている。これは、ＩＣチップ４の電極上に形成されたバ
ンプ５とを位置合わせし、熱圧着により接続される。こ
の際前述のフィンガー上のポリイミドテープが、図面に
おける左右の位置ズレのストッパーとなっている。ま
た、ボンディングツールの傾き等によりバンプの潰し過
ぎが発生した場合も前述のポリイミドテープの厚さがス
トッパーとなって、ＩＣチップまで影響を与える様なバ
ンプ潰れの発生を防ぐことが出来る。さらに、接続部合
金過多の場合にもこのポリイミドテープをストッパーと
してＩＣチップエッジのショートを防ぐことが出来る。
また、ＩＣチップの電極パッドからＩＣチップエッジま
での距離を広げることによって、前述のポリイミドテー
プを安定的に固定させ、不具合発生時のマージンを取る
ことが出来る。この場合には、接続部金属とＩＣチップ
のショートを防ぐ為に、保護膜で覆う必要があり、広げ
る距離としては100〜150μｍ程度が適当と思われる。そ
して最後にＩＣの能動面をポッティング樹脂６により封
止させるものである。
【０００８】
【発明の効果】以上述べたように本発明によれば、ＩＣ
チップの電極パッドとＣｕ箔を熱圧着により接続させる
ものにおいて、Ｃｕ箔のボンディング部周辺にポリイミ
ドテープを接着させ、ボンディング時の不具合内容に対
するストッパーとし、さらにＩＣチップの電極パッドか
らＩＣチップエッジまでの距離を広げ保護膜で覆うこと
によって、前述のポリイミドテープの安定的固定とエッ
ジショートに対するマージンが確保される為に、ボンデ
ィング時の品質の安定と歩留まり向上、及び接続部合金
過多による不具合発生を回避することが出来る。
チップの電極パッドとＣｕ箔を熱圧着により接続させる
ものにおいて、Ｃｕ箔のボンディング部周辺にポリイミ
ドテープを接着させ、ボンディング時の不具合内容に対
するストッパーとし、さらにＩＣチップの電極パッドか
らＩＣチップエッジまでの距離を広げ保護膜で覆うこと
によって、前述のポリイミドテープの安定的固定とエッ
ジショートに対するマージンが確保される為に、ボンデ
ィング時の品質の安定と歩留まり向上、及び接続部合金
過多による不具合発生を回避することが出来る。
【図１】本発明の半導体パッケージの製造方法の平面図
および縦断面図。
および縦断面図。
【図２】従来の半導体パッケージの製造方法の平面図お
よび縦断面図。
よび縦断面図。
１…ポリイミドテープ ２…開口部 ３…フィンガー ４…ＩＣチップ ５…バンプ ６…ポッティング樹脂 ７…ポリイミドテープ ８…ＩＣエッジ拡張部
Claims (1)
- 【請求項１】 半導体の実装工程の中で、ＩＣチップの
電極パッドとＣｕ箔を熱圧着により接続させるものにお
いて、Ｃｕ箔のボンディング部周辺にポリイミドテープ
を接着させ、さらにＩＣチップの電極パッドからＩＣチ
ップエッジまでの距離を広げ、保護膜で覆うことを特徴
とする半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245851A JPH0590353A (ja) | 1991-09-25 | 1991-09-25 | 半導体パツケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245851A JPH0590353A (ja) | 1991-09-25 | 1991-09-25 | 半導体パツケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590353A true JPH0590353A (ja) | 1993-04-09 |
Family
ID=17139788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3245851A Pending JPH0590353A (ja) | 1991-09-25 | 1991-09-25 | 半導体パツケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590353A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746956B1 (en) * | 2001-12-03 | 2004-06-08 | National Semiconductor Corporation | Hermetic seal for silicon die with metal feed through structure |
| US7109571B1 (en) | 2001-12-03 | 2006-09-19 | National Semiconductor Corporation | Method of forming a hermetic seal for silicon die with metal feed through structure |
| KR20170097084A (ko) | 2014-12-19 | 2017-08-25 | 가부시끼가이샤 사따께 | 곡립 품위 판별 장치 |
-
1991
- 1991-09-25 JP JP3245851A patent/JPH0590353A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746956B1 (en) * | 2001-12-03 | 2004-06-08 | National Semiconductor Corporation | Hermetic seal for silicon die with metal feed through structure |
| US7109571B1 (en) | 2001-12-03 | 2006-09-19 | National Semiconductor Corporation | Method of forming a hermetic seal for silicon die with metal feed through structure |
| KR20170097084A (ko) | 2014-12-19 | 2017-08-25 | 가부시끼가이샤 사따께 | 곡립 품위 판별 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0855938A (ja) | 半導体装置及びその製造方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JPH0432541B2 (ja) | ||
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| JPH05218127A (ja) | 半導体装置及びその製造方法 | |
| JPH0590353A (ja) | 半導体パツケージの製造方法 | |
| JPH0196943A (ja) | 半導体集積回路装置 | |
| JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| TW461060B (en) | Packaging method for die with central pad | |
| JP3005177B2 (ja) | 半導体パッケージの実装構造 | |
| JPH0357223A (ja) | 半導体装置 | |
| JPH0562977A (ja) | 集積回路装置用バンプ電極 | |
| JPS5815252A (ja) | バンプ構造 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP2877122B2 (ja) | 半導体装置及びリードフレーム | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| KR940004278Y1 (ko) | Cot 패키지 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP2894007B2 (ja) | フラットパッケージ型半導体装置およびその製造方法 | |
| JPH0281446A (ja) | チップキャリア基板 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 |