JP2003243455A - テープ、その製造方法、半導体装置及びその製造方法 - Google Patents
テープ、その製造方法、半導体装置及びその製造方法Info
- Publication number
- JP2003243455A JP2003243455A JP2002043961A JP2002043961A JP2003243455A JP 2003243455 A JP2003243455 A JP 2003243455A JP 2002043961 A JP2002043961 A JP 2002043961A JP 2002043961 A JP2002043961 A JP 2002043961A JP 2003243455 A JP2003243455 A JP 2003243455A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- tape
- conductive film
- flexible tape
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Abstract
(57)【要約】
【課題】 半導体チップとの接続信頼性を向上させ、リ
ードの曲がりを抑制し、実装品をよりコンパクト化可能
なＴＡＢ、ＣＯＦテープ、その製造方法、ＴＡＢ、ＣＯ
Ｆテープを用いた半導体装置及びその製造方法を提供す
る。 【解決手段】 本発明に係るＴＡＢ、ＣＯＦテープの製
造方法は、半導体チップをフェイスダウンボンディング
によって実装するＴＡＢ、ＣＯＦテープの製造方法であ
って、所定の形状を有するフレキシブルテープ１１を準
備する工程と、テープ１１上に導電膜を形成する工程
と、導電膜をパターニングして半導体チップのバンプも
しくは出力電極部と接合するインナーリード１２を有す
る導電膜パターンを形成する工程と、インナーリードの
先端のボンディングエリアに突起部１２ａを形成する工
程もしくは突起部形成後パターン形成する工程、そして
上記品をチップの種々の出力電極に接合し、コンパクト
実装する工程と、を具備する。
ードの曲がりを抑制し、実装品をよりコンパクト化可能
なＴＡＢ、ＣＯＦテープ、その製造方法、ＴＡＢ、ＣＯ
Ｆテープを用いた半導体装置及びその製造方法を提供す
る。 【解決手段】 本発明に係るＴＡＢ、ＣＯＦテープの製
造方法は、半導体チップをフェイスダウンボンディング
によって実装するＴＡＢ、ＣＯＦテープの製造方法であ
って、所定の形状を有するフレキシブルテープ１１を準
備する工程と、テープ１１上に導電膜を形成する工程
と、導電膜をパターニングして半導体チップのバンプも
しくは出力電極部と接合するインナーリード１２を有す
る導電膜パターンを形成する工程と、インナーリードの
先端のボンディングエリアに突起部１２ａを形成する工
程もしくは突起部形成後パターン形成する工程、そして
上記品をチップの種々の出力電極に接合し、コンパクト
実装する工程と、を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、テープ、その製造
方法、半導体装置及びその製造方法に係わり、特に、半
導体チップとの接続信頼性を向上させ、リードの曲がり
を抑制し、実装品をよりコンパクト化したＴＡＢ(Tape
Automated Bonding)又はＣＯＦ(Chip On Flexibility)
のテープ、その製造方法、半導体装置及びその製造方法
に関する。
方法、半導体装置及びその製造方法に係わり、特に、半
導体チップとの接続信頼性を向上させ、リードの曲がり
を抑制し、実装品をよりコンパクト化したＴＡＢ(Tape
Automated Bonding)又はＣＯＦ(Chip On Flexibility)
のテープ、その製造方法、半導体装置及びその製造方法
に関する。
【０００２】
【従来の技術】図５（ａ）は、従来のＴＡＢテープを示
す平面図であり、図５（ｂ）は、図５（ａ）に示す５ｂ
−５ｂ線に沿った断面図である。
す平面図であり、図５（ｂ）は、図５（ａ）に示す５ｂ
−５ｂ線に沿った断面図である。
【０００３】図５（ａ），（ｂ）に示すように、フレキ
シブルテープであるポリイミドフィルム１０１にはデバ
イスホール１０１ａが形成されている。このポリイミド
フィルム１０１の上には複数のフィンガーリード１０２
が形成されており、このフィンガーリード１０２の先端
側はデバイスホール１０１ａ上に位置している。フィン
ガーリード１０２は、その先端側の形状が半導体チップ
のバンプとの接続部分より同幅のストレート形状部を有
している。
シブルテープであるポリイミドフィルム１０１にはデバ
イスホール１０１ａが形成されている。このポリイミド
フィルム１０１の上には複数のフィンガーリード１０２
が形成されており、このフィンガーリード１０２の先端
側はデバイスホール１０１ａ上に位置している。フィン
ガーリード１０２は、その先端側の形状が半導体チップ
のバンプとの接続部分より同幅のストレート形状部を有
している。
【０００４】図５（ｃ）は、図５（ａ）に示すＴＡＢテ
ープに半導体チップをボンディングした断面図である。
ープに半導体チップをボンディングした断面図である。
【０００５】まず、半導体チップ１０３を準備し、この
半導体チップ１０３の能動面上には複数のＡｕ、Ｓｎ等
のバンプもしくは出力電極部１０４が設けられている。
次いで、半導体チップ１０３を図５に示すＣＯＦ用テー
プにＩＬＢ（インナーリードボンディング）実装を行
う。
半導体チップ１０３の能動面上には複数のＡｕ、Ｓｎ等
のバンプもしくは出力電極部１０４が設けられている。
次いで、半導体チップ１０３を図５に示すＣＯＦ用テー
プにＩＬＢ（インナーリードボンディング）実装を行
う。
【０００６】すなわち、ポリイミドフィルム１０１上に
形成したフィンガーリード１０２をＡｕ、Ｓｎ等のバン
プ１０４上に置く。この際、Ａｕ、Ｓｎ等のバンプ１０
４はフィンガーリード１０２の先端より約７０μｍの位
置に置かれる。次いで、これらフィンガーリード１０２
とＡｕ、Ｓｎ等のバンプ１０４を３００〜５００℃に加
熱し、ボンディングツール（図示せず）を用いて適性荷
重を一括で加えてフィンガーリード１０２とＡｕ、Ｓｎ
等のバンプ１０４を加圧圧着する。これにより、Ａｕと
Ｓｎの共晶化又はＡｕとＡｕ等の金属接合を行い、リー
ドとＡｕ等のバンプを電気的に接続し、半導体チップの
ボンディングが実施され、ＩＬＢ実装が行われる。
形成したフィンガーリード１０２をＡｕ、Ｓｎ等のバン
プ１０４上に置く。この際、Ａｕ、Ｓｎ等のバンプ１０
４はフィンガーリード１０２の先端より約７０μｍの位
置に置かれる。次いで、これらフィンガーリード１０２
とＡｕ、Ｓｎ等のバンプ１０４を３００〜５００℃に加
熱し、ボンディングツール（図示せず）を用いて適性荷
重を一括で加えてフィンガーリード１０２とＡｕ、Ｓｎ
等のバンプ１０４を加圧圧着する。これにより、Ａｕと
Ｓｎの共晶化又はＡｕとＡｕ等の金属接合を行い、リー
ドとＡｕ等のバンプを電気的に接続し、半導体チップの
ボンディングが実施され、ＩＬＢ実装が行われる。
【０００７】上記従来のＴＡＢテープでは、デバイスホ
ール１０１上にフィンガーリード１０２をオーバーハン
グ状に形成し、フィンガーリード１０２が個別に分離さ
れている。このため、フィンガーリード１０２は曲がり
やすく、半導体チップ１０３を実装した後のＴＡＢテー
プの取り扱いも難しかった。また、デバイスホール１０
１ａの部分のテープ面積を活用することもできない。
ール１０１上にフィンガーリード１０２をオーバーハン
グ状に形成し、フィンガーリード１０２が個別に分離さ
れている。このため、フィンガーリード１０２は曲がり
やすく、半導体チップ１０３を実装した後のＴＡＢテー
プの取り扱いも難しかった。また、デバイスホール１０
１ａの部分のテープ面積を活用することもできない。
【０００８】図６は、他の従来の半導体装置を示す断面
図である。この半導体装置はＣＳＰ(Chip Size Packag
e)である。
図である。この半導体装置はＣＳＰ(Chip Size Packag
e)である。
【０００９】この半導体装置はフレキシブルテープ１０
５を有しており、このフレキシブルテープ１０５の上面
には複数のランド１０６が形成されている。フレキシブ
ルテープ１０５の下面には複数のハンダボール１０７が
配置されており、ハンダボール１０７はランド１０６に
電気的に接続されている。
５を有しており、このフレキシブルテープ１０５の上面
には複数のランド１０６が形成されている。フレキシブ
ルテープ１０５の下面には複数のハンダボール１０７が
配置されており、ハンダボール１０７はランド１０６に
電気的に接続されている。
【００１０】フレキシブルテープ１０５の上面には異方
性導電膜１０８を介して半導体チップ１０９がフェース
ダウンで配置されている。半導体チップ１０９の能動面
には複数のバンプ１１０が配置されており、これらバン
プ１１０は半導体チップ内の半導体素子（図示せず）に
電気的に接続されている。フレキシブルテープのランド
１０６は異方性導電膜１０８によって半導体チップのバ
ンプ１１０に電気的に接続されている。
性導電膜１０８を介して半導体チップ１０９がフェース
ダウンで配置されている。半導体チップ１０９の能動面
には複数のバンプ１１０が配置されており、これらバン
プ１１０は半導体チップ内の半導体素子（図示せず）に
電気的に接続されている。フレキシブルテープのランド
１０６は異方性導電膜１０８によって半導体チップのバ
ンプ１１０に電気的に接続されている。
【００１１】
【発明が解決しようとする課題】ところで、上記他の従
来の半導体装置では、異方性導電膜１０８を用いてバン
プ１１０とランド１０６を接続しているため、構造が比
較的に複雑である。また、上記半導体装置ではバンプ１
１０とランド１０６を接続しているが、より信頼性の高
い接続が求められている。
来の半導体装置では、異方性導電膜１０８を用いてバン
プ１１０とランド１０６を接続しているため、構造が比
較的に複雑である。また、上記半導体装置ではバンプ１
１０とランド１０６を接続しているが、より信頼性の高
い接続が求められている。
【００１２】また、上記従来のＴＡＢテープでは、フィ
ンガーリード１０２が曲がりやすく、半導体チップ１０
３を実装した後のＴＡＢテープの取り扱いが難しいとい
う問題がある。
ンガーリード１０２が曲がりやすく、半導体チップ１０
３を実装した後のＴＡＢテープの取り扱いが難しいとい
う問題がある。
【００１３】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、半導体チップとの接続信
頼性を向上させ、リードの曲がりを抑制したテープ、そ
の製造方法、テープを用いた半導体装置及びその製造方
法を提供することにある。また、本発明の他の目的は、
構造を比較的に単純化し、よりコンパクトで安価な半導
体装置を提供することにある。さらに、本発明の他の目
的は、半導体チップとテープとの接続信頼性をより高め
た半導体装置を提供することにある。
れたものであり、その目的は、半導体チップとの接続信
頼性を向上させ、リードの曲がりを抑制したテープ、そ
の製造方法、テープを用いた半導体装置及びその製造方
法を提供することにある。また、本発明の他の目的は、
構造を比較的に単純化し、よりコンパクトで安価な半導
体装置を提供することにある。さらに、本発明の他の目
的は、半導体チップとテープとの接続信頼性をより高め
た半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るテープは、半導体チップをフェイスダ
ウンボンディングによって実装するＴＡＢ又はＣＯＦの
テープであって、フレキシブルテープと、このフレキシ
ブルテープ上に形成された、半導体チップのバンプ状を
含む出力電極部と接合するためのインナーリードと、こ
のインナーリードの先端部に形成された突起部と、を具
備することを特徴とする。
め、本発明に係るテープは、半導体チップをフェイスダ
ウンボンディングによって実装するＴＡＢ又はＣＯＦの
テープであって、フレキシブルテープと、このフレキシ
ブルテープ上に形成された、半導体チップのバンプ状を
含む出力電極部と接合するためのインナーリードと、こ
のインナーリードの先端部に形成された突起部と、を具
備することを特徴とする。
【００１５】上記ＴＡＢ又はＣＯＦテープによれば、従
来のテープのようなデバイスホールを形成していないの
で、インナーリードが曲がることを抑制でき、半導体チ
ップを実装した後のＴＡＢ又はＣＯＦテープの取り扱い
も容易になる。また、インナーリードの先端に突起部を
形成しているため、半導体チップのバンプ状を含む出力
電極部とインナーリードとの接続信頼性を向上させるこ
とができる。
来のテープのようなデバイスホールを形成していないの
で、インナーリードが曲がることを抑制でき、半導体チ
ップを実装した後のＴＡＢ又はＣＯＦテープの取り扱い
も容易になる。また、インナーリードの先端に突起部を
形成しているため、半導体チップのバンプ状を含む出力
電極部とインナーリードとの接続信頼性を向上させるこ
とができる。
【００１６】また、本発明に係るテープにおいては、上
記フェイスダウンボンディングされた半導体チップの下
方にフレキシブルテープが形成されていることが好まし
い。これにより、半導体チップの下面のテープ上にもイ
ンナーリードのパターン形成ができ、有効エリアを増大
させることができる。
記フェイスダウンボンディングされた半導体チップの下
方にフレキシブルテープが形成されていることが好まし
い。これにより、半導体チップの下面のテープ上にもイ
ンナーリードのパターン形成ができ、有効エリアを増大
させることができる。
【００１７】また、本発明に係るテープにおいては、上
記フレキシブルテープが絶縁性フィルムであることが好
ましい。また、本発明に係るテープにおいては、上記絶
縁性フィルムがポリイミドフィルムであることが好まし
い。
記フレキシブルテープが絶縁性フィルムであることが好
ましい。また、本発明に係るテープにおいては、上記絶
縁性フィルムがポリイミドフィルムであることが好まし
い。
【００１８】本発明に係るテープの製造方法は、半導体
チップをフェイスダウンボンディングによって実装する
ＴＡＢ又はＣＯＦのテープの製造方法であって、所定の
形状を有するフレキシブルテープを準備する工程と、こ
のフレキシブルテープ上に導電膜を形成する工程と、こ
の導電膜をパターニングすることにより、半導体チップ
のバンプ状を含む出力電極部と接合するインナーリード
を有する導電膜パターンを形成する工程と、インナーリ
ードの先端のチップ能動面にも対応するボンディングエ
リアに突起部を形成する工程と、を具備することを特徴
とする。
チップをフェイスダウンボンディングによって実装する
ＴＡＢ又はＣＯＦのテープの製造方法であって、所定の
形状を有するフレキシブルテープを準備する工程と、こ
のフレキシブルテープ上に導電膜を形成する工程と、こ
の導電膜をパターニングすることにより、半導体チップ
のバンプ状を含む出力電極部と接合するインナーリード
を有する導電膜パターンを形成する工程と、インナーリ
ードの先端のチップ能動面にも対応するボンディングエ
リアに突起部を形成する工程と、を具備することを特徴
とする。
【００１９】本発明に係るテープの製造方法は、半導体
チップをフェイスダウンボンディングによって実装する
ＴＡＢ又はＣＯＦのテープの製造方法であって、所定の
形状を有するフレキシブルテープを準備する工程と、こ
のフレキシブルテープ上に導電膜を形成する工程と、こ
の導電膜をハーフエッチングすることにより、下記イン
ナーリードの先端のボンディングエリアに突起部を形成
する工程と、導電膜をパターニングすることにより、半
導体チップのバンプ状を含む出力電極部と接合するイン
ナーリードであって先端のボンディングエリアに上記突
起部を備えたインナーリードを有する導電膜パターンを
形成する工程と、を具備することを特徴とする。
チップをフェイスダウンボンディングによって実装する
ＴＡＢ又はＣＯＦのテープの製造方法であって、所定の
形状を有するフレキシブルテープを準備する工程と、こ
のフレキシブルテープ上に導電膜を形成する工程と、こ
の導電膜をハーフエッチングすることにより、下記イン
ナーリードの先端のボンディングエリアに突起部を形成
する工程と、導電膜をパターニングすることにより、半
導体チップのバンプ状を含む出力電極部と接合するイン
ナーリードであって先端のボンディングエリアに上記突
起部を備えたインナーリードを有する導電膜パターンを
形成する工程と、を具備することを特徴とする。
【００２０】本発明に係るテープの製造方法は、半導体
チップをフェイスダウンボンディングによって実装する
ＴＡＢ又はＣＯＦのテープの製造方法であって、所定の
形状を有するフレキシブルテープを準備する工程と、こ
のフレキシブルテープ上に導電膜を形成する工程と、こ
の導電膜をパターニングすることにより、半導体チップ
のバンプ状を含む出力電極部と接合するインナーリード
を有する導電膜パターンを形成する工程と、インナーリ
ードの先端のボンディングエリアに突起部を形成する工
程と、導電膜上に樹脂フィルムをコーティングする工程
と、を具備することを特徴とする。
チップをフェイスダウンボンディングによって実装する
ＴＡＢ又はＣＯＦのテープの製造方法であって、所定の
形状を有するフレキシブルテープを準備する工程と、こ
のフレキシブルテープ上に導電膜を形成する工程と、こ
の導電膜をパターニングすることにより、半導体チップ
のバンプ状を含む出力電極部と接合するインナーリード
を有する導電膜パターンを形成する工程と、インナーリ
ードの先端のボンディングエリアに突起部を形成する工
程と、導電膜上に樹脂フィルムをコーティングする工程
と、を具備することを特徴とする。
【００２１】本発明に係るテープの製造方法は、半導体
チップをフェイスダウンボンディングによって実装する
ＴＡＢ又はＣＯＦのテープの製造方法であって、所定の
形状を有するフレキシブルテープを準備する工程と、こ
のフレキシブルテープ上に導電膜を形成する工程と、こ
の導電膜をハーフエッチングすることにより、下記イン
ナーリードの先端のボンディングエリアに突起部を形成
する工程と、導電膜をパターニングすることにより、半
導体チップのバンプ状を含む出力電極部と接合するイン
ナーリードであって先端のボンディングエリアに上記突
起部を備えたインナーリードを有する導電膜パターンを
形成する工程と、導電膜上に樹脂フィルムをコーティン
グする工程と、を具備することを特徴とする。
チップをフェイスダウンボンディングによって実装する
ＴＡＢ又はＣＯＦのテープの製造方法であって、所定の
形状を有するフレキシブルテープを準備する工程と、こ
のフレキシブルテープ上に導電膜を形成する工程と、こ
の導電膜をハーフエッチングすることにより、下記イン
ナーリードの先端のボンディングエリアに突起部を形成
する工程と、導電膜をパターニングすることにより、半
導体チップのバンプ状を含む出力電極部と接合するイン
ナーリードであって先端のボンディングエリアに上記突
起部を備えたインナーリードを有する導電膜パターンを
形成する工程と、導電膜上に樹脂フィルムをコーティン
グする工程と、を具備することを特徴とする。
【００２２】本発明に係る半導体装置は、半導体チップ
をフェイスダウンボンディングによってＴＡＢ又はＣＯ
Ｆのテープに実装した半導体装置であって、半導体チッ
プに形成されたバンプ状を含む出力電極部と、フレキシ
ブルテープと、このフレキシブルテープ上に形成された
インナーリードと、このインナーリードの先端部に形成
され、該バンプ状を含む出力電極部にボンディング接続
された突起部と、を具備することを特徴とする。
をフェイスダウンボンディングによってＴＡＢ又はＣＯ
Ｆのテープに実装した半導体装置であって、半導体チッ
プに形成されたバンプ状を含む出力電極部と、フレキシ
ブルテープと、このフレキシブルテープ上に形成された
インナーリードと、このインナーリードの先端部に形成
され、該バンプ状を含む出力電極部にボンディング接続
された突起部と、を具備することを特徴とする。
【００２３】本発明に係る半導体装置の製造方法は、半
導体チップをフェイスダウンボンディングによってＴＡ
Ｂ又はＣＯＦのテープに実装した半導体装置の製造方法
であって、所定の形状を有するフレキシブルテープを準
備する工程と、このフレキシブルテープ上に導電膜を形
成する工程と、この導電膜をパターニングすることによ
り、半導体チップのバンプ状を含む出力電極部と接合す
るインナーリードを形成する工程と、インナーリードの
先端部の該出力電極部が接合される接合部分に突起部を
形成する工程と、インナーリードの突起部に半導体チッ
プのバンプ状を含む出力電極部を加熱加圧して接合する
工程と、を具備することを特徴とする。
導体チップをフェイスダウンボンディングによってＴＡ
Ｂ又はＣＯＦのテープに実装した半導体装置の製造方法
であって、所定の形状を有するフレキシブルテープを準
備する工程と、このフレキシブルテープ上に導電膜を形
成する工程と、この導電膜をパターニングすることによ
り、半導体チップのバンプ状を含む出力電極部と接合す
るインナーリードを形成する工程と、インナーリードの
先端部の該出力電極部が接合される接合部分に突起部を
形成する工程と、インナーリードの突起部に半導体チッ
プのバンプ状を含む出力電極部を加熱加圧して接合する
工程と、を具備することを特徴とする。
【００２４】本発明に係る半導体装置の製造方法は、半
導体チップをフェイスダウンボンディングによってＴＡ
Ｂ又はＣＯＦのテープに実装した半導体装置の製造方法
であって、所定の形状を有するフレキシブルテープを準
備する工程と、このフレキシブルテープ上に導電膜を形
成する工程と、この導電膜をハーフエッチングすること
により、下記インナーリードの先端のボンディングエリ
アに突起部を形成する工程と、導電膜をパターニングす
ることにより、半導体チップのバンプ状を含む出力電極
部と接合するインナーリードであって先端のボンディン
グエリアに上記突起部を備えたインナーリードを有する
導電膜パターンを形成する工程と、インナーリードの突
起部に半導体チップのバンプ状を含む出力電極部を加熱
加圧して接合する工程と、を具備することを特徴とす
る。
導体チップをフェイスダウンボンディングによってＴＡ
Ｂ又はＣＯＦのテープに実装した半導体装置の製造方法
であって、所定の形状を有するフレキシブルテープを準
備する工程と、このフレキシブルテープ上に導電膜を形
成する工程と、この導電膜をハーフエッチングすること
により、下記インナーリードの先端のボンディングエリ
アに突起部を形成する工程と、導電膜をパターニングす
ることにより、半導体チップのバンプ状を含む出力電極
部と接合するインナーリードであって先端のボンディン
グエリアに上記突起部を備えたインナーリードを有する
導電膜パターンを形成する工程と、インナーリードの突
起部に半導体チップのバンプ状を含む出力電極部を加熱
加圧して接合する工程と、を具備することを特徴とす
る。
【００２５】本発明に係る半導体装置は、フレキシブル
テープと、このフレキシブルテープの上面に形成された
バンプと、フレキシブルテープの上面にフェースダウン
でマウントされた半導体チップであって、フレキシブル
テープのバンプと接合されたパッドを有する半導体チッ
プと、半導体チップとフレキシブルテープとの間を封止
する樹脂と、を具備することを特徴とする。
テープと、このフレキシブルテープの上面に形成された
バンプと、フレキシブルテープの上面にフェースダウン
でマウントされた半導体チップであって、フレキシブル
テープのバンプと接合されたパッドを有する半導体チッ
プと、半導体チップとフレキシブルテープとの間を封止
する樹脂と、を具備することを特徴とする。
【００２６】本発明に係る半導体装置は、フレキシブル
テープと、このフレキシブルテープの上面に形成された
バンプと、フレキシブルテープの上面にフェースダウン
でマウントされた、能動面にバンプ状を含む出力電極部
を有する半導体チップと、この半導体チップとフレキシ
ブルテープとの間に配置され、フレキシブルテープのバ
ンプと半導体チップのバンプ状を含む出力電極部を電気
的に接続する異方性導電膜と、を具備することを特徴と
する。
テープと、このフレキシブルテープの上面に形成された
バンプと、フレキシブルテープの上面にフェースダウン
でマウントされた、能動面にバンプ状を含む出力電極部
を有する半導体チップと、この半導体チップとフレキシ
ブルテープとの間に配置され、フレキシブルテープのバ
ンプと半導体チップのバンプ状を含む出力電極部を電気
的に接続する異方性導電膜と、を具備することを特徴と
する。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１（ａ）は、本発明に係
る第１の実施の形態によるＴＡＢ又はＣＯＦテープの一
部を示す平面図であり、図１（ｂ）は、図１（ａ）に示
す１ｂ−１ｂ線に沿った断面図である。
施の形態について説明する。図１（ａ）は、本発明に係
る第１の実施の形態によるＴＡＢ又はＣＯＦテープの一
部を示す平面図であり、図１（ｂ）は、図１（ａ）に示
す１ｂ−１ｂ線に沿った断面図である。
【００２８】ＴＡＢ又はＣＯＦテープはフレキシブルテ
ープであるポリイミド等の絶縁性フィルム１１を有す
る。ＴＡＢ又はＣＯＦテープには従来のＴＡＢテープの
ようなデバイスホールがない。このため、デバイスホー
ル部のテープ面積を活用することができる。ポリイミド
等のフィルム１１の上には接着剤等によって複数のイン
ナーリード（チップ接合パターン）１２が取り付けられ
ている。また、インナーリード１２の表面はＳｎ又はＡ
ｕなどのメッキが施されている。
ープであるポリイミド等の絶縁性フィルム１１を有す
る。ＴＡＢ又はＣＯＦテープには従来のＴＡＢテープの
ようなデバイスホールがない。このため、デバイスホー
ル部のテープ面積を活用することができる。ポリイミド
等のフィルム１１の上には接着剤等によって複数のイン
ナーリード（チップ接合パターン）１２が取り付けられ
ている。また、インナーリード１２の表面はＳｎ又はＡ
ｕなどのメッキが施されている。
【００２９】図１（ｂ）に示すように、インナーリード
１２の先端のボンディングエリアには突起部（凸部）１
２ａが形成されており、他のリード部に比べてリードの
厚さが厚く形成されている。つまり、インナーリード１
２の先端のボンディングエリアには段差が形成されてお
り、該ボンディングエリアのリード表面は他のリード部
より高く形成されている。
１２の先端のボンディングエリアには突起部（凸部）１
２ａが形成されており、他のリード部に比べてリードの
厚さが厚く形成されている。つまり、インナーリード１
２の先端のボンディングエリアには段差が形成されてお
り、該ボンディングエリアのリード表面は他のリード部
より高く形成されている。
【００３０】次に、上記ＴＡＢ又はＣＯＦテープを製作
する方法について説明する。まず、所定形状のフレキシ
ブルテープであるポリイミド等のフィルム１１を準備
し、このポリイミド等のフィルム１１の全面上にＣｕ薄
膜などの導電膜を接着剤等により取り付ける。次いで、
この導電膜をエッチングによりパターニングする。これ
によって、ポリイミド等のフィルム１１上には、図１
（ａ）に示すように、インナーリード１２が形成され
る。
する方法について説明する。まず、所定形状のフレキシ
ブルテープであるポリイミド等のフィルム１１を準備
し、このポリイミド等のフィルム１１の全面上にＣｕ薄
膜などの導電膜を接着剤等により取り付ける。次いで、
この導電膜をエッチングによりパターニングする。これ
によって、ポリイミド等のフィルム１１上には、図１
（ａ）に示すように、インナーリード１２が形成され
る。
【００３１】次いで、インナーリード１２の先端のボン
ディングエリアをエッチングマスクで覆い、このエッチ
ングマスクをマスクとして該ボンディングエリア以外の
リード部（部分的を含む）をハーフエッチングする。な
お、ここでは、インナーリード１１を形成した後にハー
フエッチングを行っているが、これらの工程を逆にして
も良い。つまり、導電膜をパターニングする前に導電膜
をハーフエッチングし、その後、導電膜をパターニング
してインナーリードを形成しても良い。これにより、該
先端のボンディングエリアのリード厚さが他の部分のリ
ードに比べて又は部分的に厚く形成され、該ボンディン
グエリアのリード表面は他の部分のリード表面より高く
形成される。この際のエッチングは、該ボンディングエ
リア以外のリードを全部エッチングするのではなく、１
／３〜２／３程度エッチングするハーフエッチングであ
る。また、このようにインナーリードを加工処理できる
手段であれば、ハーフエッチングに限らず、他の加工方
法を用いることも可能である。例えば、リード用金属箔
を積層させた構造により突起部を形成することも可能で
ある。また、フィルム１１の全面上にメッキによりリー
ド用金属箔を積層させた構造により突起部を形成するこ
とも可能である。また、フィルム１１の上に部分メッキ
又は印刷により金属箔を積層させた構造により部分的に
突起部を形成することも可能である。
ディングエリアをエッチングマスクで覆い、このエッチ
ングマスクをマスクとして該ボンディングエリア以外の
リード部（部分的を含む）をハーフエッチングする。な
お、ここでは、インナーリード１１を形成した後にハー
フエッチングを行っているが、これらの工程を逆にして
も良い。つまり、導電膜をパターニングする前に導電膜
をハーフエッチングし、その後、導電膜をパターニング
してインナーリードを形成しても良い。これにより、該
先端のボンディングエリアのリード厚さが他の部分のリ
ードに比べて又は部分的に厚く形成され、該ボンディン
グエリアのリード表面は他の部分のリード表面より高く
形成される。この際のエッチングは、該ボンディングエ
リア以外のリードを全部エッチングするのではなく、１
／３〜２／３程度エッチングするハーフエッチングであ
る。また、このようにインナーリードを加工処理できる
手段であれば、ハーフエッチングに限らず、他の加工方
法を用いることも可能である。例えば、リード用金属箔
を積層させた構造により突起部を形成することも可能で
ある。また、フィルム１１の全面上にメッキによりリー
ド用金属箔を積層させた構造により突起部を形成するこ
とも可能である。また、フィルム１１の上に部分メッキ
又は印刷により金属箔を積層させた構造により部分的に
突起部を形成することも可能である。
【００３２】次いで、インナーリードの表面をＳｎ、Ａ
ｕ等でメッキをする。このようにしてＴＡＢ、又はＣＯ
Ｆテープを製作する。
ｕ等でメッキをする。このようにしてＴＡＢ、又はＣＯ
Ｆテープを製作する。
【００３３】図２（ａ）は、本発明に係る第１の実施の
形態による半導体装置の一部を示す平面図であり、図２
（ｂ）は、図２（ａ）に示す２ｂ−２ｂ線に沿った断面
図である。
形態による半導体装置の一部を示す平面図であり、図２
（ｂ）は、図２（ａ）に示す２ｂ−２ｂ線に沿った断面
図である。
【００３４】まず、半導体チップ１３を準備する。この
半導体チップ１３の能動面上には複数のＡｕ、Ｓｎ等の
バンプもしくは出力電極部（電極パッド）１４が設けら
れている。半導体チップ１３の内部には絶縁膜（図示せ
ず）が形成されており、この絶縁膜上には厚さ１μｍ程
度のＡｌ等のパッド（図示せず）が形成されている。こ
のＡｌ等のパッドは、例えば集積回路の入出力及び電源
電圧を供給するためのものである。Ａｌ等のパッド及び
絶縁膜の上には厚さ２μｍ程度のシリコン酸化膜からな
るパッシベーション膜（図示せず）が形成されている。
このパッシベーション膜には、Ａｌ等のパッド上に位置
する開口部が形成されている。この開口部内及びパッシ
ベーション膜上にはバリアメタル層が形成されており、
このバリアメタル層上にはメッキ用金属層が形成されて
いる。このメッキ用金属層上にはＡｕ、Ｓｎ等のバンプ
１４が形成されている。
半導体チップ１３の能動面上には複数のＡｕ、Ｓｎ等の
バンプもしくは出力電極部（電極パッド）１４が設けら
れている。半導体チップ１３の内部には絶縁膜（図示せ
ず）が形成されており、この絶縁膜上には厚さ１μｍ程
度のＡｌ等のパッド（図示せず）が形成されている。こ
のＡｌ等のパッドは、例えば集積回路の入出力及び電源
電圧を供給するためのものである。Ａｌ等のパッド及び
絶縁膜の上には厚さ２μｍ程度のシリコン酸化膜からな
るパッシベーション膜（図示せず）が形成されている。
このパッシベーション膜には、Ａｌ等のパッド上に位置
する開口部が形成されている。この開口部内及びパッシ
ベーション膜上にはバリアメタル層が形成されており、
このバリアメタル層上にはメッキ用金属層が形成されて
いる。このメッキ用金属層上にはＡｕ、Ｓｎ等のバンプ
１４が形成されている。
【００３５】次いで、半導体チップ１３を図１に示すＴ
ＡＢ、又はＣＯＦテープにＩＬＢ実装を行う。すなわ
ち、ポリイミドフィルム１１上に形成したインナーリー
ド１２とＡｕ、Ｓｎ等のバンプもしくは出力電極部１４
を合わせる。この際、バンプもしくは出力電極部１４は
インナーリード１２の突起部上に置かれる。
ＡＢ、又はＣＯＦテープにＩＬＢ実装を行う。すなわ
ち、ポリイミドフィルム１１上に形成したインナーリー
ド１２とＡｕ、Ｓｎ等のバンプもしくは出力電極部１４
を合わせる。この際、バンプもしくは出力電極部１４は
インナーリード１２の突起部上に置かれる。
【００３６】次いで、これらインナーリード１４とＡ
ｕ、Ｓｎ等のバンプもしくは出力電極部１４を３００〜
５００℃に加熱し、ボンディングツール（図示せず）を
用いて適性荷重を一括で加えてインナーリード１２とＡ
ｕ、Ｓｎ等のバンプもしくは出力電極部１４を加圧圧着
する。これにより、ＡｕとＳｎの共晶化もしくはＡｕと
Ａｕ等の金属結合を行い、リードとＡｕ、Ｓｎ等のバン
プもしくは出力電力部を電気的に接続し、半導体チップ
のフェイスダウンボンディングが実施され、ＩＬＢ実装
が行われる。
ｕ、Ｓｎ等のバンプもしくは出力電極部１４を３００〜
５００℃に加熱し、ボンディングツール（図示せず）を
用いて適性荷重を一括で加えてインナーリード１２とＡ
ｕ、Ｓｎ等のバンプもしくは出力電極部１４を加圧圧着
する。これにより、ＡｕとＳｎの共晶化もしくはＡｕと
Ａｕ等の金属結合を行い、リードとＡｕ、Ｓｎ等のバン
プもしくは出力電力部を電気的に接続し、半導体チップ
のフェイスダウンボンディングが実施され、ＩＬＢ実装
が行われる。
【００３７】上記第１の実施の形態によれば、従来のＴ
ＡＢテープのようなデバイスホールを形成していないの
で、インナーリード１２が曲がることを抑制でき、実装
時の位置合わせの精度が向上すると共に、半導体チップ
１３を実装した後のＴＡＢ又はＣＯＦテープの取り扱い
も容易になる。また、半導体チップ１３の下面のＴＡ
Ｂ、又はＣＯＦテープ上にもインナーリードのパターン
形成ができ、有効エリアを増大させることができる。
ＡＢテープのようなデバイスホールを形成していないの
で、インナーリード１２が曲がることを抑制でき、実装
時の位置合わせの精度が向上すると共に、半導体チップ
１３を実装した後のＴＡＢ又はＣＯＦテープの取り扱い
も容易になる。また、半導体チップ１３の下面のＴＡ
Ｂ、又はＣＯＦテープ上にもインナーリードのパターン
形成ができ、有効エリアを増大させることができる。
【００３８】また、インナーリード１２の先端に突起部
１２ａを形成しているため、半導体チップのＡｕ、Ｓｎ
等のバンプもしくは出力電極部１４と突起部との接続信
頼性を向上させることができる。
１２ａを形成しているため、半導体チップのＡｕ、Ｓｎ
等のバンプもしくは出力電極部１４と突起部との接続信
頼性を向上させることができる。
【００３９】図３は、本発明に係る第２の実施の形態に
よる半導体装置を示す断面図である。この半導体装置は
ＣＳＰである。
よる半導体装置を示す断面図である。この半導体装置は
ＣＳＰである。
【００４０】この半導体装置はフレキシブルテープ１５
を有しており、このフレキシブルテープ１５の上面には
複数のバンプ１６が形成されている。これらのバンプ１
６は従来のランドに比べて高さが高く形成されている。
フレキシブルテープ１５の下面には複数のハンダボール
１７が配置されており、ハンダボール１７はバンプ１６
に電気的に接続されている。
を有しており、このフレキシブルテープ１５の上面には
複数のバンプ１６が形成されている。これらのバンプ１
６は従来のランドに比べて高さが高く形成されている。
フレキシブルテープ１５の下面には複数のハンダボール
１７が配置されており、ハンダボール１７はバンプ１６
に電気的に接続されている。
【００４１】フレキシブルテープ１５の上面には半導体
チップ１９がフェースダウンで配置されている。半導体
チップ１９の能動面には複数のパッド２０が配置されて
おり、これらパッド２０は半導体チップ内の半導体素子
（図示せず）に電気的に接続されている。フレキシブル
テープ１５のバンプ１６は半導体チップのパッド２０に
熱圧着、共晶結合等により接合されている。半導体チッ
プ１９とフレキシブルテープ１５との間は樹脂１８によ
り封止されている。
チップ１９がフェースダウンで配置されている。半導体
チップ１９の能動面には複数のパッド２０が配置されて
おり、これらパッド２０は半導体チップ内の半導体素子
（図示せず）に電気的に接続されている。フレキシブル
テープ１５のバンプ１６は半導体チップのパッド２０に
熱圧着、共晶結合等により接合されている。半導体チッ
プ１９とフレキシブルテープ１５との間は樹脂１８によ
り封止されている。
【００４２】上記第２の実施の形態によれば、フレキシ
ブルテープ１５の上面にバンプ１６を形成し、このバン
プ１６に半導体チップのパッド２０を接合するように構
成している。このため、従来の半導体装置のような半導
体チップのＡｕ等のバンプや異方性導電膜を省くことが
でき、構造を比較的に単純化でき、よりコンパクトで安
価なＣＳＰを製作することが可能となる。また、バンプ
１６とパッド２０との接続の信頼性をより高めることが
可能となる。
ブルテープ１５の上面にバンプ１６を形成し、このバン
プ１６に半導体チップのパッド２０を接合するように構
成している。このため、従来の半導体装置のような半導
体チップのＡｕ等のバンプや異方性導電膜を省くことが
でき、構造を比較的に単純化でき、よりコンパクトで安
価なＣＳＰを製作することが可能となる。また、バンプ
１６とパッド２０との接続の信頼性をより高めることが
可能となる。
【００４３】図４は、本発明に係る第３の実施の形態に
よる半導体装置を示す断面図であり、図３と同一部分に
は同一符号を付し、異なる部分についてのみ説明する。
よる半導体装置を示す断面図であり、図３と同一部分に
は同一符号を付し、異なる部分についてのみ説明する。
【００４４】半導体チップ１９の能動面には複数のＡ
ｕ、Ｓｎ等のバンプもしくは出力電極部２２が形成され
ており、これら出力電極部２２は半導体チップ内の半導
体素子（図示せず）に電気的に接続されている。半導体
チップのＡｕ、Ｓｎ等のバンプもしくは出力電極部２２
は異方性導電膜２１を介してフレキシブルテープ１５の
バンプ１６に電気的に接続されている。
ｕ、Ｓｎ等のバンプもしくは出力電極部２２が形成され
ており、これら出力電極部２２は半導体チップ内の半導
体素子（図示せず）に電気的に接続されている。半導体
チップのＡｕ、Ｓｎ等のバンプもしくは出力電極部２２
は異方性導電膜２１を介してフレキシブルテープ１５の
バンプ１６に電気的に接続されている。
【００４５】上記第３の実施の形態によれば、半導体チ
ップのＡｕ、Ｓｎ等のバンプもしくは出力電極部２２を
異方性導電膜２１を介してバンプ１６に接続しているた
め、出力電極部２２とバンプ１６の接触信頼性をより高
くすることができる。
ップのＡｕ、Ｓｎ等のバンプもしくは出力電極部２２を
異方性導電膜２１を介してバンプ１６に接続しているた
め、出力電極部２２とバンプ１６の接触信頼性をより高
くすることができる。
【００４６】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
ず、種々変更して実施することが可能である。
【００４７】
【発明の効果】以上説明したように本発明によれば、半
導体チップとの接続信頼性を向上させ、リードの曲がり
を抑制し、実装品をよりコンパクト化したＴＡＢ又はＣ
ＯＦテープ、その製造方法、ＴＡＢ又はＣＯＦテープを
用いた半導体装置及びその製造方法を提供することがで
きる。また、他の本発明によれば、構造を比較的に単純
化し、よりコンパクトで安価な半導体装置を提供するこ
とができる。さらに、他の本発明によれば、半導体チッ
プとＴＡＢ又はＣＯＦテープとの接続信頼性をより高め
た半導体装置を提供することができる。
導体チップとの接続信頼性を向上させ、リードの曲がり
を抑制し、実装品をよりコンパクト化したＴＡＢ又はＣ
ＯＦテープ、その製造方法、ＴＡＢ又はＣＯＦテープを
用いた半導体装置及びその製造方法を提供することがで
きる。また、他の本発明によれば、構造を比較的に単純
化し、よりコンパクトで安価な半導体装置を提供するこ
とができる。さらに、他の本発明によれば、半導体チッ
プとＴＡＢ又はＣＯＦテープとの接続信頼性をより高め
た半導体装置を提供することができる。
【図１】 （ａ）は、本発明に係る第１の実施の形態に
よるＴＡＢ又はＣＯＦテープの一部を示す平面図であ
り、（ｂ）は、（ａ）に示す１ｂ−１ｂ線に沿った断面
図である。
よるＴＡＢ又はＣＯＦテープの一部を示す平面図であ
り、（ｂ）は、（ａ）に示す１ｂ−１ｂ線に沿った断面
図である。
【図２】 （ａ）は、本発明に係る第１の実施の形態に
よる半導体装置の一部を示す平面図であり、（ｂ）は、
（ａ）に示す２ｂ−２ｂ線に沿った断面図である。
よる半導体装置の一部を示す平面図であり、（ｂ）は、
（ａ）に示す２ｂ−２ｂ線に沿った断面図である。
【図３】 本発明に係る第２の実施の形態による半導体
装置を示す断面図である。
装置を示す断面図である。
【図４】 本発明に係る第３の実施の形態による半導体
装置を示す断面図である。
装置を示す断面図である。
【図５】 （ａ）は、従来のＴＡＢテープを示す平面図
であり、（ｂ）は、（ａ）に示す５ｂ−５ｂ線に沿った
断面図である。
であり、（ｂ）は、（ａ）に示す５ｂ−５ｂ線に沿った
断面図である。
【図６】 他の従来の半導体装置を示す断面図である。
１１，１０１…ポリイミド等の絶縁フィルム
１２…インナーリード
１２ａ…突起部（凸部）
１３，１９，１０３，１０９…半導体チップ
１４，１０４，１１０…Ａｕ、Ｓｎ等のバンプもしくは
出力電極部 １５，１０５…フレキシブルテープ １６…バンプ １７…ハンダボール １８…樹脂 ２０…パッド ２１，１０８…異方性導電膜 ２２…Ａｕ、Ｓｎ等のバンプもしくは出力電極部 １０１ａ…デバイスホール １０２…フィンガーリード １０６…ランド １０７…ハンダボール
出力電極部 １５，１０５…フレキシブルテープ １６…バンプ １７…ハンダボール １８…樹脂 ２０…パッド ２１，１０８…異方性導電膜 ２２…Ａｕ、Ｓｎ等のバンプもしくは出力電極部 １０１ａ…デバイスホール １０２…フィンガーリード １０６…ランド １０７…ハンダボール
Claims (13)
- 【請求項１】 半導体チップをフェイスダウンボンディ
ングによって実装するＴＡＢ又はＣＯＦのテープであっ
て、 フレキシブルテープと、 このフレキシブルテープ上に形成された、半導体チップ
のバンプ状を含む出力電極部と接合するためのインナー
リードと、 このインナーリードの先端部に形成された突起部と、 を具備することを特徴とするテープ。 - 【請求項２】 上記フェイスダウンボンディングされた
半導体チップの下方にフレキシブルテープが形成されて
いることを特徴とする請求項１に記載のテープ。 - 【請求項３】 上記フレキシブルテープが絶縁性フィル
ムであることを特徴とする請求項１又は２に記載のテー
プ。 - 【請求項４】 上記絶縁性フィルムがポリイミドフィル
ムであることを特徴とする請求項１〜３のうちいずれか
１項記載のテープ。 - 【請求項５】 半導体チップをフェイスダウンボンディ
ングによって実装するＴＡＢ又はＣＯＦのテープの製造
方法であって、 所定の形状を有するフレキシブルテープを準備する工程
と、 このフレキシブルテープ上に導電膜を形成する工程と、 この導電膜をパターニングすることにより、半導体チッ
プのバンプ状を含む出力電極部と接合するインナーリー
ドを有する導電膜パターンを形成する工程と、 インナーリードの先端のチップ能動面にも対応するボン
ディングエリアに突起部を形成する工程と、 を具備することを特徴とするテープの製造方法。 - 【請求項６】 半導体チップをフェイスダウンボンディ
ングによって実装するＴＡＢ又はＣＯＦのテープの製造
方法であって、 所定の形状を有するフレキシブルテープを準備する工程
と、 このフレキシブルテープ上に導電膜を形成する工程と、 この導電膜をハーフエッチングすることにより、下記イ
ンナーリードの先端のボンディングエリアに突起部を形
成する工程と、 導電膜をパターニングすることにより、半導体チップの
バンプ状を含む出力電極部と接合するインナーリードで
あって先端のボンディングエリアに上記突起部を備えた
インナーリードを有する導電膜パターンを形成する工程
と、 を具備することを特徴とするテープの製造方法。 - 【請求項７】 半導体チップをフェイスダウンボンディ
ングによって実装するＴＡＢ又はＣＯＦのテープの製造
方法であって、 所定の形状を有するフレキシブルテープを準備する工程
と、 このフレキシブルテープ上に導電膜を形成する工程と、 この導電膜をパターニングすることにより、半導体チッ
プのバンプ状を含む出力電極部と接合するインナーリー
ドを有する導電膜パターンを形成する工程と、インナー
リードの尖端のボンディングエリアに突起部を形成する
工程と、 導電膜上に樹脂フィルムをコーティングする工程と、 を具備することを特徴とするテープの製造方法。 - 【請求項８】 半導体チップをフェイスダウンボンディ
ングによって実装するＴＡＢ又はＣＯＦのテープの製造
方法であって、 所定の形状を有するフレキシブルテープを準備する工程
と、 このフレキシブルテープ上に導電膜を形成する工程と、 この導電膜をハーフエッチングすることにより、下記イ
ンナーリードの先端のボンディングエリアに突起部を形
成する工程と、 導電膜をパターニングすることにより、半導体チップの
バンプ状を含む出力電極部と接合するインナーリードで
あって先端のボンディングエリアに上記突起部を備えた
インナーリードを有する導電膜パターンを形成する工程
と、 導電膜上に樹脂フィルムをコーティングする工程と、 を具備することを特徴とするテープの製造方法。 - 【請求項９】 半導体チップをフェイスダウンボンディ
ングによってＴＡＢ又はＣＯＦのテープに実装した半導
体装置であって、 半導体チップに形成されたバンプ状を含む出力電極部
と、 フレキシブルテープと、 このフレキシブルテープ上に形成されたインナーリード
と、 このインナーリードの先端部に形成され、該出力電極部
にボンディング接続された突起部と、 を具備することを特徴とする半導体装置。 - 【請求項１０】 半導体チップをフェイスダウンボンデ
ィングによってＴＡＢ又はＣＯＦのテープに実装した半
導体装置の製造方法であって、 所定の形状を有するフレキシブルテープを準備する工程
と、 このフレキシブルテープ上に導電膜を形成する工程と、 この導電膜をパターニングすることにより、半導体チッ
プのバンプ状を含む出力電極部と接合するインナーリー
ドを形成する工程と、 インナーリードの先端部の該出力電極部が接合される接
合部分に突起部を形成する工程と、 インナーリードの突起部に半導体チップのバンプ状を含
む出力電極部を加熱加圧して接合する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項１１】 半導体チップをフェイスダウンボンデ
ィングによってＴＡＢ又はＣＯＦのテープに実装した半
導体装置の製造方法であって、 所定の形状を有するフレキシブルテープを準備する工程
と、 このフレキシブルテープ上に導電膜を形成する工程と、 この導電膜をハーフエッチングすることにより、下記イ
ンナーリードの先端のボンディングエリアに突起部を形
成する工程と、 導電膜をパターニングすることにより、半導体チップの
バンプ状を含む出力電極部と接合するインナーリードで
あって先端のボンディングエリアに上記突起部を備えた
インナーリードを有する導電膜パターンを形成する工程
と、 インナーリードの突起部に半導体チップのバンプ状を含
む出力電極部を加熱加圧して接合する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項１２】 フレキシブルテープと、 このフレキシブルテープの上面に形成されたバンプと、 フレキシブルテープの上面にフェースダウンでマウント
された半導体チップであって、フレキシブルテープのバ
ンプと接合されたパッドを有する半導体チップと、 半導体チップとフレキシブルテープとの間を封止する樹
脂と、 を具備することを特徴とする半導体装置。 - 【請求項１３】 フレキシブルテープと、 このフレキシブルテープの上面に形成されたバンプと、 フレキシブルテープの上面にフェースダウンでマウント
された、能動面にバンプ状を含む出力電極部を有する半
導体チップと、 この半導体チップとフレキシブルテープとの間に配置さ
れ、フレキシブルテープのバンプと半導体チップのバン
プ状を含む出力電極部を電気的に接続する異方性導電膜
と、 を具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002043961A JP2003243455A (ja) | 2002-02-20 | 2002-02-20 | テープ、その製造方法、半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002043961A JP2003243455A (ja) | 2002-02-20 | 2002-02-20 | テープ、その製造方法、半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003243455A true JP2003243455A (ja) | 2003-08-29 |
Family
ID=27783547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002043961A Withdrawn JP2003243455A (ja) | 2002-02-20 | 2002-02-20 | テープ、その製造方法、半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003243455A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190073B2 (en) | 2004-06-25 | 2007-03-13 | Samsung Electronics Co., Ltd. | Circuit film with bump, film package using the same, and related fabrication methods |
| JP2008177467A (ja) * | 2007-01-22 | 2008-07-31 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープキャリアおよびその製造方法 |
| US7442074B2 (en) | 2005-11-29 | 2008-10-28 | Matsushita Electric Industrial Co., Ltd. | Wiring board and method for producing the same |
| US7582968B2 (en) | 2005-11-29 | 2009-09-01 | Panasonic Corporation | Wiring board with a protective film greater in heights than bumps |
| JP2009238925A (ja) * | 2008-03-26 | 2009-10-15 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープキャリアおよびその製造方法 |
| JP2009260201A (ja) * | 2008-04-16 | 2009-11-05 | Powertech Technology Inc | チップ実装装置、及び、チップパッケージアレイ |
| US7847198B2 (en) | 2006-05-23 | 2010-12-07 | Panasonic Corporation | Wiring board and method for manufacturing the same, and semiconductor device |
-
2002
- 2002-02-20 JP JP2002043961A patent/JP2003243455A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190073B2 (en) | 2004-06-25 | 2007-03-13 | Samsung Electronics Co., Ltd. | Circuit film with bump, film package using the same, and related fabrication methods |
| US7442074B2 (en) | 2005-11-29 | 2008-10-28 | Matsushita Electric Industrial Co., Ltd. | Wiring board and method for producing the same |
| US7582968B2 (en) | 2005-11-29 | 2009-09-01 | Panasonic Corporation | Wiring board with a protective film greater in heights than bumps |
| US7847198B2 (en) | 2006-05-23 | 2010-12-07 | Panasonic Corporation | Wiring board and method for manufacturing the same, and semiconductor device |
| JP2008177467A (ja) * | 2007-01-22 | 2008-07-31 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープキャリアおよびその製造方法 |
| JP2009238925A (ja) * | 2008-03-26 | 2009-10-15 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープキャリアおよびその製造方法 |
| JP2009260201A (ja) * | 2008-04-16 | 2009-11-05 | Powertech Technology Inc | チップ実装装置、及び、チップパッケージアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897337A (en) | Process for adhesively bonding a semiconductor chip to a carrier film | |
| KR101011882B1 (ko) | 회로 장치 및 회로 장치의 제조 방법 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| JPH0837190A (ja) | 半導体装置 | |
| JPH11204720A (ja) | 半導体装置及びその製造方法 | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP4010311B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003264257A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JP2004207293A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003243447A (ja) | 半導体素子の実装方法 | |
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JP6623978B2 (ja) | 電子部品の接合構造および電子部品接合体の製造方法 | |
| KR100791575B1 (ko) | 테이프캐리어형 반도체 장치 | |
| JPH02159033A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A761 | Written withdrawal of application |
Effective date: 20060308 Free format text: JAPANESE INTERMEDIATE CODE: A761 |