JPH0357223A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0357223A
JPH0357223A JP19150289A JP19150289A JPH0357223A JP H0357223 A JPH0357223 A JP H0357223A JP 19150289 A JP19150289 A JP 19150289A JP 19150289 A JP19150289 A JP 19150289A JP H0357223 A JPH0357223 A JP H0357223A
Authority
JP
Japan
Prior art keywords
solder
bump
bonding
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19150289A
Other languages
English (en)
Inventor
Kiyoko Nemoto
根本 貴世子
Isao Araki
荒木 勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP19150289A priority Critical patent/JPH0357223A/ja
Publication of JPH0357223A publication Critical patent/JPH0357223A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の電極構造に係り、特に絶縁テープ
上に形成された薄膜リードに対し同時ボンディングによ
り接続される電極に関する。
〔従来の技術〕
LSIチップの大型化や多ビン化に対応でき、かつ軽薄
短小のパッケージ技術としてTABパソケージが従来か
ら知られている。
このTABパフケージ技術は、 p115に記載されているように、厚さ125〜75μ
m程度の樹脂テープ上に銅合金よりなる薄膜リード(厚
さ20〜30μm)を形成したものに対して、半導体基
板表面に配置したバンブ電極を重ねた状態でリード側か
らツール(ボンダ)を押し付け、同時に多数個の電極・
リード熱圧着(ギャング・ボンディング)を行うもので
ある。
従来のTABボンディング技術では第8図を参照し、チ
ンプl上のバンプ2電極2をAu(金)により形成し、
リード4側にSnめっき6を施してAu−Sn共晶接合
7によりボンディングを行うことが主流であったが、S
nめっきはホイスカ(単結晶の析出)の発生を来たすこ
とから、半田めっき化の検討が進んでいる。しかし、A
u一半田ボンディングでは、高温・高荷重を必要とする
ために半田のとびちりやツールの汚れを招きやすい。ま
た、バンプ電極を半田により形成し、半田一半田接合を
行おうとすれば、現在の厚い(20μm以上)バンブ形
状ではボンディング加圧によってバンブがつぶれ、隣り
合うバンプ電極との間に半田ブリフジを起し短絡事故を
おこしやすい等の問題がある。
〔発明が解決しようとする課題〕
半田バンブ電極で半田ブリンジを生ずるのは、接合に必
要な半田以外の半田の量が多すぎることによる。
しかし、半田の厚さを薄<シて半田の量が少ないと「ぬ
れ」性や接合強度に問題があり、少なくともそれに必要
な最少限度の半田量と接合面積とを確保しなければなら
ない。
本発明は上記した点を考慮してなされたものであって、
その目的とするところは、充分な接合面積を確保して充
分な接合強度を確保し、しかも半田が多すぎて半田ブリ
ッジを生じるようなことがない安定した半田バンプ電極
構造を提供することにある。
〔課題を解決するための手段〕
上記目的を達戒するために、本発明は半導体基板の一生
表面上にバンプ電極群が配置した半導体装置において、
バンプ電極を半田膜により形成するとともにその厚さを
IOμm程度ないしそれ以下としたものである。
また、以上半導体装置をTABパッケージに適合させる
ために半田膜による各バンブ電極をリード方向にそって
長方形に形戒するものである。
〔作用〕
半田バンプ電極の厚さを薄く形戒することで、半田接合
の際に溶けた半田の表面張力により半田はリードに吸い
上り、横流れを少なくし半田ブリッジを防止する。
また、半田バンブ電極をリード方向にそって長方形に形
成することで接合面積の大きさを充分なものとして接合
強度を保つことができる.〔実施例〕 以下、本発明の一実施例を第1図〜第6図により説明す
る。
第1図は半導体装置の一つの電極構造を示す平面図であ
る。
1は半導体基板、2は長方形パターンの半田バンプ、3
ぱバンブ下部で接合するAIパンド(Al電極・配線膜
)であって、バンブ接合部以外の表面はSi02等の絶
縁膜(8)で覆われており、破線で示される。
第1図におけるB−B ’視断面は第5図に示される。
第2図は第1図の半田バンプ2上にリード(イナーリー
ド)4をボンディングした状態の平面図である。
第2図におけるA−A”断面は第3図により示される. 5(破線)はTABパフケージング時にリード(4)を
支持するための樹脂キャリアテーブの一部である. バンブ2は半田膜により形成され、その厚さは10μm
程度と薄く、第2図で示すように(第7図を参照)、そ
の長方形状の長い辺はリードの方向と一致するように形
成され、かつ、配置されている. 第4図乃至第6図はバンブ電極を形戒するプロセスの工
程断面図である。
以下工程順に説明する。
(1)第4図に示す半導体電子回路基板1の下地絶縁膜
8の上に蒸着Al膜からなる電極バソド3を形戒し、そ
の上を表面保護膜(Si02膜9、ポリイミド樹脂膜1
0)で覆い、ボンディング・エリア(パッド)部分を露
出するようにエッチした後、全面にめっきのための通電
l′i#llとしてNi等のアンダーバンプメタルを蒸
着し、その上に再びバンド部分を残してレジストマスク
12をバンブ形戒のために設ける。
(2)次にこの状態でレジストマスクの厚さの分だけ半
田めっきを行い、その後レジストマスクとその下のアン
ダーバンブメタル11を取り除くことにより、第5図に
示すように電極パッド上にレジスト厚さ(y)分の高さ
の垂直半田バンブ2を得る。
このようにして得られた半田バンブは第1図に示すよう
に長方形のパターンを有する。
(3)TABパソケージ技術により、半田バンブ上にリ
ード付けを行う。このリードはキャリアテーブ上にCu
薄膜からなるリードフレーム・パターンを施したもので
、インナリード部分は長方形の半田バンブの短辺の長さ
に等しいか、もしくはそれより小さいリード幅をもち、
表面に半田めっき6が施されている。このキャリアテー
ブ上の複数のリードと対応する各半田バンプとを位置合
わせし、テープの窓孔を通してツール(ポンダ)により
低温・低荷重(W)にてギャングボンディングを行い、
第2図、第3図、第6図に示すようにリード・半田バン
プの接合を完了する。
〔発明の効果〕
本発明は、以上説明したように構威されているので、以
下に記載されるような効果を奏する。
半田膜からなるパッドは薄く形成することでボンディン
グ時の横もれを少なくし、半田ブリソジの発生を防ぐこ
とができる。
バンドを長方形に形戒することで細い幅のリード付けに
適応し、充分な面積を確保でき、低温・低荷重のボンデ
ィングが可能となり、ボンディング歩留を向上し、低コ
スト化、高信頼化が期待できる。
【図面の簡単な説明】
第l図乃至第7図は本発明の一実施例を示すものである
。 これらのうち、第1図は半導体装置における一つのバン
ブ電極の平面図である。 第2図は完成したバンブ電極に対し、リードを接合した
形態を示す平面図である。 第3図は第2図におけるA−A’視断面図である. 第4図はバンブ形戒前の電極パッドの断面図である. 第5図はバンブ完戒時の電極パッドであって第1図にお
けるB−B ”視断面図である。 第6図はリード接合時のバンブ電極であって、第2図に
おけるc−c′視断面図である。 第7図はチップにおけるバンプ電極とリードとの関係を
示す平面図である。 第8図はバンプ電極にリードを接合した従来技術の例を
示す断面図である。 1・・・半導体基板(チップ)、2・・・半田バンブ電
極3・・・A1配線(電極)、  4・・・リード。 第 1 図 →C′ 第3図 75キq177−r−フ・ 第 5 図 第 6 図 W 第 7 図 第 8 図 (砿剰詐灯)

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板の一主表面上にバンプ電極群が配置され
    た半導体装置であって、各バンプ電極は半田膜により形
    成されるとともに、その厚さは10μm程度ないしそれ
    以下であることを特徴とする半導体装置。 2、請求項1に記載の半導体装置において、上記半田膜
    によるバンプ電極はリード方向にそって長方形状に形成
    され、かつ、配置される。 3、請求項1に記載の半導体装置において、上記半田膜
    によるバンプ電極群は絶縁テープ上の薄膜リード群に対
    し、同時ボンディングにより接続されるように配置され
    ている。
JP19150289A 1989-07-26 1989-07-26 半導体装置 Pending JPH0357223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19150289A JPH0357223A (ja) 1989-07-26 1989-07-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19150289A JPH0357223A (ja) 1989-07-26 1989-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0357223A true JPH0357223A (ja) 1991-03-12

Family

ID=16275719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19150289A Pending JPH0357223A (ja) 1989-07-26 1989-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0357223A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566090U (ja) * 1992-02-13 1993-08-31 鐘紡株式会社 布帛の処理装置
KR100455235B1 (ko) * 2001-05-26 2004-11-09 김생운 스냅 버튼 보조장치
KR100526078B1 (ko) * 2002-09-18 2005-11-08 권혁종 착탈성이 우수한 이동식 막사의 결합부재
JP2008072144A (ja) * 2007-11-30 2008-03-27 Matsushita Electric Ind Co Ltd 配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566090U (ja) * 1992-02-13 1993-08-31 鐘紡株式会社 布帛の処理装置
KR100455235B1 (ko) * 2001-05-26 2004-11-09 김생운 스냅 버튼 보조장치
KR100526078B1 (ko) * 2002-09-18 2005-11-08 권혁종 착탈성이 우수한 이동식 막사의 결합부재
JP2008072144A (ja) * 2007-11-30 2008-03-27 Matsushita Electric Ind Co Ltd 配線基板

Similar Documents

Publication Publication Date Title
KR840000477B1 (ko) 회로 패키지들의 제조방법
KR960019680A (ko) 반도체디바이스패키지 방법 및 디바이스 패키지
JPH0357223A (ja) 半導体装置
US20220278026A1 (en) Method for Fabricating a Substrate with a Solder Stop Structure, Substrate with a Solder Stop Structure and Electronic Device
JPH09153519A (ja) 半導体の実装構造
JPH03293740A (ja) 半導体装置の接続方法
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
US6258622B1 (en) Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method
JPS6384128A (ja) 混成集積回路装置
JPH0645402A (ja) 配線基板の接続方法及び配線基板
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JP3006957B2 (ja) 半導体装置の実装体
JPS63168028A (ja) 微細接続構造
JPH0243748A (ja) Icチップ実装方法
JP2907195B2 (ja) 半導体装置の製造方法
JPH05166811A (ja) 半田バンプの形成方法
JPS5815252A (ja) バンプ構造
JPH05136201A (ja) 半導体装置用電極と実装体
JPS6068637A (ja) 半導体のバンプ電極
JP2841825B2 (ja) 混成集積回路
JPH0446448B2 (ja)
JP2685900B2 (ja) フィルムキャリア
KR100608331B1 (ko) 멀티 칩 패키지
JPH0366130A (ja) バンプ形成方法
JPH05166881A (ja) フリップチップ実装方法