JPH05166811A - 半田バンプの形成方法 - Google Patents
半田バンプの形成方法Info
- Publication number
- JPH05166811A JPH05166811A JP3336846A JP33684691A JPH05166811A JP H05166811 A JPH05166811 A JP H05166811A JP 3336846 A JP3336846 A JP 3336846A JP 33684691 A JP33684691 A JP 33684691A JP H05166811 A JPH05166811 A JP H05166811A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- stud bump
- bump
- aluminum electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＩＣ等の半導体部品のアルミ電極に金のスタ
ッドバンプをワイヤーボンダで形成し、その上に半田で
スタッドバンプを形成することで拡散防止のバリアメタ
ルの形成を省略する。 【構成】 ＩＣ等の半導体部品１のアルミ電極２に金の
スタッドバンプ３をまず形成し、さらにその上に半田の
スタッドバンプ４を形成する。
ッドバンプをワイヤーボンダで形成し、その上に半田で
スタッドバンプを形成することで拡散防止のバリアメタ
ルの形成を省略する。 【構成】 ＩＣ等の半導体部品１のアルミ電極２に金の
スタッドバンプ３をまず形成し、さらにその上に半田の
スタッドバンプ４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ハイブリッドＩＣに係
り、チップ部品のアルミ電極に金のスタッドバンプを形
成しその上に半田のスタッドバンプを形成する方法に関
する。
り、チップ部品のアルミ電極に金のスタッドバンプを形
成しその上に半田のスタッドバンプを形成する方法に関
する。
【０００２】
【従来の技術】従来、ハイブリッドＩＣ等の高密度の表
面実装を行う方法として、セラミック基板を多層としフ
ァインパターンを形成して小型化したＩＣ部品を搭載す
る。このような実装方法としてフリップチップ工法があ
る。ＩＣ等の半導体のアルミ電極に金または半田等のバ
ンプを形成し、バンプを形成した面を裏返しこのバンプ
とセラミック基板等を半田または接着剤で接続する。Ｉ
Ｃ等の半導体のアルミ電極にワイヤーボンダ用キャピラ
リーを使用して半田のスタッドバンプを形成することは
アルミと半田は簡単には付かないのでできなかった。そ
こでＩＣ等の半導体のアルミ電極に前処理として半田の
拡散防止のバリアメタルをメッキ・蒸着等で形成し後で
エッチングで不必要な部分を取る必要があった。前処理
に時間・人手がかかりコストが高くなり、設備が必要な
ために何処ででも簡単に作業をすることができなかっ
た。
面実装を行う方法として、セラミック基板を多層としフ
ァインパターンを形成して小型化したＩＣ部品を搭載す
る。このような実装方法としてフリップチップ工法があ
る。ＩＣ等の半導体のアルミ電極に金または半田等のバ
ンプを形成し、バンプを形成した面を裏返しこのバンプ
とセラミック基板等を半田または接着剤で接続する。Ｉ
Ｃ等の半導体のアルミ電極にワイヤーボンダ用キャピラ
リーを使用して半田のスタッドバンプを形成することは
アルミと半田は簡単には付かないのでできなかった。そ
こでＩＣ等の半導体のアルミ電極に前処理として半田の
拡散防止のバリアメタルをメッキ・蒸着等で形成し後で
エッチングで不必要な部分を取る必要があった。前処理
に時間・人手がかかりコストが高くなり、設備が必要な
ために何処ででも簡単に作業をすることができなかっ
た。
【０００３】
【発明が解決しようとする課題】本発明は、上記従来の
問題点に鑑みなされたもので、ＩＣ等の半導体のアルミ
電極に金のスタッドバンプをワイヤーボンダで形成し、
その上に半田でスタッドバンプを形成することで拡散防
止のバリアメタルの形成を省略する。
問題点に鑑みなされたもので、ＩＣ等の半導体のアルミ
電極に金のスタッドバンプをワイヤーボンダで形成し、
その上に半田でスタッドバンプを形成することで拡散防
止のバリアメタルの形成を省略する。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に本発明では、ＩＣ等の半導体部品のアルミ電極に金の
スタッドバンプを形成し、その上に半田のスタッドバン
プを形成したことを特徴とする半田バンプの形成方法を
提供するものである。
に本発明では、ＩＣ等の半導体部品のアルミ電極に金の
スタッドバンプを形成し、その上に半田のスタッドバン
プを形成したことを特徴とする半田バンプの形成方法を
提供するものである。
【０００５】
【作用】上記構成によれば、ＩＣ等の半導体部品のアル
ミ電極に金のスタッドバンプをまず形成し、さらにその
上に半田のスタッドバンプを形成する。
ミ電極に金のスタッドバンプをまず形成し、さらにその
上に半田のスタッドバンプを形成する。
【０００６】
【実施例】本発明の実施例を添付図面を参照して詳細に
説明する。図１は本発明の半田バンプの形成方法の一実
施例を示す側面図、図２は本発明の半田バンプの形成方
法の側面図である。図において、１はＩＣで、半導体部
品である。２はＩＣの電極で、材質はアルミである。３
は金のスタッドバンプで、アルミ電極２の上部に図示し
ないがワイヤーボンダのキャピラリーで金のスタッドバ
ンプ３が形成される。図２は本発明の半田バンプの形成
方法の側面図で、図において、４は半田のスタッドバン
プで、金のスタッドバンプ３の上部にワイヤーボンダの
キャピラリーで半田のスタッドバンプ４が形成される。
このようにして加工されたＩＣ１は裏返して図示しない
が、基板の上面に置かれ半田または接着剤で基板と接続
される。
説明する。図１は本発明の半田バンプの形成方法の一実
施例を示す側面図、図２は本発明の半田バンプの形成方
法の側面図である。図において、１はＩＣで、半導体部
品である。２はＩＣの電極で、材質はアルミである。３
は金のスタッドバンプで、アルミ電極２の上部に図示し
ないがワイヤーボンダのキャピラリーで金のスタッドバ
ンプ３が形成される。図２は本発明の半田バンプの形成
方法の側面図で、図において、４は半田のスタッドバン
プで、金のスタッドバンプ３の上部にワイヤーボンダの
キャピラリーで半田のスタッドバンプ４が形成される。
このようにして加工されたＩＣ１は裏返して図示しない
が、基板の上面に置かれ半田または接着剤で基板と接続
される。
【０００７】
【発明の効果】以上のように本発明においては、アルミ
電極に半田のスタッドバンプを形成する場合、従来のよ
うに前処理としてバリアメタルを形成する代わりに金の
スタッドバンプを形成してその上に半田のスタッドバン
プを形成すればよく、設備が簡単になり、コストダウン
が図れる、高さの均一性がえられる、蒸着による熱履歴
がなくなり高信頼性が得られる等の効果は大きい。
電極に半田のスタッドバンプを形成する場合、従来のよ
うに前処理としてバリアメタルを形成する代わりに金の
スタッドバンプを形成してその上に半田のスタッドバン
プを形成すればよく、設備が簡単になり、コストダウン
が図れる、高さの均一性がえられる、蒸着による熱履歴
がなくなり高信頼性が得られる等の効果は大きい。
【図１】本発明の半田バンプの形成方法の一実施例を示
す側面図である。
す側面図である。
【図２】本発明の半田バンプの形成方法の側面図であ
る。
る。
１ ＩＣ ２ ＩＣのアルミ電極 ３ 金のスタッドバンプ ４ 半田のスタッドバンプ
Claims (1)
- 【請求項１】 ＩＣ等の半導体部品のアルミ電極に金の
スタッドバンプを形成し、その上に半田のスタッドバン
プを形成したことを特徴とする半田バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3336846A JPH05166811A (ja) | 1991-12-19 | 1991-12-19 | 半田バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3336846A JPH05166811A (ja) | 1991-12-19 | 1991-12-19 | 半田バンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166811A true JPH05166811A (ja) | 1993-07-02 |
Family
ID=18303200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3336846A Pending JPH05166811A (ja) | 1991-12-19 | 1991-12-19 | 半田バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166811A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264540A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法 |
| JPH098045A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体素子の接続工法 |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
| US7494924B2 (en) | 2006-03-06 | 2009-02-24 | Freescale Semiconductor, Inc. | Method for forming reinforced interconnects on a substrate |
-
1991
- 1991-12-19 JP JP3336846A patent/JPH05166811A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264540A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法 |
| JPH098045A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体素子の接続工法 |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
| US7494924B2 (en) | 2006-03-06 | 2009-02-24 | Freescale Semiconductor, Inc. | Method for forming reinforced interconnects on a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6268655B1 (en) | Semiconductor device including edge bond pads and methods | |
| US6180265B1 (en) | Flip chip solder bump pad | |
| US5413964A (en) | Photo-definable template for semiconductor chip alignment | |
| JPH02133943A (ja) | 高集積回路及びその製造方法 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| JPH04251945A (ja) | 微小箇所の電気接続方法及び該方法により形成された半導体装置 | |
| JPH05166811A (ja) | 半田バンプの形成方法 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JPH05144821A (ja) | 半導体装置 | |
| JPS58218130A (ja) | 混成集積回路 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH0357223A (ja) | 半導体装置 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH03200343A (ja) | 半田バンプの形成方法 | |
| KR20000002808A (ko) | 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| KR100378092B1 (ko) | 플립 칩 본딩 방법 | |
| JPH08307045A (ja) | 配線基板 | |
| JPH11317424A (ja) | 半導体装置の実装方法および実装構造 | |
| JPH03184353A (ja) | バンプ付フィルムキャリア及びその製造方法 | |
| JPS62252143A (ja) | 混成集積回路装置の製造方法 | |
| JPS6388835A (ja) | フリツプチツプ用パツケ−ジ |