JPH11317424A - 半導体装置の実装方法および実装構造 - Google Patents
半導体装置の実装方法および実装構造Info
- Publication number
- JPH11317424A JPH11317424A JP12220298A JP12220298A JPH11317424A JP H11317424 A JPH11317424 A JP H11317424A JP 12220298 A JP12220298 A JP 12220298A JP 12220298 A JP12220298 A JP 12220298A JP H11317424 A JPH11317424 A JP H11317424A
- Authority
- JP
- Japan
- Prior art keywords
- ball
- semiconductor device
- wiring board
- balls
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装方式を用いた半導体装置
の実装において、配線基板の端子と半導体装置のボール
状電極との接続信頼性を向上させる。 【解決手段】 プリント配線基板１の主面には、半導体
チップ２のＡｕボール３が接続される複数の端子４が形
成されている。これらの端子４は、例えばＣｕの表面に
ＮｉおよびＡｕのメッキを施した金属材料で構成されて
おり、その中央部には、Ａｕボール３の位置を規制する
凹溝５が形成されている。
の実装において、配線基板の端子と半導体装置のボール
状電極との接続信頼性を向上させる。 【解決手段】 プリント配線基板１の主面には、半導体
チップ２のＡｕボール３が接続される複数の端子４が形
成されている。これらの端子４は、例えばＣｕの表面に
ＮｉおよびＡｕのメッキを施した金属材料で構成されて
おり、その中央部には、Ａｕボール３の位置を規制する
凹溝５が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の実装
技術に関し、特に、半導体チップや、半導体チップを搭
載したパッケージ基板をボール状電極を介して配線基板
に実装する場合に適用して有効な技術に関する。
技術に関し、特に、半導体チップや、半導体チップを搭
載したパッケージ基板をボール状電極を介して配線基板
に実装する場合に適用して有効な技術に関する。
【０００２】
【従来の技術】従来、半導体チップを配線基板に実装す
る方法として、半導体チップの主面に形成されたボンデ
ィングパッド上にボール状電極を形成し、このボール状
電極を配線基板の端子に接続するフリップチップ実装方
式が広く用いられている。ボール状電極としては、例え
ば半田バンプ（特開昭６２−２４９４２９号公報、特開
昭６３−３１０１３９号公報）やＡｕボール（特開平６
−３３３９８２号公報）などが使用されている。
る方法として、半導体チップの主面に形成されたボンデ
ィングパッド上にボール状電極を形成し、このボール状
電極を配線基板の端子に接続するフリップチップ実装方
式が広く用いられている。ボール状電極としては、例え
ば半田バンプ（特開昭６２−２４９４２９号公報、特開
昭６３−３１０１３９号公報）やＡｕボール（特開平６
−３３３９８２号公報）などが使用されている。
【０００３】
【発明が解決しようとする課題】上記したフリップチッ
プ実装方式は、配線基板の端子の表面にボール状電極が
点接触で接続されるために端子とボール状電極との接触
面積が小さく、これによって接続部の電気抵抗が大きく
なるという問題や、半導体チップの熱がボール状電極を
通じて配線基板側に逃げにくいという問題が生じる。さ
らに、多ピンのＬＳＩの場合には、端子の面積もボール
状電極の直径も小さいために、両者の合わせ精度を確保
することが困難になるという問題が生じる。
プ実装方式は、配線基板の端子の表面にボール状電極が
点接触で接続されるために端子とボール状電極との接触
面積が小さく、これによって接続部の電気抵抗が大きく
なるという問題や、半導体チップの熱がボール状電極を
通じて配線基板側に逃げにくいという問題が生じる。さ
らに、多ピンのＬＳＩの場合には、端子の面積もボール
状電極の直径も小さいために、両者の合わせ精度を確保
することが困難になるという問題が生じる。
【０００４】本発明の一つの目的は、フリップチップ実
装方式を用いた半導体装置の実装において、端子とボー
ル状電極との接続信頼性を向上させることのできる技術
を提供することにある。
装方式を用いた半導体装置の実装において、端子とボー
ル状電極との接続信頼性を向上させることのできる技術
を提供することにある。
【０００５】本発明の他の目的は、フリップチップ実装
方式を用いた半導体装置の実装において、半導体チップ
の熱を効率よく配線基板側に逃がすことのできる技術を
提供することにある。
方式を用いた半導体装置の実装において、半導体チップ
の熱を効率よく配線基板側に逃がすことのできる技術を
提供することにある。
【０００６】本発明の他の目的は、フリップチップ実装
方式を用いた半導体装置の実装において、端子とボール
状電極とが接触する部分の電気抵抗を低減することので
きる技術を提供することにある。
方式を用いた半導体装置の実装において、端子とボール
状電極とが接触する部分の電気抵抗を低減することので
きる技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００９】（１）本発明の半導体装置の実装方法は、
半導体チップの主面に形成されたボール状電極が接続さ
れる配線基板の端子の一部に、前記ボール状電極の位置
を規制する凹溝を設けるものである。
半導体チップの主面に形成されたボール状電極が接続さ
れる配線基板の端子の一部に、前記ボール状電極の位置
を規制する凹溝を設けるものである。
【００１０】（２）本発明の半導体装置の実装方法は、
半導体チップを搭載したパッケージ基板の一面に形成さ
れたボール状電極が接続される配線基板の端子の一部
に、前記ボール状電極の位置を規制する凹溝を設けるも
のである。
半導体チップを搭載したパッケージ基板の一面に形成さ
れたボール状電極が接続される配線基板の端子の一部
に、前記ボール状電極の位置を規制する凹溝を設けるも
のである。
【００１１】（３）本発明の半導体装置の実装方法は、
凹溝が円形の溝とすることができるものである。
凹溝が円形の溝とすることができるものである。
【００１２】（４）本発明の半導体装置の実装方法は、
凹溝が長溝とすることができるものである。
凹溝が長溝とすることができるものである。
【００１３】（５）本発明の半導体装置の実装方法は、
前記端子の表面をメッキ処理することによって凹溝を形
成することができるものである。
前記端子の表面をメッキ処理することによって凹溝を形
成することができるものである。
【００１４】（６）本発明の半導体装置の実装方法は、
ボール状電極がＡｕまたは半田からなるものとすること
ができる。
ボール状電極がＡｕまたは半田からなるものとすること
ができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１６】（実施の形態１）図１は、本実施の形態で
用いるプリント配線基板の断面図、図２は、このプリン
ト配線基板の平面図である。
用いるプリント配線基板の断面図、図２は、このプリン
ト配線基板の平面図である。
【００１７】ガラスエポキシ樹脂、ＢＴレジンなどで構
成されたプリント配線基板１の主面には、同図には示さ
ない半導体チップ２のＡｕボール３が接続される複数の
端子４が形成されている。図示は省略するが、これらの
端子４は、プリント配線基板１のスルーホールを通じて
内層の配線と電気的に接続されている。
成されたプリント配線基板１の主面には、同図には示さ
ない半導体チップ２のＡｕボール３が接続される複数の
端子４が形成されている。図示は省略するが、これらの
端子４は、プリント配線基板１のスルーホールを通じて
内層の配線と電気的に接続されている。
【００１８】図２に示すように、それぞれの端子４は、
円盤状のパターンの中央部に円形の凹溝５が形成された
ドーナッツ状の平面パターンを有している。これらの端
子４は、例えばＣｕの表面にＮｉおよびＡｕのメッキを
施した金属材料で構成されている。
円盤状のパターンの中央部に円形の凹溝５が形成された
ドーナッツ状の平面パターンを有している。これらの端
子４は、例えばＣｕの表面にＮｉおよびＡｕのメッキを
施した金属材料で構成されている。
【００１９】図３（ａ）は、上記端子４の拡大平面図、
同図（ｂ）は、（ａ）のＢ−Ｂ線に沿った断面図であ
る。
同図（ｂ）は、（ａ）のＢ−Ｂ線に沿った断面図であ
る。
【００２０】上記のような凹溝５を有する端子４を形成
するには、一例としてプリント配線基板１の一面に貼り
合わせた圧延Ｃｕ箔（または電解Ｃｕ箔）をエッチング
してドーナッツ状のＣｕパターン４ａを形成した後、そ
の表面にＮｉの電解メッキ層４ｂとＡｕの電解メッキ層
４ｃとを順次形成すればよい。あるいは、圧延Ｃｕ箔
（または電解Ｃｕ箔）をエッチングして円盤状のパター
ンを形成した後、スルーホールの内部にＣｕの電解メッ
キ層を形成する工程を利用して円盤状のパターンの表面
にＣｕの電解メッキ層を形成し、さらその表面にＮｉの
電解メッキ層とＡｕの電解メッキ層とを順次形成して凹
溝５のパターンを作成してもよい。
するには、一例としてプリント配線基板１の一面に貼り
合わせた圧延Ｃｕ箔（または電解Ｃｕ箔）をエッチング
してドーナッツ状のＣｕパターン４ａを形成した後、そ
の表面にＮｉの電解メッキ層４ｂとＡｕの電解メッキ層
４ｃとを順次形成すればよい。あるいは、圧延Ｃｕ箔
（または電解Ｃｕ箔）をエッチングして円盤状のパター
ンを形成した後、スルーホールの内部にＣｕの電解メッ
キ層を形成する工程を利用して円盤状のパターンの表面
にＣｕの電解メッキ層を形成し、さらその表面にＮｉの
電解メッキ層とＡｕの電解メッキ層とを順次形成して凹
溝５のパターンを作成してもよい。
【００２１】上記プリント配線基板１に半導体チップ２
をフリップチップ実装するには、例えば図４に示すよう
に、半導体チップ２の主面に形成されたボンディングパ
ッドＢＰ上にワイヤボンディング装置を使ってＡｕボー
ル３を接続した後、この半導体チップ２の主面を下方に
向けた状態でプリント配線基板１上に搭載し、Ａｕボー
ル３を端子４の上に位置決めする。このとき、Ａｕボー
ル３が端子４の中心からずれた場合でも、凹溝５がＡｕ
ボール３の位置を規制するように作用するために、Ａｕ
ボール３は端子４の中心方向に移動し、自動的に正確な
位置決めが行われる（図５）。そして、Ａｕボール３を
加熱、加圧することにより、端子４の表面に形成された
Ａｕの電解メッキ層４ｃとＡｕボール３とがＡｕ−Ａｕ
共晶結合によって接合され、Ａｕボール３と端子４との
接続が図られる。
をフリップチップ実装するには、例えば図４に示すよう
に、半導体チップ２の主面に形成されたボンディングパ
ッドＢＰ上にワイヤボンディング装置を使ってＡｕボー
ル３を接続した後、この半導体チップ２の主面を下方に
向けた状態でプリント配線基板１上に搭載し、Ａｕボー
ル３を端子４の上に位置決めする。このとき、Ａｕボー
ル３が端子４の中心からずれた場合でも、凹溝５がＡｕ
ボール３の位置を規制するように作用するために、Ａｕ
ボール３は端子４の中心方向に移動し、自動的に正確な
位置決めが行われる（図５）。そして、Ａｕボール３を
加熱、加圧することにより、端子４の表面に形成された
Ａｕの電解メッキ層４ｃとＡｕボール３とがＡｕ−Ａｕ
共晶結合によって接合され、Ａｕボール３と端子４との
接続が図られる。
【００２２】端子４や凹溝５の形状は円形に限られるも
のではなく、例えば図６に示すように、矩形のパターン
を有する端子４の中央部に細長い凹溝（長溝）５を形成
してもよい。
のではなく、例えば図６に示すように、矩形のパターン
を有する端子４の中央部に細長い凹溝（長溝）５を形成
してもよい。
【００２３】このように、端子４に凹溝５を設ける本実
施の形態によれば、半導体チップ２のＡｕボール３とプ
リント配線基板１の端子４との位置合わせ精度が向上す
るので、Ａｕボール３と端子４の接続信頼性が向上す
る。
施の形態によれば、半導体チップ２のＡｕボール３とプ
リント配線基板１の端子４との位置合わせ精度が向上す
るので、Ａｕボール３と端子４の接続信頼性が向上す
る。
【００２４】また、本実施の形態によれば、Ａｕボール
３と端子４とが多点で接続されるので、両者の接触面積
が大きくなる。これにより、Ａｕボール３と端子４とが
接触する部分の電気抵抗が低減されるので、半導体チッ
プ２−プリント配線基板１間の信号伝送速度が向上す
る。また、半導体チップ２の熱を効率よくプリント配線
基板１側に逃がすことができる。
３と端子４とが多点で接続されるので、両者の接触面積
が大きくなる。これにより、Ａｕボール３と端子４とが
接触する部分の電気抵抗が低減されるので、半導体チッ
プ２−プリント配線基板１間の信号伝送速度が向上す
る。また、半導体チップ２の熱を効率よくプリント配線
基板１側に逃がすことができる。
【００２５】（実施の形態２）前記実施の形態１では、
半導体チップ２をプリント配線基板１にフリップチップ
接続する場合について説明したが、図７に示すように、
半導体チップ２を搭載したパッケージ基板６の下面に半
田バンプ７を接続し、この半田バンプ７を介してパッケ
ージ基板６をプリント配線基板１に実装する場合におい
ても、プリント配線基板１の端子４に前記実施の形態１
と同様の凹溝５を形成することにより、半田バンプ７と
端子４との位置合わせ精度が向上するので、両者の接続
信頼性が向上する。
半導体チップ２をプリント配線基板１にフリップチップ
接続する場合について説明したが、図７に示すように、
半導体チップ２を搭載したパッケージ基板６の下面に半
田バンプ７を接続し、この半田バンプ７を介してパッケ
ージ基板６をプリント配線基板１に実装する場合におい
ても、プリント配線基板１の端子４に前記実施の形態１
と同様の凹溝５を形成することにより、半田バンプ７と
端子４との位置合わせ精度が向上するので、両者の接続
信頼性が向上する。
【００２６】また、半田バンプ７と端子４との接触面積
が大きくなるので電気抵抗が低減され、半導体チップ２
−プリント配線基板１間の信号伝送速度が向上する。さ
らに、半導体チップ２の熱を効率よくプリント配線基板
１側に逃がすことができるので、パッケージの熱抵抗を
低減することができる。
が大きくなるので電気抵抗が低減され、半導体チップ２
−プリント配線基板１間の信号伝送速度が向上する。さ
らに、半導体チップ２の熱を効率よくプリント配線基板
１側に逃がすことができるので、パッケージの熱抵抗を
低減することができる。
【００２７】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００２８】本発明は、少なくともボール状電極を介し
て配線基板に実装される半導体装置に適用することがで
きる。
て配線基板に実装される半導体装置に適用することがで
きる。
【００２９】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３０】本発明によれば、半導体装置のボール状電
極と配線基板の端子とが接触する部分の接続信頼性を向
上させることができる。
極と配線基板の端子とが接触する部分の接続信頼性を向
上させることができる。
【００３１】本発明によれば、半導体装置のボール状電
極と配線基板の端子とが接触する部分の電気抵抗を低減
することができる。
極と配線基板の端子とが接触する部分の電気抵抗を低減
することができる。
【００３２】本発明によれば、半導体装置のボール状電
極を通じて配線基板の端子側に効率よく熱を逃がすこと
ができる。
極を通じて配線基板の端子側に効率よく熱を逃がすこと
ができる。
【図１】本発明の実施の形態１で用いるプリント配線基
板の断面図である。
板の断面図である。
【図２】本発明の実施の形態１で用いるプリント配線基
板の平面図である。
板の平面図である。
【図３】（ａ）は、プリント配線基板に形成された端子
の拡大平面図、（ｂ）は、（ａ）のＢ−Ｂ線に沿った断
面図である。
の拡大平面図、（ｂ）は、（ａ）のＢ−Ｂ線に沿った断
面図である。
【図４】本発明の実施の形態１である実装方法を示す断
面図である。
面図である。
【図５】本発明の実施の形態１である実装方法を示す断
面図である。
面図である。
【図６】端子および凹溝の形状の別例を示すプリント配
線基板の平面図である。
線基板の平面図である。
【図７】本発明の実施の形態２である実装方法を示す断
面図である。
面図である。
１ プリント配線基板 ２ 半導体チップ ３ Ａｕボール ４ 端子 ４ａ Ｃｕパターン ４ｂ Ｎｉの電解メッキ層 ４ｃ Ａｕの電解メッキ層 ５ 凹溝 ６ パッケージ基板 ７ 半田バンプ
Claims (7)
- 【請求項１】 半導体チップの主面に形成されたボール
状電極が接続される配線基板の端子の一部に、前記ボー
ル状電極の位置を規制する凹溝を設けることを特徴とす
る半導体装置の実装方法。 - 【請求項２】 半導体チップを搭載したパッケージ基板
の一面に形成されたボール状電極が接続される配線基板
の端子の一部に、前記ボール状電極の位置を規制する凹
溝を設けることを特徴とする半導体装置の実装方法。 - 【請求項３】 請求項１または２記載の半導体装置の実
装方法であって、前記凹溝は、円形の溝であることを特
徴とする半導体装置の実装方法。 - 【請求項４】 請求項１または２記載の半導体装置の実
装方法であって、前記凹溝は、長溝であることを特徴と
する半導体装置の実装方法。 - 【請求項５】 請求項１または２記載の半導体装置の実
装方法であって、前記凹溝は、前記端子の表面をメッキ
処理することによって形成したものであることを特徴と
する半導体装置の実装方法。 - 【請求項６】 請求項１または２記載の半導体装置の実
装方法であって、前記ボール状電極は、Ａｕまたは半田
からなることを特徴とする半導体装置の実装方法。 - 【請求項７】 請求項１〜６記載の実装方法を用いて実
装されたことを特徴とする半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12220298A JPH11317424A (ja) | 1998-05-01 | 1998-05-01 | 半導体装置の実装方法および実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12220298A JPH11317424A (ja) | 1998-05-01 | 1998-05-01 | 半導体装置の実装方法および実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317424A true JPH11317424A (ja) | 1999-11-16 |
Family
ID=14830092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12220298A Pending JPH11317424A (ja) | 1998-05-01 | 1998-05-01 | 半導体装置の実装方法および実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11317424A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418332B1 (ko) * | 2001-03-14 | 2004-02-14 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2008021751A (ja) * | 2006-07-11 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法 |
-
1998
- 1998-05-01 JP JP12220298A patent/JPH11317424A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418332B1 (ko) * | 2001-03-14 | 2004-02-14 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2008021751A (ja) * | 2006-07-11 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297582B2 (en) | BVA interposer | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPS62158338A (ja) | 半導体装置 | |
| US7554039B2 (en) | Electronic device | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JPH11317424A (ja) | 半導体装置の実装方法および実装構造 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP2007035863A (ja) | 半導体装置 | |
| JP2000164786A (ja) | 半導体パッケージ及び半導体装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH10233417A (ja) | 半導体装置及びその製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| KR20000002808A (ko) | 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPS61224444A (ja) | 半導体チツプの装着方法 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| KR100206965B1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH11224888A (ja) | 半導体装置およびその製造方法 | |
| JPH10107084A (ja) | 半導体装置及びその製造方法 |