JP2000164786A - 半導体パッケージ及び半導体装置 - Google Patents
半導体パッケージ及び半導体装置Info
- Publication number
- JP2000164786A JP2000164786A JP10333882A JP33388298A JP2000164786A JP 2000164786 A JP2000164786 A JP 2000164786A JP 10333882 A JP10333882 A JP 10333882A JP 33388298 A JP33388298 A JP 33388298A JP 2000164786 A JP2000164786 A JP 2000164786A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- plating film
- brazing material
- external lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体パッケージ本体の外部接続端子にろう
材を介して接合された外部リードピンの保持強度を向上
させた半導体パッケージを提供する。 【解決手段】 半導体チップ１４が搭載されるビルドア
ップ基板９に設けられた接続パッド部７ｂに、高融点は
んだよりなるろう材１２を介して外部リードピン１１が
接合され、該接合された外部リードピン１１及びろう材
１２の表面に一連に被着された金属めっき皮膜１３が形
成されている。
材を介して接合された外部リードピンの保持強度を向上
させた半導体パッケージを提供する。 【解決手段】 半導体チップ１４が搭載されるビルドア
ップ基板９に設けられた接続パッド部７ｂに、高融点は
んだよりなるろう材１２を介して外部リードピン１１が
接合され、該接合された外部リードピン１１及びろう材
１２の表面に一連に被着された金属めっき皮膜１３が形
成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
本体の外部接続端子に外部リードピンを接合した半導体
パッケージ及び半導体装置に関する。
本体の外部接続端子に外部リードピンを接合した半導体
パッケージ及び半導体装置に関する。
【０００２】
【従来の技術】従来の半導体パッケージのうちＰＰＧＡ
（プラスチック・ピン・グリッド・アレイ）タイプのパ
ッケージの一例について図３を用いて説明する。図３は
回路基板としてビルドアップ基板を用いた構成について
説明するものとする。図３において、半導体パッケージ
５１は、コア基板５２としてエポキシ、ＢＴレジンなど
の絶縁樹脂基材の両面に銅箔などの金属層を積層した両
面銅張基板が用いられる。この両面銅張基板に孔あけし
てスルーホール５３を形成し、該スルーホール５３の内
壁面に無電解銅めっき及び電解銅めっきを連続して施
し、次いで金属層をエッチングして第１の配線パターン
５４が形成されている。
（プラスチック・ピン・グリッド・アレイ）タイプのパ
ッケージの一例について図３を用いて説明する。図３は
回路基板としてビルドアップ基板を用いた構成について
説明するものとする。図３において、半導体パッケージ
５１は、コア基板５２としてエポキシ、ＢＴレジンなど
の絶縁樹脂基材の両面に銅箔などの金属層を積層した両
面銅張基板が用いられる。この両面銅張基板に孔あけし
てスルーホール５３を形成し、該スルーホール５３の内
壁面に無電解銅めっき及び電解銅めっきを連続して施
し、次いで金属層をエッチングして第１の配線パターン
５４が形成されている。
【０００３】上記コア基板５２の表面に形成された第１
の配線パターン５４の上にポリイミドなどの感光性絶縁
樹脂を塗布して絶縁樹脂層５５を形成し、公知のフォト
リソグラフィ工程を経て絶縁樹脂層５５にビアホール５
６を形成する。このビアホール５６の内壁面を含む絶縁
樹脂層５５上に無電解銅めっきを施し次いで電解銅めっ
きを施して銅めっき皮膜を形成し、この銅めっき皮膜を
エッチングして第２の配線パターン５７が形成される。
第１の配線パターン５４及び第２の配線パターン５７は
ビアホール５６の銅めっき皮膜を介して電気的に接続さ
れる。そして、第２の配線パターン５７が形成された基
板表面のうち、表面電極の一部である電極パッド部５７
ａ及び外部接続端子としての接続パッド部５７ｂが各々
露出形成されるようにソルダレジスト５８により覆って
ビルドアップ基板５９が形成される。
の配線パターン５４の上にポリイミドなどの感光性絶縁
樹脂を塗布して絶縁樹脂層５５を形成し、公知のフォト
リソグラフィ工程を経て絶縁樹脂層５５にビアホール５
６を形成する。このビアホール５６の内壁面を含む絶縁
樹脂層５５上に無電解銅めっきを施し次いで電解銅めっ
きを施して銅めっき皮膜を形成し、この銅めっき皮膜を
エッチングして第２の配線パターン５７が形成される。
第１の配線パターン５４及び第２の配線パターン５７は
ビアホール５６の銅めっき皮膜を介して電気的に接続さ
れる。そして、第２の配線パターン５７が形成された基
板表面のうち、表面電極の一部である電極パッド部５７
ａ及び外部接続端子としての接続パッド部５７ｂが各々
露出形成されるようにソルダレジスト５８により覆って
ビルドアップ基板５９が形成される。
【０００４】このようにして形成された、ビルドアップ
基板５９の一方の面（表面電極形成面）５９ａに露出形
成された電極パッド部５７ａには、比較的低融点（１８
３°Ｃ程度）のはんだよりなるはんだバンプ６０がソル
ダレジスト５８より突出するように接合され、このはん
だバンプ６０を介して半導体チップ（図示せず）がフリ
ップチップ接続される。また、ビルドアップ基板５９の
他方の面（外部接続端子形成面）５９ｂに露出形成され
た接続パッド部５７ｂには、通常、はんだボールなどの
金属バンプが形成されることが多いが、半導体チップの
性能の進歩発展が急進的な今日では、次世代の半導体チ
ップを搭載した半導体パッケージに交換して使用したい
というニーズがある。上記半導体パッケージが金属バン
プにより回路基板に接合されると、パッケージの交換に
手間取り交換作業がし難いことから、外部接続端子とし
て断面Ｔ字形状の外部リードピン（ネイルヘッドピン）
６１が用いられている。ビルドアップ基板５９の外部接
続端子形成面５９ｂに露出形成された接続パッド部５７
ｂに、断面Ｔ字形状の外部リードピン（ネイルヘッドピ
ン）６１がはんだなどのろう材６２にて接合して固着さ
れていた。
基板５９の一方の面（表面電極形成面）５９ａに露出形
成された電極パッド部５７ａには、比較的低融点（１８
３°Ｃ程度）のはんだよりなるはんだバンプ６０がソル
ダレジスト５８より突出するように接合され、このはん
だバンプ６０を介して半導体チップ（図示せず）がフリ
ップチップ接続される。また、ビルドアップ基板５９の
他方の面（外部接続端子形成面）５９ｂに露出形成され
た接続パッド部５７ｂには、通常、はんだボールなどの
金属バンプが形成されることが多いが、半導体チップの
性能の進歩発展が急進的な今日では、次世代の半導体チ
ップを搭載した半導体パッケージに交換して使用したい
というニーズがある。上記半導体パッケージが金属バン
プにより回路基板に接合されると、パッケージの交換に
手間取り交換作業がし難いことから、外部接続端子とし
て断面Ｔ字形状の外部リードピン（ネイルヘッドピン）
６１が用いられている。ビルドアップ基板５９の外部接
続端子形成面５９ｂに露出形成された接続パッド部５７
ｂに、断面Ｔ字形状の外部リードピン（ネイルヘッドピ
ン）６１がはんだなどのろう材６２にて接合して固着さ
れていた。
【０００５】
【発明が解決しようとする課題】しかしなから、接続パ
ッド部５７ｂへ外部リード６１をろう材６２のみで固着
しているため、該外部リード６１の保持力が弱く、特に
外部リード６１の横方向から作用する応力に対しては接
合強度が弱いという問題点があった。また、接続パッド
部５７ｂに外部リード６１が固着され、電極パッド部５
７ａにはんだバンプ６０が接合された半導体パッケージ
５１のはんだバンプ６０に、半導体チップを搭載する際
の加熱により、ろう材６１の固着状態が緩んで外部リー
ド６１の保持力が弱まり該外部リード６１がぐらつくお
それもあった。
ッド部５７ｂへ外部リード６１をろう材６２のみで固着
しているため、該外部リード６１の保持力が弱く、特に
外部リード６１の横方向から作用する応力に対しては接
合強度が弱いという問題点があった。また、接続パッド
部５７ｂに外部リード６１が固着され、電極パッド部５
７ａにはんだバンプ６０が接合された半導体パッケージ
５１のはんだバンプ６０に、半導体チップを搭載する際
の加熱により、ろう材６１の固着状態が緩んで外部リー
ド６１の保持力が弱まり該外部リード６１がぐらつくお
それもあった。
【０００６】本発明の目的は、上記従来技術の課題を解
決し、半導体パッケージ本体の外部接続端子にろう材を
介して接合された外部リードピンの保持強度を向上させ
た半導体パッケージ及び半導体装置を提供することにあ
る。
決し、半導体パッケージ本体の外部接続端子にろう材を
介して接合された外部リードピンの保持強度を向上させ
た半導体パッケージ及び半導体装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。即ち、半導体パッケージに
おいては、半導体チップが搭載される半導体パッケージ
本体に設けられた外部接続端子に、高融点はんだよりな
るろう材を介して外部リードピンが接合され、該接合さ
れた外部リードピン及びろう材の表面に一連に被着され
た金属めっき皮膜が形成されていることを特徴とする。
また、ろう材は、錫−銀系の高融点はんだ又は錫−アン
チモン系の高融点はんだが好適に用いられ、金属めっき
皮膜は、ニッケルめっき皮膜、コバルトめっき皮膜又は
ニッケル−コバルト合金めっき皮膜が好適に用いられ
る。また、半導体パッケージ本体は、コア基板に絶縁樹
脂層を介して複数の配線パターンがビルドアップ法によ
り形成されてなるビルドアップ基板であっても良い。
するため次の構成を備える。即ち、半導体パッケージに
おいては、半導体チップが搭載される半導体パッケージ
本体に設けられた外部接続端子に、高融点はんだよりな
るろう材を介して外部リードピンが接合され、該接合さ
れた外部リードピン及びろう材の表面に一連に被着され
た金属めっき皮膜が形成されていることを特徴とする。
また、ろう材は、錫−銀系の高融点はんだ又は錫−アン
チモン系の高融点はんだが好適に用いられ、金属めっき
皮膜は、ニッケルめっき皮膜、コバルトめっき皮膜又は
ニッケル−コバルト合金めっき皮膜が好適に用いられ
る。また、半導体パッケージ本体は、コア基板に絶縁樹
脂層を介して複数の配線パターンがビルドアップ法によ
り形成されてなるビルドアップ基板であっても良い。
【０００８】また、半導体装置においては、上述した半
導体パッケージの半導体パッケージ本体に形成された表
面電極に半導体チップの電極が電気的に接続されて搭載
され、半導体パッケージ本体に形成された外部接続端子
に、高融点はんだよりなるろう材を介して外部リードピ
ンが接合されてなることを特徴とする。
導体パッケージの半導体パッケージ本体に形成された表
面電極に半導体チップの電極が電気的に接続されて搭載
され、半導体パッケージ本体に形成された外部接続端子
に、高融点はんだよりなるろう材を介して外部リードピ
ンが接合されてなることを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施の態様
を添付図面に基づいて詳細に説明する。本実施の態様
は、半導体パッケージのうちＰＰＧＡタイプの半導体パ
ッケージ及び半導体装置について説明するものとする。
図１は半導体パッケージ及び半導体装置の構成を示す断
面説明図、図２は外部リードピンの接合部を示す拡大図
である。
を添付図面に基づいて詳細に説明する。本実施の態様
は、半導体パッケージのうちＰＰＧＡタイプの半導体パ
ッケージ及び半導体装置について説明するものとする。
図１は半導体パッケージ及び半導体装置の構成を示す断
面説明図、図２は外部リードピンの接合部を示す拡大図
である。
【００１０】先ず、図１を参照してＰＰＧＡタイプの半
導体パッケージの概略構成について説明する。１は半導
体パッケージであり、以下の構成を備えている。２はコ
ア基板であり、エポキシ、ＢＴレジンなどの絶縁樹脂基
材の両面に銅箔などの金属層を積層した両面銅張基板が
用いられる。この両面銅張基板に孔あけしてスルーホー
ル３を形成し、該スルーホール３の内壁面に無電解銅め
っき及び電解銅めっきを連続して施し、次いで金属層を
エッチングして第１の配線パターン４が形成される。
導体パッケージの概略構成について説明する。１は半導
体パッケージであり、以下の構成を備えている。２はコ
ア基板であり、エポキシ、ＢＴレジンなどの絶縁樹脂基
材の両面に銅箔などの金属層を積層した両面銅張基板が
用いられる。この両面銅張基板に孔あけしてスルーホー
ル３を形成し、該スルーホール３の内壁面に無電解銅め
っき及び電解銅めっきを連続して施し、次いで金属層を
エッチングして第１の配線パターン４が形成される。
【００１１】コア基板２の表面に形成された第１の配線
パターン４の上にポリイミドなどの感光性絶縁樹脂を塗
布して絶縁樹脂層５を形成し、公知のフォトリソグラフ
ィ工程を経て絶縁樹脂層５にビアホール６を形成する。
或いは第１の配線パターン４の上にポリイミドなどの非
感光性絶縁樹脂を塗布して絶縁樹脂層５を形成しても良
く、この場合にはレーザー加工によりビアホール６を形
成する。このビアホール６の内壁面を含む絶縁樹脂層５
上に無電解銅めっきを施し、次いで電解銅めっきを連続
して施して銅めっき皮膜を形成し、この銅めっき皮膜を
エッチングして第２の配線パターン７が形成される。第
１の配線パターン４及び第２の配線パターン７はビアホ
ール６の内壁面に形成された銅めっき皮膜を介して電気
的に接続されている。そして、第２の配線パターン７が
形成された基板表面のうち、表面電極としての電極パッ
ド部７ａ及び外部接続端子としての接続パッド部７ｂの
みが露出形成されるようにソルダレジスト８により覆っ
て半導体パッケージ本体であるビルドアップ基板９が形
成される。
パターン４の上にポリイミドなどの感光性絶縁樹脂を塗
布して絶縁樹脂層５を形成し、公知のフォトリソグラフ
ィ工程を経て絶縁樹脂層５にビアホール６を形成する。
或いは第１の配線パターン４の上にポリイミドなどの非
感光性絶縁樹脂を塗布して絶縁樹脂層５を形成しても良
く、この場合にはレーザー加工によりビアホール６を形
成する。このビアホール６の内壁面を含む絶縁樹脂層５
上に無電解銅めっきを施し、次いで電解銅めっきを連続
して施して銅めっき皮膜を形成し、この銅めっき皮膜を
エッチングして第２の配線パターン７が形成される。第
１の配線パターン４及び第２の配線パターン７はビアホ
ール６の内壁面に形成された銅めっき皮膜を介して電気
的に接続されている。そして、第２の配線パターン７が
形成された基板表面のうち、表面電極としての電極パッ
ド部７ａ及び外部接続端子としての接続パッド部７ｂの
みが露出形成されるようにソルダレジスト８により覆っ
て半導体パッケージ本体であるビルドアップ基板９が形
成される。
【００１２】このビルドアップ基板９の一方の面（表面
電極形成面）９ａに露出形成された電極パッド部７ａに
は、半導体チップ１４がフリップチップ接続される。電
極パッド部７ａ上には、比較的低融点のはんだよりなる
はんだボール１０がソルダレジスト８より突出するよう
に接合されている。また、ビルドアップ基板９の他方の
面（外部接続端子形成面）９ｂに露出形成された接続パ
ッド部７ｂには、断面Ｔ字形状の外部リードピン（ネイ
ルヘッドピン）１１が接合されている。
電極形成面）９ａに露出形成された電極パッド部７ａに
は、半導体チップ１４がフリップチップ接続される。電
極パッド部７ａ上には、比較的低融点のはんだよりなる
はんだボール１０がソルダレジスト８より突出するよう
に接合されている。また、ビルドアップ基板９の他方の
面（外部接続端子形成面）９ｂに露出形成された接続パ
ッド部７ｂには、断面Ｔ字形状の外部リードピン（ネイ
ルヘッドピン）１１が接合されている。
【００１３】この外部リードピン１１は、通常、ビルド
アップ基板９を貫通するスルーホールに嵌め込まれて電
気的に接続されるのであるが、該ビルドアップ基板９に
形成される配線パターンをファインピッチ化して高密度
配線するため、表面電極形成部位に対応する外部接続端
子形成部位（電極パッド部７ａの直下に相当する部位）
にも外部リードピン１１を接合するため、ビルドアップ
基板９を貫通するスルーホールを設けることできない。
よって、ビルドアップ基板９の外部接続端子形成面９ｂ
に露出形成された接続パッド部７ｂに、外部リードピン
１１がろう材１２を介して接合されている。ろう材１２
は接続パッド部７ｂに形成されたビアホール６内の銅め
っき皮膜上に充填されてソルダレジスト８より盛り上が
るように接続パッド部７ｂ上に供給され、外部リードピ
ン１１を接合している。
アップ基板９を貫通するスルーホールに嵌め込まれて電
気的に接続されるのであるが、該ビルドアップ基板９に
形成される配線パターンをファインピッチ化して高密度
配線するため、表面電極形成部位に対応する外部接続端
子形成部位（電極パッド部７ａの直下に相当する部位）
にも外部リードピン１１を接合するため、ビルドアップ
基板９を貫通するスルーホールを設けることできない。
よって、ビルドアップ基板９の外部接続端子形成面９ｂ
に露出形成された接続パッド部７ｂに、外部リードピン
１１がろう材１２を介して接合されている。ろう材１２
は接続パッド部７ｂに形成されたビアホール６内の銅め
っき皮膜上に充填されてソルダレジスト８より盛り上が
るように接続パッド部７ｂ上に供給され、外部リードピ
ン１１を接合している。
【００１４】ここで、ろう材１２は、錫−銀系のはんだ
（融点が約２２１°Ｃ）又は錫−アンチモン系のはんだ
（融点約２４６°Ｃ）などの鉛フリーの高融点はんだが
用いられることが望ましい。ろう材１２に鉛が混入され
ていると表面に酸化膜が形成されて後述する金属めっき
皮膜１３がコーティングし難くなること、及びビルドア
ップ基板９の電極パッド部７ａに形成されたはんだボー
ル１０に半導体チップを搭載する際に、約１８３°Ｃ程
度に加熱されることから、少なくともこれより共晶点が
高い金属材料を選ぶ必要があるためである。
（融点が約２２１°Ｃ）又は錫−アンチモン系のはんだ
（融点約２４６°Ｃ）などの鉛フリーの高融点はんだが
用いられることが望ましい。ろう材１２に鉛が混入され
ていると表面に酸化膜が形成されて後述する金属めっき
皮膜１３がコーティングし難くなること、及びビルドア
ップ基板９の電極パッド部７ａに形成されたはんだボー
ル１０に半導体チップを搭載する際に、約１８３°Ｃ程
度に加熱されることから、少なくともこれより共晶点が
高い金属材料を選ぶ必要があるためである。
【００１５】また、図２において、外部リードピン１１
及びろう材１２の表面には、一連に被着された金属めっ
き皮膜１３が形成されている。この金属めっき皮膜１３
は、外部リードピン１１をろう材１２のみで固着したの
では、保持力が弱く、特に外部リードピン１１に横方向
から作用する応力に対して接合強度が弱いという課題を
克服するためである。このため金属めっき皮膜１３とし
ては、比較的硬い膜質を有する金属材料、例えばニッケ
ルめっき皮膜、コバルトめっき皮膜又はニッケル−コバ
ルト合金めっき皮膜が好適に用いられ、これらが電解め
っきにより被着形成されている。電解めっきを施す場合
には、外部リードピン１１をソケット状の端子に保持す
るか金属板に接触させて通電電極とすることにより、金
属めっき皮膜１３を被着形成することができる。また、
実装基板の端子部との接合性を高めるため、金属めっき
皮膜１３の上に、更に錫めっき或いは金めっきを施して
もよいのは勿論である。このように、半導体パッケージ
１の表面電極形成面９ａに形成された電極パッド部７ａ
に半導体チップ１４の電極が電気的に接続されて搭載さ
れ、外部接続端子形成面９ｂに形成された接続パッド部
７ｂに、高融点はんだよりなるろう材１２を介して外部
リードピン１１が接合されて、半導体装置１５が形成さ
れる。
及びろう材１２の表面には、一連に被着された金属めっ
き皮膜１３が形成されている。この金属めっき皮膜１３
は、外部リードピン１１をろう材１２のみで固着したの
では、保持力が弱く、特に外部リードピン１１に横方向
から作用する応力に対して接合強度が弱いという課題を
克服するためである。このため金属めっき皮膜１３とし
ては、比較的硬い膜質を有する金属材料、例えばニッケ
ルめっき皮膜、コバルトめっき皮膜又はニッケル−コバ
ルト合金めっき皮膜が好適に用いられ、これらが電解め
っきにより被着形成されている。電解めっきを施す場合
には、外部リードピン１１をソケット状の端子に保持す
るか金属板に接触させて通電電極とすることにより、金
属めっき皮膜１３を被着形成することができる。また、
実装基板の端子部との接合性を高めるため、金属めっき
皮膜１３の上に、更に錫めっき或いは金めっきを施して
もよいのは勿論である。このように、半導体パッケージ
１の表面電極形成面９ａに形成された電極パッド部７ａ
に半導体チップ１４の電極が電気的に接続されて搭載さ
れ、外部接続端子形成面９ｂに形成された接続パッド部
７ｂに、高融点はんだよりなるろう材１２を介して外部
リードピン１１が接合されて、半導体装置１５が形成さ
れる。
【００１６】ここで、半導体パッケージ本体への外部リ
ードピン１１の固着方法について説明する。ビルドアッ
プ基板９の外部接続端子形成面９ｂに露出形成された接
続パッド部７ｂには、外部リードピン１１が錫−銀系の
はんだ又は錫−アンチモン系のはんだなどの鉛フリーの
高融点はんだよりなるろう材１２を介して接合される。
また、ビルドアップ基板９の表面電極形成面９ａに露出
形成された電極パッド部７ａには、はんだバンプ１０が
接合される。次に、ビルドアップ基板９の外部接続端子
以外の部位にマスクを施して、外部リードピン１１及び
ろう材１２の表面にニッケルめっき皮膜、コバルトめっ
き皮膜又はニッケル−コバルト合金めっき皮膜などの金
属めっき皮膜１３が一連に被着形成される。また、必要
に応じて金属めっき皮膜１３の上に、更に錫めっき或い
は金めっきを施しても良い。そして、最後に電極パッド
部７ａに接合されたはんだバンプ１０上に半導体チップ
１４がフリップチップ接続されて半導体装置１５が形成
される。
ードピン１１の固着方法について説明する。ビルドアッ
プ基板９の外部接続端子形成面９ｂに露出形成された接
続パッド部７ｂには、外部リードピン１１が錫−銀系の
はんだ又は錫−アンチモン系のはんだなどの鉛フリーの
高融点はんだよりなるろう材１２を介して接合される。
また、ビルドアップ基板９の表面電極形成面９ａに露出
形成された電極パッド部７ａには、はんだバンプ１０が
接合される。次に、ビルドアップ基板９の外部接続端子
以外の部位にマスクを施して、外部リードピン１１及び
ろう材１２の表面にニッケルめっき皮膜、コバルトめっ
き皮膜又はニッケル−コバルト合金めっき皮膜などの金
属めっき皮膜１３が一連に被着形成される。また、必要
に応じて金属めっき皮膜１３の上に、更に錫めっき或い
は金めっきを施しても良い。そして、最後に電極パッド
部７ａに接合されたはんだバンプ１０上に半導体チップ
１４がフリップチップ接続されて半導体装置１５が形成
される。
【００１７】上記構成によれば、外部リードピン１１及
びろう材１２の表面に金属めっき皮膜１３が被着形成さ
れているので、半導体パッケージ１の外部リードピン１
１の保持力が向上し、特に外部リードピン１１の横方向
から作用する応力に対しても接合強度を高めることがで
きる。また、接続パッド７ｂに接合されるろう材１２と
して、鉛フリーの高融点はんだを用いたことにより、金
属めっき皮膜１３の被着形成が容易になり、しかも半導
体パッケージ１へ半導体チップを搭載する際の加熱によ
っても外部リードピン１１の接合強度を維持でき、信頼
性の高い半導体装置１５を製造できる。
びろう材１２の表面に金属めっき皮膜１３が被着形成さ
れているので、半導体パッケージ１の外部リードピン１
１の保持力が向上し、特に外部リードピン１１の横方向
から作用する応力に対しても接合強度を高めることがで
きる。また、接続パッド７ｂに接合されるろう材１２と
して、鉛フリーの高融点はんだを用いたことにより、金
属めっき皮膜１３の被着形成が容易になり、しかも半導
体パッケージ１へ半導体チップを搭載する際の加熱によ
っても外部リードピン１１の接合強度を維持でき、信頼
性の高い半導体装置１５を製造できる。
【００１８】尚、半導体パッケージ１としては、外部リ
ードピン１１が半導体チップ搭載面と反対側に搭載され
るフェースアップタイプのものについて説明したが、外
部リード１１が半導体チップ搭載面と同一面側に搭載さ
れるフェースダウンタイプのものであっても良い。ま
た、ビルドアップ基板９としては、コア基板２に配線パ
ターンが１層積層されたものを用いたが、更に多層に配
線パターンが形成されたビルドアップ基板であっても良
く、半導体パッケージ本体はビルドアップ基板９に限ら
ず他の積層基板であっても良い等、発明の精神を逸脱し
ない範囲内でさらに多くの改変を施し得るのはもちろん
のことである。
ードピン１１が半導体チップ搭載面と反対側に搭載され
るフェースアップタイプのものについて説明したが、外
部リード１１が半導体チップ搭載面と同一面側に搭載さ
れるフェースダウンタイプのものであっても良い。ま
た、ビルドアップ基板９としては、コア基板２に配線パ
ターンが１層積層されたものを用いたが、更に多層に配
線パターンが形成されたビルドアップ基板であっても良
く、半導体パッケージ本体はビルドアップ基板９に限ら
ず他の積層基板であっても良い等、発明の精神を逸脱し
ない範囲内でさらに多くの改変を施し得るのはもちろん
のことである。
【００１９】
【発明の効果】本発明は前述したように、外部リードピ
ン及びろう材の表面に金属めっき皮膜が被着形成されて
いるので、半導体パッケージの外部リードピンの保持力
が向上し、特に外部リードピンの横方向から作用する応
力に対しても接合強度を高めることができる。また、接
続パッド部に接合されるろう材として、鉛フリーの高融
点はんだを用いたことにより、金属めっき皮膜の被着形
成が容易になり、しかも半導体チップを半導体パッケー
ジへ搭載する際の加熱によっても外部リードピンの接合
強度を維持でき、信頼性の高い半導体装置を製造でき
る。
ン及びろう材の表面に金属めっき皮膜が被着形成されて
いるので、半導体パッケージの外部リードピンの保持力
が向上し、特に外部リードピンの横方向から作用する応
力に対しても接合強度を高めることができる。また、接
続パッド部に接合されるろう材として、鉛フリーの高融
点はんだを用いたことにより、金属めっき皮膜の被着形
成が容易になり、しかも半導体チップを半導体パッケー
ジへ搭載する際の加熱によっても外部リードピンの接合
強度を維持でき、信頼性の高い半導体装置を製造でき
る。
【図１】半導体パッケージの構成を示す断面説明図であ
る。
る。
【図２】外部リードの接合部を示す拡大図である。
【図３】従来の半導体パッケージの構成を示す断面説明
図である。
図である。
１ 半導体パッケージ ２ コア基板 ３ スルーホール ４ 第１の配線パターン ５ 絶縁樹脂層 ６ ビアホール ７ 第２の配線パターン ７ａ 電極パッド部 ７ｂ 接続パッド部 ８ ソルダレジスト ９ ビルドアップ基板 ９ａ 表面電極形成面 ９ｂ 外部接続端子形成面 １０ はんだボール １１ 外部リードピン １２ ろう材 １３ 金属めっき皮膜 １４ 半導体チップ １５ 半導体装置
Claims (5)
- 【請求項１】 半導体チップが搭載される半導体パッケ
ージ本体に設けられた外部接続端子に、高融点はんだよ
りなるろう材を介して外部リードピンが接合され、該接
合された外部リードピン及びろう材の表面に一連に被着
された金属めっき皮膜が形成されていることを特徴とす
る半導体パッケージ。 - 【請求項２】 前記ろう材は、錫−銀系の高融点はんだ
又は錫−アンチモン系の高融点はんだであることを特徴
とする請求項１記載の半導体パッケージ。 - 【請求項３】 前記金属めっき皮膜は、ニッケルめっき
皮膜、コバルトめっき皮膜又はニッケル−コバルト合金
めっき皮膜であることを特徴とする請求項１又は請求項
２記載の半導体パッケージ。 - 【請求項４】 前記半導体パッケージ本体は、コア基板
に絶縁樹脂層を介して複数の配線パターンがビルドアッ
プ法により形成されてなるビルドアップ基板であること
を特徴とする請求項１、２又は請求項３記載の半導体パ
ッケージ。 - 【請求項５】 請求項１乃至請求項４のうちいずれか１
項に記載された半導体パッケージの半導体パッケージ本
体に形成された表面電極に半導体チップの電極が電気的
に接続されて搭載され、前記半導体パッケージ本体に形
成された外部接続端子に、高融点はんだよりなるろう材
を介して外部リードピンが接合されてなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10333882A JP2000164786A (ja) | 1998-11-25 | 1998-11-25 | 半導体パッケージ及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10333882A JP2000164786A (ja) | 1998-11-25 | 1998-11-25 | 半導体パッケージ及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164786A true JP2000164786A (ja) | 2000-06-16 |
Family
ID=18271017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10333882A Pending JP2000164786A (ja) | 1998-11-25 | 1998-11-25 | 半導体パッケージ及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164786A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555757B2 (en) | 2000-04-10 | 2003-04-29 | Ngk Spark Plug Co., Ltd. | Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions |
| US6648211B2 (en) | 2000-10-13 | 2003-11-18 | Ngk Spark Plug Co., Ltd. | Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin |
| US6660946B2 (en) | 2000-04-10 | 2003-12-09 | Ngk Spark Plug Co., Ltd. | Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin |
| JP2004356583A (ja) * | 2003-05-30 | 2004-12-16 | Ngk Spark Plug Co Ltd | ピン付樹脂製配線基板 |
| US6960729B2 (en) | 2001-07-27 | 2005-11-01 | Ngk Spark Plug Co., Ltd. | Upright-pin-joined resin substrate, method of producing the substrate, pins, and method of producing the pins |
-
1998
- 1998-11-25 JP JP10333882A patent/JP2000164786A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555757B2 (en) | 2000-04-10 | 2003-04-29 | Ngk Spark Plug Co., Ltd. | Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions |
| US6660946B2 (en) | 2000-04-10 | 2003-12-09 | Ngk Spark Plug Co., Ltd. | Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin |
| US6648211B2 (en) | 2000-10-13 | 2003-11-18 | Ngk Spark Plug Co., Ltd. | Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin |
| US6960729B2 (en) | 2001-07-27 | 2005-11-01 | Ngk Spark Plug Co., Ltd. | Upright-pin-joined resin substrate, method of producing the substrate, pins, and method of producing the pins |
| JP2004356583A (ja) * | 2003-05-30 | 2004-12-16 | Ngk Spark Plug Co Ltd | ピン付樹脂製配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595909B2 (ja) | 半導体装置 | |
| KR100239406B1 (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
| US20080188037A1 (en) | Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier | |
| JPH0982839A (ja) | 半導体パッケージ及びその製造方法、並びに半導体パッケージの放熱方法 | |
| US6537850B1 (en) | Method for fabricating semiconductor components with terminal contacts having alternate electrical paths | |
| EP1571706A1 (en) | Electronic device | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| KR20020097036A (ko) | 전자 부품의 실장 기판 및 실장 구조를 갖는 전자 장치 | |
| JP4494249B2 (ja) | 半導体装置 | |
| US6074898A (en) | Lead frame and integrated circuit package | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP2000164786A (ja) | 半導体パッケージ及び半導体装置 | |
| JPH1187556A (ja) | 半導体装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP2001168226A (ja) | 半導体パッケージ及び半導体装置 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP2002164473A (ja) | 半導体装置及びその製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP2004055660A (ja) | 配線基板及び半導体装置 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP3336909B2 (ja) | ボールグリッドアレイパッケージの実装構造、ボールグリッドアレイパッケージ実装用多層基板および実装方法 |