JPH04251945A - 微小箇所の電気接続方法及び該方法により形成された半導体装置 - Google Patents

微小箇所の電気接続方法及び該方法により形成された半導体装置

Info

Publication number
JPH04251945A
JPH04251945A JP3062764A JP6276491A JPH04251945A JP H04251945 A JPH04251945 A JP H04251945A JP 3062764 A JP3062764 A JP 3062764A JP 6276491 A JP6276491 A JP 6276491A JP H04251945 A JPH04251945 A JP H04251945A
Authority
JP
Japan
Prior art keywords
particles
ultrafine
connection point
electrically connecting
spraying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3062764A
Other languages
English (en)
Other versions
JPH07114218B2 (ja
Inventor
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3062764A priority Critical patent/JPH07114218B2/ja
Priority to KR1019910024100A priority patent/KR970011666B1/ko
Priority to EP91122420A priority patent/EP0494463B1/en
Priority to DE69131068T priority patent/DE69131068T2/de
Publication of JPH04251945A publication Critical patent/JPH04251945A/ja
Priority to US08/132,211 priority patent/US5328078A/en
Priority to US08/214,623 priority patent/US6331681B1/en
Publication of JPH07114218B2 publication Critical patent/JPH07114218B2/ja
Priority to US08/731,984 priority patent/US5980636A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0104Zirconium [Zr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01072Hafnium [Hf]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【産業上の利用分野】本発明は、微小箇所の電気接続方
法及び該方法により形成された半導体装置に関するもの
で、特に電子部品のリード線の接続に際し使用されるも
のである。
【従来の技術】従来、半導体チップのボンディングパッ
ドとリード線とを接続するには、金ワイヤ又はアルミニ
ウムワイヤを用いたワイヤボンディングによる金属接合
を利用した方法を使用するのが一般的である。最近では
、TABやフリップチップ等のボンディングパッド上に
バンプを形成し、該バンプとリード線との金属間接合を
利用して電気的接続を行う方法が知られている。また、
電子部品のプリント基板上への接続は、半田を用いた半
田付けが多く利用されている。しかしながら、半導体チ
ップのボンディングパッドとリード線とをワイヤボンデ
ィング方法により接続する場合、以下に示すような問題
点が生じる。即ち、第一に、ワイヤをボンディングパッ
ドに金属接合させる際には、加熱、加圧、超音波振動等
の物理的負荷が印加される。このため、ボンディングパ
ッド直下の半導体素子にダメージを与え、電気的不都合
を生じさせることがある。つまり、かかる不都合を防止
するためには、ボンディングパッド直下及びその近傍に
は半導体素子を配置することができない。第二に、隣接
するワイヤ間の最短距離は、ボンディング時に使用する
ボンディング用キャピラリーの外形によって規制される
ため、現実的には、半導体チップ上のパッド間ピッチは
、約100μm以下に縮小することが困難である。 このため、多数のパッドが必要な半導体チップでは、チ
ップサイズを拡大せざるをえない。なお、パッドを半導
体素子上へ配置できれば、この問題は軽減されるが、上
記第一の問題点に示すように、該パッドを半導体素子上
へ配置することはできない。また、TABやフリップチ
ップ等のワイヤを用いない接続方法の場合には、以下に
示すような問題点が生じる。即ち、第一に、金バンプと
リード線との金属接合を良好にするために、該接合に際
しては、ワイヤボンディング方法よりも高温かつ高圧力
を加えることが多い。このため、半導体素子にダメージ
を誘起することがしばしある。第二に、バンプ形成時の
パッド間ピッチは、80μm程度まで縮小できるが、金
属接合を行うために、バンプの大きさを縮小することは
機械的な強度を確保するという観点からは好ましくなく
、おのずと限界が生じてくる。第三に、多数のバンプを
同時に接続するために、バンプの高さの均一性が要求さ
れると同時に、接続時のTAB接続装置の機械的精度も
高いものが必要とされる。このため、接続条件等も厳し
いものとなり、又、接続の安定性に欠けることとなる。 さらに、半導体装置のリード線(リード部)をプリント
基板等へ接続する場合には、以下に示すような問題点が
ある。即ち、第一に、リード線をプリント基板等へ接続
する場合には、主に半田が用いられるが、かかる場合に
は半田を予めリード線へ固着しておかなければならない
。第二に、半田による接続時には、フラックス等を用い
なければならない。また、該フラックスの除去には、一
般に有機溶剤を用いることが多い。しかし、有機溶剤や
半田蒸気は有害であるため、環境保全対策を行わなけれ
ばならず、費用面からも好ましくない。第三に、半田を
用いた接続方法では、数多くの作業工程を必要とするし
、又、金属接合の信頼性もさほど高くない。
【発明が解決しようとする課題】このように、従来では
、半導体チップのボンディングパッドからのリード線取
り出しにおいて、パッド間ピッチの縮小が困難であり、
チップサイズの拡大を招いていた。また、半導体装置等
の電子部品のプリント基板への接合においては、半田を
用いていたため、環境汚染等の問題が生じており、又、
作業効率が悪く、信頼性も低いという欠点があった。本
発明は、上記欠点を解決すべくなされたものであり、半
導体素子に機械的、熱的ダメージを与えることなく、微
小箇所を高い信頼性で接続することができる電気接続方
法及び該方法により形成された半導体装置を提供するこ
とを目的とする。
【課題を解決するための手段】上記目的を達成するため
に、本発明の微小箇所の電気接続方法は、第1の接続箇
所と第2の接続箇所を近接または接触させ、該接続箇所
に金属超微粒子を吹き付け、金属塊を固着させることに
より、前記第1および第2の接続箇所を互いに電気的に
接続させる。本発明の微小箇所の電気接続方法は、第1
の接続箇所と第2の接続箇所を近接または接触させ、該
接続箇所に汚染層を除去するための比較的大きな微粒子
を吹き付けた後、該接続箇所に金属超微粒子を吹き付け
、金属塊を固着させることにより、前記第1および第2
の接続箇所を互いに電気的に接続させる。本発明の微小
箇所の電気接続方法は、第1の接続箇所と第2の接続箇
所を近接または接触させ、該接続箇所に汚染層を除去す
るための活性な微粒子を吹き付けた後、該接続箇所に金
属超微粒子を吹き付け、金属塊を固着させることにより
、前記第1および第2の接続箇所を互いに電気的に接続
させる。また、本発明の半導体装置は、半導体チップと
、前記半導体チップ上に形成されたバンプと、前記バン
プ上に配置されたリード線と、前記バンプおよびリード
線を互いに固着する、金属超微粒子の吹き付けによって
形成される金属塊とを備えている。本発明の半導体装置
は、基板と、前記基板上に設けられた配線と、前記配線
上にリード線またはリード部が配置された電子部品と、
前記配線と前記リード線またはリード部を互いに固着す
る、金属超微粒子の吹き付けによって形成される金属塊
とを備えている。
【作用】上記方法によれば、第1および第2の接続箇所
は、金属超微粒子を吹き付け、金属塊を固着させること
により、互いに電気的に接続されている。このため、半
導体素子に機械的、熱的ダメージを与えることなく、微
小箇所を高い信頼性で接続することができる。また、第
1および第2の接続箇所は、比較的大きな微粒子を吹き
付けた後、該接続箇所に金属超微粒子を吹き付け、金属
塊を固着させることにより、互いに電気的に接続されて
いる。このため、該接続箇所の汚染層を除去することが
でき、良好な接続強度を得ることができる。さらに、第
1の接続箇所と第2の接続箇所を近接または接触させ、
該接続箇所に活性な微粒子を吹き付けた後、該接続箇所
に金属超微粒子を吹き付け、金属塊を固着させることに
より、前記第1および第2の接続箇所を互いに電気的に
接続させている。このため、該接続箇所の汚染層を除去
することができ、良好な接続強度を得ることができる。 本発明の半導体装置は、半導体チップ上に形成されたバ
ンプと、前記バンプ上に配置されたリード線とが、金属
超微粒子の吹き付けによって形成される金属塊により固
着されている。また、基板上に設けられた配線と、前記
配線上にリード線またはリード部が配置された電子部品
とが、金属超微粒子の吹き付けによって形成される金属
塊により固着されている。このため、微小箇所を高い信
頼性で接続することが可能となる。
【実施例】以下、図面を参照しながら本発明の一実施例
について詳細に説明する。図1は、本発明の一実施例に
係わる電気接続方法を実施するための装置の概略図を示
すものである。以下、図1を参照しながら、本発明の電
気接続方法について説明する。まず、金属、例えばAu
(金)の超微粒子を生成するため、ポンプ11によって
超微粒子生成室12内の圧力を0.5〜2気圧にする。 また、蒸発機構13によって、超微粒子生成室12内に
配置された貯蔵部14のAuを蒸発させ、直径約0.1
μm以下の超微粒子15を生成する。さらに、搬送ガス
、例えばHe(ヘリウム)ガス、Ar(アルゴン)ガス
、H2(水素)ガス、N2(窒素)ガス等を超微粒子生
成室12内へ導入し、この超微粒子15を搬送管16を
介して堆積室17へ導く。一方、堆積室17内のチップ
等配置部18には、半導体チップが配置されている。 なお、半導体チップは、約250℃に加熱されている。 また、図2に示すように、半導体チップ19に設けられ
たアルミニウム膜からなるパッド20上には、これにほ
ぼ接触した状態で直径約30μmのリード線21が配置
されている。ここで、図3に示すように、超微粒子を噴
射するノズル22を半導体チップ19のパッド20上に
移動させる。なお、堆積室17内の圧力は、予めポンプ
23により0.1Torr前後まで減圧させておく。こ
の後、超微粒子15を搬送管16の先端に設けられた直
径約70μmの細いノズル22から30〜300m/秒
程度の高速で噴射させ、超微粒子15をパッド20上に
約30μm堆積させる。これにより、リード線21は、
Auの金属塊24によって、パッド20上に固着される
と同時に、電気的にも良好な接続が行われる。なお、金
属塊24は、バルク金属と同じような特性ともつと共に
、条件を適当に調整することにより、数秒で直径約10
0μm、高さ約10μmに形成することができる。上記
電気接続方法によれば、半導体素子に機械的、熱的ダメ
ージを与えることなく、簡単な方法で微小箇所を接続す
ることができる。また、該方法により形成された半導体
装置によれば、パッド20とリード線21との固着強度
は10g以上となり、十分な強度を得ることができる。 また、電気抵抗も0.01Ω以下と低抵抗を達成できる
。さらに、金属塊24の大きさも100μm以下に抑え
ることが可能であることが確かめられた。なお、上記実
施例において、超微粒子15としては、Auの他、Ni
(ニッケル)、Cu(銅)等を用いることができる。ま
た、搬送ガスとしては、Heガスを用いるのが緻密な金
属塊を得るのに最も適し、又、接着強度も最も優れてい
ることがわかった。ところで、ボンディングパッドが多
数配置されている場合、作業性を高めるため、複数のノ
ズルを該パッドと同じ数だけ同じように配置し、同時に
複数のノズルから超微粒子を噴射させて、一度に電気接
続を行うことも可能である。また、時間的なタイミング
をとりながら噴射させてもよい。ボンディングパッドの
アルミニウム膜表面がアルミナ層でひどく汚染されてい
る場合、良好な電気的接続がとれないことがある。この
場合、硬い物質で形成された数μmと比較的大きな粒子
を噴射させ、該汚染層を除去することが可能である。該
硬い物質には、金属、セラミックス、またはドライアイ
スや氷のように、冷却することで固体となるようなもの
を使用することができる。また、該粒子によってクラッ
クを入れた後に超微粒子を噴射させ、電気的接続を行う
ことも可能である。また、Ti(チタン)、Cu(銅)
、Hf(ハフニウム)、Zr(ジルコニウム)、V(バ
ナジウム)等の活性な超微粒子をごく少量噴射させた後
、Au(金)、Ni(ニッケル)等の超微粒子を噴射さ
せて電気的接続を行えば、汚染層による影響を除去する
ことができる。また、Au、Ni等の超微粒子に、Ti
、Cu、Hf、Zr、V等の活性な超微粒子を混ぜて噴
射させてもよい。また、Au、Ni等の超微粒子に、該
微粒子よりも大きな粒子を混ぜて噴射させても効果的で
ある。また、メッキ法や選択CVD法を用いて、ボンデ
ィングパッド表面にNi、Cu、Ag(銀)、W(タン
グステン)等を堆積させ、該パッド表面を改善させてか
ら金属超微粒子を噴射させ、電気接続を行ってもよい。 次に、電子部品(LSI等)をプリント基板に接続する
方法について、図4を参照しながら説明する。まず、プ
リント基板31の配線(例えばCu配線)32上に電子
部品33のリード線34を接触させる。この後、リード
線幅と略同一の直径を有するノズル35から電気接続箇
所へ金属超微粒子(例えばNi超微粒子)36を噴射さ
せる。これにより、金属塊37が形成され、プリント基
板31の配線32と電子部品33のリード線34との電
気接続が行われる。なお、上記電気接続方法では、例え
ば図5に示すように、リード線がなく、リード部38に
おいて電気接続を行わなければならない電子部品につい
ても、良好な接続を行うことができる。上記電気接続方
法は、あらゆる電子部品に適用することが可能である。 例えば、表面波素子、抵抗体素子、キャパシタンス素子
等に適用することができる。図6は、半導体チップのボ
ンディングパッドの配置を概略的に示すものである。本
発明の電気接続方法では、基板中に形成される半導体素
子に全く熱的、機械的ダメージが入らないため、該素子
上にボンディングパッドを配置することが可能である。 また、パッド19Aとパッド19Bのピッチを100μ
m以上離しても、この間にパッド19Cを配置すること
により、実質的に狭ピッチなパターンを実現することが
できる。なお、あまりに狭ピッチのパターンでリード線
を配置すると、隣接するリード線同志が互いに接触する
おそれが生じる。そこで、例えば図7に示すように、リ
ード線20を有機絶縁物被膜40で覆うのが効果的であ
る。この場合、リード線接続時には、接続部の有機絶縁
物被膜40をトーチ(H2とO2バーナー)等により熱
的に除去し、又は活性化されたハロゲンガス等で化学的
に除去した後、金属微粒子で固着接続する。さらに、図
8に示すように、リード線20を、10〜20μm間隔
で数μm幅のクラック又は隙間を設けた、有機又は無機
で生成された絶縁物被膜40で覆うのが効果的である。 この場合、リード線接続時には、該絶縁物被膜40上か
ら金属超微粒子で固着接続する。このような接続方法で
は、クラック又は隙間を金属微粒子が埋め込んでしまう
ため、問題なく良好な電気接続が行える。
【発明の効果】以上、説明したように、本発明の微小箇
所の電気接続方法及び該方法により形成された半導体装
置によれば、次のような効果を奏する。バンプとリード
線、または電子部品のリード線とプリント基板の配線と
が、金属超微粒子を吹き付け、金属塊を固着させること
により、互いに電気的に接続されている。このため、半
導体素子に機械的、熱的ダメージを与えることなく、微
小箇所を高い信頼性で接続することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係わる電気接続方法を実施
するための装置の概略図。
【図2】本発明の一実施例に係わる電気接続方法を示す
断面図。
【図3】本発明の一実施例に係わる電気接続方法を示す
断面図。
【図4】本発明の一実施例に係わる電気接続方法を示す
断面図。
【図5】本発明の一実施例に係わる電気接続方法を示す
断面図。
【図6】本発明の電気接続方法を用いた場合におけるパ
ッドの配置の一例を示す平面図。
【図7】本発明の他の実施例に係わる電気接続方法を示
す平面図。
【図8】本発明の他の実施例に係わる電気接続方法を示
す平面図。
【符号の説明】
11,23…ポンプ、12…超微粒子生成室、13…蒸
発機構、14…貯蔵部、15,36…超微粒子、16…
搬送管、17…堆積室、18チップ等配置部、19…半
導体チップ、20…パッド、21,34…リード線、2
2,35…ノズル、24,37…金属塊、31…プリン
ト基板、32…配線、33…電子部品、38…リード部

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】  第1の接続箇所と第2の接続箇所を近
    接または接触させ、該接続箇所に金属超微粒子を吹き付
    け、金属塊を固着させることにより、前記第1および第
    2の接続箇所を互いに電気的に接続させることを特徴と
    する微小箇所の電気接続方法。
  2. 【請求項2】  前記金属超微粒子には、前記第1およ
    び第2の接続箇所における汚染層を除去するための比較
    的大きな微粒子が含まれていることを特徴とする請求項
    1記載の微小箇所の電気接続方法。
  3. 【請求項3】  前記金属超微粒子には、チタン、銅、
    ハフニウム、ジルコニウムまたはバナジウムの活性な微
    粒子が含まれていることを特徴とする請求項1記載の微
    小箇所の電気接続方法。
  4. 【請求項4】  第1の接続箇所と第2の接続箇所を近
    接または接触させ、該接続箇所に汚染層を除去するため
    の比較的大きな微粒子を吹き付けた後、該接続箇所に金
    属超微粒子を吹き付け、金属塊を固着させることにより
    、前記第1および第2の接続箇所を互いに電気的に接続
    させることを特徴とする微小箇所の電気接続方法。
  5. 【請求項5】  第1の接続箇所と第2の接続箇所を近
    接または接触させ、該接続箇所に汚染層を除去するため
    の活性な微粒子を吹き付けた後、該接続箇所に金属超微
    粒子を吹き付け、金属塊を固着させることにより、前記
    第1および第2の接続箇所を互いに電気的に接続させる
    ことを特徴とする微小箇所の電気接続方法。
  6. 【請求項6】  前記活性な微粒子は、チタン、銅、ハ
    フニウム、ジルコニウムまたはバナジウムの微粒子であ
    ることを特徴とする請求項5記載の微小箇所の電気接続
    方法。
  7. 【請求項7】  前記金属超微粒子は、金、ニッケルま
    たは銅の超微粒子であることを特徴とする請求項1また
    は4または5記載の微小箇所の電気接続方法。
  8. 【請求項8】  前記金属超微粒子の搬送ガスとして、
    ヘリウムガスを用いたことを特徴とする請求項1または
    4または5記載の微小箇所の電気接続方法。
  9. 【請求項9】  前記比較的大きな微粒子は、前記金属
    超微粒子よりも硬い物質から構成されていることを特徴
    とする請求項2または4記載の微小箇所の電気接続方法
  10. 【請求項10】  半導体チップと、前記半導体チップ
    上に形成されたバンプと、前記バンプ上に配置されたリ
    ード線と、前記バンプおよびリード線を互いに固着する
    、金属超微粒子の吹き付けによって形成される金属塊と
    を具備することを特徴とする半導体装置。
  11. 【請求項11】  基板と、前記基板上に設けられた配
    線と、前記配線上にリード線またはリード部が配置され
    た電子部品と、前記配線と前記リード線またはリード部
    を互いに固着する、金属超微粒子の吹き付けによって形
    成される金属塊とを具備することを特徴とする半導体装
    置。
  12. 【請求項12】  前記リード線は、部分的に絶縁物被
    膜によって覆われていることを特徴とする請求項10記
    載の半導体装置。
  13. 【請求項13】  前記金属超微粒子は、金、ニッケル
    または銅の超微粒子であることを特徴とする請求項10
    または11記載の半導体装置。
JP3062764A 1991-01-09 1991-01-09 微小箇所の電気接続方法及び該方法により形成された半導体装置 Expired - Fee Related JPH07114218B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP3062764A JPH07114218B2 (ja) 1991-01-09 1991-01-09 微小箇所の電気接続方法及び該方法により形成された半導体装置
KR1019910024100A KR970011666B1 (ko) 1991-01-09 1991-12-24 미소장소의 전기접속방법
EP91122420A EP0494463B1 (en) 1991-01-09 1991-12-31 Connection method and connection device for electrical connection of small portions
DE69131068T DE69131068T2 (de) 1991-01-09 1991-12-31 Verbindungsverfahren und Anordnung zur elektrischen Verbindung kleiner Teile
US08/132,211 US5328078A (en) 1991-01-09 1993-10-06 Connection method and connection device for electrical connection of small portions
US08/214,623 US6331681B1 (en) 1991-01-09 1994-03-18 Electrical connection device for forming and semiconductor device having metal bump electrical connection
US08/731,984 US5980636A (en) 1991-01-09 1996-10-23 Electrical connection device for forming metal bump electrical connection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3062764A JPH07114218B2 (ja) 1991-01-09 1991-01-09 微小箇所の電気接続方法及び該方法により形成された半導体装置

Publications (2)

Publication Number Publication Date
JPH04251945A true JPH04251945A (ja) 1992-09-08
JPH07114218B2 JPH07114218B2 (ja) 1995-12-06

Family

ID=13209784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3062764A Expired - Fee Related JPH07114218B2 (ja) 1991-01-09 1991-01-09 微小箇所の電気接続方法及び該方法により形成された半導体装置

Country Status (5)

Country Link
US (3) US5328078A (ja)
EP (1) EP0494463B1 (ja)
JP (1) JPH07114218B2 (ja)
KR (1) KR970011666B1 (ja)
DE (1) DE69131068T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995032449A1 (fr) * 1994-05-20 1995-11-30 Seiko Epson Corporation Structure de portions conductrices de connexion, et affichage a cristaux liquides et imprimante electronique pourvus d'une telle structure
US5746868A (en) * 1994-07-21 1998-05-05 Fujitsu Limited Method of manufacturing multilayer circuit substrate

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529634A (en) * 1992-12-28 1996-06-25 Kabushiki Kaisha Toshiba Apparatus and method of manufacturing semiconductor device
US5587029A (en) * 1994-10-27 1996-12-24 Reynolds Metals Company Machineable aluminum alloys containing In and Sn and process for producing the same
JP3455626B2 (ja) * 1996-03-13 2003-10-14 株式会社東芝 半導体装置の製造方法および製造装置
US5725694A (en) * 1996-11-25 1998-03-10 Reynolds Metals Company Free-machining aluminum alloy and method of use
US5921461A (en) * 1997-06-11 1999-07-13 Raytheon Company Vacuum package having vacuum-deposited local getter and its preparation
TW476073B (en) * 1999-12-09 2002-02-11 Ebara Corp Solution containing metal component, method of and apparatus for forming thin metal film
US6743395B2 (en) 2000-03-22 2004-06-01 Ebara Corporation Composite metallic ultrafine particles and process for producing the same
US6730358B2 (en) 2001-02-22 2004-05-04 Fujitsu Limited Method for depositing conductive paste using stencil
DE10113497A1 (de) * 2001-03-20 2002-06-06 Infineon Technologies Ag Herstellungsverfahren für eine integrierte Schaltung
JP4069867B2 (ja) * 2004-01-05 2008-04-02 セイコーエプソン株式会社 部材の接合方法
TWI239574B (en) * 2004-03-18 2005-09-11 Ind Tech Res Inst The method of conductive particles dispersing
US8405220B1 (en) 2005-03-23 2013-03-26 Marvell International Ltd. Structures, architectures, systems, methods, algorithms and software for configuring an integrated circuit for multiple packaging types
US7586199B1 (en) 2005-03-23 2009-09-08 Marvell International Ltd. Structures, architectures, systems, methods, algorithms and software for configuring and integrated circuit for multiple packaging types
JP4826924B2 (ja) * 2006-03-30 2011-11-30 株式会社みくに工業 微細金属バンプの形成方法
US20190368033A1 (en) * 2018-06-05 2019-12-05 United Technologies Corporation Selective vapor deposition process for additive manufacturing

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3116549A (en) * 1959-02-14 1964-01-07 Phoenix Rheinrohr Ag Process for the production of clad products
US3716347A (en) * 1970-09-21 1973-02-13 Minnesota Mining & Mfg Metal parts joined with sintered powdered metal
JPS542066B2 (ja) * 1974-03-25 1979-02-01
CA1138795A (en) * 1980-02-19 1983-01-04 Goodrich (B.F.) Company (The) Escape slide and life raft
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
US4376740A (en) * 1981-01-05 1983-03-15 National Research Institute For Metals Process for production fine metal particles
DE3304672C3 (de) * 1983-02-11 1993-12-02 Ant Nachrichtentech Verfahren zur Kontaktierung von Körpern und seine Anwendung
JPS59208006A (ja) * 1983-05-10 1984-11-26 Toyota Motor Corp 合金微粉末の製造方法
JPS59208004A (ja) * 1983-05-10 1984-11-26 Toyota Motor Corp 金属微粉末の製造方法
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US4514437A (en) * 1984-05-02 1985-04-30 Energy Conversion Devices, Inc. Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition
US4541035A (en) * 1984-07-30 1985-09-10 General Electric Company Low loss, multilevel silicon circuit board
DE3501410A1 (de) * 1985-01-17 1986-07-17 Linde Ag, 6200 Wiesbaden Verfahren zum auftragen von lot
US4635093A (en) * 1985-06-03 1987-01-06 General Electric Company Electrical connection
JPS6224855A (ja) * 1985-07-25 1987-02-02 Hitachi Ltd 接合方法
JPH0815153B2 (ja) * 1986-06-30 1996-02-14 カシオ計算機株式会社 半導体素子の突起電極形成方法
JPS63152136A (ja) * 1986-12-17 1988-06-24 Fuji Electric Co Ltd 半導体チツプの実装方法
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same
US5076485A (en) * 1990-04-24 1991-12-31 Microelectronics And Computer Technology Corporation Bonding electrical leads to pads with particles
JPH0616285A (ja) * 1992-07-01 1994-01-25 Nikon Corp 基板位置ずれ検出装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995032449A1 (fr) * 1994-05-20 1995-11-30 Seiko Epson Corporation Structure de portions conductrices de connexion, et affichage a cristaux liquides et imprimante electronique pourvus d'une telle structure
US5746868A (en) * 1994-07-21 1998-05-05 Fujitsu Limited Method of manufacturing multilayer circuit substrate
US5976393A (en) * 1994-07-21 1999-11-02 Fujitsu Limited Method of manufacturing multilayer circuit substrate

Also Published As

Publication number Publication date
JPH07114218B2 (ja) 1995-12-06
KR970011666B1 (ko) 1997-07-14
EP0494463A3 (en) 1992-11-25
DE69131068D1 (de) 1999-05-06
US5328078A (en) 1994-07-12
KR920015523A (ko) 1992-08-27
US5980636A (en) 1999-11-09
EP0494463A2 (en) 1992-07-15
US6331681B1 (en) 2001-12-18
EP0494463B1 (en) 1999-03-31
DE69131068T2 (de) 1999-08-19

Similar Documents

Publication Publication Date Title
JPH04251945A (ja) 微小箇所の電気接続方法及び該方法により形成された半導体装置
US9111782B2 (en) Solderless die attach to a direct bonded aluminum substrate
TW522536B (en) Bumpless flip chip assembly with strips-in-via and plating
US5795818A (en) Integrated circuit chip to substrate interconnection and method
JP4817892B2 (ja) 半導体装置
KR100251677B1 (ko) 범프형성체 및 범프의 형성방법
US6303992B1 (en) Interposer for mounting semiconductor dice on substrates
KR100686315B1 (ko) 전자 회로 장치의 제조 방법
US6378758B1 (en) Conductive leads with non-wettable surfaces
JPS6317337B2 (ja)
US6259155B1 (en) Polymer enhanced column grid array
JP2004146731A (ja) 多層配線基体の製造方法
JPH09312295A (ja) バンプ形成体及びバンプの形成方法
TWI665774B (zh) 電子封裝件及其製法
JPH03218644A (ja) 回路基板の接続構造
JPH03152945A (ja) 半導体チップのワイヤボンディング方法
JPS63168028A (ja) 微細接続構造
JPH05166811A (ja) 半田バンプの形成方法
JPS62257750A (ja) バンプ電極の形成方法
JPH03200343A (ja) 半田バンプの形成方法
JPH04127547A (ja) Lsi実装構造体
Aschenbrenner et al. Implementation of flip chip technology for BGA packages
JPH1012668A (ja) 半導体装置及びその製造方法
JPH08306695A (ja) 微細バンプの形成方法
JPS6366949A (ja) はんだバンブの形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees