JPH0815153B2 - 半導体素子の突起電極形成方法 - Google Patents
半導体素子の突起電極形成方法Info
- Publication number
- JPH0815153B2 JPH0815153B2 JP61151405A JP15140586A JPH0815153B2 JP H0815153 B2 JPH0815153 B2 JP H0815153B2 JP 61151405 A JP61151405 A JP 61151405A JP 15140586 A JP15140586 A JP 15140586A JP H0815153 B2 JPH0815153 B2 JP H0815153B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum pad
- aluminum
- semiconductor element
- melting point
- low melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ この発明は半導体素子の突起電極形成方法に関する。
［従来技術］ 一般に、半導体素子を回路基板に搭載する場合には、
半導体素子のアルミパッド部（外部電極）上に金属等か
らなるバンプ（突起電極）を形成し、このバンプを回路
基板の配線パターンに接続している。このようなバンプ
の材料としては、従来、金や錫−鉛系の半田が用いられ
ていたが、これらの材料は半導体素子のアルミパッド部
上に直接形成することができないため、従来は、第２図
に示すようにして形成している。
半導体素子のアルミパッド部（外部電極）上に金属等か
らなるバンプ（突起電極）を形成し、このバンプを回路
基板の配線パターンに接続している。このようなバンプ
の材料としては、従来、金や錫−鉛系の半田が用いられ
ていたが、これらの材料は半導体素子のアルミパッド部
上に直接形成することができないため、従来は、第２図
に示すようにして形成している。
即ち、第３図（Ａ）に示すように、シリコウエハ１の
表面に形成された熱酸化膜２の上面に外部電極としての
アルミパッド部３、３を形成するとともに、このアルミ
パッド部３、３を除いて酸化シリコン（SiO2）等からな
る絶縁性の保護膜４を形成する。
表面に形成された熱酸化膜２の上面に外部電極としての
アルミパッド部３、３を形成するとともに、このアルミ
パッド部３、３を除いて酸化シリコン（SiO2）等からな
る絶縁性の保護膜４を形成する。
この後、第３図（Ｂ）に示すように、アルミパッド部
３、３および保護膜４上に中間薄膜電極層５を蒸着形成
する。この中間薄膜電極層５は２層の金属層からなり、
下側がクロム（Cr）層5aで、上側が銅（Cu）層5bになっ
ている。
３、３および保護膜４上に中間薄膜電極層５を蒸着形成
する。この中間薄膜電極層５は２層の金属層からなり、
下側がクロム（Cr）層5aで、上側が銅（Cu）層5bになっ
ている。
そして、第２図（Ｃ）に示すように、中間薄膜電極層
５の上にメッキレジストを用いて金メッキを施し、メッ
キレジストを除去することにより金バンプ６を形成す
る。この後、金バンプ６をマスクして、２層の中間薄膜
電極層５をフォトエッチング処理により、アルミパッド
部３、３以外の不要な部分を除去する。
５の上にメッキレジストを用いて金メッキを施し、メッ
キレジストを除去することにより金バンプ６を形成す
る。この後、金バンプ６をマスクして、２層の中間薄膜
電極層５をフォトエッチング処理により、アルミパッド
部３、３以外の不要な部分を除去する。
なお、半田バンプを形成する場合には、２層の中間薄
膜電極層５をフォトエッチング処理により不要な部分を
取り除いた後、アルミパッド部３、３上に形成された中
間薄膜電極層５上に錫−鉛系の半田を蒸着して、フォト
エッチング処理により第３図（Ｃ）と同様な半田バンプ
を形成している。
膜電極層５をフォトエッチング処理により不要な部分を
取り除いた後、アルミパッド部３、３上に形成された中
間薄膜電極層５上に錫−鉛系の半田を蒸着して、フォト
エッチング処理により第３図（Ｃ）と同様な半田バンプ
を形成している。
［従来技術の問題点］ 上記のようなバンプの形成方法では、アルミパッド部
３、３上にクロム（Cr）層5a、銅（Cu）層5bからなる中
間薄膜電極層５を蒸着、フォトエッチング等で形成しな
ければならないので、製造工程数が多く煩雑で、製造コ
ストが高く、しかも２層の中間薄膜電極層５を介して金
バンプ６および半田バンプを形成しているので、接合強
度が弱い等の問題があった。
３、３上にクロム（Cr）層5a、銅（Cu）層5bからなる中
間薄膜電極層５を蒸着、フォトエッチング等で形成しな
ければならないので、製造工程数が多く煩雑で、製造コ
ストが高く、しかも２層の中間薄膜電極層５を介して金
バンプ６および半田バンプを形成しているので、接合強
度が弱い等の問題があった。
なお、アルミバンプを形成する場合には、アルミパッ
ド部３、３がアルミであるから、上述したような中間薄
膜電極５を形成する必要がなく、アルミパッド部３、３
上に直接形成することができるが、回路基板との接続の
際に、超音波溶着をしなければならず、接続作業が面倒
であり、しかも回路基板がアルミナ、ガラス等に限定さ
れるという問題がある。
ド部３、３がアルミであるから、上述したような中間薄
膜電極５を形成する必要がなく、アルミパッド部３、３
上に直接形成することができるが、回路基板との接続の
際に、超音波溶着をしなければならず、接続作業が面倒
であり、しかも回路基板がアルミナ、ガラス等に限定さ
れるという問題がある。
［発明の目的］ この発明は上述した事情に鑑みてなされたもので、そ
の目的とするところは、半導体素子のアルミパッド部上
に中間薄膜電極を形成することなく、簡単かつ容易にバ
ンプを形成することができ、製造工程の簡素化を図ると
ともに、製造コストを下げることができる半導体素子の
突起電極形成方法を提供することにある。
の目的とするところは、半導体素子のアルミパッド部上
に中間薄膜電極を形成することなく、簡単かつ容易にバ
ンプを形成することができ、製造工程の簡素化を図ると
ともに、製造コストを下げることができる半導体素子の
突起電極形成方法を提供することにある。
［発明の要点］ この発明は上述した目的を達成するために、半導体ウ
エハに形成されたアルミパッド部の表面をスパッタリン
グして、その表面から酸化膜を除去し、この後、前記半
導体ウエハの表面にアルミに対して濡れ性の良い低融点
金属をスパッタリング蒸着し、この蒸着された低融点金
属をアルミパッド部上だけを残して除去することによ
り、アルミパッド部の表面に低融点金属のバンプを直接
形成するようにしたことを要点とする。
エハに形成されたアルミパッド部の表面をスパッタリン
グして、その表面から酸化膜を除去し、この後、前記半
導体ウエハの表面にアルミに対して濡れ性の良い低融点
金属をスパッタリング蒸着し、この蒸着された低融点金
属をアルミパッド部上だけを残して除去することによ
り、アルミパッド部の表面に低融点金属のバンプを直接
形成するようにしたことを要点とする。
［実施例］ 以下、第１図を参照して、この発明の一実施例を製造
工程順に説明する。この場合、上述した従来例と同一部
分には同一符号を付し、その説明は省略する。
工程順に説明する。この場合、上述した従来例と同一部
分には同一符号を付し、その説明は省略する。
まず、第１図（Ａ）に示すように、シリコンウエハ１
の表面に形成された熱酸化膜２上に外部電極としてアル
ミパッド部３、３および酸化シリコン（SiO2）等からな
る保護膜４を形成する。そして、シリコンウエハ１の表
面、つまりアルミパッド部３、３および保護層４の表面
をスパッタリング処理により、アルミパッド部３、３の
表面から酸化膜（汚染物質）を除去する。これは、アル
ミが活性な金属であるため、空気に触れるとただちに絶
縁物である酸化膜を形成するからである。
の表面に形成された熱酸化膜２上に外部電極としてアル
ミパッド部３、３および酸化シリコン（SiO2）等からな
る保護膜４を形成する。そして、シリコンウエハ１の表
面、つまりアルミパッド部３、３および保護層４の表面
をスパッタリング処理により、アルミパッド部３、３の
表面から酸化膜（汚染物質）を除去する。これは、アル
ミが活性な金属であるため、空気に触れるとただちに絶
縁物である酸化膜を形成するからである。
この後、第１図（Ｂ）に示すように、シリコンウエハ
１の清浄された表面に低融点金属10をスパッタリング蒸
着により積層形成する。この場合、低融点金属10はアル
ミに対して濡れ性の良いもので、例えば、錫−亜鉛系合
金や、錫−鉛−銀系合金等である。錫−亜鉛系合金とし
ては、日本アルミット社製のAM−022（融点220℃）や、
千住金属工業社製のAL−200（融点270℃）等があり、錫
−鉛−銀系合金としては、日本スペリア社製のALU−SOL
45D（融点200℃）等がある。
１の清浄された表面に低融点金属10をスパッタリング蒸
着により積層形成する。この場合、低融点金属10はアル
ミに対して濡れ性の良いもので、例えば、錫−亜鉛系合
金や、錫−鉛−銀系合金等である。錫−亜鉛系合金とし
ては、日本アルミット社製のAM−022（融点220℃）や、
千住金属工業社製のAL−200（融点270℃）等があり、錫
−鉛−銀系合金としては、日本スペリア社製のALU−SOL
45D（融点200℃）等がある。
このような低融点金属10をフォトエッチング処理によ
り、アルミパッド部３、３上だけを残して、不要な部分
を除去し、この後、リフロー（熱を加える処理）する
と、第１図（Ｃ）に示すように、アルミパッド部３、３
上にアルミ用半田バンプ11、11が形成される。なおこの
半田バンプ11、11が形成されたシリコンウエハ１は各半
導体チップ1a・・・毎に同図に１点鎖線で示すような位
置でダイシングにより切断される。
り、アルミパッド部３、３上だけを残して、不要な部分
を除去し、この後、リフロー（熱を加える処理）する
と、第１図（Ｃ）に示すように、アルミパッド部３、３
上にアルミ用半田バンプ11、11が形成される。なおこの
半田バンプ11、11が形成されたシリコンウエハ１は各半
導体チップ1a・・・毎に同図に１点鎖線で示すような位
置でダイシングにより切断される。
このようにして得られた半導体チップ1aを回路基板12
に接続する場合には、第２図に示すように、半導体チッ
プ1aの半田バンプ11、11と、回路基板12に形成された配
線リード13、13とを位置合わせし、この状態で、両者を
パルスヒート方式等で接続することにより、半田バンプ
11、11を介して半導体チップ1aのアルミパッド部３、３
と回路基板12の配線リード13、13とが電気的に接続され
る。この場合、回路基板12はフィルム等からなるフレキ
シブルなものであり、その下面に形成される配線リード
13、13は銅、あるいは銅に金、半田（錫−鉛系）、錫等
をメッキしたものが用いられ、接着剤層14を介して回路
基板12に接着されている。
に接続する場合には、第２図に示すように、半導体チッ
プ1aの半田バンプ11、11と、回路基板12に形成された配
線リード13、13とを位置合わせし、この状態で、両者を
パルスヒート方式等で接続することにより、半田バンプ
11、11を介して半導体チップ1aのアルミパッド部３、３
と回路基板12の配線リード13、13とが電気的に接続され
る。この場合、回路基板12はフィルム等からなるフレキ
シブルなものであり、その下面に形成される配線リード
13、13は銅、あるいは銅に金、半田（錫−鉛系）、錫等
をメッキしたものが用いられ、接着剤層14を介して回路
基板12に接着されている。
［発明の効果］ 以上詳細に説明したように、この発明は、半導体ウエ
ハの表面にアルミに対して濡れ性の良い低融点金属をス
パッタリング蒸着し、この蒸着された低融点金属をアル
ミパッド部上だけを残して除去することにより、アルミ
パッド部の表面に低融点金属のバンプを直接形成するよ
うにしたので、従来のような中間薄膜電極を形成するこ
となく、簡単かつ容易にバンプを形成することができ、
製造工程の簡素化を図ることができるとともに、製造コ
ストを下げることができる等の効果がある。
ハの表面にアルミに対して濡れ性の良い低融点金属をス
パッタリング蒸着し、この蒸着された低融点金属をアル
ミパッド部上だけを残して除去することにより、アルミ
パッド部の表面に低融点金属のバンプを直接形成するよ
うにしたので、従来のような中間薄膜電極を形成するこ
となく、簡単かつ容易にバンプを形成することができ、
製造工程の簡素化を図ることができるとともに、製造コ
ストを下げることができる等の効果がある。
第１図（Ａ）〜（Ｃ）はこの発明の形成工程を示す図、
第２図は半導体チップと回路基板との接続状態を示す
図、第３図（Ａ）〜（Ｃ）は従来の形成工程を示す図で
ある。 １……シリコンウエハ、1a……半導体チップ、３、３…
…アルミパット部、４……保護膜、10……低融点金属、
11……アルミ用半田バンプ。
第２図は半導体チップと回路基板との接続状態を示す
図、第３図（Ａ）〜（Ｃ）は従来の形成工程を示す図で
ある。 １……シリコンウエハ、1a……半導体チップ、３、３…
…アルミパット部、４……保護膜、10……低融点金属、
11……アルミ用半田バンプ。
Claims (1)
- 【請求項１】各半導体素子部のアルミパッド部のみを残
して保護膜で被覆された半導体ウエハの表面をスパッタ
リングし、各アルミパッド部の酸化膜を除去する工程
と、 前記半導体ウエハの表面にアルミに対して濡れ性の良い
低融点金属をスパッタリング蒸着する工程と、 蒸着された低融点金属をアルミパッド部上だけを残して
除去する工程と、 を備えたことを特徴とする半導体素子の突起電極形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151405A JPH0815153B2 (ja) | 1986-06-30 | 1986-06-30 | 半導体素子の突起電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151405A JPH0815153B2 (ja) | 1986-06-30 | 1986-06-30 | 半導体素子の突起電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS639136A JPS639136A (ja) | 1988-01-14 |
| JPH0815153B2 true JPH0815153B2 (ja) | 1996-02-14 |
Family
ID=15517870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61151405A Expired - Lifetime JPH0815153B2 (ja) | 1986-06-30 | 1986-06-30 | 半導体素子の突起電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815153B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114218B2 (ja) * | 1991-01-09 | 1995-12-06 | 株式会社東芝 | 微小箇所の電気接続方法及び該方法により形成された半導体装置 |
-
1986
- 1986-06-30 JP JP61151405A patent/JPH0815153B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS639136A (ja) | 1988-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0253691B1 (en) | Silicon die bonding process | |
| JPH10178046A (ja) | 半導体チップの実装方法 | |
| JP2000100869A (ja) | 半導体装置およびその製造方法 | |
| JPH058570B2 (ja) | ||
| JPH0815153B2 (ja) | 半導体素子の突起電極形成方法 | |
| KR100862379B1 (ko) | 표면탄성파 디바이스 패키지 및 그 제조방법 | |
| EP0068091B1 (en) | Method for connecting a semiconductor chip to a substrate and such connection | |
| JPS59229850A (ja) | 半導体装置 | |
| JPS59188147A (ja) | 半導体装置およびその製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JPH034545A (ja) | 電子装置 | |
| JPS63122155A (ja) | 半導体チツプの接続バンプ | |
| JPH09129646A (ja) | 半導体装置 | |
| JPS6143461A (ja) | 薄膜多層配線基板 | |
| JPH05218039A (ja) | 半導体装置 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JPH0341475Y2 (ja) | ||
| JP3201118B2 (ja) | チップ抵抗器 | |
| JP3615628B2 (ja) | 半導体チップの製造方法及びその実装方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPS61156825A (ja) | 半導体装置 |