JPH05218039A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05218039A JPH05218039A JP1961392A JP1961392A JPH05218039A JP H05218039 A JPH05218039 A JP H05218039A JP 1961392 A JP1961392 A JP 1961392A JP 1961392 A JP1961392 A JP 1961392A JP H05218039 A JPH05218039 A JP H05218039A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- flip chip
- solder
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半田バンプを外部接続端子とするフリップチ
ップ構造の半導体装置に関し、バンプ潰れによるバンプ
間短絡を防止することを目的とする。 【構成】 半田バンプ５を外部接続電極とするフリップ
チップ６構造を有し、該半田バンプ５の外部導体との固
着に寄与する先端部5P以外が、該チップ６のバンプ５配
設面に塗布された剛性を有する耐熱性樹脂膜12内に埋め
込まれてなるように構成する。
ップ構造の半導体装置に関し、バンプ潰れによるバンプ
間短絡を防止することを目的とする。 【構成】 半田バンプ５を外部接続電極とするフリップ
チップ６構造を有し、該半田バンプ５の外部導体との固
着に寄与する先端部5P以外が、該チップ６のバンプ５配
設面に塗布された剛性を有する耐熱性樹脂膜12内に埋め
込まれてなるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半田バンプを外部接続
端子とするフリップチップ構造の半導体装置に関する。
端子とするフリップチップ構造の半導体装置に関する。
【０００２】回路基板上に半田バンプを介してフェース
ダウンボンディングがなされるフリップチップ構造の半
導体装置は、ボンディング工程が簡略化され、自動化が
容易である、ボンディング強度が大きい、接続抵抗が小
さい等の利点から、近時多用されるようになって来てい
るが、半導体チップに配設される回路の大規模高集積化
に伴ってバンプ数が増え且つバンプ間隔も狭まって、ボ
ンディング後に発生するバンプ間の短絡事故が顕在化し
ており、改善が望まれている。
ダウンボンディングがなされるフリップチップ構造の半
導体装置は、ボンディング工程が簡略化され、自動化が
容易である、ボンディング強度が大きい、接続抵抗が小
さい等の利点から、近時多用されるようになって来てい
るが、半導体チップに配設される回路の大規模高集積化
に伴ってバンプ数が増え且つバンプ間隔も狭まって、ボ
ンディング後に発生するバンプ間の短絡事故が顕在化し
ており、改善が望まれている。
【０００３】
【従来の技術】図５は従来の半田バンプ方式のフリップ
チップ構造半導体装置（以後フリップチップと略称す
る）の一例の模式図で、(a) は平面図、(b) はバンプ配
設領域断面図、(c) はバンプ部拡大断面図、図６はその
配線基板上への搭載状態を示す模式断面図である。
チップ構造半導体装置（以後フリップチップと略称す
る）の一例の模式図で、(a) は平面図、(b) はバンプ配
設領域断面図、(c) はバンプ部拡大断面図、図６はその
配線基板上への搭載状態を示す模式断面図である。
【０００４】図５の(a) (b) 及び(c) に示すように従来
の半田バンプ方式のフリップチップは、集積回路（図示
せず）等が形成された半導体チップ１上に珪酸ガラス等
からなる表面保護膜２が形成され、この表面保護膜２に
半導体チップ１上の所望のアルミニウム(Al)配線（図示
せず）を表出する電極窓３を形成し、この電極窓３上に
例えば下層からクロム(Cr)層4a、銅(Cu)層4b、金(Au)層
4cが順次積層されてなるバリアメタル層４を介して例え
ば鉛(Pb)−錫(Sn)合金からなる半田バンプ５が溶着され
た構造を有していた。
の半田バンプ方式のフリップチップは、集積回路（図示
せず）等が形成された半導体チップ１上に珪酸ガラス等
からなる表面保護膜２が形成され、この表面保護膜２に
半導体チップ１上の所望のアルミニウム(Al)配線（図示
せず）を表出する電極窓３を形成し、この電極窓３上に
例えば下層からクロム(Cr)層4a、銅(Cu)層4b、金(Au)層
4cが順次積層されてなるバリアメタル層４を介して例え
ば鉛(Pb)−錫(Sn)合金からなる半田バンプ５が溶着され
た構造を有していた。
【０００５】そしてこのような半田バンプ方式のフリッ
プチップは、図６の模式断面図に示すように、このフリ
ップチップ56をフェースダウン状態にし、例えばセラミ
ックパッケージ等の配線基板７上に、配線基板７面に形
成されたAuめっき或いは半田めっきされた電極８と半田
バンプ５とを位置合わせして搭載し、加熱炉等により半
田バンプ５をリフローすることにより固着搭載がなされ
る。
プチップは、図６の模式断面図に示すように、このフリ
ップチップ56をフェースダウン状態にし、例えばセラミ
ックパッケージ等の配線基板７上に、配線基板７面に形
成されたAuめっき或いは半田めっきされた電極８と半田
バンプ５とを位置合わせして搭載し、加熱炉等により半
田バンプ５をリフローすることにより固着搭載がなされ
る。
【０００６】
【発明が解決しようとする課題】一方、フリップチップ
構造の半導体装置は回路規模の拡大に伴って搭載される
半導体素子数が増大すると、チップ温度の上昇による性
能劣化が生ずるので、上記チップの温度上昇を抑えるた
めに、フリップチップの背面に放熱フィンが固着され
る。
構造の半導体装置は回路規模の拡大に伴って搭載される
半導体素子数が増大すると、チップ温度の上昇による性
能劣化が生ずるので、上記チップの温度上昇を抑えるた
めに、フリップチップの背面に放熱フィンが固着され
る。
【０００７】その際の放熱フィンの固着は、配線基板７
上にフリップチップ56を搭載し固着した（図６参照）後
に、Au蒸着膜を有するチップ背面に対して半田付けによ
ってなされ、且つチップとフィン間の熱抵抗を減少させ
るために圧力を加えた状態で行われる。
上にフリップチップ56を搭載し固着した（図６参照）後
に、Au蒸着膜を有するチップ背面に対して半田付けによ
ってなされ、且つチップとフィン間の熱抵抗を減少させ
るために圧力を加えた状態で行われる。
【０００８】そのために図７の問題点を示す模式断面図
のように、前記従来のフリップチップ56においては、放
熱フィン９をチップ背面のAu蒸着膜10上に半田付け（11
は半田付け部）する際の加熱及び加圧によって半田バン
プ５が潰れて横方向に拡大し、バンプの配設密度が高ま
った際には、隣接する半田バンプ同士例えば5Aと5Bとが
短絡(S) するという問題を生ずる。
のように、前記従来のフリップチップ56においては、放
熱フィン９をチップ背面のAu蒸着膜10上に半田付け（11
は半田付け部）する際の加熱及び加圧によって半田バン
プ５が潰れて横方向に拡大し、バンプの配設密度が高ま
った際には、隣接する半田バンプ同士例えば5Aと5Bとが
短絡(S) するという問題を生ずる。
【０００９】そこで本発明は、外部接続端子が半田バン
プよりなるフリップチップ構造の半導体装置（フリップ
チップ）のバンプ潰れによるバンプ間短絡を防止するこ
とを目的とする。
プよりなるフリップチップ構造の半導体装置（フリップ
チップ）のバンプ潰れによるバンプ間短絡を防止するこ
とを目的とする。
【００１０】
【課題を解決するための手段】上記課題の解決は、半田
バンプを外部接続電極とするフリップチップ構造を有
し、該半田バンプの外部導体との固着に寄与する先端部
以外が、該チップのバンプ配設面に塗布された剛性を有
する耐熱性樹脂膜内に埋め込まれてなる本発明による半
導体装置によって達成される。
バンプを外部接続電極とするフリップチップ構造を有
し、該半田バンプの外部導体との固着に寄与する先端部
以外が、該チップのバンプ配設面に塗布された剛性を有
する耐熱性樹脂膜内に埋め込まれてなる本発明による半
導体装置によって達成される。
【００１１】
【作用】図１は本発明の原理説明用模式断面図である。
この図に示すように本発明に係る半田バンプ方式のフリ
ップチップ型半導体装置（フリップチップ）は、集積回
路等が形成された半導体チップ１上を覆って被着された
ガラス質の表面保護膜２に、図示しない半導体チップ１
上の所望の配線を表出するように設けた電極窓３上に、
バリアメタル層４を介して半田バンプ５が溶着されてお
り、且つ半田バンプ５の外部導体との溶着に寄与する先
端部5Pを除いた下部領域が剛性を有する耐熱性樹脂膜12
内に埋め込まれた構造を有している。
この図に示すように本発明に係る半田バンプ方式のフリ
ップチップ型半導体装置（フリップチップ）は、集積回
路等が形成された半導体チップ１上を覆って被着された
ガラス質の表面保護膜２に、図示しない半導体チップ１
上の所望の配線を表出するように設けた電極窓３上に、
バリアメタル層４を介して半田バンプ５が溶着されてお
り、且つ半田バンプ５の外部導体との溶着に寄与する先
端部5Pを除いた下部領域が剛性を有する耐熱性樹脂膜12
内に埋め込まれた構造を有している。
【００１２】そのためこのフリップチップを半田バンプ
５のリフローにより外部導体にフェースダウンボンディ
ングする際のバンプ５の潰れは半田バンプ５の周囲を埋
めている耐熱性樹脂膜12の先端部12P によって止めら
れ、且つまた、配線基板上にチップを固着した後、この
チップの背面に半田付けにより放熱フィンを取りつける
際の加熱及び加圧による半田バンプ５の潰れも前記耐熱
性樹脂膜５の先端部12P以下の部分に及ぶことがない。
従って半田バンプ５の潰れによって半田バンプ５が横方
向に大きく拡がることはなく、隣接する半田バンプ相互
間の短絡事故は防止される。
５のリフローにより外部導体にフェースダウンボンディ
ングする際のバンプ５の潰れは半田バンプ５の周囲を埋
めている耐熱性樹脂膜12の先端部12P によって止めら
れ、且つまた、配線基板上にチップを固着した後、この
チップの背面に半田付けにより放熱フィンを取りつける
際の加熱及び加圧による半田バンプ５の潰れも前記耐熱
性樹脂膜５の先端部12P以下の部分に及ぶことがない。
従って半田バンプ５の潰れによって半田バンプ５が横方
向に大きく拡がることはなく、隣接する半田バンプ相互
間の短絡事故は防止される。
【００１３】
【実施例】以下本発明に係る半田バンプ方式のフリップ
チップ構造半導体装置（フリップチップ）を、一実施例
について、図２及び図３に示す製造工程断面図、図４に
示す搭載状態を示す模式断面図を参照し具体的に説明す
る。
チップ構造半導体装置（フリップチップ）を、一実施例
について、図２及び図３に示す製造工程断面図、図４に
示す搭載状態を示す模式断面図を参照し具体的に説明す
る。
【００１４】図２(a) 参照 上記本発明に係る半導体装置を形成するに際しては、従
来同様に図示しない集積回路等が形成された半導体基板
101 の前記集積回路の形成されている主面上を覆う例え
ば厚さ１μｍ程度の珪酸ガラス系の表面保護膜２に、周
知のドライエッチング手段を用いるフォトリソグラフィ
技術によって、半導体基板101 上の図示しない複数の所
望の配線面を個々に表出する複数の電極窓３を形成す
る。なお、半導体装置基板101 の背面には従来同様、放
熱フィン取付け等に用いられるAu蒸着膜10が予め形成さ
れている。
来同様に図示しない集積回路等が形成された半導体基板
101 の前記集積回路の形成されている主面上を覆う例え
ば厚さ１μｍ程度の珪酸ガラス系の表面保護膜２に、周
知のドライエッチング手段を用いるフォトリソグラフィ
技術によって、半導体基板101 上の図示しない複数の所
望の配線面を個々に表出する複数の電極窓３を形成す
る。なお、半導体装置基板101 の背面には従来同様、放
熱フィン取付け等に用いられるAu蒸着膜10が予め形成さ
れている。
【００１５】図２(b) 参照 次いで、従来同様に、スパッタ法により上記半導体基板
101 の主面上即ち上記電極窓３の内面と表面保護膜２の
上面に下層から順次厚さ1000Å程度のCr層、厚さ1000Å
程度のCu層、厚さ5000Å程度のAu層が順次積層されてな
るバリアメタル層４を形成する。
101 の主面上即ち上記電極窓３の内面と表面保護膜２の
上面に下層から順次厚さ1000Å程度のCr層、厚さ1000Å
程度のCu層、厚さ5000Å程度のAu層が順次積層されてな
るバリアメタル層４を形成する。
【００１６】図２(c) 参照 次いで、従来同様、ドライエッチング手段を用いる周知
のフォトリソグラフィ技術により上記バリアメタル層４
を選択的にエッチング除去し、表面保護膜２の電極窓３
上に電極窓３の内面及びその周辺部を所定の幅で覆うバ
リアメタルパターン4Pを形成する。なおエッチングガス
には塩素(Cl)系のガスが用いられる。
のフォトリソグラフィ技術により上記バリアメタル層４
を選択的にエッチング除去し、表面保護膜２の電極窓３
上に電極窓３の内面及びその周辺部を所定の幅で覆うバ
リアメタルパターン4Pを形成する。なおエッチングガス
には塩素(Cl)系のガスが用いられる。
【００１７】図２(d) 参照 次いで従来同様に、例えば周知のマスク蒸着手段により
上記バリアメタルパターン4P上に、選択的に、例えば60
鉛(Pb)／40錫(Sn)組成の厚さ 150μｍ程度の半田パター
ン105 を形成する。
上記バリアメタルパターン4P上に、選択的に、例えば60
鉛(Pb)／40錫(Sn)組成の厚さ 150μｍ程度の半田パター
ン105 を形成する。
【００１８】図２(e) 参照 次いで、この半導体基板101 を真空中或いは不活性ガス
中で 400℃程度に加熱し、前記半田パターン105 をリフ
ローして球状の半田バンプ５を形成する。
中で 400℃程度に加熱し、前記半田パターン105 をリフ
ローして球状の半田バンプ５を形成する。
【００１９】図３(a) 参照 本発明に係るフリップチップを形成するには、以上の従
来のフリップチップ形成工程を終わった後、上記半田バ
ンプ５の固着された基板の上面に耐熱性樹脂である例え
ばポリイミド樹脂112 をスピンコート法により50μｍ程
度の厚さに塗布し、塗布面を上に向けた状態で例えば不
活性ガス中で約80℃程度に１時間程度加熱し、上記ポリ
イミド樹脂膜112 のプレキュアーを行う。なおこのプレ
キュアー中に半田バンプ５の上部のポリイミド樹脂膜11
2 は周辺部に流れ落ち、半田バンプ５に接する周辺部の
厚さ(t) は 100μｍ程度になる。またこの際、半田バン
プ５の先端部分のポリイミド樹脂膜112 の膜厚は数μｍ
程度に薄くなる。
来のフリップチップ形成工程を終わった後、上記半田バ
ンプ５の固着された基板の上面に耐熱性樹脂である例え
ばポリイミド樹脂112 をスピンコート法により50μｍ程
度の厚さに塗布し、塗布面を上に向けた状態で例えば不
活性ガス中で約80℃程度に１時間程度加熱し、上記ポリ
イミド樹脂膜112 のプレキュアーを行う。なおこのプレ
キュアー中に半田バンプ５の上部のポリイミド樹脂膜11
2 は周辺部に流れ落ち、半田バンプ５に接する周辺部の
厚さ(t) は 100μｍ程度になる。またこの際、半田バン
プ５の先端部分のポリイミド樹脂膜112 の膜厚は数μｍ
程度に薄くなる。
【００２０】図３(b) 参照 次いで、例えば酸素(O2)と４弗化炭素(CF4) との混合ガ
スを用いるドライエッチング手段により、上記ポリイミ
ド樹脂膜112 を半田バンプ５の先端部5Pが50μｍ程度の
高さに突出するまでエッチングし、次いでこの基板を例
えば不活性ガス中で 400℃程度に１時間程度加熱し、ポ
リイミド樹脂膜112 のアフタキュアーを行う。ここでポ
リイミド樹脂膜112 は十分に剛性を有する膜となる。
スを用いるドライエッチング手段により、上記ポリイミ
ド樹脂膜112 を半田バンプ５の先端部5Pが50μｍ程度の
高さに突出するまでエッチングし、次いでこの基板を例
えば不活性ガス中で 400℃程度に１時間程度加熱し、ポ
リイミド樹脂膜112 のアフタキュアーを行う。ここでポ
リイミド樹脂膜112 は十分に剛性を有する膜となる。
【００２１】図３(c) 参照 次いで通常のダイシング手段により上記半導体基板101
を半導体チップ１毎に分割し、本発明に係る半田バンプ
方式のフリップチップ６が完成する。
を半導体チップ１毎に分割し、本発明に係る半田バンプ
方式のフリップチップ６が完成する。
【００２２】このようにして形成された本発明に係るフ
リップチップ６は半田バンプ５の外部導体との溶着に寄
与する先端部5Pを除いた下部領域が剛性を有する耐熱性
樹脂膜であるポリイミド膜112 内に埋め込まれた構造を
有している。
リップチップ６は半田バンプ５の外部導体との溶着に寄
与する先端部5Pを除いた下部領域が剛性を有する耐熱性
樹脂膜であるポリイミド膜112 内に埋め込まれた構造を
有している。
【００２３】従って、図４に示すように上記フリップチ
ップ６をフェースダウン状態にし、例えばセラミックパ
ッケージ等の配線基板７上に、配線基板７面に形成され
たAuめっき或いは半田めっきされた電極８と半田バンプ
５とを位置合わせして搭載し、加熱炉等により半田バン
プ５をリフローすることにより固着搭載した際、及び図
示しないが搭載後の放熱フィン半田付けの際の加熱及び
加圧に際しての半田バンプ５の潰れは、このバンプ５を
埋め込んでいる剛性を有するポリイミド膜112から突出
している先端部のみに制限され、半田バンプ５が大きく
潰れて横方向に大きく拡がることがない。従って、半田
バンプの配設密度が高まった際にも、上記工程における
隣接する半田バンプ同士の短絡事故は防止される。
ップ６をフェースダウン状態にし、例えばセラミックパ
ッケージ等の配線基板７上に、配線基板７面に形成され
たAuめっき或いは半田めっきされた電極８と半田バンプ
５とを位置合わせして搭載し、加熱炉等により半田バン
プ５をリフローすることにより固着搭載した際、及び図
示しないが搭載後の放熱フィン半田付けの際の加熱及び
加圧に際しての半田バンプ５の潰れは、このバンプ５を
埋め込んでいる剛性を有するポリイミド膜112から突出
している先端部のみに制限され、半田バンプ５が大きく
潰れて横方向に大きく拡がることがない。従って、半田
バンプの配設密度が高まった際にも、上記工程における
隣接する半田バンプ同士の短絡事故は防止される。
【００２４】
【発明の効果】以上説明のように本発明によれば、半田
バンプ方式のフリップチップ構造半導体装置において、
配線基板上へのフリップチップの搭載時、及び搭載後の
放熱フィン取付け等にによる加熱、加圧時に、半田バン
プの潰れを微小に抑えることができる。従って本発明は
回路規模が拡大しバンプの配設密度が高まった半田バン
プ方式のフリップチップ構造半導体装置の搭載時の信頼
性の向上に寄与するところが大きい。
バンプ方式のフリップチップ構造半導体装置において、
配線基板上へのフリップチップの搭載時、及び搭載後の
放熱フィン取付け等にによる加熱、加圧時に、半田バン
プの潰れを微小に抑えることができる。従って本発明は
回路規模が拡大しバンプの配設密度が高まった半田バン
プ方式のフリップチップ構造半導体装置の搭載時の信頼
性の向上に寄与するところが大きい。
【図１】 本発明の原理説明用模式断面図
【図２】 本発明の半導体装置の一実施例に係る製造工
程断面図（その１）
程断面図（その１）
【図３】 本発明の半導体装置の一実施例に係る製造工
程断面図（その２）
程断面図（その２）
【図４】 本発明に係る半導体装置の搭載状態を示す模
式断面図
式断面図
【図５】 従来のフリップチップの模式図
【図６】 従来のフリップチップの搭載状態を示す模式
断面図
断面図
【図７】 従来のフリップチップの問題点を示す模式断
面図
面図
【符号の説明】 １、101 半導体チップ ２ 表面保護膜 ３ 電極窓 ４ バリアメタル層 ５ 半田バンプ 5P 半田バンプの先端部 ６、56 フリップチップ ７ 配線基板 ８ 電極 ９ 放熱フィン 10 Au蒸着膜 11 半田付け部 12 耐熱性樹脂膜 12P 耐熱性樹脂膜の先端部 112 ポリイミド膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 児玉 邦雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 半田バンプを外部接続電極とするフリッ
プチップ構造を有し、該半田バンプの外部導体との固着
に寄与する先端部以外が、該チップのバンプ配設面に塗
布された剛性を有する耐熱性樹脂膜内に埋め込まれてな
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1961392A JPH05218039A (ja) | 1992-02-05 | 1992-02-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1961392A JPH05218039A (ja) | 1992-02-05 | 1992-02-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218039A true JPH05218039A (ja) | 1993-08-27 |
Family
ID=12004038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1961392A Withdrawn JPH05218039A (ja) | 1992-02-05 | 1992-02-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218039A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875935A3 (en) * | 1997-04-28 | 2000-08-02 | NEC Corporation | Semiconductor device having a projecting electrode |
| US6847117B2 (en) | 2001-07-25 | 2005-01-25 | Rohm Co., Ltd. | Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer |
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
| WO2010100706A1 (ja) * | 2009-03-05 | 2010-09-10 | パナソニック株式会社 | 半導体装置 |
-
1992
- 1992-02-05 JP JP1961392A patent/JPH05218039A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875935A3 (en) * | 1997-04-28 | 2000-08-02 | NEC Corporation | Semiconductor device having a projecting electrode |
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
| US6847117B2 (en) | 2001-07-25 | 2005-01-25 | Rohm Co., Ltd. | Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer |
| US7151312B2 (en) | 2001-07-25 | 2006-12-19 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7795128B2 (en) | 2001-07-25 | 2010-09-14 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device having an enhanced electrode pad structure |
| WO2010100706A1 (ja) * | 2009-03-05 | 2010-09-10 | パナソニック株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159837A (en) | Manufacturing method of semiconductor device | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| JP4698125B2 (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| US7906425B2 (en) | Fluxless bumping process | |
| US20070102815A1 (en) | Bumping process with self-aligned A1-cap and the elimination of 2nd passivation layer | |
| JPH11274200A (ja) | 半導体ダイ上に相互接続バンプを形成する方法 | |
| JP3506393B2 (ja) | 液晶表示装置とその製造方法、プリンタとその製造方法 | |
| US20020011664A1 (en) | Semiconductor element, manufacturing method thereof and BGA-type semiconductor device | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| US7341949B2 (en) | Process for forming lead-free bump on electronic component | |
| US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
| JP2000100869A (ja) | 半導体装置およびその製造方法 | |
| JPH10178046A (ja) | 半導体チップの実装方法 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| JPH05218039A (ja) | 半導体装置 | |
| TWI223425B (en) | Method for mounting passive component on wafer | |
| JP3201431B2 (ja) | Ｉｃ半導体装置の製造方法 | |
| JP2699283B2 (ja) | 集積回路チップのボンディング方法 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |