JP4698125B2 - バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ - Google Patents

バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ Download PDF

Info

Publication number
JP4698125B2
JP4698125B2 JP2003017274A JP2003017274A JP4698125B2 JP 4698125 B2 JP4698125 B2 JP 4698125B2 JP 2003017274 A JP2003017274 A JP 2003017274A JP 2003017274 A JP2003017274 A JP 2003017274A JP 4698125 B2 JP4698125 B2 JP 4698125B2
Authority
JP
Japan
Prior art keywords
chip
layer
semiconductor device
contact pads
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003017274A
Other languages
English (en)
Other versions
JP2003224158A (ja
Inventor
アール、ズニーガ − オーティツ エドガー
ケイ、コドゥリ スレーニヴァサン
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2003224158A publication Critical patent/JP2003224158A/ja
Application granted granted Critical
Publication of JP4698125B2 publication Critical patent/JP4698125B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は一般的には電子システムおよび半導体デバイスの技術分野に関し、より詳細には、バンプおよびポリマー層のないウェーハスケールデバイスの構造および製造方法、ならびに配線基板へのこれらウェーハスケールデバイスの組み立てに関する。
【０００２】
【従来の技術】
これら技術に関する書籍「チップスケールパッケージ」（マックグロウヒル社、１９９９年）において、ジョン・Ｈ・ラウおよびシー・ウェイ・リッキー・リーは世界中の多くの半導体製造会社によって製造されている現代のチップスケールファミリーの種々の半導体デバイスおよびパッケージについて述べている。マイクロ電子アセンブリおよびパッケージングにおける最新のデザインおよび概念はシリコンチップ自体よりも実質的に大きくないプレーナー領域または多くて２０％広い領域を有するパッケージを目的としている。チップスケールパッケージ（ＣＳＰ）として知られるこの概念は特に、携帯電話、ポケベル、ハードディスクドライブ、ラップトップコンピュータおよび医療機器の製品サイズが小さくなり続けている電子工業界による支持を得ている。ほとんどのＣＳＰの方法はシステムまたは配線基板とインターフェースするためのパッケージの外側にハンダバンプまたはハンダボールを有するフリップチップアセンブリに基づくものである。
【０００３】
代表的なフリップチッププロセスはチップの回路表面に設けられるハンダと相容性のあるコンタクトパッドおよびこれらパッドへのハンダバンプまたはボールをデポジットすることを必要としている。半導体ウェーハは基板へフリップチップ取り付けする前に分離しチップ内に実装できなければならない。現在のハンダバンププロセスとしては金属マスクを通過するハンダ付け、電気メッキされるハンダ付け、または各金属接点へのハンダペーストのマウンドのスクリーンプリントが挙げられる。一般に、ハンダバンプはチェーンタイプの炉内でリフローされるか、またはあらかじめ製造したハンダボールをチップパッドに載せ、同じようなチェーンタイプの炉内でリフローしてもよい。
【０００４】
次に、フリップ化するチップをインターポーザーのような第２の相互接続表面に取り付けるか、または直接プリント回路基板（ＰＣＢ）に結合してもよい。次の相互接続部へのフリップチップの取り付けは、チップ上のハンダバンプまたはボールを第２レベルの相互接続部上の接点パッドに整合し、次に第２のハンダの再フロー操作を実行することによって行われる。リフロー中、バンプまたはボールは液状化し、ハンダを受け入れるためのパッドまたはトレースを有する次の相互接続レベルへの接合部を形成する。ハンダのリフロー工程の後に、フリップフロップは半導体チップ、インターポーザー（使用する場合）とＰＣＢとの間の熱膨張係数（ＣＴＥ）の不一致によって生じる機械的応力を緩和するために、チップとインターポーザーまたはＰＣＢとの間にポリマーアンダーフィルを使用することが多い。信頼性に関する問題の多くは操作中に集積回路を高温状態から低温状態に移行させる際に、はんだバンプまたはボールに応力がかかることに起因して生じている。従来技術のインターポーザーおよびアンダーフィルは、熱サイクルによって生じ、ハンダバンプまたはボールにかかる機械的応力を減少または解消するのに使用されているが、これらは熱エネルギーを散逸させるのにほとんど役立たない。
【０００５】
ＰＣＢへの接合プロセスを完了するのに、インターポーザーの反対側にあるハンダボールの別の組を使用する時に、この第２の組をエンドユーザーによる取り付けのために整合し、リフロー化できる。上記のように基板にチップを取り付ける際に基板面積の最終消費面積は通常、チップの面積よりもあまり広くならない（約２０％広い）。従って、このような製品ファミリーは「チップスケールパッケージ」として分類される。しかしながら、これらデバイスは小型装置に重要なデバイス高さを低くするのにほとんど寄与しない。
【０００６】
実装後、応力を吸収するようになっているハンダボールのフリップチップ構造体の一例は１９８９年８月２３日に公開された、日本国公開特許公報平1-209746号（発明者：モリヤマヨシフミ、発明の名称「半導体デバイス」）に記載されている。ここではハンダボールのバンプ下の金属化層の周辺はポリイミド層によって支持されており、更にバンプの金属化層の下には第２の厚いポリイミド層が低応力の、耐熱性樹脂層として示されている。
【０００７】
上記に引用したような構造体はリチャード・Ａ・ラーセン著の刊行物「シリコンおよびアルミニウムダナミックメモリ技術」（ＩＢＭ開発ジャーナルレジュメ、第２４巻、第３号、１９８０年５月、２６８〜２８２ページ）に基づくものである。この論文は厚いポリイミド層上の周辺に載っているバンプ下の金属化層の上でハンダバンプを使用するフリップチップパッケージ技術について述べている。このバンプ構造は別のポリイミド層によって支持されている。
【０００８】
【発明が解決しようとする課題】
フリップチップ技術を使用したチップスケールパッケージのための従来のプロセス機器およびフローには問題がある。第１に、代表的なハンダバンププロセスは極めて機器集約的方法であり、この結果、資本コストは膨大となっている。蒸発、メッキおよびスクリーニングは鉛を含むことが多い過剰なハンダを使用するという点で環境上好ましくない。これらの稼働に当たり、処理コストおよびクリーンアップコストのいずれも高くなっている。
【０００９】
第２に、フリップチップアセンブリの製造はサイクル時間が長くなり得る。一般に、赤外線オーブンまたは強制対流オーブン内で実施されるリフロー化はサイクル時間が５分またはそれ以上となる。これら炉は、通常、極めて長く（３ｍより長い）、この大きな構造物はアセンブリフロアの大きいスペースを占める。かかる炉内の移動部品は粒子による汚染の大きな発生源となっている。
【００１０】
第３に、今日のフリップチップのアセンブリはチップの形態で処理される。アセンブリプロセスはウェーハからチップがダイシング切り出しされた後にスタートする。このタイプの製造方針は、ウェーハ製造およびテストプラントとアセンブリおよび最終テストサイトとを切り離している。その理由は、ウェーハの製造およびテストプラントのクリーンルーム環境の外でウェーハのダイシングを行わなければならないからである。更に、貴重なウェーハを世界中に出荷する際にかなりのコストがかかる。アセンブリサイトでパッケージングを完了した後、デバイスは顧客に出荷できるようになる前に最終テストを受けなければならない。従って、ウェーハの製造およびテストプラント自体の、好ましくはクリーンルーム設備内で、集積回路のウェーハスケールアセンブリを可能にするパッケージ方法が求められている。
【００１１】
【課題を解決するための手段】
本発明は、無機オーバーコート層によって保護された集積回路を備えたプレーナー状アクティブ表面を有する半導体チップに関し、この集積回路は複数のコンタクトパッドを含む金属化パターンを有する。これらコンタクトパッドの各々は金属化パターン上に追加された導電層を有する。この追加された導電層はオーバーコート層の周辺部分を含む、チップに隣接したコンフォーマル表面および外側のプレーナー表面を有する。この外側表面は溶融することなく冶金学的接合部を形成するのに適している。チップコンタクトパッドはチップの中立ラインに接近した状態でチップの中心に配列された配置を有することができ、この配置は伝熱性プレートを取り付けるのに利用できるアクティブなチップ表面の領域部分を残すことができる。更にこのチップはオーバーコート層の上に非導電性接着層を有し、各コンタクトパッド上の追加された導電層の間のスペースを満たすことができる。
【００１２】
無機オーバーコート層は水分を透過せず、堅い。このオーバーコート層は耐熱性で、かつコンプライアントな有機オーバーコートの追加頂部層を有することができる。
【００１３】
チップコンタクトパッドはアクティブチップ表面の領域部分が伝熱性プレートの取り付けに利用できるような配置を有することができ、このプレートは導電性パッド層の厚みに適合した厚みを有する。
【００１４】
本発明はチップコンタクトパッドの分布に整合した配置となっている冶金技術で接合可能な複数のプレーナー状ターミナルパッドを有する配線基板に上記のようなチップを接合した半導体アセンブリのいくつかの実施例を更に開示するものである。この接合は、
・金属相互拡散による直接溶着
・ハンダペーストによる取り付け
・導電性接着剤による取り付け
から選択した技術によって実行される。
【００１５】
第１実施例では、熱スプレッダを有するか、または有しないチップが基板に直接接合される。
【００１６】
第２実施例では、熱スプレッダを有するか、または有しないチップがまず基板に取り付けられる。この実施例のボール−グリッドアレイバージョンでは基板は配線基板に取り付けるためのハンダボールを含む。この実施例のランド−グリッドアレイバージョンでは、デバイスは配線基板に取り付けるための接合可能なパッドを含む。
【００１７】
第３実施例では、熱スプレッダを有するか、または有しないチップがまずチップコンタクトパッドの鏡像内でパターン化された比較的厚い金属に取り付けられる。次に、この厚い金属は直接配線基板に接合される。第３実施例のみならず第２実施例においても、チップおよび基板を、例えば保護モールディングコンパウンドにより封止することが好ましい。この特徴により、超薄のシリコンチップ材料を組み立てるための条件が得られる。すなわち高さが低いチップスケールデバイスの製造に寄与できる。
【００１８】
第１実施例および第３実施例は真のチップサイズのデバイスとして設計し、製造できる。
【００１９】
本発明の技術的利点は、推奨される金属化（メタライゼーション）工程および組み立て工程に対して種々の材料および技術を使用できるということである。
【００２０】
本発明の他の技術的利点としては、製造コストを低減できること、鉛を使用しない組み立てが可能であること、パッケージの熱性能を改善できること、およびデバイスの信頼性を改善できることが挙げられる。
【００２１】
添付図面および特許請求の範囲に記載の新規な特徴事項と共に、本発明の好ましい実施例の次の説明を検討すれば、本発明の技術的利点だけでなく、その特徴も明らかとなろう。
【００２２】
【発明の実施の形態】
本発明は１９９９年１２月１０日に出願された米国特許出願第09/458,593号（発明者：ツニガ外、発明の名称「集積回路上への接合」）および２００１年１２月６日に出願された米国特許出願第10/006,576号（発明者：コジュリ外、発明の名称「半導体ウェーハの背面コーティング」）に関連するものである。更に、本発明は２００１年１１月１日に出願された米国特許出願第10/001,302号（発明者：ツニガ外、発明の名称「バンプレスウェーハスケールデバイスおよび基板アセンブリ」）に関するものであり、この米国特許出願を参考例として本願に援用する。
【００２３】
本発明の影響は、公知の技術の欠点を明確にすることによって最も容易に評価できよう。公知の技術の代表的な例として、図１の略横断面図はハンダボールを使用するフリップチップアセンブリのための準備をするように、集積回路接点パッド１００のための冶金学的条件の詳細を示す。半導体チップ１０１、一般にシリコンは、水分を通さない誘電体の保護オーバーコート層１０２、通常窒化シリコン層と、オプションの追加有機オーバーコート層１０８と、回路コンタクトパッドのアルミまたは銅層１０４上のパターン化された金属化バンプ下層１０３によって保護されている。金属化層１０３は通常、一連の薄膜から成る。回路の金属化層１０４がアルミニウムである場合、回路に隣接するコンフォーマル層１０５は一般に耐火性金属層１０５、例えばクロム、チタン、タングステン、モリブデン、タンタルまたはそれらの合金の層である。回路の金属化層１０４が銅である場合、コンフォーマル層１０５は一般にアルミニウムであり、次のバッファ層１０６は一般にニッケルである。最も外側の層１０７はハンダ付けできる金属、例えば金、銅、ニッケルまたはパラジウムとしなければならない。
【００２４】
最後に、デポジットされた（蒸着またはメッキされた）ハンダ合金（一般に錫と銅、インジウムまたはその他の金属との混合物）をリフロー化することによってハンダバンプ１０９を形成する。これらハンダバンプはリフロー化プロセス中に表面張力により影響を受けた基板へチップを取り付けた後に種々の形状をとる。図１に示された全プロセスは一般に１０以上のプロセス工程、例えばクロムおよび銅（またはニッケルもしくは文献に記載されている金属を種々選択したうちのいずれか）のスパッタリング、フォトレジストのスピニング、ベーキング、露光、現像、金属のエッチング、フォトレジストの除去、ハンダのシーディング、ハンダの蒸着またはメッキ、ハンダのリフロー化、フリップチップ取り付け工程が必要となるので、図１に示された全プロセスは高価につく。
【００２５】
公知の技術の一部のプロセスフローでは、バンプ下の金属層１０３とハンダ材料層１０９との間の応力緩和バッファとして働くことができるように、窒化シリコン層１０２の上にポリマー材料（ベンゾシクロブテン、ＢＣＢ）の層１０８をデポジットする。ハンダバンプが温度変動時の熱機械応力に耐えなければならない時に、ハンダのジョイント部の故障を防止する上でこの層が有効であることが示されている（１９８９年の日本国公開特許公報平1-209746号およびＲ.Ａ.ラーセン氏による１９８０年のＩＢＭの刊行物（いずれも既に記載し、引用したものである）を参照されたい）。
【００２６】
集積回路を有し、バンプの設けられたチップの表面がアセンブリ基板を向くように、バンプの設けられたチップをフリップし、チップをその基板にハンダによって取り付ける。このアセンブリはチップと同じアウトラインを有するいわゆるチップサイズのデバイスの製造を可能にするものである。不幸なことにこのデバイスは作動時および温度変動時に半導体材料と基板材料との熱膨張係数の不一致に起因する熱機械応力に影響されやすいという欠点を有する。
【００２７】
これら信頼性の問題だけでなく、特定パッドの金属化のための条件は１９５９年におけるＩＢＭ社による一連の詳細な刊行物（ＩＢＭ開発ジャーナルレジュメ、第１３巻、２２６〜２９６ページに記載されており、上記刊行物としては、Ｐ.Ａ.トッタ外による「ＳＬＴデバイスメタラジーおよびそのモノリシックな拡張」、Ｌ.Ｆ.ミラー著「制御された陥没（Ｃｏｌｌａｐｓｅ）リフローチップ接続」、Ｌ.Ｓ.ゴールドマン著「制御された陥没相互接続部の幾何学的最適化」、Ｋ.Ｃ.ノリス外著「制御された陥没接続部の信頼性」、Ｓ.オクテイ著「制御された陥没技術によって接続されたチップ内の温度プロフィルのパラメータ研究」、Ｂ.Ｓ.ベリー外著「ＳＬＴチップ熱メタロジーの研究」がある。
【００２８】
ハンダジョイントの最適な高さおよび容積、ならびに熱疲労および割れの予想される発生のこれら調査により、次のようにすることが望ましいことがわかった。
・高度に延性のハンダ
・チップ／ジョイントおよび基板／ジョイントの境界部の究極的に高度な剪断強度
・（バンプ対チップ接触部の半径）／（チップの中立点までの距離）の比を大きくすること
【００２９】
１つの方法は、ジョイントをプラスチック材料で囲み、チップと基板との間のギャップをプラスチック材料で満たすことにより、ハンダジョイント部にかかる熱機械応力の一部を吸収することを目的としている。例えば米国特許第6,213,347号および同第6,228,680号（発明者：トーマス、発明の名称「フリップチップ電子デバイスをアンダーフィルする低応力方法および装置」）を参照されたい。しかしながら、この方法は追加プロセス工程を必要とするので高価であり、顧客がマザーボードにデバイスを取り付けた後にプロセスを実行しなければならないことがあるので、歓迎されないことがある。
【００３０】
別の方法は、凹状表面輪郭を有するコラムに組み立てた後に、ハンダジョイント部を延ばすことを目的とする。しかしながらこの方法はハンダの容積および製造可能性による制限がある。
【００３１】
図２の略横断面図は、本発明の第１の好ましい実施例を示す。番号２０１は集積回路（ＩＣ）を含むプレーナーアクティブ表面２０１ａを備えた半導体チップの一部である。この半導体材料は一般にシリコンであるが、別の材料としてはシリコンゲルマニウム、ヒ化ガリウムまたはその他のＩＣ製造で使用される任意の半導体材料が挙げられる。このＩＣは複数の接点パッド２０２ａを含む金属化パターン２０２を有する。このチップ金属化層２０２はアルミニウム、銅またはそれらの合金から構成できる。このＩＣ表面は誘電性保護オーバーコート層２０３、通常約１．０μｍの厚みの窒化シリコンまたはシリコンオキシナイトライドによって保護されている。この表面は水分を透過せず、機械的に堅い。図２が示すように、保護オーバーコート層２０３を貫通するように、接点パッド２０２ａを構成するフォトレジストウィンドーが開口している。
【００３２】
層２０２がアルミニウムまたは０.５〜２％の銅および／または０.５〜１％のシリコンとの合金化されたアルミニウム（この層は０.４〜１.５μｍの厚みである）である場合、この接点パッドはアルミニウム層の下にチタン、窒化チタン、チタンタングステン、タンタル、窒化タンタル、窒化タンタルシリコン、窒化タングステンまたは窒化タングステンシリコンの薄膜（４〜２０ｎｍの厚み）（図には示されず）を有することが多い。
【００３３】
アルミニウムだけでなく銅のチップ金属化層にとって、この金属化層の下方の絶縁体は一般に二酸化シリコンである。しかしながら、より小さい誘電率の誘電材料を使用する最近の動向と共に、シリコンを含む水素シルセスキオキサン（ＨＳＱ）、エアロゲル、有機ポリイミドおよびパリレンは、これまでの標準的な絶縁体、例えばプラズマでエンハンスされた化学的気相法でデポジットされた誘電体よりも低密度であり、機械的に弱いという事実にも拘わらず、これら材料から製造された膜も使用されている。更にプラズマによって発生されたテトラエチルオルソシリケート（ＴＥＯＳ）オキサイドとＨＳＱの交互の層、またはオゾンＴＥＯＳオキサイドとＨＳＱとを交互に配置した層のような誘電層のスタックも使用できる。
【００３４】
チップコンタクトパッドを機械的に強化するために接合パッド（図２には示されず）の下方に時々補強構造体が設けられる。これに関しては２０００年１１月７日に発行された米国特許第6,143,396号（発明者：サラン外、発明の名称「接合パッドを補強するためのシステムおよび方法」）、２００１年５月１５日に発行された米国特許第6,232,662号（発明者：サラン、発明の名称「アクティブな集積回路上でボンディングをするためのシステムおよび方法」）および１９９９年５月１４日に出願された米国特許出願第09/312,385号（発明者：サラン外、発明の名称「半導体デバイスにおけるボンドパッドを補強するための微細ピッチシステムおよび方法」）に記載がある。
【００３５】
図２の実施例では、コンタクトパッドはパッド金属化層２０２の上に追加された導電層２０５を有する。この層２０５は、チップの表面に対してコンフォーマルであり、パッド金属化層２０２に対する信頼性の高い低抵抗の接触を提供するだけでなく、無機オーバーコート層２０３に対して強力かつ信頼性のある付着を提供する。図２が示すように、層２０５はパッド２０２ａ固有の領域だけでなく、保護層２０３のウィンドー側壁およびパッドウィンドーを囲む表面の一部２０５ａもカバーする。層２０５に対して好ましい材料は約５００〜１０００ｎｍの厚み範囲にあるアルミである。この層２０５をデポジットする方法は種々ある。好ましい方法はスパッタリングである。その理由は、このスパッタリング方法によって実際の金属をデポジットする直前にパッド表面を効果的に清掃することができるからである（特にアルミニウムのパッド金属化層２０２に対して有効である）。その他のデポジット技術としては蒸着技術およびメッキ技術が挙げられる。
【００３６】
図２における第２の追加層２０６は、チップ表面の輪郭に従うコンフォーマルアウトラインからチップ表面にほぼ平行なプレーナー外側表面を構成するフラットなアウトラインまで移行できるようにする重要な機能を有する。チップ金属化層２０２として銅が使用されている場合、この第２導電層２０６は拡散バリアとして働かなければならないこともあり得る。この第２の導電層はニッケル、バナジウム、チタン、タングステン、タンタル、オスミウム、クロームおよびアルミニウムおよびその他の合金から成る群から選択されたものである。
【００３７】
金属の選択に応じて層２０６をデポジットする方法は次のようにいくつか存在する。
・無電極メッキ方法。完全なプロセスは次の工程を含む。
・スピンオン技術を使用し、シリコンＩＣウェーハの背面をレジストでコーティングする工程。このコート層はウェーハの背面に対する事故による金属のデポジションを防止するものである。
・約３０分〜６０分の時間の間、一般に１１０℃にてレジストをベーキングする工程。
・約２分間、プラズマアッシング方法を使って、露出した接合パッド金属表面をクリーニングする工程。
・接合パッドの露出した金属層を有するウェーハを約５０〜６０秒の間、硫酸、硝酸またはその他の任意の酸の溶液内に浸漬することによってクリーニングする工程。
・約１００〜１８０秒の間、オーバーフロー洗浄機内で洗浄する工程。
・約４０〜８０秒の間、塩化パラジウムのような触媒の塩化金属溶液内にウェーハを浸漬し、金属表面、すなわちシード金属（例えばパラジウム）の層を、酸化されていないクリーンな金属表面にデポジットする工程。
・約１００〜１８０秒の間、ダンプ洗浄機内で洗浄する工程。
・バリア金属を無電極メッキする工程。ニッケルを選択した場合、約１５０〜１８０秒の間のメッキによって約０.４〜０.６μｍの厚みのニッケルをデポジットする。
これに関するプロセスおよび密接に関連するプロセスのより詳細については、２００１年２月１日に出願された米国特許出願第09/775,322号（発明者：スティールマン外、発明の名称「銅による金属化層が設けられた集積回路のボンドパッドのための構造および方法」）に記載されており、この米国特許出願を参考例として援用する。
【００３８】
・スクリーンプリンティング方法。マスクステンシルに複数の開口部を形成し、これら開口部の位置がＩＣ表面上のコンタクトパッドの位置と鏡像関係となるようにする。次に、各マスク開口部がそれぞれのＩＣコンタクトパッドと整合するように、マスクステンシルを半導体ウェーハに整合する。金属または金属合金を液状化し、また開口部を通してデポジットし、よってこの金属がオーバーコート層を通したエッチング工程から残るパッドウィンドーのオーバーコート層の輪郭と等しくなるようにする。
・保護オーバーコート層のアイランドによるサポート。上記に引用した米国特許出願第09/458,593号の変形例を使用して、ウィンドー領域内に複数の窒化シリコンのアイランドがエッチングされない状態で残り、これらアイランドの間に狭いビア孔を有する多数の窒化シリコンメサを形成するように、コンタクトパッドに孔開けをする。次の金属デポジション工程（例えば第１層としてアルミニウム、第２層としてニッケルを使用する）において、ビア孔を短時間で充填し、メサの頂部にも金属をデポジットする。ウィンドー金属表面全体が徐々に均一に平坦な構造に接近する。
【００３９】
図２において、最上部の金属層２０７は溶融を生じることなく、冶金接合部を形成するのに適した表面を有する。一例として、層２０７は金、パラジウム、白金、銀およびそれらの合金から成る群から選択した金属から製造される。こうして層２０７の接合機能が高められる。接合可能な金属層２０７、通常は貴金属の層の全厚みが最小に維持されるので、コストを節約できる。許容できる厚みは約０．０２〜０．１μｍの範囲であり、一部の金属に対しては１つのフラッシュで十分である。
【００４０】
溶融ハンダに必ずしも依存しなくても、これら表面は既に適当な接合可能な金属表面（一般には銅で金属メッキされたターミナルパッド上の金フラッシュ）で調製されている基板の外側面に対するつぎのような取り付け方法に適す。
・金属の相互拡散による直接溶着。このボンディングを行うために、チップのコンタクトパッドおよび基板ターミナルパッドのクリーンな表面は、１秒の長さの時間の間、高温で適度な圧力にて若干の圧縮または熱圧縮を受ける。
・導電性接着剤による取り付け。導電性接着剤は架橋する性質がないので、このような好ましい実施例によって小さいパッドサイズおよび微細なパッドのピッチが可能となる。
・ハンダペーストによる取り付け。チップコンタクトパッドおよび基板ターミナルパッドのいずれもハンダ付け可能であるので、冶金学的に強力なハンダ接続部を容易に形成できる。
【００４１】
本発明の重要な特徴は、追加される導電層の数が３つに限定されないことである。チップコンタクトパッドの金属層に追加されるのは、１つの層だけである場合、または２つの層となる場合、または４つ以上の層となる場合がある。追加される導電層（単数または複数）はチップに隣接するコンフォーマル表面および外側のプレーナー表面を有するだけでよく、かつ、必ずしもハンダを溶融することに依存しなくても外側表面は冶金学的な接合部を形成するのに適しているだけでよい。
【００４２】
本発明の別の重要な特徴は、任意の数のチップコンタクトパッドに上記追加導電層を形成できるということである。従って、上記技術は少い数のＩ／Ｏ（例えば図６Ａに示されるように１２個のＩ／Ｏ）だけでなく、多数のＩ／Ｏ（多数２００個または６００個のＩ／Ｏ）を有するチップにも適用できる。コンタクトパッドは辺の長さが約４０〜１５０μｍ、好ましくは９０〜１００μｍの長方形、正方形または円のような形状でよい。隣接するコンタクトパッドの間のピッチは一般に０．４〜０．６ｍｍの範囲内にあり、パッドの間の分離距離は５０〜２００μｍであり、多数の入出力ターミナルを有する長方形に対しては好ましくは５０〜７５μｍである。本発明の技術的な利点は、隣接するコンタクト間のピッチを中心から中心までの距離で１００μｍまで減少できることであり、このことはハンダボールコンタクトに対する主要な改良点となっている。
【００４３】
本発明の別の重要な特徴は、コンタクトパッドの配置および分布がどのようなものであれ、上記追加導電層を形成できることである。一例として、図６Ａに示されるように、アクティブチップ表面の周辺に沿ってコンタクトパッドを配列できる。別の例では、図４におけるアクティブチップ表面の略平面図に示されるように、アクティブチップ表面の中心にコンタクトパッドを配列してもよい。本発明のこの第３の実施例では、組み立て後、コンタクトジョイントにかかる応力が最小となるように、チップの中立ラインに接近した状態で、チップの中心にアクティブチップ表面４０１上の接点パッド４０２の分布が配置されている。更に別の例では、これらコンタクトパッドはアクティブチップ表面を横断するように任意の構成に配置してもよい。
【００４４】
本発明の技術的利点は、図２における層２１０が示すチップの受動的表面を保護できるということである。層２１０は光またはその他の電磁放射線、水分およびほこりのような環境を劣化させる物質および引っ掻きのような機械的な乱れを生じさせる影響からチップを保護するように、黒色の被導電材料とすることが好ましい。層２１０を製造する方法は次の工程から成る。
・ドープされていないか、またはドープされているポリマー材料をスクリーンプリントする工程。
・硬化性絶縁材料をスピニングする工程。
・テープまたはフィルムを取り付ける工程。
・硬化性低粘性材料をスプレイする工程。
・保護層をトランスファー成形する工程。
【００４５】
図３は図２に類似する略横断面図における本発明の第２の好ましい実施例を示す。無機オーバーコート層２０３の上には非導電性接着層３０１がデポジットされており、このオーバーコート層２０３に付着しているだけでなく、チップ組み立て後に外側部分にも付着される。この接着層はコンタクトパッド上において追加された金属化層２００と同じ高さ３０１ａを有する。このように、接着層３０１はコンタクトパッドの各々の上における追加された金属化層の間の空間を満たすように働く。
【００４６】
図５は、本発明の第５の実施例を示す。無機オーバーコート層２０３の上には厚み範囲が１〜３μｍのポリマー層５０１がデポジットされており、この有機オーバーコート層５０１は耐熱性であり、機械的にコンプライアントである。従って、この層はＲ.Ａ.ラーセンによる上記引用刊行物（１９８０年）に記載されているように、バンプ下の金属化層とハンダ材料との間の応力緩和バッファとなっている。層５０１に好ましい材料としてはポリイミドおよびベンゾシクロブテン（ＢＣＢ）が挙げられる。
【００４７】
図６Ａは組み立て後のチップ６０１の略平面図における本発明の第５の好ましい実施例を示し、図６Ｂは配線基板６０４に取り付けられたチップの略横断面図における本発明の第５の好ましい実施例を示す。図６Ａに示された第５実施例では、上記の追加導電層でカバーされたチップコンタクトパッド６０２はアクティブチップ表面の領域部分を熱導電性プレート６０３の取り付けに利用できるように配置されている。図６Ａの例では、この領域部分はアクティブチップ表面６０１の中心領域である。プレートは熱スプレッダーとして作動できるので、このプレートは良好な伝熱体（かつ低コストの材料）、例えば銅から製造し、追加導電性パッド層の厚み（０．２〜０．８μｍ）に適合した厚みを有することが望ましい。
【００４８】
プレート６０３は冶金学的接合に適した外側表面を有する。特にこの外側表面はハンダ付け可能とすることができる。この外側プレートの表面は図２に示された層２０７に類似する貴金属層、例えば金のフラッシュとすることが好ましい。次に、このプレートはコンタクト金属構造体６０２の基板への取り付けと同時に、整合した位置にあらかじめ製造された配線基板の金属パッドにプレートを取り付けることができる。基板へのこのような取り付けを行うために、これまで説明したのと同じ選択案を利用できる。
・金属相互拡散による直接溶着。
・導電性接着剤による取り付け。
・ハンダペーストによる取り付け。
【００４９】
図６Ｂの略横断面図は組み立てられたシステムを示す。ＩＣチップ６１０はチップの周辺に沿って配列された複数の金属化されたコンタクトパッド６１１を有する。更にこのチップはコンタクトパッドによって利用されないチップ表面領域内に熱スプレッドプレート６１２を有する。配線基板６２０は鏡像のカウンタ部分、すなわちターミナルパッド６２１とターミナルシンク６２２を有する。このアセンブリはＩＣチップと基板との間の電気接点を確立し、金属化された領域の間の空間内のギャップ６３０を形成する。これらギャップの幅はチップコンタクトパッド上の追加された導電層６１１の厚みに基板上の整合された金属化層６２１の高さを加えた値にほぼ等しい。図３を参照して説明したような、本発明の第２の実施例を特徴付けるチップを使用する場合、ギャップ６３０には非導電性接着剤が充填される。
【００５０】
アセンブリ基板６２０は一般にファイバー、金属およびセラミックスを強化したいまたは熱によりモジュレートしたり、またはそうすることのない、ＦＲ−４、ＦＲ−５およびＢＴ樹脂を含む有機材料から成る群から一般に選択される。基板の熱膨張係数（ＣＴＥ）をシリコンのＣＴＥに近似させ、よってＣＴＥの不一致に起因するコンタクトジョイントにかかる応力を最小にするよう、基板６２０を酸化シリコン（約１０〜１００μｍのサイズ）の粒子で充填することが技術的に有利である。
【００５１】
図４における本発明の第３実施例に記載されているように、アクティブチップ表面の中心にコンタクトパッドを配列してもよい。このケースは、図７Ａおよび７Ｂに示されており、この場合、中心パッド７０２および７１１はそれぞれチップ７１０の表面７０１の中心に位置する。伝熱性プレートを取り付けるのに利用できるアクティブチップ表面の領域部分はチップの周辺部である。ここではコンタクトパッドのまわりの基板フレーム７０３および７１２として熱スプレッダーが形成される。この配置はシステムが温度変動を受け、更にＩＣチップのＣＴＥと基板のＣＴＥの不一致が重要となる時に、組み立てられたコンタクトパッドにおける熱機械式応力を最小にするのに特に好ましい。基板７２０上の鏡像関係にある金属化された領域は、コンタクトパッドに対しては番号７２１で表示されており、伝熱フレームに対しては番号７２２で表示されている。
【００５２】
本発明の更に別の重要な特徴は、少なくともアクティブ表面に対向するチップ表面を保護する封止部を形成でき、基板にこの封止されたデバイスを組み立てることができることである。好ましい封止材料はモールディングコンパウンドであり、好ましい封止方法はトランスファー成形技術である。Ｉ／Ｃチップが２７５μｍの通常の厚みよりも薄い時は特に、成形された封止部を呈するデバイスの変形例が推奨される。図７Ｃはデバイスが封止部７３０を有する図７Ｂのアセンブリを示す。
【００５３】
図８および９では、図６Ｂに示された実施例に類似する成形されたデバイスが比較的薄い基板、好ましくは絶縁体をベースとする基板、例えばポリイミドフィルム上のアセンブリ内に示されている。図８では、このような組み立てられたデバイスはハンダボールを有するボール−グリッドアレイのデバイスとして完成しており、図９では、組み立てられたデバイスは接合可能な、またはハンダ付け可能な取り付けパッドを有するランド−グリッドアレイ（鉛フリー）として完成されている。
【００５４】
図８の略横断面図では、Ｉ／Ｃチップ８１０は複数のパッドのための追加導電性コンタクト金属化層８１１および図６Ｂに類似する熱スプレッダ８１２を有し、モールディングコンパウンド８１３がデバイスを封止している。フィルム状基板８２０はコンタクトパッド８１１のための鏡像ターミナル８２１と熱スプレッダ８１２のための熱シンク８２２を有する。モールディングコンパウンド８１３はチップのパッシーブ表面を封止し、基板８２０に強力に取り付けられ、ギャップ８３０を満たしている。ハンダボール８４０を使用することにより、デバイスはプリント回路基板８５０に取り付けられている。
【００５５】
図９の略横断面図では、接合可能な、またハンダ付け可能なランド９４０が図８のハンダボール８４０の代わりとなっている。その他の点では、デバイスの構造および基板への組み立ては図８に類似する。
【００５６】
図１０の実施例では、リードフレーム状の比較的厚いシートの金属層１０２０上のカウンタ部分１０２１にチップ１０１０のコンタクト金属化層１０１１が取り付けられている。このサブアセンブリはギャップ１０３０も満たすモールディングコンパウンド１０１３内に封止されている。シート状金属層１０２１の外側表面は接合可能、すなわちハンダ付け可能である。この外側表面はプリント回路基板１０５０に取り付けられている。図１０の実施例はチップサイズのパッケージを製造可能にするものと指摘しなければならない。個々のチップを封止する代わりにウェーハ全体をモールディングコンパウンドで封止している。その後、チップ１０１０のアウトラインが決定するライン１０１４に沿って好ましくはソーイングすることによって、デバイスを別々にする。
【００５７】
図１１は、所定のロケーションでチップコンタクトパッドからリモート接点パッドへの接続ラインを再分配することが望まれるケースに、本発明のコンタクト金属化層を使用する例を略図で示す。かかる再分配は固定ターミナルを有するプリント配線基板に接続するのに必要となることが多い。チップ１１０１は銅またはアルミニウム製のコンタクトパッド１１０２および窒化シリコンまたはシリコンオキシナイトライドから製造することが好ましい第１保護オーバーコート層１１０３（または無機層と有機層のスタック）を有する。好ましくは銅製の金属ライン１１０４はチップコンタクトパッド１１０２を再分配されたパッド１１０５に接続している。パッド１１０５は層のシーケンスおよび上記製造方法を呈す。これら再分配金属ライン１１０４は別の層１１０６（または有機層と無機層のスタック）によって保護してもよい。
【００５８】
以上で、図示した実施例を参照して本発明について説明したが、この説明は限定的に解してはならない。この説明を当業者が読めば、本発明の図示した実施例だけでなく他の実施例の種々の変形および組み合わせが明らかとなろう。一例として、コンタクトパッドと熱スプレッダの相互配置は多数の異なる構造に設計できる。別の例としてコンタクトパッドへ追加される金属層の選択は基板の取り付けに選択されるアセンブリ技術に最も適すように変更できる。
【００５９】
従って、特許請求の範囲はかかる任意の変形例または実施例を含むものである。
【００６０】
以上の説明に関して更に以下の項を開示する。
（１） 複数のコンタクトパッドを含む金属化パターンを有し、無機オーバーコート層によって保護された集積回路を備えたプレーナー状アクティブ表面を有する半導体チップを備え、
前記コンタクトパッドの各々が前記金属化層上に追加された導電層を有し、前記追加された層が前記オーバーコート層の周辺部分を含む、前記チップに隣接したコンフォーマル表面とプレーナー外側表面とを有し、前記外側表面が溶融をすることなく、冶金学的接合部を形成するようになっている、半導体デバイス。
（２） 前記コンタクトパッドの各々の上の前記追加された導電層の間の空間を満たす、前記オーバーコート層を覆うように設けられた非導電性接着層を更に備えた、第１項記載のデバイス。
（３） チップの中心ラインに接近した状態で前記チップの中心に配列された前記コンタクトパッドの配置を更に含む、第１項記載のデバイス。
（４） 前記導電層が少なくとも２つの導電性サブ層から成り、一方のサブ層が導電性拡散バリアであり、他方の外側層が接合可能である、第１項記載のデバイス。
（５） 前記外側表面が相互拡散に適した金属によって形成された別の平坦表面との金属相互拡散に適した平坦度を有する、第１項記載のデバイス。
（６） 前記アクティブチップ表面の領域部分が伝熱性プレートを取り付けるのに利用できるような前記コンタクトパッドの配置を更に備え、前記伝熱性プレートが前記導電性パッド層の厚みと適合できる厚みを有する、第１項記載のデバイス。
（７） 前記チップコンタクトパッドの配置に整合したターミナルパッドを有する金属または絶縁基板を更に備え、各ターミナルパッドが絶縁基板追加された層を有する絶縁基板チップコンタクトパッドの１つに接合され、よって絶縁基板チップと絶縁基板基板との間の電気コンタクトが確立され、一方、前記追加された層の厚みにほぼ等しい幅を有するギャップを前記チップと前記基板との間に形成している、第１項記載のデバイス。
（８） 基板に前記デバイスを取り付けるのに適した基板追加部を更に備え、前記追加部がハンダボール、導電性ランドおよび接合可能な表面仕上げ部から成る群から選択されたものである、請求項７記載のデバイス。
（９） 前記アクティブ表面に対向するチップ表面上に設けられた保護層を更に備え、該保護層が光および乱れを生じさせる環境上の影響をシールドするようになっている、第１項記載のデバイス。
【００６１】
（１０） 無機オーバーコート層によって保護された集積回路を含むプレーナー状アクティブ表面および複数のコンタクトパッドを含む金属化パターンを有する半導体チップを設ける工程を備え、前記コンタクトパッドの各々が前記金属化層に設けられた追加された導電層および前記オーバーコート層の一部を有し、前記追加された層が前記チップに隣接するコンフォーマル表面および外側のプレーナー表面を有し、前記外側表面が溶融することなく、冶金学的接合部を形成するのに適しており、
前記チップコンタクトパッドの分布に整合するように配置された複数のプレーナー状の冶金学的に接合可能なターミナルパッドを有するアセンブリ基板を設ける工程と、
前記チップコンタクトパッドの各々が対応する基板ターミナルパッドに接続するように、前記追加チップ金属化層および前記基板パッドを整合する工程と、
前記チップ金属化層および前記基板パッドを冶金学的に接合する工程とを備えた、半導体アセンブリを製造するための方法。
【００６２】
（１１） 半導体チップ（２０１）は無機オーバーコート層（２０３）によって保護された集積回路を備えたプレーナーアクティブ表面（２０１ａ）を有し、この集積回路は複数のコンタクトパッド（２０２ａ）を含む金属化パターン（２０２）を有する。これらコンタクトパッド（２０２ａ）の各々は金属化パターン（２０２）上に追加された導電層（２０５）を有する。この追加された導電層（２０５）はオーバーコート層（２０３）の周辺部分を含む、チップに隣接したコンフォーマル表面および外側のプレーナー表面を有する。この外側表面は溶融することなく冶金学的接合部を形成するのに適している。チップコンタクトパッド（２０２ａ）はチップの中立ラインに接近した状態でチップの中心に配列された配置を有することができ、この配置は伝熱性プレートを取り付けるのに利用できるアクティブなチップ表面の領域部分を残すことができる。更にこのチップはオーバーコート層の上に非導電性接着層（５０１）を有し、各コンタクトパッド上の追加された導電層の間のスペースを満たすことができる。
【図面の簡単な説明】
【図１】公知の技術に係わるフリップチップ取り付けのためのバンプ下の金属化層およびハンダボールを溶融するＩＣコンタクトパッドの略横断面図である。
【図２】コンタクトパッドが追加導電層を有し、外側層が冶金学的接合部を形成するのに適したプレーナー表面を有する、無機オーバーコート層を備えたＩＣを示す、本発明の第１実施例の略横断面図である。
【図３】図２のデバイスに追加される非導電性接着剤の層を示す、本発明の第２実施例の略横断面図である。
【図４】チップの中心に配列されたコンタクトパッドを示す、本発明の第３実施例に係わるチップのアクティブ表面の略平面図である。
【図５】コンタクトパッドが追加導電層を有し、外側層が冶金学的接合部を形成するのに適したプレーナー表面を有する、無機オーバーコート層および有機オーバーコート層を備えたＩＣを示す、本発明の第４の好ましい実施例の略横断面図である。
【図６Ａ】（周辺アレイ内の）複数の金属化コンタクトパッドおよび残りの表面領域内に位置する熱スプレッダを有する組み立てられたアクティブチップ表面を示す、本発明の第５実施例の略平面図である。
【図６Ｂ】プリント回路基板に取り付けられた金属化コンタクトパッドおよび熱スプレッダを有する第５実施例の略横断面図である。
【図７Ａ】中心アレイ内の複数の金属化コンタクトパッドおよび残りの表領域内に位置する熱スプレッダを有するアクティブチップ表面を有する、第３実施例と第５実施例との組み合わせの略平面図である。
【図７Ｂ】プリント回路基板に取り付けられた金属化コンタクトパッドおよび熱スプレッダを有する図７Ａの構造の略横断面図である。
【図７Ｃ】保護デバイス封止部を含む、図７Ｂのアセンブリの略横断面図である。
【図８】絶縁体をベースとする基板に取り付けられ、次に成形されたパッケージ内に封止され、最後にハンダボールを使ってボールに取り付けられた、図６Ｂ内のアセンブリの略横断面図である。
【図９】絶縁体をベースとする基板に取り付けられ、次に成形されたパッケージ内に封止され、最後に接合可能な金属ランドを使って基板に取り付けられた、図６Ｂ内のアセンブリの略横断面図である。
【図１０】シート状の金属に取り付けられ、次に封止され、最後に金属シートの接合可能な外側表面を使って基板に取り付けられた、図６Ｂ内のアセンブリの略横断面図である。
【図１１】コンタクトパッド、再分配ラインおよび本発明に従って他の部品に接続するための追加導電層を有するチップの略横断面図を示す。
【符号の説明】
２０１ 半導体チップ
２０１ａ プレーナー状アクティブ表面
２０２ 金属化パターン
２０２ａ コンタクトパッド
２０３ 無機オーバーコート層
２０５ 導電層
５０１ 非導電性接着層

Claims (8)

  1. 無機オーバーコートによって保護された集積回路を含むプレーナー状アクティブ表面を有する半導体チップを備え、前記集積回路が複数のコンタクトパッドを含む金属化パターンを有し、前記無機オーバーコートが前記コンタクトパッドの各表面の上の側壁を含み、
    前記コンタクトパッドの各々の上に追加された導電層を備え、前記追加された導電層が、前記無機オーバーコートの周辺部分を含む、前記チップに面したコンフォーマル表面と、前記無機オーバーコートの側壁をカバーし、前記チップの表面に対してほぼ平行なフラットなアウトラインを規定するプレーナー外側表面とを有し、前記プレーナー外側表面が、溶融をすることなく、冶金学的接合部を形成するようになっており、
    そして、前記無機オーバーコートの上の非導電性接着剤と、前記コンタクトパッドが配置されていない前記アクティブ表面の或る領域部分に取り付けられた熱導電性プレートとを備え、
    前記熱導電性プレートが前記追加された導電層の厚さに適合する厚さを有し、
    前記非導電性接着剤が、前記コンタクトパッド上の前記追加された導電層の間のギャップと、前記追加された導電層と前記熱導電性プレートの間のギャップに配置されている、
    半導体デバイス。
  2. 請求項１に記載の半導体デバイスであって、
    前記熱導電性プレートが冶金学的接合により熱導電性端子に接続される外側表面を有する、半導体デバイス。
  3. 請求項１に記載の半導体デバイスであって、
    前記熱導電性プレートが半田接合により熱導電性端子に接続される外側表面を有する、半導体デバイス。
  4. 請求項１に記載の半導体デバイスであって、
    前記コンタクトパッドが前記半導体チップの周辺に沿って配置され、前記熱導電性プレートが前記周辺の内側に位置する、半導体デバイス。
  5. 請求項１に記載の半導体デバイスであって、
    前記コンタクトパッドが前記半導体チップの中心に配置され、前記熱導電性プレートが前記コンタクトパッドのまわりのフレームとして形成される、半導体デバイス。
  6. 無機オーバーコートによって保護された集積回路を含むプレーナー状アクティブ表面を有する半導体チップを備え、
    前記集積回路が複数のコンタクトパッドを含む金属化パターンを有し、前記無機オーバーコートが前記コンタクトパッドの各表面の上の側壁を含み、
    前記コンタクトパッドの各々の上に追加された導電層を備え、前記追加された導電層が、前記無機オーバーコートの周辺部分を含む、前記チップに面したコンフォーマル表面と、前記無機オーバーコートの側壁をカバーし、前記チップの表面に対してほぼ平行なフラットなアウトラインを規定するプレーナー外側表面とを有し、前記プレーナー外側表面が、溶融をすることなく、冶金学的接合部を形成するようになっており、
    そして、前記無機オーバーコートの上の非導電性接着剤を備え、前記非導電性接着剤が、前記コンタクトパッド上の前記追加された導電層の間のギャップに配置されており、
    前記半導体チップがシリコンゲルマニウムを含む材料により作られている、
    半導体デバイス。
  7. 請求項１に記載の半導体デバイスであって、
    更に、前記半導体デバイスの配線基板への取り付けに適した基板付加部を備え、前記基板付加部が半田ボール、導電性ランド及び接合可能な表面仕上げ部からなる群から選択される、半導体デバイス。
  8. 請求項１に記載の半導体デバイスであって、
    更に、前記アクティブ表面の反対側の、前記チップの裏面上の保護層を備え、前記保護層は光及び環境の影響を乱すものをシールドする、半導体デバイス。
JP2003017274A 2002-01-25 2003-01-27 バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ Expired - Lifetime JP4698125B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US057138 2002-01-25
US10/057,138 US6914332B2 (en) 2002-01-25 2002-01-25 Flip-chip without bumps and polymer for board assembly

Publications (2)

Publication Number Publication Date
JP2003224158A JP2003224158A (ja) 2003-08-08
JP4698125B2 true JP4698125B2 (ja) 2011-06-08

Family

ID=22008734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003017274A Expired - Lifetime JP4698125B2 (ja) 2002-01-25 2003-01-27 バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ

Country Status (3)

Country Link
US (2) US6914332B2 (ja)
EP (1) EP1333494A3 (ja)
JP (1) JP4698125B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262772A1 (en) * 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
US7244671B2 (en) * 2003-07-25 2007-07-17 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures
TWI239620B (en) * 2003-09-05 2005-09-11 Advanced Semiconductor Eng Method for forming ball pads of ball grid array package substrate
US20050072834A1 (en) * 2003-10-06 2005-04-07 Kejun Zeng Connection site coating method and solder joints
DE102004026092A1 (de) * 2004-05-25 2005-12-22 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung
DE102004037817B4 (de) * 2004-08-04 2014-08-07 Epcos Ag Elektrisches Bauelement in Flip-Chip-Bauweise
JP4718809B2 (ja) * 2004-08-11 2011-07-06 ローム株式会社 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
US8093097B2 (en) 2005-06-15 2012-01-10 Nxp B.V. Layer sequence and method of manufacturing a layer sequence
KR100688560B1 (ko) * 2005-07-22 2007-03-02 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US20070029669A1 (en) * 2005-08-05 2007-02-08 Frank Stepniak Integrated circuit with low-stress under-bump metallurgy
US20070117259A1 (en) * 2005-11-18 2007-05-24 Semiconductor Components Industries, Llc. Semiconductor component and method of manufacture
US7923842B2 (en) 2006-03-16 2011-04-12 Skyworks Solutions, Inc. GaAs integrated circuit device and method of attaching same
US8502362B2 (en) * 2011-08-16 2013-08-06 Advanced Analogic Technologies, Incorporated Semiconductor package containing silicon-on-insulator die mounted in bump-on-leadframe manner to provide low thermal resistance
DE102006043133B4 (de) * 2006-09-14 2009-09-24 Infineon Technologies Ag Anschlusspad zu einem Kontaktieren eines Bauelements und Verfahren zu dessen Herstellung
JP2008159948A (ja) * 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
US9466579B2 (en) 2007-07-26 2016-10-11 Nxp B.V. Reinforced structure for a stack of layers in a semiconductor component
JP2010535411A (ja) * 2007-07-30 2010-11-18 エヌエックスピー ビー ヴィ 応力緩衝半導体コンポーネント
US20090133908A1 (en) * 2007-11-28 2009-05-28 Goodner Michael D Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same
KR101483273B1 (ko) * 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
DE102008043735A1 (de) * 2008-11-14 2010-05-20 Robert Bosch Gmbh Anordnung von mindestens zwei Wafern mit einer Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
FR2939566B1 (fr) * 2008-12-05 2011-03-11 St Microelectronics Sa Procede de realisation de plots exterieurs d'un dispositif semi-conducteur et dispositif semi-conducteur.
US20100289145A1 (en) * 2009-05-18 2010-11-18 Jayprakash Vijay Chipalkatti Wafer chip scale package with center conductive mass
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
US8415805B2 (en) 2010-12-17 2013-04-09 Skyworks Solutions, Inc. Etched wafers and methods of forming the same
US8900969B2 (en) 2012-01-27 2014-12-02 Skyworks Solutions, Inc. Methods of stress balancing in gallium arsenide wafer processing
US9093506B2 (en) 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
US9480185B2 (en) 2014-01-08 2016-10-25 Enphase Energy, Inc. Double insulated heat spreader
US9530719B2 (en) 2014-06-13 2016-12-27 Skyworks Solutions, Inc. Direct die solder of gallium arsenide integrated circuit dies and methods of manufacturing gallium arsenide wafers
US9760754B2 (en) * 2015-07-06 2017-09-12 Sunasic Technologies Inc. Printed circuit board assembly forming enhanced fingerprint module
CN107275230A (zh) * 2016-04-07 2017-10-20 株式会社东芝 半导体封装件及其制造方法
US11682609B2 (en) 2019-06-29 2023-06-20 Texas Instruments Incorporated Three-dimensional functional integration
US11569154B2 (en) 2021-05-27 2023-01-31 Texas Instruments Incorporated Interdigitated outward and inward bent leads for packaged electronic device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176551U (ja) * 1984-05-02 1985-11-22 日立電線株式会社 半導体装置
JPS62144346A (ja) * 1985-12-19 1987-06-27 Matsushita Electric Ind Co Ltd 半導体集積回路素子
JPH05160133A (ja) * 1991-12-05 1993-06-25 Mitsubishi Electric Corp 半導体装置の電極構造
JPH10189635A (ja) * 1998-01-07 1998-07-21 Casio Comput Co Ltd 半導体装置の接合方法
JP2001237275A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 電気回路実装体
JP2002110726A (ja) * 2000-10-04 2002-04-12 Nec Corp 半導体装置及びその製造方法
JP2003007762A (ja) * 2001-06-18 2003-01-10 Hitachi Ltd 半導体装置のフリップチップ実装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053851A (en) * 1991-01-14 1991-10-01 International Business Machines Corp. Metal bump for a thermal compression bond and method for making same
US5249728A (en) * 1993-03-10 1993-10-05 Atmel Corporation Bumpless bonding process having multilayer metallization
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JPH09213753A (ja) * 1995-11-30 1997-08-15 Ricoh Co Ltd 半導体装置とプリント基板との接続構造体
US5686318A (en) * 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
WO1999036957A1 (fr) * 1998-01-19 1999-07-22 Citizen Watch Co., Ltd. Boitier de semiconducteur
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
US6621703B2 (en) * 1998-10-07 2003-09-16 Electro-Dyn Electronics Corporation Automotive bridge rectifier assembly with thermal protection
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
US6605524B1 (en) * 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176551U (ja) * 1984-05-02 1985-11-22 日立電線株式会社 半導体装置
JPS62144346A (ja) * 1985-12-19 1987-06-27 Matsushita Electric Ind Co Ltd 半導体集積回路素子
JPH05160133A (ja) * 1991-12-05 1993-06-25 Mitsubishi Electric Corp 半導体装置の電極構造
JPH10189635A (ja) * 1998-01-07 1998-07-21 Casio Comput Co Ltd 半導体装置の接合方法
JP2001237275A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 電気回路実装体
JP2002110726A (ja) * 2000-10-04 2002-04-12 Nec Corp 半導体装置及びその製造方法
JP2003007762A (ja) * 2001-06-18 2003-01-10 Hitachi Ltd 半導体装置のフリップチップ実装方法

Also Published As

Publication number Publication date
US20030141593A1 (en) 2003-07-31
EP1333494A3 (en) 2006-06-07
US6914332B2 (en) 2005-07-05
JP2003224158A (ja) 2003-08-08
EP1333494A2 (en) 2003-08-06
US20060006532A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
US10068873B2 (en) Method and apparatus for connecting packages onto printed circuit boards
US6768210B2 (en) Bumpless wafer scale device and board assembly
US6118179A (en) Semiconductor component with external contact polymer support member and method of fabrication
US7329563B2 (en) Method for fabrication of wafer level package incorporating dual compliant layers
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US7078822B2 (en) Microelectronic device interconnects
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US6433427B1 (en) Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
US6909194B2 (en) Electronic assembly having semiconductor component with polymer support member and method of fabrication
US7064446B2 (en) Under bump metallization layer to enable use of high tin content solder bumps
US6914333B2 (en) Wafer level package incorporating dual compliant layers and method for fabrication
US20060286791A1 (en) Semiconductor wafer package and manufacturing method thereof
US20040178503A1 (en) Torch Bump
US7863740B2 (en) Semiconductor device having conductive bumps, metallic layers, covering layers and fabrication method thereof
US6358836B1 (en) Wafer level package incorporating elastomeric pads in dummy plugs
US20060073638A1 (en) Semiconductor electrical connection structure and method of fabricating the same
US7410824B2 (en) Method for solder bumping, and solder-bumping structures produced thereby
EP1316998B1 (en) Bumpless Chip Scale Device (CSP) and board assembly
US6539624B1 (en) Method for forming wafer level package
CN111682006A (zh) 一种半导体封装结构及其制造方法
US20040266066A1 (en) Bump structure of a semiconductor wafer and manufacturing method thereof
JPH01161850A (ja) 半導体装置の製造方法
US20050042854A1 (en) [method of enhancing the adhesion between photoresist layer and substrate and bumping process]

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

R150 Certificate of patent or registration of utility model

Ref document number: 4698125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term