DE102004026092A1 - Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung - Google Patents
Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung Download PDFInfo
- Publication number
- DE102004026092A1 DE102004026092A1 DE102004026092A DE102004026092A DE102004026092A1 DE 102004026092 A1 DE102004026092 A1 DE 102004026092A1 DE 102004026092 A DE102004026092 A DE 102004026092A DE 102004026092 A DE102004026092 A DE 102004026092A DE 102004026092 A1 DE102004026092 A1 DE 102004026092A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- layer
- substrate
- molding compound
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung mit einem auf einem Substrat face-up chipgebondeten Chip mit einer bevorzugt zentralen Anordnung von Bondpads, wobei auf dem Chip über einer Passivierungsschicht eine Umverdrahtung aus Kupfer, Nickel und einer Deckschicht aus einem Edelmetall abgeschieden worden ist, welche die Bondpads auf dem Chip umverdrahtet und das Substrat schlussendlich auf der aktiven Seite des Chips mit einem Moldcompound umhüllt wird. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung zu schaffen, bei der die beschriebenen Nachteile vermieden werden und bei der insbesondere eine gute Haftung zwischen der aktiven Seite des Chips und einem diese umgebenden Moldcompound gewährleistet wird. Erreicht wird das dadurch, dass nach der Strukturierung der Umverdrahtung auf dem Chip (1) ein Resist abgeschieden und derart belichtet wird, dass nach der Entwicklung des Resists die Edelmetallschicht zwischen den Bond- und Kontaktpads (4, 5) frei liegt und dass anschließend die frei liegende Edelmetallschicht durch Ätzen entfernt wird.
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung mit einem auf einem Substrat face-up chipgebondeten Chip mit einer bevorzugt zentralen Anordnung von Bondpads, wobei auf dem Chip über einer Passivierungsschicht eine Umverdrahtung aus Kupfer, Nickel und einer Deckschicht aus einem Edelmetall abgeschieden worden ist, welche die Bondpads auf dem Chip umverdrahtet und das Substrat schlussendlich auf der aktiven Seite des Chips mit einem Moldcompound umhüllt wird.
- Bei SGRAM-Produkten sind die Chips mit einer peripheren Anordnung von Bondpads ausgestattet, d.h. die Bondpads sind entlang der Außenkanten des Chips angeordnet. Die Chips sind hier in einem Gehäuse, z.B. durch Ummolden hergestellt, umhüllt, wobei die Chips in der traditionellen face-up Technologie, also mit der aktiven Seite nach oben, auf einem Substrat chipgebondet sind. Zur elektrischen Kontaktierung verbinden Drahtbrücken die Bondpads auf dem Chip mit den Kontaktinseln auf dem Substrat auf der Chipseite.
- Das Substrat ist weiterhin auf der dem Chip gegenüber liegenden Seite mit Lötbällen (Microballs, μ-Balls) versehen, die über eine Umverdrahtung im Substrat mit den Kontaktinseln verbunden sind. Um dies realisieren zu können, werden Mehrlagensubstrate eingesetzt. Derartige Häusungen werden u.a. auch als FBGA-Anordnung (Fine Ball Grid Array) bezeichnet.
- In der letzten Zeit wurde eine Technologie entwickelt, mit der es mit einfachen Mitteln möglich ist, auf einem fertig gestellten und noch im Waferverbund befindlichen Chip, d.h. auf dessen Passivierungsschicht, das ist die Schicht, welche das Chip vor schädlichen Umwelteinflüssen schützt, eine Redistribution Layer aufzubringen.
- Mit dieser Redistribution Layer können die in der Passivierungsschicht frei gehaltenen Bondpads mittels eine metallischen Leitbahn auf andere günstigere Positionen umverdrahtet werden. Das heißt, mit der Redistribution Layer können Bondpads unabhängig von der Leitbahnstruktur im Chip sozusagen „verlegt" werden.
- Üblicher Weise besitzen diese Redistribution Layer (RDL) einen fest vorgegebenen Schichtaufbau, indem auf der obersten Passivierungsschicht auf dem Chip zunächst eine Seed Layer aufgebracht wird, auf der dann mittels photolithographischer Standardverfahren und Schichtabscheidung entsprechend der gewünschten Leitbahnstruktur der Redistribution Layer eine Schichtenfolge von Kupfer, Nickel und Gold aufgebracht wird.
- Dabei dient die auf dem Kupfer, welches beispielsweise durch Elektroplating abgeschieden worden ist, befindliche Nickelschicht dem Schutz der Kupferschicht vor Korossion. Die auf dem Nickel abgeschiedene Goldschicht ist erforderlich, um eine Kontaktierung der Kontaktflächen Reroute Layer z.B. durch Löten oder auch Drahtbonden zu ermöglichen.
- Es ist allgemein bekannt, dass zwischen einer Goldschicht als oberster Schicht einer Struktur und einem Moldcompound nur eine äußerste ungenügende Haftung entsteht. Das ist bedingt durch die besondere Oberflächenstruktur von Gold, d.h. die Oberfläche von Gold ist besonders glatt, so dass die Haftung eines Moldcompound auf einer Goldschicht nicht sehr gut ist. Diese Wirkung tritt auf vergleichbare Weise auch bei anderen Veredelungen, wie z.B. mit Ag, Pt usw. ein.
- Die nicht vermeidbare schlechte Haftung des Moldcompounds auf Gold ist kein Problem, so lange der Flächenanteil von Goldschichten auf dem Chip gering ist. Sobald jedoch größere Flächenanteile eines Chips solche beschriebenen Redistribution Layer aufweisen, führt das zu einer schlechten Haftung des Moldcompounds.
- Diese schlechte Haftung kann schon beim einfachen Handling einer solchen Chipanordnung, oder spätestens beim Eintreten einer Temperaturwechselbelastung und mit den dabei einhergehenden thermischen Spannungen zum teilweisen oder vollständigen Abreißen des Moldcompounds führen. In beiden Fällen würde die Chipanordnung unbrauchbar.
- Ein großer und damit störender Flächenanteil der Redistribution Layer entsteht beispielsweise auf solchen Chips, die eine ein oder mehrreihige zentrale Anordnung von Bondpads aufweisen, die dann mittels der Reroute Layer auf den Rand der Chips umverdrahtet werden.
- Grundsätzlich besteht die Möglichkeit, die Redistribution Layer mit einer dielektrischen Schicht zu beschichten, um günstige Haftungsbedingungen für das Moldcompound zu schaffen. Allerdings wird hierzu ein zusätzlicher Prozess und ein Lithographieschritt erforderlich. Eine solche Bearbeitung ist jedoch nicht möglich, da das zusätzliche Dielektrikum getrocknet werden muss, so dass das Prozessieren eines Dielektrikums ein zusätzliches thermisches Budget für das Wafer verursacht und die Chipdaten verschlechtert, z.B. das Feuchteverhalten.
- Eine andere Möglichkeit zur Verbesserung der Haftung zwi schen der Goldschicht und dem Moldcompound besteht darin, die Goldschicht vor dem Molden einer Plasmabehandlung zu unterziehen. Dies ist jedoch ein technisch sehr aufwändiger und kostenintensiver Prozess.
- Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung zu schaffen, bei der die beschriebenen Nachteile vermieden werden und bei der insbesondere ein gute Haftung zwischen der aktiven Seite des Chips und einem diese umgebenden Moldcompound gewährleistet wird.
- Gelöst wird die der Erfindung zugrunde liegende Aufgabe bei einem Verfahren der eingangs genannten Art dadurch, dass nach der Strukturierung der Umverdrahtung auf dem Chip ein Resist abgeschieden und derart belichtet wird, dass nach der Entwicklung des Resists die Goldschicht zwischen den Bondpads frei liegt und dass anschließend die frei liegende Edelmetallschicht durch Ätzen entfernt wird.
- In einer Fortführung der Erfindung wird als Edelmetall bevorzugt Gold eingesetzt.
- Um Umwelteinflüsse auf die frei liegende Umverdrahtung nach dem Ätzen der Goldschicht zu vermeiden, wird unmittelbar nach dem Ätzen der Goldschicht die Chipanordnung mit einem Moldcompound umhüllt.
- Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungsfiguren zeigen:
-
1 : (Stand der Technik) einen Querschnitt durch eine Umverdrahtung (Redistributuion-Layer), die auf einer ersten Passivierung auf der aktiven Seite eines Chips aufgebaut ist; -
2 : (Stand der Technik) eine Draufsicht auf die aktive Seite eines Chips nach1 mit einer auf dessen Oberfläche verteilt angeordneten Umverdrahtung, die Kontaktpads auf dem Chip mit Kontakthügeln elektrisch verbinden; -
3 : (Stand der Technik) eine schematische Darstellung der Umverdrahtung auf der aktiven Seite eines Chips, welche die (alten) Bondpads des Chips mit „neuen" Bondpads auf dem Chip elektrisch verbindet, wobei die die oberste Schicht der Umverdrahtung und den Bondpads eine Goldschicht ist; -
4 : eine schematische Darstellung der Umverdrahtung nach der Resistabscheidung, der Belichtung der Bereiche, in denen Au nicht benötigt wird und der Entwicklung des Resists; -
5 : die Umverdrahtung nach4 nach der Au-Ätzung; und -
6 : die fertig gestellte Umverdrahtung, bei der nur noch die Bondpads mit einer Au-Beschichtung versehen sind und die übrigen Bereiche als oberste Schicht Ni aufweisen. - Die
1 bis3 zeigen eine nach dem Stand der Technik auf der aktiven Seite eines Chips1 über einer Passivierung2 aufgebauten Umverdrahtung3 . Diese Umverdrahtung3 verbindet die Bondpads4 auf dem Chip1 mit Kontaktpads5 auf Kontakthügeln6 (2 ).2 zeigt auch die Leitbahnen7 der obersten Metallisierungsebene des Chips1 , welche die Bondpads4 mit aktiven Elementen des Chips1 verbinden. - Die Schichtaufbau der Umverdrahtung
3 ist aus1 ersichtlich und besteht aus einer Cu-Schicht8 auf der Passivierung2 , einer die Cu-Schicht8 abdeckenden Ni-Schicht9 und einer oberen Au-Schicht10 . -
4 zeigt nun eine schematische Darstellung der Umverdrahtung3 nach der Resistabscheidung, der Belichtung der Bereiche der Umverdrahtung3 zwischen den Bond- und Kontaktpads4 ,5 , in denen Au nicht benötigt wird und der Entwicklung des Resists. Die Kontakt- und Bondpads4 ,5 sind hier mit einem Resist4' ,5' abgedeckt. Anschließend erfolgt eine Au-Ätzung, bei der die Au-Schicht10 auf der Umverdrahtung3 zwischen den Kontakt- und Bondpads4 ,5 entfernt wird und die Ni-Schicht9 frei gelegt wird. (5 ) -
5 zeigt die fertig gestellte Umverdrahtung3 , bei der nur noch die Bond- und Kontaktpads4 ,5 mit einer Au-Beschichtung versehen sind und die übrigen Bereiche als oberste Schicht Ni aufweisen. Diese Struktur kann nachfolgend gemoldet werden, wobei durch den geringen Flächenanteil an Au eine sehr gute Haftung des Moldcompounds auf dem Chip1 erreicht wird. -
- 1
- Chip
- 2
- Passivierung
- 3
- Umverdrahtung
- 4
- Bondpad
- 5
- Kontaktpad
- 6
- Kontakthügel
- 7
- Leitbahn
- 8
- Cu-Schicht
- 9
- Ni-Schicht
- 10
- Au-Schicht
Claims (3)
- Verfahren zur Herstellung einer Chip-Anordnung mit einem auf einem Substrat face-up chipgebondeten Chip mit einer bevorzugt zentralen Anordnung von Bondpads, wobei auf dem Chip über einer Passivierungsschicht eine Umverdrahtung aus Kupfer, Nickel und einer Deckschicht aus einem Edelmetall abgeschieden worden ist, welche die Bondpads auf dem Chip umverdrahtet und das Chip und das Substrat schlussendlich auf der aktiven Seite des Chips mit einem Moldcompound umhüllt wird, dadurch gekennzeichnet, dass nach der Strukturierung der Umverdrahtung auf dem Chip (
1 ) ein Resist abgeschieden und derart belichtet wird, dass nach der Entwicklung des Resists die Edelmetallschicht zwischen den Bond- und Kontaktpads (4 ,5 ) frei liegt und dass anschließend die frei liegende Edelmetallschicht durch Ätzen entfernt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Edelmetall Gold eingesetzt wird.
- Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass unmittelbar nach dem Ätzen der Au-Schicht die Chipanordnung mit einem Moldcompound umhüllt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004026092A DE102004026092A1 (de) | 2004-05-25 | 2004-05-25 | Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung |
US11/137,109 US20050277230A1 (en) | 2004-05-25 | 2005-05-25 | Process for producing a chip arrangement provided with a molding compound |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004026092A DE102004026092A1 (de) | 2004-05-25 | 2004-05-25 | Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004026092A1 true DE102004026092A1 (de) | 2005-12-22 |
Family
ID=35433096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004026092A Withdrawn DE102004026092A1 (de) | 2004-05-25 | 2004-05-25 | Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050277230A1 (de) |
DE (1) | DE102004026092A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7531426B2 (en) * | 2005-08-19 | 2009-05-12 | Honeywell International Inc. | Approach to high temperature wafer processing |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996003195A1 (en) * | 1994-07-28 | 1996-02-08 | Goyen Controls Co. Pty. Ltd. | A flow control member for a filter cartridge cleaning system |
US20030141593A1 (en) * | 2002-01-25 | 2003-07-31 | Zuniga-Ortiz Edgar R. | Flip-chip without bumps and polymer for board assembly |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5760480A (en) * | 1995-09-20 | 1998-06-02 | Advanced Micro Devics, Inc. | Low RC interconnection |
KR100306842B1 (ko) * | 1999-09-30 | 2001-11-02 | 윤종용 | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
US6759319B2 (en) * | 2001-05-17 | 2004-07-06 | Institute Of Microelectronics | Residue-free solder bumping process |
-
2004
- 2004-05-25 DE DE102004026092A patent/DE102004026092A1/de not_active Withdrawn
-
2005
- 2005-05-25 US US11/137,109 patent/US20050277230A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996003195A1 (en) * | 1994-07-28 | 1996-02-08 | Goyen Controls Co. Pty. Ltd. | A flow control member for a filter cartridge cleaning system |
US20030141593A1 (en) * | 2002-01-25 | 2003-07-31 | Zuniga-Ortiz Edgar R. | Flip-chip without bumps and polymer for board assembly |
Also Published As
Publication number | Publication date |
---|---|
US20050277230A1 (en) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014112860B4 (de) | Ringstrukturen in Vorrichtungs-Die und Verfahren | |
DE102011013225B4 (de) | Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung | |
DE10337569B4 (de) | Integrierte Anschlussanordnung und Herstellungsverfahren | |
EP1412978B1 (de) | Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung | |
DE102013104721B4 (de) | Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand | |
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE102005028951B4 (de) | Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung | |
DE102010037941B4 (de) | Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation | |
DE10339770B4 (de) | Verfahren zum Herstellen einer FBGA-Anordnung | |
DE102011056315A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102012100796A1 (de) | Chip-Zu-Chip-Abstandskontrolle für eine Halbleiterstruktur und Verfahren zu deren Herstellung | |
DE102016100523B4 (de) | Multi-Stack-Package-on-Package-Strukturen | |
DE102014114004B4 (de) | Metallumverdrahtungsschicht für geformte Substrate | |
DE102014101030B4 (de) | Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren | |
DE102006043133B4 (de) | Anschlusspad zu einem Kontaktieren eines Bauelements und Verfahren zu dessen Herstellung | |
DE102012100231A1 (de) | Halbleiterchip und Verfahren zu seiner Herstellung | |
DE10241589B4 (de) | Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern | |
DE102009001522A1 (de) | Halbleiteranordnung mit Kondensator | |
DE102004026092A1 (de) | Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung | |
DE10349749B3 (de) | Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen | |
DE102015104878A1 (de) | Wafer-Level-Bauteil und Methode mit Auslegungsstruktur | |
DE102011002170B4 (de) | Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem | |
DE102012112758B4 (de) | Wafer-Level Packaging Mechanismus | |
DE10238816B4 (de) | Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen | |
DE10355508B4 (de) | Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8130 | Withdrawal |