DE102012112758B4 - Wafer-Level Packaging Mechanismus - Google Patents

Wafer-Level Packaging Mechanismus Download PDF

Info

Publication number
DE102012112758B4
DE102012112758B4 DE102012112758.1A DE102012112758A DE102012112758B4 DE 102012112758 B4 DE102012112758 B4 DE 102012112758B4 DE 102012112758 A DE102012112758 A DE 102012112758A DE 102012112758 B4 DE102012112758 B4 DE 102012112758B4
Authority
DE
Germany
Prior art keywords
die
smoothing
contacts
stop layer
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012112758.1A
Other languages
English (en)
Other versions
DE102012112758A1 (de
Inventor
Jing-Cheng Lin
Jui-Pin Hung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/539,229 external-priority patent/US8703542B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102012112758A1 publication Critical patent/DE102012112758A1/de
Application granted granted Critical
Publication of DE102012112758B4 publication Critical patent/DE102012112758B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

Verfahren zur Bildung eines Halbleiterpackages, umfassend:
- Vorsehen eines Trägers (30) mit einer auf diesem angeordneten Bondschicht (28),
- Vorsehen eines Dies (120) mit einem Substrat (121), wobei eine Mehrzahl von Bond-Kontakten (122) über dem Substrat gebildet sind und wobei eine Glättungs-Stoppschicht (125) über der Oberfläche der Dies (120) und der Mehrzahl von Bond-Kontakten (122) angeordnet wird,
- Anordnen des Dies (120) auf der Bondschicht (28),
- Bilden einer Gussmasse (34) zur Abdeckung des Dies (120), wobei die Gussmasse (34) den Die (120) umgibt,
- Glätten der Gussmasse (34), bis die Glättungs-Stoppschicht (125) frei liegt,
- Entfernen der Glättungs-Stoppschicht (125), und
- Bilden von Redistributionsleitungen (40) über dem Die (120, 220), wobei die Redistributionsleitungen (40) wenigstens einen aus der Mehrzahl von Bond-Kontakten (122) elektrisch kontaktiert.

Description

  • HINTERGRUND
  • Mit dem ständigen Fortschreiten der Halbleitertechnologien werden Halbleiterchips/Dies zunehmend kleiner. Gleichzeitig werden mehr Funktionen in den Halbleiter-Dies integriert. Entsprechend haben die Halbleiter-Dies eine zunehmend größere Anzahl von Eingangs/Ausgangs-Kontakten (I/O), die in kleineren Bereichen gebündelt sind. Infolgedessen wird das Packaging der Halbleiter-Dies zunehmend schwieriger, was in ungünstiger Weise den Ertrag des Packagings berührt.
  • Übliche Packagetechnologien können in zwei Kategorien eingeteilt werden. In der ersten Kategorie werden die Dies auf einem Wafer gebündelt, bevor sie gesägt werden. Diese Packagingtechnologie hat einige vorteilhafte Merkmale wie einen größeren Durchsatz und geringere Kosten. Weiter ist weniger Unterfüllung oder Gussmasse notwendig. Diese Packagingtechnologie hat jedoch Nachteile. Wie erwähnt, wird die Größe der Dies zunehmend kleiner und die jeweiligen Packages können lediglich Packages vom Fan-in Typ sein, in der die I/O-Kontakte jeden Die auf einen Bereich direkt über der Oberfläche des jeweiligen Dies begrenzt ist. Mit der Begrenzung der Fläche des Dies ist die Anzahl von I/O-Kontakten begrenzt aufgrund der Begrenzung des Mindestabstands der I/O-Kontakte. Wenn der Abstand der Kontakte vermindert wird, kann eine Lotüberbrückung stattfinden. Zusätzlich müssen aufgrund der festen Lotpunktgröße die Lotpunkte eine vorgegebene Größe haben, was wiederum die Anzahl der Lotpunkte, die auf der Fläche eines Dies angeordnet werden können, begrenzt.
  • Bei der anderen Kategorie des Packagings werden Dies aus dem Wafern gesägt, bevor sie gepackt werden, und nur „known-good-Dies“ werden gebündelt. Ein bevorzugtes Merkmal dieser Packagingtechnologie ist die Möglichkeit des Bildens von Fan-out Packages, was bedeutet, dass die I/O-Kontakte auf einem Die auf einen größeren Bereich verteilt werden können als dem des Dies und die Anzahl von I/O-Kontakten, die auf den Flächen der Dies gebündelt sind, kann erhöht werden.
  • Die US2002/0028045 offenbart ein Verfahren zur Bildung eines Halbleiterpackages, wobei ein Die auf einem Substrat über einer Bondschicht aufgebracht wird, auf dem Die mehrschichtige Elektroden ausgebildet werden, wobei eine oberste Lage der mehrschichtigen Elektroden aus Wolfram besteht, der Die über dem Substrat mit einer Gussmasse gekapselt wird und die Masse entfernt wird, wobei die oberste Wolfram-Lage die Elektroden während eines Poliervorgangs schützt. Die Elektroden werden durch elektrische Bahnen verbunden, die auf einem weiteren Gussmaterial gebildet werden.
  • Weiterer Stand der Technik ist aus der US 2011 / 0 204 513 A1 , der US 2011 / 0 241 222 A1 und der US 7 276 783 B2 bekannt.
  • Die Erfindung sieht ein Verfahren gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 11 vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Für ein vollständiges Verständnis der Ausführungsbeispiele und deren Vorteile wird jetzt auf die nachfolgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen. Dabei zeigen:
    • 1 bis 10 Querschnittsansichten eines Wafer-Level-Package bei verschiedenen Herstellungsstufen in Übereinstimmung mit verschiedenen Ausführungsbeispielen.
    • 11 eine Querschnittsansicht von Dies mit stiftförmigen Erhöhungen auf einem Substrat in Übereinstimmung mit einigen Ausführungsbeispielen.
    • 12 eine Querschnittsansicht eines Packages in Übereinstimmung mit einigen Ausführungsbeispielen.
  • EINGEHENDE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Das Herstellen und Verwenden der Ausführungsbeispiele der Offenbarung werden im Folgenden in ihren Einzelheiten diskutiert.
  • Eine neue eingebettete Wafer-Level Packagestruktur und ein Verfahren zu deren Bildung werden in Übereinstimmung mit einem oder mehreren Ausführungsbeispielen geschaffen. Die Zwischenstufen der Herstellung der Packagestruktur in Übereinstimmung mit den Ausführungsbeispielen sind dargestellt. Variationen der Ausführungsbeispiele werden weiter diskutiert. In den verschiedenen Ansichten und illustrativen Ausführungsbeispielen werden dieselben Bezugszeichen verwendet, um dieselben Elemente zu bezeichnen.
  • 1 zeigt eine Querschnittsansicht eines Dies 120 in Übereinstimmung mit einigen beispielhaften Ausführungsbeispielen. Ein Wafer 100 weist eine Mehrzahl von Dies 120 (auch als Chips bezeichnet) auf. Weiter kann der Wafer 100 (und die Dies 120) ein Halbleitersubstrat 121 aufweisen und er kann integrierte Schalteinheiten (IC-Einheiten) 123 und die darüber liegende Verbindungsstruktur 116 einschließen. Die IC-Einheiten 123 können aktive Einheiten wie Transistoren beinhalten. Bei einigen beispielhaften Ausführungsbeispielen weist die Verbindungsstruktur 116 Metallleitungen und Durchkontaktierungen 118 auf, die in dielektrischen Schichten 117 ausgebildet sind. Die dielektrischen Schichten 117 können Schichten mit einer niedrigen dielektrischen Konstante (low-k) einschließen, beispielsweise mit dielektrischen Konstanten (k-Werten) geringer als 3,0 und Passivierungsschichten über den low-k dielektrischen Schichten. Leitfähige Kontakte 122 sind an der Oberfläche der Dies 120 ausgebildet und elektrisch mit den IC-Einheiten 123 durch die Verbindungsstruktur 116 gekoppelt. In einigen Ausführungsbeispielen sind die leitfähigen Kontakte 122 gebondete Kontakte. Die leitfähigen Kontakte 122 können Metalle wie Aluminium, Kupfer, Nickel, Gold oder Kombinationen aus diesen aufweisen.
  • Eine Glättungs-Stoppschicht 125 ist über der Oberfläche der Dies 120 gebildet und deckt die leitfähigen Kontakte 122 ab, wie in 1 gezeigt ist. Die Glättungs-Stoppschicht 125 schützt die Dies 120 während eines Glättungsvorgangs, wie unten beschrieben werden wird. Bei einigen Ausführungsbeispielen ist die Dicke H1 der Glättungs-Stoppschicht 125 in einem Bereich von 5µm bis etwa 100µm.
  • Der Wafer 100 wird entlang von Ritzlinien 129 gesägt, so dass die Dies 120 voneinander getrennt werden. Nicht gezeigte Ausrichtungsmarken können benachbart zu der Oberfläche der Dies 120 ausgebildet sein und sind von oben sichtbar.
  • Es wird jetzt auf 2 Bezug genommen. Eine Bondschicht 28 wird auf den Träger 30 laminiert. Die Bondschicht 28 kann beispielsweise durch einen Klebstoff gebildet sein oder kann eine laminierte Schicht sein, die durch eine Folie gebildet wird. Die Dies 120 werden sodann auf den Träger 30 platziert und an den Träger 30 angeklebt. Bei den Ausführungsbeispielen, bei denen die Dies 120 entsprechende Teile des Halbleitersubstrats 121 einschließen, kontaktiert die Bodenfläche 21b des Halbleitersubstrats 121 die Bondschicht 28. Der Träger 30 kann (nicht gezeigte) Ausrichtmarken aufweisen, so dass die Dies 120 exakt an den gewünschten Positionen des Trägers 30 montiert werden. Vor dem Befestigen der Dies 120 auf dem Träger 30 können die Dies 120 getestet werden, um zu prüfen, welche der Dies fehlerhaft sind. Nur fehlerfreie Dies werden auf den Träger 30 montiert.
  • 2 zeigt auch die Anordnung von Dies 220 auf der Bondschicht 28, wobei die Dies 220 zueinander identisch sein können. Die Dies 220 werden vor deren Aufbringung auf den Träger 30 getestet um sicherzustellen, dass nur fehlerfreie Dies auf dem Träger 30 angeordnet werden. In Übereinstimmung mit einigen Ausführungsbeispielen sind die Dies 220 Einheiten, die aktive Bauelemente wie Transistoren 223 an den Flächen der jeweiligen Halbleitersubstrate 221 aufweisen. Bei einigen Ausführungsbeispielen sind Kontakte 222 auf den Oberflächen der Dies 220 angeordnet. Die Kontakte 222 können Gold, Aluminium, Kupfer, Nickel oder Kombinationen hiervon aufweisen. Ähnlich wie bei den Dies 120 ist auch die Oberfläche der Dies 220 mit einer Glättungs-Stoppschicht 225 bedeckt. Die Dies 220 können eine Struktur haben, die von derjenigen der Dies 120 unterschiedlich ist, wobei der Unterschied in der Struktur ein Unterschied in den durch diesen gebildeten Schaltkreisen einschließen kann, wie die von oben gesehene Größe, die Differenz in der Höhe und dergleichen. Bei einigen Ausführungsbeispielen können die Dies von einem Wafer gebildet sein, dessen Größe unterschiedlich von derjenigen des Wafers 100 ist (1). Abstände 31 werden zwischen benachbarten Dies 120 und 220 gelassen. Von oben gesehen können die Abstände 31 ein Gitter bilden, das jedes der Dies 120 und 220 umgibt.
  • Nachdem die Dies 120 und 220 auf dem Träger 20 angeordnet sind, wird ein Polymer 34 in die Räume zwischen die Dies 120 und 220 gefüllt, wie in 3 in Übereinstimmung mit einigen Ausführungsbeispielen dargestellt ist. Das Polymer 34 ist eine Gussmasse und wird daher im Folgenden als Gussmasse 34 bezeichnet, obwohl es ein anderes Material als eine Gussmasse sein kann. Beispielsweise kann das Polymer 34 aus anderen dielektrischen Materialien, wie eine Unterfüllung, ein Epoxy oder dergleichen, bestehen. Ein Härtevorgang wird sodann ausgeführt, um die Gussmasse 34 auszuhärten.
  • Es wird jetzt auf 4 Bezug genommen. Eine Glättung wie ein Schleifvorgang wird auf der Gussmasse 34 ausgeführt, bis die Glättungs-Stoppschichten 125 und 225 frei liegen. Entsprechend kann die Oberfläche 125a der Glättungs-Stoppschicht 125 und die Oberfläche 225a der Glättungs-Stoppschicht 225 im Wesentlichen dieselbe Höhe haben und sie können im Wesentlichen flach sein. Die Glättungs-Stoppschichten 125 und 225 sind in einigen Ausführungsbeispielen fluidisch, wie etwa eine Paste oder ein Klebstoff. Bei einigen Ausführungsbeispielen werden die fluidischen Glättungs-Stoppschichten 125 und/oder 225 durch Spin-Coating abgelagert. Bei einigen Ausführungsbeispielen sind die Glättungs-Stoppschichten 125 und 225 fest. Die festen Glättungs-Stoppschichten 125 und/oder 225 werden durch Ablagerungsprozesse ausgebildet, etwa - bei einigen Ausführungsbeispielen - durch chemische Dampfablagerung (CVD).
  • Die Härte der Glättungs-Stoppschichten 125 und 225 kann signifikant geringer sein als die Härte der Gussmasse 34. Beispielsweise können die Young-Module (eine Messung der Härte) der Gussmasse 34 in einem Bereich von 10 bis etwa 30 Gpa liegen und der Young-Modul der Glättungs-Stoppschichten 125 und 225 kann geringer als etwa 5 Gpa sein. Bei einigen Ausführungsbeispielen ist der Young-Modul der Glättungs-Stoppschichten 125 und 225 geringer als 0,1 Gpa. Währen der Glättung der Gussmasse 34 wird dann, wenn eine oder beide Glättungs-Stoppschichten 125 und 225 erreicht worden sind, der Widerstand, der von dem Glättungswerkzeug, etwa einem Schleifer, festgestellt wird, aufgrund der Unterschiede des Young-Moduls (der die Härte angibt) der Schichten 125 und/oder 225 und der Gussmasse 34 unterschiedlich sein. Dieser unterschiedliche Widerstand, der auf das Glättungsfahrzeug aufgebracht wird, kann bestimmt werden, um das Ende des Glättungsvorgangs zu bestimmen.
  • Während des Glättungsvorgangs sind in einigen Ausführungsbeispielen die Entfernungsraten der Glättungs-Stoppschicht 125 und/oder 225 wesentlich geringer als die Entfernungsrate der Gussmasse 34. Bei einigen Ausführungsbeispielen ist das Verhältnis der Entfernungsrate der Gussmasse 34 zu der Glättungs-Stoppschicht 125 oder 225 gleich oder größer als 1,3. Bei einigen Ausführungsbeispielen ist das Verhältnis gleich oder größer als etwa 2. Bei einigen Ausführungsbeispielen ist das Verhältnis gleich oder größer als 3. Der Unterschied der Glättungsraten der Gussmasse 34 und der Glättungsstoppschichten 125 und/oder 225 hilft bei der Bestimmung des Endpunktes des Glättungsprozesses.
  • Bei einigen Ausführungsbeispielen bestehen die Glättungs-Stoppschichten 125 und 225 aus Polymeren, etwa Epoxy oder dergleichen. Bei einigen Ausführungen ist die Dicke der Glättungs-Stoppschicht 125 oder 225 etwa in dem Bereich von 5 µm bis etwa 100 µm. Bei einigen Ausführungsbeispielen sind die Gesamtdicke H120 (2) des Dies 120 mit der Glättungs-Stoppschicht 125 und die Gesamtdicke H220 (2) des Dies 220 mit der Glättungs-Stoppschicht 225 im Wesentlichen gleich.
  • Nachfolgend werden, wie in 5 gezeigt, in Übereinstimmung mit einigen Ausführungsbeispielen die Glättungs-Stoppschichten 125 und 225 entfernt. Die Schichten 125, 225 können auf verschiedene Weisen entfernt werden, etwa in einem Ätzvorgang, bei dem es sich um einen Trockenätzvorgang oder um einen Nassätzvorgang handeln kann oder durch Abziehen. Die Schichten 125 oder 225 können aus einem Ultraviolettband (UV) bestehen, das seine Klebkraft gegenüber einer Fläche verliert, nachdem es einem UV-Licht ausgesetzt ist. Nach der UV-Belichtung können die Schichten 125 und/oder 225 von der Fläche des Substrats 30 abgezogen werden. Wenn die Schichten 125 und/oder 225 fluidisch sind, werden die Schichten 125 und/oder 225 durch beispielsweise ein chemisches Lösungsmittel entfernt.
  • Mit der Entfernung der Glättungs-Stoppschichten 125 und 225 liegen die Flächen 122a und 222a der Kontakte 122 bzw. 222 tiefer als die Fläche 34a der Gussmasse 34, wie in 5 gezeigt, in Übereinstimmung mit einigen Ausführungsbeispielen. Bei einigen Ausführungsbeispielen ist die Höhendifferenz H2 in einem Bereich von etwa 5 µm bis 100 µm.
  • Sodann werden in Übereinstimmung mit einigen Ausführungsbeispielen wie in 6 gezeigt, Kontaktstecker 126 und 226 über den Kontakten 122 bzw. 222 angeordnet. Zur Bildung der Kontaktstecker 126 und 226 wird in Übereinstimmung mit einigen Ausführungsbeispielen eine dielektrische Schicht 124 zum Füllen des zuvor von den Schichten 125 und 225 gebildet. Bei einigen Ausführungsbeispielen erstreckt sich die dielektrische Schicht 124 über die Gussmasse 34. Das Material der dielektrischen Schicht 24 kann ausgewählt sein aus einem durch Licht fixierbaren Lötstopplack, einem Polymer wie Polyamid, einem Polybenzoaxazol (PBO), Benzocyclobuten (BCB), einer Gussmasse oder dergleichen. Das Material der dielektrischen Schicht 124 kann weich sein zum Absorbieren der Spannung des Punktmontagevorgangs, die unten weiter beschrieben werden wird. Die dielektrische Schicht 124 wird sodann strukturiert zur Bildung der Steckeröffnungen der Kontaktstecker 126 und 226, bei einigen Ausführungsbeispielen. Die Steckeröffnungen werden sodann mit einem leitfähigen Material zur Bildung von Kontaktsteckern 126 und 226 gefüllt. Bei einigen Ausführungsbeispielen schließt das Füllen der Steckeröffnungen das Plattieren eines Metall, etwa Kupfer, und das Entfernen überschüssigen Metalls außerhalb der Steckeröffnungen ein, etwa durch chemisch-mechanisches Polieren (CMP).
  • Der Prozessablauf, der oben beschrieben ist, verwendet Glättungs-Stoppschichten 125 oder/und 225 zum Bestimmen der Beendigung des Glättungsvorgangs, der an der Gussmasse 34 ausgeführt wird. Bei einigen Technologien des Wafer-Level Packaging (WLP) vor dem Sägen der Dies werden Kupferstecker (oder Säulen) in einer dielektrischen Schicht ausgebildet. Derartige Kupferstecker können als Glättungs-Unterbrechungen verwendet werden.
  • Redistributionsleitungen (RDL) 40 werden sodann über den Dies 120 und 220 gebildet und mit den Kontaktsteckern 126 und 226 verbunden, wie Dies in 7 in Übereinstimmung mit einigen Ausführungsbeispielen dargestellt ist. Die Bildung der RDL 40 schließt das Abscheiden einer leitfähigen Schicht durch ein Verfahren wie einer physikalischen Dampfablagerung (PVD), das Strukturieren der leitfähigen Schicht und das Ätzen der leitfähigen Schicht in Übereinstimmung mit einigen Ausführungsbeispielen ein. Sodann wird die dielektrische Schicht 38 über den RDL ausgebildet, um die Abschnitte des RCL 40 abzudecken unter Freilassen der verbleibenden Bereiche. Das Material der dielektrischen Schicht 38 kann aus einem Licht fixierbaren Photolötlack, einem Polymer wie Polyimid, Polybenzoxazol (PBO), Benzocyclobuten (BCB), einer Formmasse oder dergleichen ausgewählt sein. Das Material der dielektrischen Schicht 124 kann weich sein zum Absorbieren der Spannungen bei dem Aufbringen der Lötpunkte, wie im Folgenden beschrieben werden wird.
  • Bei alternativen Ausführungsbeispielen umfasst das Ausbilden der RDL 40 zusätzliche Damascene-Vorgänge. Die RDL 40 können in dielektrischen Schichten 38 gebildet sein und können Metallleitungen und Durchkontaktierungen aufweisen. Bei einigen Ausführungsbeispielen erstrecken sich die RDL über die Ränder der jeweiligen Dies 120 und 220 und überlappen die Abschnitte der Gussmasse 34, die in den Raum zwischen den Dies 120 und 220 gefüllt ist. Entsprechend ist das sich ergebende Package ein Fan-out Package. Bei einigen Ausführungsbeispielen weisen die RDL Kupfer und/oder Kupferverbindungen auf. Die RDL 40 können weiter Kupfersperrschichten aufweisen zum Separieren des Kupfers in den RDL 40 von einem direkten Kontaktieren der umgebenden dielektrischen Schichten.
  • 8 zeigt die Bildung der elektrischen Konnektoren 42, die elektrisch mit den RDL 40 gekoppelt sind in Übereinstimmung mit einigen Ausführungsbeispielen. Infolgedessen sind die elektrischen Konnektoren 42 auf der Oberfläche des neu gebildeten Wafers 44 (freiliegende Flächen der RDL 40) angeordnet. Elektrische Konnektoren 42 können Lotpunkte sein, die auf den Wafer 44 unter Verwendung eines Punktaufbringungskopfes (nicht gezeigt) übertragen werden. Bei einigen alternativen Ausführungsbeispielen können die elektrischen Konnektoren 42 Kupfererhügel (oder Kupfersäulen) aufweisen. Bei einigen Ausführungsbeispielen ist die Underbump-Metallisierung (UBM) 43 zwischen den RDL 40 und derartigen elektrischen Konnektoren 42 gebildet. Die UBM-Schicht 43 könnte Unterschichten aufweisen. Beispielsweise können, wenn die RDL 40 aus Aluminium gefertigt sind, eine UBM-Schicht 43 mit einer Ti Unterschicht (einer Diffusionssperre) und einer Cu Unterschicht (einer Seedschicht) verwendet werden. Die Ti Unterschicht wirkt als Barriere und die Cu Unterschicht wirkt als eine zweite Seedschicht zum Plattieren der Kupferhügel (als Konnektoren 42).
  • Einige der elektrischen Konnektoren 42 können über und ausgerichtet mit den Dies 120 und 220 gebildet sein, während einige andere elektrische Konnektoren auch über und ausgerichtet mit der Gussmasse 34 und ausgerichtet mit den Räumen zwischen den Die 120 und 220 ausgebildet sein können. Das Bilden von elektrischen Konnektoren 42 außerhalb der Grenzen des Die 120 und 220 wird durch die RDL 40 ermöglicht. Wie oben erwähnt, sind die Verbindungen außerhalb der Grenzen Teil des Fan-out Packages.
  • Im Folgenden wird auf 9 Bezug genommen. Der Träger 30 wird von dem Wafer 44 entfernt, und in Übereinstimmung mit einigen Ausführungsbeispielen kann die Bondschicht 28 unter Belassen des Wafers 44 entfernt werden. Der Wafer 44 kann sodann an ein Tape 46 angebracht werden und entlang der Ritzlinien 48 gesägt werden. Entsprechend werden die Packages 50 geformt.
  • 10 zeigt beispielhafte Packages 50. Es ist zu berücksichtigen, dass in jedem Package 50 die Bodenfläche 120b des Dies 120 und die Bodenfläche 220b des Dies 220 im Wesentlichen mit der Bodenfläche 34b der Gussmasse 34 fluchten. Weiter kann die Bodenfläche 120b des Dies 120 auch die Bodenfläche 21b des Substrats 121 sein, die Bodenfläche 220b des Dies 220 kann auch die Bodenfläche 221b des Substrats 221 sein. Entsprechend sind die Bodenfläche 21b des Substrats 121 und die Bodenfläche 221b des Substrats 221 mit der Bodenfläche 34b der Gussmasse 34 fluchtend. An der Oberseite liegen die RDL 40 über und verbunden mit den Kontaktsteckern 126 und 226. Weiter können sich die RDL 40 über den Abschnitt der Gussmasse 34 erstrecken, die die Räume zwischen den Dies 120 und 220 füllt. Entsprechend ist das Package 50 ein Fan-out Package.
  • Die 1 bis 10 zeigen die Bildung des Package 50, das Dies 120 und 220 aufweist, die in Übereinstimmung mit einigen Ausführungsbeispielen unterschiedlich zueinander sind. Bei manchen Ausführungsbeispielen sind die Dies 120 und 220 identisch. Bei anderen alternativen Ausführungsbeispielen ist eine Mehrzahl von Dies 220' auf einem Kleber 28 angeordnet, wie in 11 gezeigt. Säulen 226' werden sodann über den Dies 220 ausgebildet. Bei einigen Ausführungsbeispielen werden die Säulen 226' auf den Dies 222 ausgebildet, bevor die Dies auf einer Bondschicht 28 angeordnet werden. Die Säulen 226' können aus Aluminium, Kupfer, Gold, Silber, eine Legierung aus diesen oder eine Kombination aus diesen gebildete sein. Die Dies 220' sind in Übereinstimmung mit einigen Ausführungsbeispielen nicht von einer Glättungsschicht abgedeckt. Wie in 11 gezeigt, wird die Gussmasse 34 aufgebracht zum Abdecken der Dies 120 und 220'. Die Gesamthöhe H120 der Dies 120 mit der Glättungs-Stoppschicht 125 ist tiefer als die Gesamthöhe H220 der Dies 220' in Übereinstimmung mit einigen Ausführungsbeispielen. Die Säulen 226' werden als Glättungs-Unterbrechungen (für die Bestimmung des Endpunkts des Glättungsvorgangs) verwendet. Nachdem die Oberfläche der Säulen 226' erreicht ist, kann in einigen Ausführungsbeispielen eine zusätzliche Glättung mit einer vorgegebenen Zeitdauer angewendet werden, um die Oberflächen der Glättungs-stoppschicht 125 freizulegen. Bei einigen alternativen Ausführungsbeispielen ist H120 größer als H220' und die Glättungs-Stoppschicht 125 wird verwendet zum Bestimmen des Endpunktes des Glättungsvorgangs. Nachdem die Oberfläche der Glättungs-Stoppschicht 125 erreicht ist, wird bei einigen Ausführungsbeispielen eine zusätzliche Glättung mit einer vorgegebenen Zeit angewendet, um die Oberflächen der Säulen 226' freizulegen.
  • Die nachfolgenden Bearbeitungsvorgänge zum Abschließen der Bildung des Packages 50' sind, bei einigen Ausführungsbeispielen, in 12 gezeigt, ähnlich zu denjenigen, die in den 3 - 10 dargestellt sind, mit der Ausnahme, dass Säulen 226' die Kontaktstecker 226 ersetzen.
  • Die oben beschriebenen Ausführungsbeispiele weisen zwei Dies in jedem Package auf. Der Packagingmechanismus, wie er oben beschrieben ist, kann das Packaging verschiedener Kombinationen von Dies umfassen. Beispielsweise könnte lediglich ein Die in jedem Package sein. Bei einigen alternativen Ausführungsbeispielen können drei oder mehr Dies in einem Package vorliegen.
  • Die Ausführungsbeispiele eines Wafer-Level Packaging (WLP), wie es oben beschrieben worden ist, verwendet die Glättungs-Stoppschicht zum Angeben eines Endpunktes des Entfernens überschüssiger Gussmasse vor der Bildung der Redistributionsleitungen (RDL). Solche Mechanismen des WLP ermöglichen das Ausfächern (Fan-Out) und das Mehr-Chip Packaging. Die Mechanismen erlauben es weiter Chips (oder Dies) mit unterschiedlichen Typen von externen Verbindungen miteinander zu packagen. Beispielsweise kann ein Die mit vorgegebenen Hügeln mit einem Die ohne vorgeformte Hügel gepackaged werden.

Claims (11)

  1. Verfahren zur Bildung eines Halbleiterpackages, umfassend: - Vorsehen eines Trägers (30) mit einer auf diesem angeordneten Bondschicht (28), - Vorsehen eines Dies (120) mit einem Substrat (121), wobei eine Mehrzahl von Bond-Kontakten (122) über dem Substrat gebildet sind und wobei eine Glättungs-Stoppschicht (125) über der Oberfläche der Dies (120) und der Mehrzahl von Bond-Kontakten (122) angeordnet wird, - Anordnen des Dies (120) auf der Bondschicht (28), - Bilden einer Gussmasse (34) zur Abdeckung des Dies (120), wobei die Gussmasse (34) den Die (120) umgibt, - Glätten der Gussmasse (34), bis die Glättungs-Stoppschicht (125) frei liegt, - Entfernen der Glättungs-Stoppschicht (125), und - Bilden von Redistributionsleitungen (40) über dem Die (120, 220), wobei die Redistributionsleitungen (40) wenigstens einen aus der Mehrzahl von Bond-Kontakten (122) elektrisch kontaktiert.
  2. Verfahren nach Anspruch 1, wobei - die Glättungs-Stoppschicht eine Dicke im Bereich von 5 µm bis 100 µm hat.
  3. Verfahren nach Anspruch 1 oder 2, wobei - die Glättungs-Stoppschicht (125) eine Glättungsrate aufweist, die geringer ist als eine zweite Glättungsrate der Gussmasse (34) während des Ausführens der Glättung der Gussmasse.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei - die Glättung der Gussmasse (34) bestimmt wird durch das Erkennen einer Änderung eines Widerstands durch ein Glättungswerkzeug, wobei die Änderung des Widerstands verursacht wird durch einen geringeren Young-Modul der Glättungs-Stoppschicht (125) verglichen mit dem der Gussmasse (34).
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei - die Glättungs-Stoppschicht (125) über dem Die (120) und der Mehrzahl von Bond-Kontakten (122) durch einen Spin-on Vorgang gebildet wird.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei - die Redistributionsleitungen (40) sich über eine Grenzfläche des Dies erstrecken.
  7. Das Verfahren nach einem der vorangehenden Ansprüche, weiter mit: - Bilden eines Kontaktsteckers (126) zum Kontaktieren wenigstens eines aus der Mehrzahl von Kontakten (122) vor dem Bilden der Redistributionsleitungen (40), wobei ein Abschnitt der Redistributionsleitungen (40) den Kontaktstecker (126) kontaktiert.
  8. Das Verfahren nach einem der vorangehenden Ansprüche, mit den weiteren Schritten: - Vorsehen eines weiteren Dies (220), wobei der weitere Die (220) eine Mehrzahl von Kontaktsteckern (226) aufweist, die über den Kontakten (222) des weiteren Dies (220) ausgebildet sind, und - Anordnen des weiteren Dies (220) auf der Bondschicht (28).
  9. Das Verfahren nach Anspruch 8, wobei die Mehrzahl von Kontaktsteckern (226) aus einem Material, das Aluminium, Kupfer, Gold, Silber, Legierungen aus diesen oder Kombinationen aus diesen aufweist, gebildet ist.
  10. Das Verfahren nach Anspruch 8 oder 9, wobei die Kontaktstecker (226) über einem Kontakt (222) des Weiteren Dies vor dem Anordnen des weiteren Dies (220) auf der Bondschicht (28) gebildet werden.
  11. Ein Verfahren zum Bilden eines Halbleiterpackages mit: - Vorsehen eines Trägers (30) mit einer auf diesem angeordneten Bondschicht (28), - Vorsehen eines ersten Die (120) mit einem ersten Substrat (121), wobei eine Mehrzahl von ersten Kontakten (122) über dem Substrat (121) gebildet ist und wobei eine Glättungs-Stoppschicht (125) über der Oberfläche des ersten Dies (120) und der Mehrzahl von ersten Kontakten (122) ausgebildet ist, - Anordnen des ersten Dies (120) auf der Bondschicht (28), - Vorsehen eines zweiten Dies (220) auf einem zweiten Substrat (221), - Anordnen des zweiten Dies (220) auf der Bondschicht (28), - Bilden von Kontaktsteckern (226) über einer Mehrzahl von zweiten Kontakten (222) über dem zweiten Dies (220), - Bilden einer Gussmasse (34) zum Abdecken des ersten Dies (120) und des zweiten Dies (220), wobei die Gussmasse (34) den ersten Die (120) und den zweiten Die (220) umgibt, - Glätten der Gussmasse (34), bis die Glättungs-Stoppschicht (125) erreicht ist, - Entfernen der Glättungs-Stoppschicht (125) und - Bilden von Redistributionsleitungen (40) über dem ersten Die (120) und dem zweiten Die (220), wobei die Redistributionsleitungen (40) mit wenigstens einem aus der Mehrzahl von ersten Kontakten (122) und wenigstens einem aus der Mehrzahl von zweiten Kontakten (222) elektrisch verbunden wird.
DE102012112758.1A 2012-05-18 2012-12-20 Wafer-Level Packaging Mechanismus Active DE102012112758B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261649174P 2012-05-18 2012-05-18
US61/649,174 2012-05-18
US13/539,229 US8703542B2 (en) 2012-05-18 2012-06-29 Wafer-level packaging mechanisms
US13/539,229 2012-06-29

Publications (2)

Publication Number Publication Date
DE102012112758A1 DE102012112758A1 (de) 2013-11-21
DE102012112758B4 true DE102012112758B4 (de) 2021-05-06

Family

ID=49510922

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012112758.1A Active DE102012112758B4 (de) 2012-05-18 2012-12-20 Wafer-Level Packaging Mechanismus

Country Status (1)

Country Link
DE (1) DE102012112758B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880490A (zh) 2014-12-16 2020-03-13 奥特斯奥地利科技与系统技术有限公司 承载电子部件的部件承载件及制造部件承载件的方法
DE102014119620A1 (de) 2014-12-23 2016-06-23 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterkomponente und Halbleiterkomponente

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020028045A1 (en) * 1998-10-09 2002-03-07 Tetsuzo Yoshimura Optical coupling structures and the fabrication processes
US7276783B2 (en) * 2001-07-31 2007-10-02 Infineon Technologies Ag Electronic component with a plastic package and method for production
US20110204513A1 (en) * 2010-02-25 2011-08-25 Thorsten Meyer Device Including an Encapsulated Semiconductor Chip and Manufacturing Method Thereof
US20110241222A1 (en) * 2010-03-31 2011-10-06 Recai Sezi Semiconductor Package and Manufacturing Method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020028045A1 (en) * 1998-10-09 2002-03-07 Tetsuzo Yoshimura Optical coupling structures and the fabrication processes
US7276783B2 (en) * 2001-07-31 2007-10-02 Infineon Technologies Ag Electronic component with a plastic package and method for production
US20110204513A1 (en) * 2010-02-25 2011-08-25 Thorsten Meyer Device Including an Encapsulated Semiconductor Chip and Manufacturing Method Thereof
US20110241222A1 (en) * 2010-03-31 2011-10-06 Recai Sezi Semiconductor Package and Manufacturing Method

Also Published As

Publication number Publication date
DE102012112758A1 (de) 2013-11-21

Similar Documents

Publication Publication Date Title
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE10234208B4 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102013101192B4 (de) Halbleitergehäuse
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102013107244B4 (de) Gestapelter Fan-Out-Halbleiterchip
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102019117763B4 (de) Seitenwandschutz für metallkontakthügel
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018100045A1 (de) Zwischenverbindungs-chips
DE102018130035B4 (de) Package und verfahren
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102011105354A1 (de) Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE102012100796A1 (de) Chip-Zu-Chip-Abstandskontrolle für eine Halbleiterstruktur und Verfahren zu deren Herstellung
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102019114984A1 (de) Package für integrierte schaltungen und verfahren
DE102012112758B4 (de) Wafer-Level Packaging Mechanismus

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final