DE102011105354A1 - Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen. - Google Patents

Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen. Download PDF

Info

Publication number
DE102011105354A1
DE102011105354A1 DE102011105354A DE102011105354A DE102011105354A1 DE 102011105354 A1 DE102011105354 A1 DE 102011105354A1 DE 102011105354 A DE102011105354 A DE 102011105354A DE 102011105354 A DE102011105354 A DE 102011105354A DE 102011105354 A1 DE102011105354 A1 DE 102011105354A1
Authority
DE
Germany
Prior art keywords
barrier layer
solder
bump
oxidation prevention
prevention cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011105354A
Other languages
English (en)
Inventor
Tiao Zhou
Arkadii Samoilov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of DE102011105354A1 publication Critical patent/DE102011105354A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/03902—Multiple masking steps
    • H01L2224/03903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

WLP-Halbleitervorrichtungen umfassen Kontakthöcker-Einheiten, die eine Barriereschicht für das Verhindern der Elektromigration innerhalb der Kontakthöcker-Einheiten aufweisen. in einer Implementierung umfassen die Kontakthöcker-Einheiten Kupfersäulen, die auf den integrierten Schaltkreis-Chips der WLP-Vorrichtungen ausgebildet sind. Barriereschichten, die aus einem Metall wie zum Beispiel Nickel (Ni) gebildet sind, sind auf der äußeren Oberfläche der Kupfersäulen bereitgestellt, um die Elektromigration in der Kontakthöcker-Einheit zu verhindern. Oxidationsverhinderungskappen, die aus einem Metall wie zum Beispiel Zinn (Sn) gebildet sind, sind über der Barriereschicht bereitgestellt. Löthöcker sind über den Oxidationsverhinderungskappen ausgebildet. Die Oxidationsverhinderungskappen verhindern eine Oxidation der Barriereschicht während der Fabrikation der Kontakthöcker-Einheiten.

Description

  • HINTERGRUND
  • Traditionelle Fabrikationsprozesse, die bei der Herstellung von Halbleitervorrichtungen verwendet werden, benutzen die Mikrolithographie, um integrierte Schaltkreise auf einem kreisförmigen Wafer (Halbleiterscheibe), der aus einem Halbleiter wie etwa Silizium oder dergleichen gebildet ist, in Form von Mustern bzw. Strukturen herzustellen. Typischerweise werden die so gemusterten bzw. strukturierten Wafer in einzelne integrierte Schaltkreis-Chips oder ungehäuste Halbleiterchips, sogenannte ,Dies', segmentiert, um die integrierten Schaltkreise voneinander zu trennen. Die einzelnen integrierten Schaltkreis-Chips werden unter Verwendung einer Vielfalt von Aufbau- und Verbindungstechnologien bzw. Verkapselungstechnologien, sogenannten Packaging-Technologien, zusammengesetzt bzw. aneinandergefügt oder (was im Englischen „packaged” genannt wird) aufgebaut, verbunden und/oder verkapselt bzw. umhäust, um Halbleitervorrichtungen zu bilden, die auf einer gedruckten Leiterplatte montiert werden können.
  • Über die Jahre sind Packaging-Technologien hervorgebracht worden, um kleinere, kostengünstigere, zuverlässigere und umweltfreundlichere Packages (Kompaktbaugruppen, Gehäuse) zu entwickeln. So sind zum Beispiel Chip-Scale-Packaging-Technologien (Technologien für das Packaging im Chip-Maßstab) entwickelt worden, die direkt oberflächenmontierbare Packages verwenden, die einen Oberflächenbereich aufweisen, der nicht größer als 1,2 mal die Fläche des integrierten Schaltkreis-Chips ist. Das sogenannte Wafer-Level-Packaging (Packaging auf Waferebene) ist eine aufkommende Chip-Scale-Packaging-Technologie, die eine Vielfalt von Techniken einschließt, wodurch integrierte Schaltkreis-Chips vor der Vereinzelung auf Waferebene aufgebaut, verbunden und/oder verkapselt bzw. umhäust, also „gepackaged” werden. Das Wafer-Level-Packaging erweitert die Waferfabrikationsprozesse so, dass diese Vorrichtungsquerverbindungs- und Vorrichtungsschutzprozesse umfassen. Konsequenterweise rationalisiert das Wafer-Level-Packaging den Herstellungsprozess, indem es die Integration von Waferfabrikations-, Packaging-, Prüfungs- und Burn-in-Prozessen auf Waferebene erlaubt.
  • ZUSAMMENFASSUNG
  • Es werden Wafer-Level-Package-Vorrichtungen bzw. WLP-Vorrichtungen (durch Wafer-Level-Packaging gefertigte Package-Vorrichtungen) beschrieben, die Kontakthöcker-Einheiten umfassen, die eine Barriereschicht aufweisen, die dafür konfiguriert ist, die Elektromigration innerhalb der Kontakthöcker-Einheiten zu verhindern. In einer Implementierung umfassen die Kontakthöcker-Einheiten Kupfersäulen, die auf den integrierten Schaltkreis-Chips der WLP-Vorrichtungen ausgebildet sind. Eine Barriereschicht, die aus einem Metall wie etwa Nickel (Ni) gebildet ist, ist auf den äußeren Oberflächen (Außenflächen) der Kupfersäulen aufgetragen, um die Elektromigration in den Kontakthöcker-Einheiten zu verhindern. Eine Oxidationsverhinderungskappe, die aus einem Metall wie zum Beispiel Zinn (Sn) gebildet ist, ist über der Barriereschicht aufgetragen. Die Oxidationsverhinderungskappe verhindert die Oxidation der Barriereschicht während der Fabrikation der Kontakthöcker-Einheiten und dient als eine Opferschicht, die während des Epoxidharz-Schleifens abgeschliffen werden kann, so dass die Dicke der Barriereschicht nicht beeinträchtigt wird.
  • Diese Zusammenfassung ist bereitgestellt, um eine Auswahl von Konzepten in einer vereinfachten Form einzuführen, die unten in der ausführlichen Beschreibung weiter beschrieben werden. Diese Zusammenfassung ist weder dafür gedacht, Schlüsselmerkmale oder wesentliche Merkmale des beanspruchten Erfindungsgegenstandes zu identifizieren, noch ist sie dafür gedacht, als eine Hilfe bei der Bestimmung des Schutzumfangs des beanspruchten Erfindungsgegenstandes verwendet zu werden.
  • ZEICHNUNGEN
  • Die ausführliche Beschreibung wird unter Bezugnahme auf die beigefügten Figuren erläutert. Die Verwendung derselben Bezugszeichen in unterschiedlichen Fällen in der Beschreibung und in den Figuren kann auf ähnliche oder identische Objekte hinweisen.
  • 1 ist eine schematische, teilweise im Querschnitt dargestellte seitliche Aufrissansicht, die eine WLP-Vorrichtung in Übereinstimmung mit einer beispielhaften Implementierung der vorliegenden Offenbarung veranschaulicht.
  • 2 ist eine schematische, teilweise im Querschnitt dargestellte seitliche Aufrissansicht, die die WLP-Vorrichtung von 1 montiert auf der gedruckten Leiterplatte einer elektronischen Vorrichtung veranschaulicht.
  • 3 ist cm Ablaufdiagramm, das einen Prozess bzw. ein Verfahren in einer beispielhaften Implementierung für die Fabrikation von WLP-Vorrichtungen, wie etwa der WLP-Vorrichtung, die in 1 gezeigt sind, veranschaulicht.
  • 4A bis 4K sind schematische, teilweise im Querschnitt dargestellte seitliche Aufrissansichten, die die Fabrikation einer WLP-Vorrichtung, wie etwa der Vorrichtung, die in 1 gezeigt ist, in Übereinstimmung mit dem Prozess bzw. Verfahren veranschaulicht, der/das in 3 gezeigt ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Überblick
  • Die Verminderung der Elektromigration ist eine wichtige Designüberlegung bei der Herstellung von WLP-Vorrichtungen. Die Elektromigration bedingt den allmählichen Transport der Metallatome eines Leiters, wie zum Beispiel Kupfer, in Folge des Stroms, der durch den Leiter fließt. Dieser Transport von Atomen kann bewirken, dass sich Hohlräume, Risse oder andere Defekte in dem Leiter ausbilden. Insbesondere kann die Elektromigration innerhalb der Kontakthöcker-Einheiten (z. B. Lötverbindungen) der WLP-Vorrichtungen zu einem vorzeitigen Ausfall der Kontakthöcker-Einheiten führen, wodurch die Zuverlässigkeit der WLP-Vorrichtung reduziert wird.
  • Einige WLP-Vorrichtungen umfassen Kontakthöcker-Einheiten, die eine Kupfer-(Cu)-Säulenstruktur verwenden, wobei die Kontakthöcker-Einheiten Kupfersäulen umfassen, die auf den Umverdrahtungsschicht-(RDL; Redistribution Layer)-Kontaktstellen bzw. -Pads aufgebracht sind, wobei Löthöcker (Solder Bumps) über den Kupfersäulen ausgebildet sind. Unter Hochtemperatur- und/oder Hochstrom-Bedingungen kann die Elektromigration bewirken, dass sich ein Teil der Kupfersäule in das Lot der Kontakthöcker-Einheit in der Form einer intermetallischen Verbindung aus Kupfer und Zinn löst.
  • Risse, Hohlräume oder andere Defekte können sich innerhalb dieser intermetallischen Verbindung ausbilden, was zu einem Versagen der Kontakthöcker-Einheit führt.
  • Um die Elektromigration in den Kontakthöcker-Einheiten von WLP-Vorrichtungen, die eine Kupfersäulenstruktur verwenden, zu verhindern, kann eine Barriereschicht, die aus Nickel (Ni) gebildet ist, auf der äußeren Oberfläche der Kupfersäulen aufgebracht werden, so dass die Barriereschicht die Benetzungsfläche für das Lot wird. Nickel weist eine Elektromigrations-Reaktionsrate mit dem Zinn des Lots auf, die kleiner als die des Kupfers ist, das die Kupfersäulen bildet. Somit erhöht das Auftragen der Nickelbarriereschicht die Elektromigrations-Lebensdauer der Kontakthöcker-Einheiten.
  • Man hat aber herausgefunden, dass das Auftragen einer Nickelbarriereschicht auf Kontakthöcker-Einheiten, die eine Kupfersäulenstruktur aufweisen, die Fallprüfungszuverlässigkeit (Drop-Test-Zuverlässigkeit) der WLP-Vorrichtungen beträchtlich reduziert. Genauer gesagt ist die Nickelbarriereschicht bis jetzt typischerweise unter Verwendung eines Prozesses der Metallabscheidung ohne äußere Stromquelle (stromloses Nickel) auf den Kupfersäulen aufgebracht worden. Folglich ist Phosphor (P) von sich aus in dem Nickel der Barriereschicht vorhanden. Dieser Phosphor kann die Bindung des Lots an der Nickelbarriereschicht erschweren, was zu einer geschwächten Verbindung und einer schlechten Fallprüfungszuverlässigkeitsleistung führt.
  • Um eine solche, mit Phosphat in Beziehung stehende Schwäche in den Kontakthöcker-Einheiten zu verhindern, kann die Nickelbarriereschicht unter Verwendung eines elektrolytischen Galvanisierungsprozesses (elektrolytisches Nickel) aufgetragen werden. Aber es kann schwierig sein, die Dicke des elektrolytischen Nickels zu steuern, da die Galvanisierungsprozesse, die zur Bildung der Kupfersäulen verwendet werden, große Schwankungen zeigen können. Somit kann es passieren, dass Nickel während des Epoxidharz-Schleifprozesses weggeschliffen wird, wodurch die Wirksamkeit der Barriereschicht reduziert wird. Darüber hinaus kann dort, wo elektrolytisches Nickel verwendet wird, eine Oxidation in der Oberfläche der Barriereschicht vor dem Auftragen des Lots, das die Löthöcker bildet, auftreten. Diese Oxidation, die durch herkömmliche Techniken (z. B. durch Auftragen eines Flussmittels auf der Oberfläche der Barriereschicht) nicht leicht zu entfernen ist, kann eine übermäßige Lothohlraumbildung an der Benetzungsfläche des Lots verursachen, was die Bildung einer guten Bindung zwischen dem Lot und der Nickelbarriereschicht verhindert.
  • Dementsprechend werden Techniken für die Fabrikation von WLP-Vorrichtungen, die Kontakthöcker-Einheiten aufweisen, die eine Kupfersäulenstruktur verwenden, beschrieben, die so konfiguriert sind, dass sie die Elektromigrationszuverlässigkeit verbessern, während sie eine adäquate Fallprüfungszuverlässigkeit aufrecht erhalten. In einer oder in mehreren Implementierungen wird eine Barriereschicht, die unter Verwendung eines elektrolytischen Galvanisierungsprozesses aus einem Metall wie zum Beispiel Nickel (Ni) gebildet wird, auf die Kupfersäulen der Kontakthöcker-Einheiten aufgetragen, um die Elektromigration in dem Lot der Löthöcker-Einheiten zu verhindern. Oxidationsverhinderungskappen, die aus einem Metall wie etwa Zinn (Sn) gebildet sind, werden dann über der Barriereschicht aufgetragen. Während der Fabrikation der WLP-Vorrichtungen verhindern die Oxidationsverhinderungskappen eine Oxidation der Barriereschicht vor dem Auftragen des Lots, das die Löthöcker der Kontakthöcker-Einheiten bildet, so dass eine starke Querverbindung zwischen dem Lot und der darunter liegenden Barriereschicht bereitgestellt wird. Die Oxidationsverhinderungskappen dienen auch als eine Opferschicht, die während des Epoxidharz-Schleifens abgeschliffen werden kann, so dass die Dicke der Barriereschicht nicht beeinträchtigt wird. Auf diese Weise stellen die sich ergebenden Kontakthöcker-Einheiten in Folge des Hinzufügens einer adäquaten Barriereschicht eine gute Leistung bezüglich der Verminderung der Elektromigration bereit, ohne dass die Fallprüfungszuverlässigkeit geopfert wird.
  • Beispielhafte Implementierungen
  • 1 veranschaulicht einen Abschnitt einer WLP-Vorrichtung 100 in Übereinstimmung mit einer beispielhaften Implementierung der vorliegenden Offenbarung. Wie gezeigt ist, umfasst die WLP-Vorrichtung 100 einen integrierten Schaltkreis-Chip 102, der aus einem Substrat 104 besteht, das einen oder mehrere integrierte Schaltkreis(e) 106 aufweist, der bzw. die auf einer Oberfläche 108 des Substrats 104 ausgebildet ist bzw. sind. Eine Umverdrahtungsstruktur (Redistribution Structure) 110 ist auf der Oberfläche 108 über den integrierten Schaltkreisen 106 bereitgestellt. Die Umverdrahtungsstruktur 110 führt eine Umverdrahtung von peripheren RDL-(Redistribution Layer)-Kontaktstellen bzw. -Pads der integrierten Schaltkreise 106 zu einem oder mehreren Area Arrays (Flächenkontaktierungen) von RDL-Pads 112 durch, die über der Oberfläche des integrierten Schaltkreis-Chips 102 eingesetzt sind. In der gezeigten Implementierung umfasst die Umverdrahtungsstruktur 110 eine Passivierungsschicht 114 und eine Umverdrahtungsschicht 116. Die Passivierungsschicht 114 ist über den integrierten Schaltkreisen 106 ausgebildet, um die integrierten Schaltkreise 106 von den nachfolgenden leitenden Schichten (z. B. der Umverdrahtungsschicht 116) zu trennen. Die Passivierungsschicht 114 kann aus einem Polymermaterial wie etwa einem Polyimidharz, aus einem dielektrischen Material wie etwa einem Benzocyclobutenpolymer (BCB), einem Siliziumdioxid (SiO2) oder dergleichen gebildet sein. Die Umverdrahtungsschicht 116 ist so strukturiert, dass sie die RDL-Pads 112 bildet, und dass sie eine elektrische Querverbindung der peripheren RDL-Pads der integrierten Schaltkreise 106 mit den RDL-Pads 112 bereitstellt. In Ausführungsformen ist die Umverdrahtungsschicht 116 aus Kupfer (Cu) gebildet. Aber es wird in Betracht gezogen, dass die Umverdrahtungsschicht 116 auch aus anderen Metallen wie zum Beispiel Aluminium (Al), aus anderen leitenden Materialien und so weiter gebildet sein kann.
  • Die Konfiguration der Umverdrahtungsstruktur 110 und/oder die Anzahl und die Konfiguration der RDL-Pads 112, die von der Umverdrahtungsstruktur 110 bereitgestellt werden, können in Abhängigkeit von der Komplexität und der Konfiguration der integrierten Schaltkreise 106, der Größe und der Form des integrierten Schaltkreis-Chips 102 und so weiter variieren. Die RDL-Pads 112 stellen elektrische Kontakte bereit, durch die die integrierten Schaltkreise 106 mit externen Komponenten, wie zum Beispiel gedruckten Leiterplatten, verbunden werden. 2 veranschaulicht die WLP-Vorrichtung 100 der 1 montiert auf der gedruckten Leiterplatte 118 einer elektronischen Vorrichtung bzw. eines elektronischen Geräts.
  • Die WLP-Vorrichtung 100 umfasst eine oder mehrere Kontakthöcker-Einheiten 120 zum Bereitstellen einer mechanischen und/oder elektrischen Querverbindung zwischen den RDL-Pads 112 und entsprechenden Pads (Kontaktstellen) 122, die auf der Oberfläche 124 der gedruckten Leiterplatte 118 ausgebildet sind. Wie gezeigt ist, umfasst die WLP-Vorrichtung 100 Kontakthöcker-Einheiten 120, die eine Kupfer-(Cu)-Säulenstruktur verwenden. Somit verwenden die Kontakthöcker-Einheiten 120 Kupfersäulen 126, die auf den RDL-Pads 112 ausgebildet sind. In einem Beispiel können die Kupfersäulen 126 eine Dicke von etwa 45 μm aufweisen. Aber die Bildung von Kupfersäulen 126, die eine andere Dicke aufweisen, wird in Betracht gezogen. Darüber hinaus kann in einigen Ausführungsformen eine Adhäsions-/Barriere-/Saatschicht auf den RDL-Pads 112 unter den Kupfersäulen 126 aufgetragen sein, um die Zuverlässigkeit der Querverbindungsschnittstelle zu verbessern.
  • Eine Barriereschicht 128 ist auf den äußeren Oberflächen 130 der Kupfersäulen 126 bereitgestellt. Wie vorher beschrieben worden ist, dient die Barriereschicht 128 als eine Barriere, um die Elektromigration innerhalb der Kontakthöcker-Einheiten 120 zu verhindern (z. B. zu eliminieren, im Wesentlichen zu reduzieren oder zu reduzieren). In Ausführungsformen ist die Barriereschicht 128 aus elektrolytischem Nickel (Ni) ausgebildet, das über der äußeren Oberfläche 130 der Kupfersäule 126 unter Verwendung eines geeigneten elektrolytischen Galvanisierungsprozesses aufgebracht worden ist. Aber es wird in Betracht gezogen, dass die Barriereschicht 128 auch aus anderen Metallen, wie zum Beispiel Palladium (Pd), gebildet werden kann. Wie gezeigt ist, kann die Barriereschicht 128 zumindest im Wesentlichen die äußere Oberfläche 130 der Kupfersäulen 126 bedecken und kann eine Dicke aufweisen, die ausreichend ist, um die Elektromigration in den Kontakthöcker-Einheiten 120 zu verhindern. in einem Beispiel kann die Barriereschicht 128 eine Dicke von etwa 10 μm aufweisen. Aber das Auftragen von Barriereschichten 128, die eine andere Dicke aufweisen, wird ebenfalls in Betracht gezogen.
  • Eine Oxidationsverhinderungskappe 132 ist über der Barriereschicht 128 bereitgestellt. Wie gezeigt ist, kann die Oxidationsverhinderungskappe 132 wenigstens im Wesentlichen die äußere Oberfläche 134 der Barriereschicht 128 abdecken, um die Oxidation der Barriereschicht 128 während der Fabrikation der Kontakthöcker-Einheiten 120 zu verhindern, wie dies unten noch ausführlicher beschrieben werden wird. In einer oder mehreren Ausführungsformen ist die Oxidationsverhinderungskappe 132 aus Zinn (Sn) gebildet. Aber es wird in Betracht gezogen, dass in einigen Ausführungsformen die Oxidationsverhinderungskappe 132 auch aus einer Zinnlegierung gebildet sein kann, die andere Metalle wie zum Beispiel Silber (Ag), Kupfer (Cu) und so weiter umfassen kann.
  • Ein Löthöcker 136 ist über der Oxidationsverhinderungskappe 132 ausgebildet. In einer oder mehreren Ausführungsformen kann der Löthöcker 136 aus einem bleifreien Lot hergestellt sein, wie etwa aus einem Lot aus einer Zinn-Silber-Kupfer-/(Sn-Ag-Cu)-Legierung (d. h., SAC), einem Lot aus einer Zinn-Silber-/(Sn-Ag)-Legierung, einem Lot aus einer Zinn-Kupfer-/(Sn-Cu)-Legierung, und so weiter. Löthöcker 136 können zum Beispiel eine Vielfalt von SAC-Zusammensetzungen aufweisen. In einem Beispiel können die Löthöcker 136 z. B. ein SAC305-(Sn3,0Ag0,5Cu)-Legierungslot oder ein SAC405-(Sn3,8Ag0,8Cu)-Legierungslot sein. Es sind aber auch andere Beispiele möglich. Darüber hinaus wird es in Betracht gezogen, dass auch Zinn-Blei-/(Pb-Sn)-Lote verwendet werden können. Beispielhafte Prozesse für die Bildung der Kontakthöcker-Einheiten 120 unter Verwendung von Wafer-Level-Packaging-Techniken werden unten noch genauer beschrieben werden.
  • In 1 und in 2 sind die Oxidationsverhinderungskappe 132 und der Löthöcker 136 als verschiedene bzw. voneinander getrennte Komponenten oder Schichten der veranschaulichten Kontakthöcker-Einheit 120 gezeigt. Aber es wird klar sein, dass das Lot 138 des Löthöckers aus einem großen Anteil an Zinn besteht. Somit kann es in einigen Fällen sein, dass das Zinn der Oxidationsverhinderungskappe 132 zumindest teilweise in einer untermetallischen Nickel-Zinn-Verbindung verbraucht wird, die zwischen dem Lot des Löthöckers 136 und der Barriereschicht 128 gebildet wird, und dass es nach dem Reflow (Wiederaufschmelzen) mit dem Lot verschmolzen wird. Folglich wird es in Betracht gezogen, dass es möglich sein kann, dass in einigen Fällen eine klare Grenze zwischen der Oxidationsverhinderungskappe 132 und dem Löthöcker 136 nicht identifizierbar ist.
  • Ein Epoxidharz (Polyepoxidharz) 138 wird über der Umverdrahtungsstruktur 110 zwischen den Kupfersäulen 126 aufgetragen, um die Umverdrahtungsstruktur 110 zu schützen und zu isolieren, und um eine mechanische Abstützung für die Kupfersäulen 126, die Barriereschicht 128 und die Oxidationsverhinderungskappe 132 bereitzustellen. Eine rückseitige Beschichtung 140 wird auf die Oberfläche 142 des integrierten Schaltkreis-Chips 102, die der Umverdrahtungsstruktur 100 gegenüberliegt, aufgetragen, um den integrierten Schaltkreis-Chip 102 vor dem Abplatzen bzw. Abblättern zu schützen.
  • Beispielhafte Fabrikationsprozesse
  • 3 veranschaulicht einen beispielhaften Prozess (Verfahren) 200, der Wafer-Level-Packaging-Techniken verwendet, um Halbleitervorrichtungen herzustellen, wie zum Beispiel die WLP-Vorrichtungen 100, die in 1 und 2 gezeigt sind. in dem veranschaulichten Prozess 200 werden Kontakthöcker-Einheiten, die eine Kupfer-(Cu-)Säulenstruktur aufweisen, auf einem Halbleiter-Wafer vor der Segmentierung des Wafer ausgebildet. Wie gezeigt ist, wird der Halbleiter-Wafer zuerst bearbeitet (Block 202), um integrierte Schaltkreise in der Oberfläche des Wafer unter Verwendung von Mikrolithographie-Techniken zu schaffen. Ein Abschnitt eines beispielhaften Halbleiter-Wafer 300 ist in 4A bis 4K veranschaulicht, die die Bildung einer beispielhaften Kontakthöcker-Einheit 302 veranschaulichen. Wie gezeigt ist, umfasst der Halbleiter-Wafer 300, wenn er bearbeitet ist, ein Substrat 304, das einen oder mehrere integrierte Schaltkreise 306 aufweist, die in einer Oberfläche 308 des Substrats 304 ausgebildet sind. Das Substrat 304 ist so konfiguriert, dass es in eine Vielzahl von integrierten Schaltkreis-Chips 310 segmentiert (zersägt) werden kann. In der veranschaulichten Implementierung ist das Substrat 304 aus Silizium hergestellt. Aber es wird in Betracht gezogen, dass das Substrat 304 stattdessen auch aus anderen Halbleitermaterialien wie etwa Germanium, Galliumarsenid, Siliziumkarbid und so weiter hergestellt sein kann.
  • Eine Umverdrahtungsstruktur wird auf der Oberfläche des Wafer über den integrierten Schaltkreisen ausgebildet (Block 204). 4A veranschaulicht die Bildung einer beispielhaften Umverdrahtungsstruktur 312. Wie gezeigt ist, kann die Umverdrahtungsstruktur 312 mehrere Schichten aufweisen, die eine Umverdrahtung von peripheren RDL-Pads der integrierten Schaltkreise 306 zu RDL-Pads 314 vornehmen, die über der Oberfläche 316 des Halbleiter-Wafer 300 eingesetzt sind. In der veranschaulichten Implementierung ist zum Beispiel die Umverdrahtungsstruktur 312 so dargestellt, dass sie eine Passivierungsschicht 318 und eine Umverdrahtungsschicht 320 umfasst. Die Passivierungsschicht 318 ist über den integrierten Schaltkreisen 306 ausgebildet, um die integrierten Schaltkreise 306 von nachfolgenden leitenden Schichten, wie etwa der Umverdrahtungsschicht 320, zu trennen. In Ausführungsformen kann die Passivierungsschicht 318 aus einem Polymermaterial wie etwa Polyimid gebildet sein. Aber es wird in Betracht gezogen, dass die Passivierungsschicht auch aus anderen dielektrischen Materialien wie zum Beispiel einem Benzocyclobutenpolymer (BCB), Siliziumdioxid (SiO2) oder dergleichen gebildet sein kann. In einem Beispiel kann die Passivierungsschicht 318 eine Dicke von etwa 4 μm aufweisen. Aber das Auftragen von Passivierungsschichten 318, die eine andere Dicke aufweisen, wird ebenfalls in Betracht gezogen.
  • Die Umverdrahtungsschicht 320 wird über der Passivierungsschicht 318 aufgetragen. In Ausführungsformen wird die Umverdrahtungsschicht 320 aus Kupfer (Cu) gebildet, das über der Passivierungsschicht 310 unter Verwendung eines geeigneten Galvanisierungsprozesses aufgetragen wird. Aber es wird in Betracht gezogen, dass die Umverdrahtungsschicht 320 aus anderen leitenden Materialien wie etwa Polysilizium, Metallen wie etwa Aluminium und dergleichen gebildet werden kann und unter Verwendung von Prozessen aufgetragen werden kann, die für das jeweilige Material geeignet sind. Die Umverdrahtungsstruktur 320 ist so strukturiert, dass sie die RDL-Pads 314 bildet, und dass sie eine elektrische Querverbindung der peripheren Kontaktierflächen bzw. Bond-Pads (Bonding Pads) der integrierten Schaltkreise 306 mit den RDL-Pads 314 bildet. Der Galvanisierungsprozess kann zum Beispiel eine Maske 322 verwenden, die auf die Oberfläche des Wafer 300 aufgebracht wird, um das Kupfer so zu strukturieren, dass die RDL-Pads 314 und jegliche andere Querverbindungsstrukturen der Umverdrahtungsschicht 320 gebildet werden.
  • Dann werden Kupfer-(Cu)-Säulen auf dem Wafer über den RDL-Pads der Umverdrahtungsstruktur ausgebildet (Block 206). Wie zum Beispiel in 4B gezeigt ist, kann eine zweite Maske 324 auf den Halbleiter-Wafer 300 über der Umverdrahtungsstruktur 312 aufgetragen werden. Die zweite Maske 324 umfasst Öffnungen 326, die über den RDL-Pads 314 der Umverdrahtungsschicht 320 ausgebildet sind und die größenmäßig und formmäßig so ausgelegt sind, dass sie die Bildung der Kupfersäulen 328 ermöglichen (siehe 4C). Wie gezeigt ist, kann die zweite Maske 324 über der ersten Maske 322, die bei der Bildung der Umverdrahtungsschicht 320 verwendet wird, ausgebildet werden. Aber es wird in Betracht gezogen, dass in einigen Implementierungen die erste Maske 322 stattdessen vor dem Aufbringen der zweiten Maske 324 entfernt werden kann. In einer oder mehreren Ausführungsformen kann eine oder können beide der Masken 322, 324 aus einem Photoresist gebildet werden, das auf den Halbleiter-Wafer 300 unter Verwendung eines Rotationsbeschichtungsprozesses (Spin-Coating-Prozesses) aufgebracht wird und unter Verwendung geeigneter Photolithographietechniken strukturiert wird. Aber es wird in Betracht gezogen, dass die Masken 322, 324 auch aus anderen Materialien unter Verwendung anderer Prozesse gebildet werden können. in den Öffnungen 326 der zweiten Maske 324 wird Kupfer 330 abgelagert, um die Kupfersäulen 328 zu bilden, wie dies in 4C gezeigt ist. In einer oder mehreren Ausführungsformen wird das Kupfer auf die RDL-Pads 314 der Umverdrahtungsschicht unter Verwendung eines geeigneten Galvanisierungsprozesses galvanisch aufgebracht. Aber es wird in Betracht gezogen, dass das Kupfer auch unter Verwendung anderer Prozesse wie zum Beispiel Sputtern und dergleichen aufgebracht werden kann. In einem Beispiel wird das Kupfer derart galvanisch aufgebracht, dass Kupfersäulen 328 gebildet werden, die eine Höhe von etwa 45 μm aufweisen. Aber das Auftragen von Kupfersäulen 328, die eine andere Höhe aufweisen, wird ebenfalls in Betracht gezogen.
  • Als nächstes wird eine Barriereschicht auf die Kupfersäulen aufgetragen (Block 208). Wie in 4D gezeigt ist, deckt die Barriereschicht 332 wenigstens im Wesentlichen die äußere Oberfläche 334 der veranschaulichten Kupfersäule 328 ab. In einer oder mehreren Ausführungsformen wird die Barriereschicht 332 aus elektrolytischem Nickel (Ni) gebildet, das in den Öffnungen 326, die in der zweiten Maske 324 ausgebildet sind, über der äußeren Oberfläche 334 der Kupfersäulen 328 unter Verwendung eines geeigneten Galvanisierungsprozesses abgelagert wird. Aber es wird in Betracht gezogen, dass in einigen Ausführungsformen die Barriereschicht 128 aus anderen Metallen wie etwa Palladium und dergleichen gebildet sein kann. In einem Beispiel wird Nickel galvanisch so aufgetragen, dass eine Barriereschicht 332 gebildet wird, die eine Dicke von etwa 10 μm aufweist. Aber das Auftragen von Barriereschichten 332, die eine andere Dicke aufweisen, wird ebenfalls in Betracht gezogen.
  • Dann wird eine Oxidationsverhinderungskappe auf der Barriereschicht über den Kupfersäulen aufgebracht (Block 210). Wie in 4E gezeigt ist, kann die Oxidationsverhinderungskappe 336 wenigstens im Wesentlichen die äußere Oberfläche 338 der Barriereschicht 332 abdecken, um so die Oxidation der Barriereschicht 332 während der restlichen Fabrikationsoperationen zu verhindern, die bei dem Halbleiter-Wafer 300 durchgeführt werden. in einer oder mehreren Ausführungsformen ist die Oxidationsverhinderungskappe 336 aus Zinn (Sn) gebildet, das auf der äußeren Oberfläche 338 der Barriereschicht 332 unter Verwendung eines geeigneten Galvanisierungsprozesses abgelagert wird. Aber es wird in Betracht gezogen, dass in einigen Ausführungsformen die Oxidationsverhinderungskappe 336 auch aus einer Zinnlegierung gebildet sein kann, die andere Metalle wie etwa Silber (Ag), Kupfer (Cu) und so weiter umfassen kann, die unter Verwendung von Prozessen aufgebracht werden, die für das Material geeignet sind. in einem Beispiel kann Zinn durch Galvanisieren aufgebracht werden, um eine Oxidationsverhinderungskappe 336 zu bilden, die eine Dicke von etwa 15 μm ausweist (vor dem Epoxidharz-Schleifen). Aber das Aufbringen von Oxidationsverhinderungskappen 336, die eine andere Dicke aufweisen, wird ebenfalls in Betracht gezogen.
  • Als nächstes wird Epoxidharz (Polyepoxidharz) auf den Wafer aufgebracht (Block 212). Wie zum Beispiel in 4F gezeigt ist, werden zuerst die Masken 322 und 324 (4A bis 4E) von dem Halbleiter-Wafer 300 entfernt, wodurch die Kupfersäulen 328 freigelegt werden, auf denen die zugehörigen Barriereschichten 332 und Oxidationsverhinderungskappen 336 ausgebildet sind. Wie in 4G gezeigt ist, wird dann das Epoxidharz 340 über der Umverdrahtungsstruktur 312 zwischen den und über den Kupfersäulen 328 (und den zugehörigen Barriereschichten 332 und Oxidationsverhinderungskappen 336) aufgetragen, um die Umverdrahtungsstruktur 312 zu schützen und zu isolieren und um eine mechanische Abstützung für die Kupfersäulen 328, die Barriereschichten 332 und die Oxidationsverhinderungskappen 336 bereitzustellen.
  • 4H veranschaulicht den Halbleiter-Wafer 300 nach dem Aushärten und dem Schleifen des Epoxidharzes 340 und/oder nach dem rückseitigen Beschichten 342. Wie gezeigt ist, ist ein Epoxidharz-Schleifprozess verwendet worden, um die Oxidationsverhinderungskappen 336 freizulegen. Während des Epoxidharz-Schleifens kann die Oxidationsverhinderungskappe 336 als eine Opferschicht fungieren, die abgeschliffen werden kann (anstelle des Nickels der Barriereschicht 332), so dass die Dicke der Barriereschicht 332 nicht beeinträchtigt wird. In einem Beispiel kann das Epoxidharz 340 eine Dicke von etwa 70 μm nach dem Epoxidharz-Schleifen aufweisen.
  • Der Wafer kann dünner gemacht werden (Block 214). Dazu kann der Wafer zum Beispiel Prozessen wie etwa Rückseitenschleifen (Back Grinding) oder Rückseitenläppen (Back Lapping), Epoxidharz-Schleifen und dergleichen unterzogen werden. Eine rückseitige Beschichtung kann auf der Oberfläche des Wafer, die der Umverdrahtungsstruktur gegenüberliegt und die eventuell Rückseitenschleif- oder Rückseitenläpp-Prozessen unterzogen worden ist, aufgetragen werden (Block 216), um die Rückseite zu schützen. In einer oder mehreren Ausführungsformen kann die rückseitige Beschichtung ein Epoxidharz (Polyepoxidharz) umfassen, das unter Verwendung von Aufbringungstechniken wie etwa Schablonendruck, Siebdruck, Rotationsbeschichtung und dergleichen aufgebracht worden ist. Der Wafer wird weiter ausgehärtet (Block 218), um die rückseitige Beschichtung zu härten. Die rückseitige Beschichtung 342 kann eine Dicke von etwa 25 μm aufweisen, Aber das Aufbringen von Epoxidharz 340 und/oder von rückseitigen Beschichtungen 342, die andere Dicken aufweisen, wird ebenfalls in Betracht gezogen.
  • Als nächstes werden Löthöcker (Solder Bumps) auf der Oxidationsverhinderungskappe der Kupfersäulen ausgebildet (Block 220). Die Löthöcker können auf eine Vielfalt von Arten ausgebildet werden. In den hier beschriebenen Implementierungen werden die Löthöcker unter Verwendung eines sogenannten Ball-Drop-Prozesses (Kugelauftropfprozess) gebildet. Infolgedessen werden in der nachfolgenden Erörterung Prozess- bzw. Verfahrensoperationscharakteristiken eines allgemeinen Ball-Drop-Prozesses beschrieben. Aber es wird in Betracht gezogen, dass die verwendeten spezifischen Fabrikationsprozesse auch andere Prozess- bzw. Verfahrensoperationen umfassen können, ohne dass von dem Schutzumfang und dem Erfindungsgedanken der vorliegenden Offenbarung abgewichen wird. Darüber hinaus wird in Betracht gezogen, dass auch andere Techniken wie etwa der Lotpastendruck, die Bedampfung, die galvanische Beschichtung, das Jet Printing (Jetting), das Stud Bumping und so weiter verwendet werden können, um die Löthöcker zu bilden.
  • In einem Ball-Drop-Prozess, wie er in 3 veranschaulicht ist, wird zuerst ein Flussmittel auf der Oxidationsverhinderungskappe der Kupfersäulen aufgetragen (Block 222). Das Flussmittel 346 (veranschaulicht in 4I) entfernt eine Oxidation von der Oberfläche 348 der Oxidationsverhinderungskappe 336, die Zinn oder eine Zinnlegierung sein kann, und hält das Lot (z. B. eine Lotkugel 350) an der Oxidationsverhinderungskappe 336 vor dem Reflow fest. Das Flussmittel 346 kann unter Verwendung einer Vielfalt von Auftragungstechniken aufgetragen werden. So kann das Flussmittel 346 in einer oder mehreren Ausführungsformen zum Beispiel unter Verwendung eines Siebdruckprozesses aufgetragen werden.
  • Lotkugeln (Kugeln) werden dann auf dem Flussmittel platziert (Block 224). Lotkugeln können auf den Kupfersäulen jeder Kontakthöcker-Einheit platziert werden. 4J veranschaulicht eine Lotkugel 350, die an einer Oxidationsverhinderungskappe 336 mit Hilfe des Flussmittels 346 nach dem Entfernen der Platzierungsschablone befestigt ist.
  • Als nächstes wird der Lot-Reflow (Lot-Wiederaufschmelzen) durchgeführt (Block 226). Während des Reflow wird der Wafer einer regulierten Wärme ausgesetzt (z. B. mittels eines Lot-Reflow/Aufschmelz-Ofens), welche die Lotkugeln schmilzt, wodurch das Lot an der Oxidationsverhinderungskappe und/oder der Barriereschicht befestigt wird. 4K veranschaulicht den Halbleiter-Wafer 300 nach dem Lot-Reflow. Wie in 4K gezeigt ist, ist die Lotkugel 350 so aufgeschmolzen, dass sie einen Löthöcker 352 bildet, der wenigstens im Wesentlichen die gesamte Oberfläche 348 der Oxidationsverhinderungskappe 336 und/oder der Barriereschicht 332 benetzt. Rückstände von dem Flussmittel 346 (4J), die sich nach dem Reflow ergeben, sind ebenfalls beseitigt worden. Da das Lot einen hohen Anteil an Zinn enthält, kann es sein, dass das Zinn der Oxidationsverhinderungskappe 336 wenigstens zum Teil mit dem Lot des Löthöckers 352 verschmilzt. Somit wird es in Betracht gezogen, dass es sein kann, dass nach dem Reflow eine klare Grenze zwischen der Oxidationsverhinderungskappe 336 und dem Löthöcker 352 eventuell nicht existiert.
  • In Implementierungen wird die Oxidationsverhinderungskappe 336 über der Barriereschicht 332 vor dem Auftreten irgendeiner wesentlichen Oxidation der Barriereschicht (z. B. einer Oxidation in einem solchen Ausmaß, dass die Oxidation die Stärke der Befestigung der Oxidationsverhinderungskappe 336 an der Barriereschicht 332 (z. B. Zinn an Nickel) und/oder der Oxidationsverhinderungskappe 336 an dem Lot (z. B. SAC an Zinn) der Löthöcker 352 beträchtlich beeinträchtigt) aufgebracht. Es wird aber in Betracht gezogen, dass ein gewisser Grad an Oxidation der Barriereschicht 332 vor dem Auftragen der Oxidationsverhinderungskappe 336 stattfinden kann. Darüber hinaus wird es in Betracht gezogen, dass die Oxidation von der Barriereschicht 332 vor dem Auftragen der Oxidationsverhinderungskappe 336 entfernt werden kann.
  • Wie in 4K gezeigt ist, erlaubt es das Aufbringen der Oxidationsverhinderungskappe 336, dass sich das Epoxidharz 340 über die äußere Oberfläche 334 der Barriereschicht 332 hinaus erstrecken kann, so dass die Barriereschicht 332 in dem Epoxidharz 340 unterhalb der Oxidationsverhinderungskappe 336 eingebettet ist. Auf diese Weise kooperieren die Oxidationsverhinderungskappe 336 und das Epoxidharz 340 darin, zu verhindern, dass Sauerstoff das Barriereschichtmetall (z. B. Nickel) erreicht. In einem Beispiel kann die Oxidationsverhinderungskappe 336 eine Dicke von wenigstens etwa 5 μm und bis zu etwa 15 μm nach dem Epoxidharz-Rückseitenschleifen aufweisen. Somit kann die Barriereschicht 332 unterhalb der Oxidationsverhinderungskappe 336 bis zu einer Tiefe von mindestens etwa 5 μm ausgehend von der Oberfläche 354 des Epoxidharzes 340 eingebettet sein. Wie angemerkt worden ist, kann nach dem Reflow das Zinn der Oxidationsverhinderungskappe 336 wenigstens teilweise in einer intermetallischen Nickel-Lot-Verbindung verbraucht werden, die zwischen dem Löthöcker 352 und der Barriereschicht 332 ausgebildet wird. Somit kann sich, wie in 4K gezeigt ist, ein Abschnitt des Löthöckers 352, der die wenigstens zum Teil verbrauchte Oxidationsverhinderungskappe 336 umfasst, unterhalb der Oberfläche 354 des Epoxidharzes 340 erstrecken, so dass das Epoxidharz 340 eine zusätzliche mechanische Abstützung für den Löthöcker 352 bereitstellen kann.
  • Der Wafer kann dann segmentiert (z. B. zersägt) werden, um die einzelnen WLP-Vorrichtungen zu trennen (Block 228). In 4K ist der Halbleiter-Wafer 300 nach dem Reflow-Prozess in Vorbereitung für das Zersägen unter Verwendung eines Segmentierungsprozesses zur Bildung von Vorrichtungen, wie zum Beispiel der WLP-Vorrichtungen 100, die in 1 und in 2 veranschaulicht sind, gezeigt.
  • Schlussfolgerung
  • Obwohl der Erfindungsgegenstand in einer Sprache beschrieben worden ist, die spezifisch für die strukturellen Merkmale und/oder Prozessoperationen ist, wird es selbstverständlich sein, dass der Erfindungsgegenstand, der in den angehängten Ansprüchen definiert ist, nicht notwendigerweise auf die spezifischen Merkmale oder Aktionen beschränkt ist, die oben beschrieben worden sind. Die spezifischen Merkmale und Aktionen, die oben beschrieben worden sind, sind vielmehr als beispielhafte Formen zur Implementierung der Ansprüche offenbart worden.

Claims (20)

  1. WLP-Vorrichtung, die Folgendes umfasst: einen integrierten Schaltkreis-Chip; und eine Kontakthöcker-Einheit, die auf dem integrierten Schaltkreis-Chip ausgebildet ist, wobei die Kontakthöcker-Einheit eine Kupfersäule, die eine äußere Oberfläche aufweist, eine Barriereschicht, die auf der äußeren Oberfläche ausgebildet ist, um die Elektromigration in der Kontakthöcker-Einheit zu verhindern, eine Oxidationsverhinderungskappe, die über der Barriereschicht ausgebildet ist, und einen Löthöcker aufweist, der auf der Oxidationsverhinderungskappe ausgebildet ist.
  2. WLP-Vorrichtung nach Anspruch 1, wobei die Barriereschicht Nickel (Ni) aufweist.
  3. WLP-Vorrichtung nach Anspruch 2, wobei die Oxidationsverhinderungskappe Zinn (Sn) aufweist.
  4. WLP-Vorrichtung nach Anspruch 3, wobei der Löthöcker ein Lot aufweist, das Zinn (Sn) enthält.
  5. WLP-Vorrichtung nach Anspruch 4, wobei das Lot ein SAC-Lot ist.
  6. WLP-Vorrichtung nach Anspruch 4, wobei das Zinn der Oxidationsverhinderungskappe zumindest teilweise in einer intermetallischen Nickel-Lot-Verbindung verbraucht ist, die zwischen dem Löthöcker und der Barriereschicht ausgebildet ist.
  7. WLP-Vorrichtung nach Anspruch 6, wobei die Oxidationsverhinderungskappe so konfiguriert ist, dass sie eine Oxidation der Barriereschicht während der Fabrikation der Kontakthöcker-Einheit verhindert.
  8. Elektronische Vorrichtung, die Folgendes aufweist: eine gedruckte Leiterplatte; und eine WLP-Vorrichtung, wobei die Waver-Level-Chip-Scale-Package-Vorrichtung einen integrierten Schaltkreis-Chip umfasst, der eine Kontakthöcker-Einheit aufweist, die darauf ausgebildet ist, um die WLP-Vorrichtung mit der gedruckten Leiterplatte zu verbinden, wobei die Kontakthöcker-Einheit eine Kupfersäule, die eine äußere Oberfläche aufweist, eine Barriereschicht, die auf der äußeren Oberfläche der Kupfersäule ausgebildet ist, um die Elektromigration in der Kontakthöcker-Einheit zu verhindern, eine Oxidationsverhinderungskappe, die über der Barriereschicht ausgebildet ist, und einen Löthöcker umfasst, der über der Zinnkappe ausgebildet ist.
  9. Elektronische Vorrichtung nach Anspruch 8, wobei die Barriereschicht Nickel (Ni) aufweist.
  10. Elektronische Vorrichtung nach Anspruch 9, wobei die Oxidationsverhinderungskappe Zinn (Sn) aufweist.
  11. Elektronische Vorrichtung nach Anspruch 10, wobei der Löthöcker ein Lot aufweist, das Zinn (Sn) enthält.
  12. Elektronische Vorrichtung nach Anspruch 11, wobei das Lot ein SAC-Lot aufweist.
  13. Elektronische Vorrichtung nach Anspruch 12, wobei das Zinn der Oxidationsverhinderungskappe zumindest teilweise in einer intermetallischen Nicket-Lot-Verbindung verbraucht ist, die zwischen dem Löthöcker und der Barriereschicht gebildet ist.
  14. Elektronische Vorrichtung nach Anspruch 6, wobei die Oxidationsverhinderungskappe so konfiguriert ist, dass sie eine Oxidation der Barriereschicht während der Fabrikation der Kontakthöcker-Einheit verhindert.
  15. Verfahren, das Folgendes umfasst: Bilden von Kupfersäulen auf RDL-(Redistribution Layer; Umverdrahtungsschicht)-Pads eines Halbleiter-Wafer, der dafür konfiguriert ist, in integrierte Schaltkreis-Chips segmentiert zu werden, wobei jede der Kupfersäulen eine äußere Oberfläche aufweist; Auftragen einer Barriereschicht auf der äußeren Oberfläche jeder der Kupfersäulen; Aufbringen einer Oxidationsverhinderungskappe über der Barriereschicht auf jeder der Kupfersäulen, um eine Oxidation der Barriereschicht zu verhindern; Bilden von Löthöckern auf den Oxidationsverhinderungskappen, um Kontakthöcker-Einheiten auf dem Halbleiter-Wafer zu bilden, und Segmentieren des Wafer, um einen integrierten Schaltkreis-Chip von dem Wafer abzutrennen, wobei der integrierte Schaltkreis-Chip wenigstens eine Kontakthöcker-Einheit umfasst.
  16. Verfahren nach Anspruch 15, wobei das Auftragen der Barriereschicht das Auftragen von Nickel (Ni) auf der äußeren Oberfläche jeder der Kupfersäulen unter Verwendung eines Galvanisierungsprozesses umfasst.
  17. Verfahren nach Anspruch 16, wobei das Auftragen der Oxidationsverhinderungskappe das galvanische Auftragen von Zinn (Sn) auf der Barriereschicht umfasst.
  18. Verfahren nach Anspruch 17, das des Weiteren Folgendes umfasst: Aufbringen einer Maske auf den Halbleiter-Wafer vor der Bildung der Kupfersäulen, wobei die Maske so ausgebildet ist, dass sie Öffnungen umfasst, die die RDL-Pads freilegen; und Entfernen der Maske nach dem Auftragen der Oxidationsverhinderungskappen.
  19. Verfahren nach Anspruch 17, wobei das Bilden der Löthöcker Folgendes umfasst: Auftragen eines Flussmittels auf die Oxidationsverhinderungskappen; Platzieren einer Lotkugel auf dem Flussmittel, das auf jede Oxidationsverhinderungskappe aufgetragen ist; und Durchführen eines Reflow (Wiederaufschmelzen) der Lotkugel, um den Löthöcker zu bilden.
  20. Verfahren nach Anspruch 17, das des Weiteren Folgendes umfasst: Dünnermachen des Halbleiter-Wafer nach dem Ausbilden der Oxidationsverhinderungskappen; und Auftragen einer rückseitigen Beschichtung auf den dünner gemachten Halbleiter-Wafer.
DE102011105354A 2010-06-24 2011-06-22 Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen. Withdrawn DE102011105354A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/822,326 US8259464B2 (en) 2010-06-24 2010-06-24 Wafer level package (WLP) device having bump assemblies including a barrier metal
US12/822,326 2010-06-24

Publications (1)

Publication Number Publication Date
DE102011105354A1 true DE102011105354A1 (de) 2011-12-29

Family

ID=45115978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011105354A Withdrawn DE102011105354A1 (de) 2010-06-24 2011-06-22 Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.

Country Status (4)

Country Link
US (1) US8259464B2 (de)
CN (1) CN102299115A (de)
DE (1) DE102011105354A1 (de)
TW (1) TWI527180B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016103585A1 (de) * 2016-02-29 2017-08-31 Infineon Technologies Ag Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598030B2 (en) * 2010-08-12 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Process for making conductive post with footing profile
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
CN102543898A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装结构
TWI458063B (zh) * 2012-04-03 2014-10-21 Advanced Semiconductor Eng 半導體封裝
CN102664174A (zh) * 2012-04-19 2012-09-12 日月光半导体制造股份有限公司 半导体封装构造
JP6326723B2 (ja) 2012-08-24 2018-05-23 Tdk株式会社 端子構造及び半導体素子
JP6155571B2 (ja) * 2012-08-24 2017-07-05 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
US8802556B2 (en) * 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
US10204876B2 (en) * 2013-03-07 2019-02-12 Maxim Integrated Products, Inc. Pad defined contact for wafer level package
KR101462770B1 (ko) * 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
US9299686B1 (en) * 2015-01-16 2016-03-29 International Business Machines Corporation Implementing integrated circuit chip attach in three dimensional stack using vapor deposited solder Cu pillars
CN104979318A (zh) * 2015-05-19 2015-10-14 南通富士通微电子股份有限公司 晶圆级芯片封装结构及其封装方法
US11244918B2 (en) * 2017-08-17 2022-02-08 Semiconductor Components Industries, Llc Molded semiconductor package and related methods
US20190259722A1 (en) * 2018-02-21 2019-08-22 Rohm And Haas Electronic Materials Llc Copper pillars having improved integrity and methods of making the same
JP2019149507A (ja) * 2018-02-28 2019-09-05 東芝メモリ株式会社 半導体装置及びその製造方法
JP2019161003A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US10950531B2 (en) * 2019-05-30 2021-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US20050176233A1 (en) * 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
TWI223883B (en) * 2003-06-30 2004-11-11 Advanced Semiconductor Eng Under bump metallurgy structure
TW200603698A (en) * 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US7335986B1 (en) * 2005-09-14 2008-02-26 Amkor Technology, Inc. Wafer level chip scale package
WO2007040229A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. 半導体装置
US8314500B2 (en) * 2006-12-28 2012-11-20 Ultratech, Inc. Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers
US7919859B2 (en) * 2007-03-23 2011-04-05 Intel Corporation Copper die bumps with electromigration cap and plated solder
CN101796622B (zh) * 2007-09-04 2011-12-28 京瓷株式会社 半导体元件、其制造方法及实装其的实装构造体
KR20090047862A (ko) * 2007-11-08 2009-05-13 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
US8569887B2 (en) * 2009-11-05 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect with oxidation prevention layer
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US9598772B2 (en) * 2010-04-16 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating bump structure without UBM undercut
US8993431B2 (en) * 2010-05-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating bump structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016103585A1 (de) * 2016-02-29 2017-08-31 Infineon Technologies Ag Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt
US10229891B2 (en) 2016-02-29 2019-03-12 Infineon Technologies Ag Chip embedding package with solderable electric contact
DE102016103585B4 (de) 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt

Also Published As

Publication number Publication date
TW201208030A (en) 2012-02-16
CN102299115A (zh) 2011-12-28
US20110317385A1 (en) 2011-12-29
TWI527180B (zh) 2016-03-21
US8259464B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
DE102011105354A1 (de) Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE102011016361B4 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE102013101192B4 (de) Halbleitergehäuse
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
KR101506084B1 (ko) 패키징 디바이스들 및 그 제조 방법들
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
JP4237325B2 (ja) 半導体素子およびその製造方法
US20150004751A1 (en) Dummy Flip Chip Bumps for Reducing Stress
US20080169539A1 (en) Under bump metallurgy structure of a package and method of making same
JP6572673B2 (ja) 電子装置及び電子装置の製造方法
DE102011013225A1 (de) Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung
DE10101948B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102005040213A1 (de) Halbleiterbauelement mit Elektrode und Herstellungsverfahren
DE102012100796A1 (de) Chip-Zu-Chip-Abstandskontrolle für eine Halbleiterstruktur und Verfahren zu deren Herstellung
DE102011011538A1 (de) Durch Wafer-Level-Packaging gefertigte Vorrichtung mit selbstmontierten elastischen Anschlusskontakten
DE102018127167A1 (de) Halbleiterbauelement mit höckerstruktur und verfahren zum herstellen eines halbleiterbauelements
DE102013109095B4 (de) Halbleitergehäusevorrichtung, halbleiter-wafer-level-package-vorrichtung sowie verfahren zum fertigen eines wafer-level-package
DE102021100130A1 (de) Chippackagestruktur mit leitfähiger klebeschicht und verfahren zu deren bildung
DE112020004228T5 (de) Bilden einer bump-struktur
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE102014101030B4 (de) Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren
DE102012112758B4 (de) Wafer-Level Packaging Mechanismus

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MAXIM INTEGRATED PRODUCTS, INC., SAN JOSE, US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, CALIF., US

Effective date: 20120914

Owner name: MAXIM INTEGRATED PRODUCTS, INC., US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, US

Effective date: 20120914

R082 Change of representative

Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE

Effective date: 20120914

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

Effective date: 20120914

R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee