DE102005040213A1 - Halbleiterbauelement mit Elektrode und Herstellungsverfahren - Google Patents

Halbleiterbauelement mit Elektrode und Herstellungsverfahren Download PDF

Info

Publication number
DE102005040213A1
DE102005040213A1 DE102005040213A DE102005040213A DE102005040213A1 DE 102005040213 A1 DE102005040213 A1 DE 102005040213A1 DE 102005040213 A DE102005040213 A DE 102005040213A DE 102005040213 A DE102005040213 A DE 102005040213A DE 102005040213 A1 DE102005040213 A1 DE 102005040213A1
Authority
DE
Germany
Prior art keywords
electrode
photosensitive layer
further characterized
layer
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005040213A
Other languages
English (en)
Inventor
Hyun-Soo Hwaseong Chung
Sung-Min Seongnam Sim
Dong-hyeon Suwon Jang
Myeong-Soon Suwon Park
Young-Hee Yongin Song
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040064586A external-priority patent/KR100630698B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005040213A1 publication Critical patent/DE102005040213A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Halbleiterbauelementherstellung und auf ein zugehöriges Halbleiterbauelement. DOLLAR A Erfindungsgemäß wird eine fotosensitive Schicht (116A) zum Bedecken eines freiliegenden Teils einer Elektrode (114A) aufgebracht und einem Photolithographieprozess unterworfen, um sie partiell unter Freilegung eines oberen Teils der Elektrode zu entfernen. DOLLAR A Verwendung z. B. für Flip-Chip-Packungen und Waferlevelpackungen.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Halbleiterbauelementherstellung und auf ein zugehöriges Halbleiterbauelement.
  • Mit zunehmendem Fortschreiten integrierter Schaltungen (IC) in Richtung höherer Geschwindigkeiten und höherer Anschlusszahl kommen Zwischenverbindungstechniken einer ersten Ebene auf der Basis von Drahtbondtechnologien immer mehr an ihre physikalischen Grenzen oder haben diese schon erreicht. Neue, verbesserte Technologien zur Erzielung von Drahtbondstrukturen mit sehr kleinem Rastermaß halten mit den Anforderungen nicht Schritt, die von erhöhten IC-Chipverarbeitungsgeschwindigkeiten und höherer IC-Chipanschlusszahl resultieren. Dementsprechend geht der Trend gegenwärtig dahin, Drahtbondstrukturen durch andere Packungsstrukturen zu ersetzen, wie Flip-Chip-Packungen und Waferlevelpackungen (WLP).
  • Flip-Chip-Packungen und WLP-Strukturen zeichnen sich partiell dadurch aus, dass Hügel- oder Kugelelektroden, typischerweise aus Lotmaterial, vorgesehen werden, welche Zwischenverbindungsanschlüsse kontaktie ren, die sich auf einer Hauptoberfläche eines oder mehrerer IC-Chips befinden, die in den Packungen enthalten sind. Die Bauelementzuverlässigkeit ist in hohem Maß von der Struktur und dem Material jedes Elektrodenhügels bzw. jeder Elektrodenkugel und deren Effektivität als elektrische Zwischenverbindung abhängig.
  • Eine herkömmliche Lothügelstruktur wird nachfolgend unter Bezugnahme auf die 1 und 2 erläutert, wobei 1 eine Flip-Chip-Packung in einem schematischen Querschnitt zeigt und 2 eine darauf montierte Lothügelstruktur im schematischen Querschnitt darstellt.
  • Wie aus den 1 und 2 ersichtlich, beinhaltet ein IC-Chip 1 eine Chipkontaktstelle 2 typischerweise aus Aluminium. In einer oder mehreren Passivierungsschichten 3, 4 ist eine Öffnung definiert, die eine Oberfläche der Chipkontaktstelle 2 freilegt. Ein Lothügel 5 kontaktiert elektrisch die Chipkontaktstelle 2 durch die Öffnung in den Schichten 3 und 4 hindurch.
  • Typischerweise sind zwischen dem Lothügel 5 und der Chipkontaktstelle 2 eine oder mehrere Unterhügelmetallurgie(UBM)-Schichten 7 vorgesehen. Die UBM-Schichten 7 haben die Funktion, den Hügel 5 zuverlässig an der Chipkontaktstelle 2 zu halten und Feuchtigkeitsadsorption in die Chipkontaktstelle 2 und den IC-Chip 1 zu verhindern. Die UBM-Schichten 7 beinhalten z.B. eine durch Sputtern von Cr, Ti oder TiW aufgebrachte Adhäsionsschicht und eine durch Sputtern von Cu, Ni oder NiV aufgebrachte Benetzungsschicht. Es kann auch eine Oxidationsschicht von Au aufgebracht werden.
  • Der Lothügel 5 ist an seinem anderen Ende an einer Leiterplatten(PCB)-Kontaktstelle 8 eines PCB-Substrats 9 angebracht, und die PCB-Kontaktstelle 8 ist elektrisch mit einer Lotkugel 10 auf der gegenüberliegenden Seite des PCB-Substrats 9 verbunden. Ein Wärmesenkenele ment 12 dient zur Ableitung von Wärme, die durch den IC-Chip 1 erzeugt wird, und ein Versteifungselement 11 trägt zur physikalischen Stützung der gesamten Packung bei.
  • Mechanische Belastungen des Lothügels sind eine Ursache für strukturelle Defekte, welche die Bauelementzuverlässigkeit merklich beeinträchtigen können. 2 veranschaulicht ein Beispiel, bei dem mechanische Spannungen zur Bildung von Rissen oder Brüchen 13 geführt haben. Je größer die Risse sind, desto mehr wird die elektrische Zwischenverbindung beeinträchtigt, und es kann leicht zu Bauelementausfällen kommen, wenn sich Risse ganz durch die Lothügelstruktur hindurch erstrecken.
  • In der Patentschrift US 6.187.615 ist eine Halbleiterpackung offenbart, bei der eine Stärkung der strukturellen Eigenschaften der darin enthaltenen Lothügelverbindungen beabsichtigt ist. Die dort getroffene Maßnahme ist in der vorliegenden 3 wiedergegeben, die eine Struktur 40 mit einem strukturierten Leiterelement 17 zeigt, das sich über einer Passivierungsschicht 14 erstreckt und an einem Ende mit einer Kontaktstelle 12 verbunden ist. In einer Isolationsschicht 24 ist eine Öffnung vorgesehen, die das strukturierte Leiterelement 17 am anderen Ende freilegt. Ein Lothügel 32 ist auf der Isolationsschicht 24 und dem strukturierten Leiterelement 17 gebildet, wobei ein Barrierenmetall 27 zwischengefügt ist. Auf der Isolationsschicht 24 ist eine Verstärkungsschicht 34 gebildet, die den Lothügel 32 trägt. Die Verstärkungsschicht 34 wird durch Aufbringen eines Flüssigpolymers niedriger Viskosität und anschließendes Härten desselben gebildet. Die niedrige Viskosität des Flüssigpolymers macht es möglich, dass sich das Polymer an der Seite des Lothügels 32 durch Oberflächenspannung nach oben zieht, um eine konkave Unterstützung für den Lothügel 32 zu erzeugen. Die konkave Unterstützung absorbiert mechanische Belastungen, die auf den Lothügel 32 wirken, wenn die Packung auf einer Leiterplatte montiert wird.
  • In der Praxis sind jedoch die Härtungseigenschaften des Flüssigpolymers niedriger Viskosität nur schwer genau zu steuern. Es ist daher schwierig, eine Gleichmäßigkeit der freiliegenden Bereiche der Hügelelektroden über die Oberfläche des Chips hinweg beizubehalten. Diese mangelnde Gleichmäßigkeit kann in geringer Adhäsion und/oder einer ungenügenden elektrischen Zwischenverbindung resultieren, wenn der Chip später auf ein PCB-Substrat montiert wird.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements und eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben erläuterten Schwierigkeiten des Standes der Technik wenigstens teilweise vermeiden lassen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Herstellungsverfahrens für ein Halbleiterbauelement mit den Merkmalen des Anspruchs 1, eines Herstellungsverfahrens für eine Waferlevelpackung mit den Merkmalen des Anspruchs 16 sowie eines Halbleiterbauelements mit den Merkmalen des Anspruchs 23.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    •
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 eine schematische Querschnittansicht einer herkömmlichen Flip-Chip-Packung,
  • 2 eine schematische Querschnittansicht eines innerhalb der Flip-Chip-Packung von 1 montierten Lothügels,
  • 3 eine schematische Querschnittansicht einer herkömmlichen Halbleiterpackung mit Verstärkungsschicht zur Unterstützung eines Lothügels,
  • 4A bis 4G schematische Querschnittansichten in aufeinanderfolgenden Stufen eines Verfahrens zur Herstellung einer Halbleiterpackung gemäß der Erfindung,
  • 5A bis 5H schematische Querschnittansichten in aufeinanderfolgenden Stufen eines weiteren Verfahrens zur Herstellung einer Halbleiterpackung gemäß der Erfindung,
  • 6 eine schematische Querschnittansicht einer erfindungsgemäßen Flip-Chip-Packung und
  • 7 eine schematische Querschnittansicht einer in der Flip-Chip-Packung von 6 enthaltenen Lothügelstruktur.
  • Bei dem in den 4A bis 4G veranschaulichten Halbleiterpackungs-Herstellungsverfahren wird zunächst eine Halbleiterstruktur gefertigt bzw. bereitgestellt, die gemäß 4A ein Halbleitersubstrat 100, eine Schicht 102 für einen integrierten Schaltkreis, eine Chipkontaktstelle 104, eine Passivierungsschicht 106 und eine Isolationsschicht 108 umfasst. Die Isolationsschicht 108 kann z.B. aus BCB (Benzocyclobuten), Polyimid, Epoxy, Siliziumoxid, Siliziumnitrit oder Zusammensetzungen dieser Materialien gebildet werden. In der Passivierungsschicht 106 und der Isolationsschicht 108 ist, wie gezeigt, einen Öffnung ausgebildet, die einen obenliegenden Oberflächenbereich der Chipkontaktstelle 104 freilegt. Im gezeigten Beispiel erstreckt sich die Isolationsschicht 108 bis auf die Oberfläche der Chipkontaktstelle 104, so dass die Seitenwände der Öffnung durch die Isolationsschicht 108 definiert sind.
  • Im Verfahrensstadium von 4B wird ein leitfähiges Umverteilungsmuster 110, auch als Umverdrahtungsstruktur bezeichnet, auf der Isolationsschicht 108 erzeugt, um die Chipkontaktstelle 104 über die Öffnung in der Isolationsschicht 108 und der Passivierungsschicht 106 elektrisch zu kontaktieren.
  • Im Verfahrensstadium der 4C wird dann eine Isolationsschicht 112 mit einer darin eingebrachten Öffnung gebildet, die einen obenliegenden Flächenbereich des Umverteilungsmusters 110 freilegt. Im gezeigten Beispiel definiert der freigelegte Oberflächenbereich des Umverteilungsmusters 110 eine Lotkugelkontaktstelle 115.
  • In den Verfahrensstufen der 4D und 4E wird dann eine Lotkugel 114 auf der Lotkugelkontaktstelle 115 positioniert und anschließend einem thermischen Aufschmelzprozess unterzogen, so dass eine aufgeschmolzene Lotkugel 114A resultiert, die auf der darunterliegenden Lotkugelkontaktstelle 115 haftet.
  • Anschließend wird im Verfahrensstadium von 4F die Struktur von 4E mit einer fotosensitiven Polymerschicht 116 überzogen, die folglich die aufgeschmolzene Lotkugel 114A und die Isolationsschicht 112 bedeckt. Die fotosensitive Polymerschicht 116 kann beispielsweise aus Polyimid oder PBO-(Polybenzoxazol) gebildet und z.B. mittels Siebdruck, Aufschleuderbeschichtung oder einer Auftragtechnik oder dadurch aufgebracht werden, dass die Struktur von 4E in eine Flüssigkeit des Polymermaterials eingetaucht wird.
  • Im Verfahrensstadium von 4G wird die photosensitive Polymerschicht 116 von 4F einem Photolithographieprozess unterworfen, in welchem ein Teil der Polymerschicht 116 entfernt wird, so dass eine verstärkende Polymerschicht 116A mit einer Öffnung entsteht, die einen oberen Teil der Lotkugel 114A freilegt. Wie gezeigt, umgibt ein Teil der verstärkenden Polymerschicht 116A einen Seitenwandbereich der Lotkugel 114A. Vorzugsweise ist der Durchmesser der Lotkugel 114A größer als der Durchmesser der Öffnung in der verstärkenden Polymerschicht 116A, d.h. größer als der Durchmesser des freigelegten Teils der Lotkugel 114A. Anders gesagt, die Lotkugel 114A liegt zu einem Teil frei, der kleiner als die Halbkugeloberfläche der Lotkugel 114A ist.
  • Der Photolithographieprozess beinhaltet an sich bekannte Belichtungs- und Entwicklungsprozesse, um ausgewählte Teile der photosensitiven Polymerschicht 116 zu entfernen. Außerdem umfasst der Prozess nach einem Entwicklungsschritt vorzugsweise eine Wärmebehandlung bei einer Temperatur, die über der Viskositätstemperatur des Polymermaterials der Polymerschicht 116 liegt. Durch eine derartige Wärmebehandlung wird ein effektives Härten und Aufschmelzen der photosensitiven Polymerschicht 116 bewirkt. Wie in 4G zu erkennen ist, hat das Aufschmelzen des Polymermaterials eine Verjüngung des Bereichs der verstärkenden Polymerschicht 116A zur Folge, der die Lotkugel 114A seitlich kontaktiert. Im Fall eines Polyimidmaterials für die Polymerschicht 116A kann die Wärmebehandlung z.B. bei 300°C bis 350°C ausgeführt werden. Im Fall eines PB0-Materials kann die Wärmebehandlung z.B. bei 280°C bis 350°C erfolgen.
  • Auf diese Weise bildet das gemäß 4G dargestellte Halbleiterbauelement eine IC-Chipstruktur, die typischerweise eine Mehrzahl von Lotkugeln beinhaltet, von denen in 4G nur die eine Lotkugel 114A exemplarisch gezeigt ist. Bei der IC-Chipstruktur von 4G kann es sich im Fall eines Waferlevelprozesses, d.h. eines Prozesses auf Waferebene bzw. Waferniveau, um eine von einer Mehrzahl gleichzeitig gebildeter Chipstrukturen auf einem einzigen Halbleiterwafer handeln. In diesem Fall, in welchem die IC-Chipstruktur von 4G im Prozessstadium der Verarbeitung eines Halbleiterwafers erzeugt wird, werden Schreib- bzw. Trennlinien zwischen benachbarten IC-Chips auf dem Wafer vorzugsweise während des gleichen Photolithographieprozesses freigelegt, der zum Freilegen der Lotkugel 114A durch die Öffnung in der verstärkenden Polymerschicht 116A benutzt wird. Der Wafer wird dann einem Säge- bzw. Trennprozess unterworfen, in welchem er in eine Mehrzahl einzelner IC-Chips entlang der Schreiblinien separiert wird. Ein Entfernen der photoresistiven Polymerschicht über den Schreiblinien kann verhindern, dass eine zum Trennen benutzte Vereinzelungssäge mit Polymerrückständen kontaminiert wird. Alternativ können die Herstellungsschritte gemäß den 4A und 4G auch bezüglich eines einzelnen Halbleiterchips, z.B. nach Vereinzeln aus einem verarbeiteten Wafer, ausgeführt werden.
  • Die verstärkende Polymerschicht 116A gemäß 4G ist in der Lage, verschiedene, auf die Lotkugel 114A einwirkende mechanische Belastungen zu absorbieren, insbesondere auch beim Montieren des IC-Chips auf einer Leiterplatte und während dessen anschließendem Gebrauch. Im Unterschied zu der weiter oben in Verbindung mit 3 erläuterten herkömmlichen Herstellungstechnik erlaubt die Verwendung der photoresistiven Polymerschicht mit dem entsprechenden Photolithographieprozess zur Freilegung der Lotkugel 114A durch Einbringen der zugehörigen Öffnung in die verstärkende Polymerschicht 116A eine präzisere strukturelle Definition des freigelegten Teils der Lotkugel 114A. Dadurch kann eine bessere Gleichmäßigkeit der freigelegten Bereiche für eine Mehrzahl solcher Lotkugeln eines jeweiligen IC-Chips erreicht werden, was wiederum die Haftung und den elektrischen Kontakt mit einer Leiterplatte einer später daraus gebildeten IC-Packung verbessert.
  • Ein weiteres erfindungsgemäßes Halbleiterpackungs-Herstellungsverfahren, wie es in den 5A bis 5H veranschaulicht ist, beginnt gemäß
  • 5A mit der Herstellung bzw. dem Bereitstellen einer Halbleiterstruktur mit einem Halbleitersubstrat 200, einer Schicht 202 für einen integrierten Schaltkreis, einer Chipkontaktstelle 204, einer Passivierungsschicht 206 und einer Isolationsschicht 208. Die Isolationsschicht 208 kann beispielsweise durch BCB, Polyimid, Epoxy, Siliziumoxid, Siliziumnitrit oder Zusammensetzungen dieser Materialien gebildet werden. In der Passivierungsschicht 206 und der Isolationsschicht 208 wird, wie gezeigt, eine Öffnung erzeugt, um einen obenliegenden Oberflächenbereich der Chipkontaktstelle 204 freizulegen. Im gezeigten Beispiel erstreckt sich die Isolationsschicht 208 bis auf die Oberfläche der Chipkontaktstelle 204, so dass die Seitenwände der Öffnung durch die Isolationsschicht 208 definiert sind.
  • Im Verfahrensstadium von 5B wird auf der Isolationsschicht 208 ein leitfähiges Umverteilungsmuster 210 gebildet, um die Chipkontaktstelle 204 über die Öffnung in der Isolationsschicht 208 und der Passivierungsschicht 206 elektrisch zu kontaktieren.
  • Dann wird im Verfahrensschritt von 5C eine photoresistive Opferschicht 213 über dem leitfähigen Umverteilungsmuster 210 mit einer darin eingebrachten Öffnung erzeugt, die einen obenliegenden Oberflächenbereich des Umverteilungsmusters 210 freilegt. In diesem Ausführungsbeispiel wird die photoresistive Opferschicht 213 zur Positionierung einer Lotkugel in einem späteren Aufschmelzprozess benutzt, wobei der freigelegte Oberflächenbereich des Umverteilungsmusters 210 eine Lotkugelkontaktstelle 215 definiert.
  • Im Verfahrensstadium der 5D und 5E wird eine Lotkugel 214 auf der Lotkugelkontaktstelle 215 positioniert und dann einem thermischen Aufschmelzprozess unterworfen, wodurch sich eine an der darunterliegenden Lotkugelkontaktstelle 215 haftende, aufgeschmolzene Lotkugel 214A ergibt.
  • In der Verfahrensstufe von 5F wird die photoresistive Opferschicht 213 entfernt, so dass das darunterliegende Umverteilungsmuster 210 freigelegt wird.
  • Im Verfahrensstadium von 5G wird die Struktur von 5F mit einer photosensitiven Polymerschicht 216 überzogen, welche die aufgeschmolzene Lotkugel 214A und das Umverteilungsmuster 210 bedeckt. Die photosensitive Polymerschicht 216 kann beispielsweise aus Polyimid oder PBO gebildet und beispielsweise mittels Siebdruck, Aufschleuderbeschichtung oder Auftragtechniken oder dadurch aufgebracht werden, dass die Struktur von 5F in eine Flüssigkeit des Polymermaterials eingetaucht wird.
  • Dann wird in der Verfahrensstufe von 5H die photosensitive Polymerschicht 216 einem Photolithographieprozess unterzogen, in welchem ein Teil der Polymerschicht entfernt wird, um eine verstärkende Polymerschicht 216A mit einer darin eingebrachten Öffnung zu definieren, die einen oberen Teil der Lotkugel 214A freilegt. Wie im Ausführungsbeispiel der 4G umgibt ein Teil der verstärkenden Polymerschicht 216A einen Seitenwandbereich der Lotkugel 214A. Wiederum ist der Durchmesser der Lotkugel 214A vorzugsweise größer als der Durchmesser der Öffnung in der verstärkenden Polymerschicht 216A.
  • Der Photolithographieprozess beinhaltet an sich bekannte Belichtungs- und Entwicklungsprozesse zur Entfernung ausgewählter Bereiche der fotosensitiven Polymerschicht 216. Außerdem beinhaltet der Prozess nach der Entwicklung vorzugsweise eine Wärmebehandlung bei einer Temperatur über der Viskositätstemperatur des Polymermaterials der Schicht 216. Eine solche Wärmebehandlung ermöglicht ein effektives Härten und Aufschmelzen der fotosensitiven Polymerschicht 216. Wie aus 5H ersichtlich, resultiert das Aufschmelzen des Polymermateri als in einer Verjüngung des Teils der verstärkenden Polymerschicht 216A, der den Seitenbereich der Lotkugel 214A kontaktiert. Im Fall von Polymid kann die Wärmebehandlung z.B. bei 300°C bis 350°C ausgeführt werden. Im Fall von PBO kann die Wärmebehandlung z.B. bei 280°C bis 350°C ausgeführt werden.
  • Wenngleich nicht explizit gezeigt, beinhaltet die IC-Chipstruktur von 5H typischerweise eine Mehrzahl von Lotkugeln 214A. Außerdem kann die IC-Chipstruktur von 5H eine von einer Mehrzahl von gleichzeitig gebildeten Chipstrukturen auf einem einzelnen Halbleiterwafer gemäß einer Bearbeitung auf Waferniveau darstellen, ohne dass die Erfindung jedoch auf eine solche Waferlevelverarbeitung beschränkt ist. Im Fall der Waferlevelverarbeitung werden Schreiblinien zwischen benachbarten Paaren von IC-Chips auf dem Wafer vorzugsweise im gleichen Photolithographieprozess freigelegt, der zum Freilegen der Lotkugel 214A durch die verstärkende Schicht 216A hindurch benutzt wird. Der Wafer kann dann einem Trennprozess unterworfen werden, in welchem er in eine Mehrzahl von IC-Chips entlang der Schreiblinien zerteilt wird. Das Entfernen der fotoresistiven Polymerschicht über den Schreiblinien vermeidet eine Kontamination einer verwendeten Trennsäge mit Polymerresten.
  • Die verstärkende Polymerschicht 216A von 5H ist in der Lage, effektiv diverse mechanische Belastungen zu absorbieren, die auf die Lotkugel einwirken, insbesondere dann, wenn der IC-Chip auf einer Leiterplatte montiert und für eine längere Zeitdauer benutzt wird. Zudem ermöglicht die Verwendung einer fotoresistiven Polymerschicht und eines Photolithographieprozesses zum Freilegen der Lotkugel 214A durch die verstärkende Schicht 216A hindurch im Gegensatz zur oben in Verbindung mit 3 beschriebenen, herkömmlichen Herstellungstechnik eine präzisere Strukturdefinition des freiliegenden Teils der Lotkugel 214A. Dadurch kann eine bessere Gleichmäßigkeit der freigelegten Bereiche von mehreren solchen Lotkugeln eines jeweiligen IC-Chips realisiert werden, was eine verbessere Haftung und einen verbesserten elektrischen Kontakt mit der Leiterplatte einer später gebildeten IC-Packung ermöglicht.
  • Die 6 und 7 veranschaulichen eine Flip-Chip-Packung und eine Lothügelstruktur hierfür gemäß der Erfindung. Wie aus den 6 und 7 ersichtlich, umfasst die Flip-Chip-Packung einen IC-Chip 400 mit einem Feld von Lothügeln 414A, die elektrisch an jeweiligen Chipkontaktstellen 304 durch eine Isolationsschicht 308 und eine Passivierungsschicht 306 hindurch montiert sind. Eine Adhäsionsschicht 310 und eine Stiftschicht 320 befinden sich zwischen dem Lothügel 414A und der Chipkontaktstelle 304. Die Stiftschicht 320 kann beispielsweise aus Nickel oder einer Nickellegierung gebildet werden.
  • Eine verstärkende Schicht 416A bedeckt die Oberfläche des IC-Chips 400, wobei sie obenliegende Teile der Lothügel 414A freilässt. Die verstärkende Schicht 416A ist aus einem Polymer gebildet, das in seinem vorgehärteten Zustand fotosensitiv ist, wobei die verstärkende Schicht 416A gemäß den oben in Verbindung mit den 4A bis 4G bzw. den 5A bis 5H beschriebenen Ausführungsbeispielen gebildet werden kann.
  • Im Beispiel der 6 und 7 ist des weiteren ein Schutzharzmaterial 430 vorgesehen. Das Feld von Lothügeln 414A kontaktiert jeweilige, nicht gezeigte Elektrodenkontaktstellen auf einer Seite eines PCB-Substrats 500. Auf der anderen Seite des PCB-Substrats 500 ist ein Feld von Lotkugeln 514A vorgesehen. Eine verstärkende Schicht 516A bedeckt diese Seite des PCB-Substrats 500, wobei sie obenliegende Teile der Lotkugeln 514A freilässt. Die verstärkende Schicht 516A ist aus einem Polymer gebildet, das in seinem vorgehärteten Zustand fotosensitiv ist, wobei sie gemäß den Ausführungsbeispielen gebildet sein kann, wie sie oben in Verbindung mit den 4A bis 4G bzw. den 5A bis 5H beschrieben wurden.
  • Das Ausführungsbeispiel von 7 unterscheidet sich von vorherigen Ausführungsbeispielen darin, dass kein Verteilungsmuster benutzt wird und die Elektrode eine Hügelelektrode statt einer Kugelelektrode ist. Hierzu sei angemerkt, dass die Erfindung nicht auf Hügel- oder Kugelelektroden beschränkt ist. Hügelelektroden sind dabei gemeinhin als relativ klein und direkt auf einem IC-Chip oder einer PCB unter Verwendung von Siebdruckprozessen oder dergleichen hergestellt charakterisiert, während Kugelelektroden andererseits dadurch charakterisiert sind, dass sie relativ groß und vorgefertigt sind. Die Erfindung ist zudem nicht auf Elektroden beschränkt, die aus einem Lotmaterial bestehen.

Claims (34)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, gekennzeichnet durch folgende Schritte: – Aufbringen einer fotosensitiven Schicht (116) auf ein Substrat mit einer Elektrode (114A), so dass ein freiliegender Teil der Elektrode mit der fotosensitiven Schicht bedeckt wird, und – Durchführen eines Photolithographieprozesses zum partiellen Entfernen der fotosensitiven Schicht, so dass ein Teil der Elektrode freigelegt wird.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Elektrode eine Kugelelektrode oder eine Hügelelektrode ist.
  3. Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Elektrode unterseitig auf einer leitfähigen Schicht (110) angebracht ist und durch das partielle Entfernen der fotosensitiven Schicht ein oberer Teil der Elektrode freigelegt wird.
  4. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass ein Durchmesser der Elektrode größer als ein Durchmesser des freigelegten oberen Teils der Elektrode ist.
  5. Verfahren nach Anspruch 3 oder 4, weiter dadurch gekennzeichnet, dass die leitfähige Schicht auf einem Halbleiterchip angeordnet ist.
  6. Verfahren nach Anspruch 3 oder 4, weiter dadurch gekennzeichnet, dass die leitfähige Schicht auf einer Leiterplatte angeordnet ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass der Photolithographieprozess eine Belichtung der fotosensitiven Schicht, eine Entwicklung der belichteten fotosensitiven Schicht und eine Wärmebehandlung der entwickelten fotosensitiven Schicht umfasst.
  8. Verfahren nach Anspruch 7, weiter dadurch gekennzeichnet, dass die Wärmebehandlung bei einer Temperatur über einer Viskositätstemperatur der fotosensitiven Schicht durchgeführt wird.
  9. Verfahren nach Anspruch 8, weiter dadurch gekennzeichnet, dass für die fotosensitive Schicht Polyimid verwendet wird und die Temperatur der Wärmebehandlung im Bereich von 300°C bis 350°C liegt.
  10. Verfahren nach Anspruch 8, weiter dadurch gekennzeichnet, dass für die fotosensitive Schicht Polybenzoxazol verwendet wird und die Temperatur der Wärmebehandlung im Bereich zwischen 280°C und 350°C liegt.
  11. Verfahren nach einem der Ansprüche 1 bis 10, weiter dadurch gekennzeichnet, dass die fotosensitive Schicht auf einer Isolationsschicht benachbart zur Elektrode aufgebracht wird.
  12. Verfahren nach einem der Ansprüche 3 bis 11, weiter dadurch gekennzeichnet, dass die fotosensitive Schicht auf der leitfähigen Schicht aufgebracht wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, weiter gekennzeichnet durch das Bereitstellen eines Halbleiterelementes mit einer Oberfläche und einer Mehrzahl von Elektroden, die unterseitig an der Oberfläche angebracht sind, wobei die fotosensitive Schicht auf das Halbleiterelement aufgebracht wird, so dass sie die Oberfläche und die Elektroden bedeckt, und durch den Photolithographieprozess die fotosensitive Schicht unter Freilegung jeweiliger oberseitiger Teile der Elektroden partiell entfernt wird.
  14. Verfahren nach Anspruch 13, weiter dadurch gekennzeichnet, dass durch den Photolithographieprozess eine Mehrzahl von zu den oberen Bereichen der Elektroden ausgerichteten Öffnungen in der fotosensitiven Schicht erzeugt werden, wobei ein Durchmesser der jeweiligen Öffnung kleiner als ein Durchmesser der zugehörigen Elektrode ist.
  15. Verfahren nach Anspruch 13 oder 14, weiter dadurch gekennzeichnet, dass die fotosensitive Schicht nach dem Photolithographieprozess eine im Wesentlichen ebene Oberseite und eine Mehrzahl von sich verjüngenden Bereichen aufweist, die sich schützend entlang der Seite der jeweiligen Elektrode erstrecken.
  16. Verfahren zur Herstellung einer Waferlevelpackung, gekennzeichnet durch folgende Schritte: – Bereitstellen eines Wafers mit einer Oberfläche, die eine Mehrzahl von durch Trennlinien voneinander beabstandeten Chipbereichen und eine Mehrzahl von Elektroden umfasst, die jeweils unterseitig in jedem der Chipbereiche montiert sind, – Bedecken der Oberfläche des Wafers mit einer fotosensitiven Schicht und – Durchführen eines Photolithographieprozesses zur partiellen Entfernung der fotosensitiven Schicht derart, dass ein oberer Teil der jeweiligen Elektrode freigelegt wird.
  17. Verfahren nach Anspruch 16, weiter dadurch gekennzeichnet, dass im Photolithographieprozess Bereiche der fotosensitiven Schicht, welche die Trennlinien zum Separieren der Chipbereiche bedecken, wenigstens teilweise entfernt werden.
  18. Verfahren nach Anspruch 16 oder 17, weiter dadurch gekennzeichnet, dass der Wafer entlang der Trennlinien in einzelne Chips zerteilt wird.
  19. Verfahren nach einem der Ansprüche 16 bis 18, weiter dadurch gekennzeichnet, dass der Photolithographieprozess eine Entwicklung der fotosensitiven Schicht, eine Entwicklung der belichteten fotosensitiven Schicht und eine Wärmebehandlung der entwickelten fotosensitiven Schicht umfasst.
  20. Verfahren nach Anspruch 19, weiter dadurch gekennzeichnet, dass die Wärmebehandlung bei einer Temperatur über einer Viskositätstemperatur der fotosensitiven Schicht durchgeführt wird.
  21. Verfahren nach einem der Ansprüche 16 bis 20, weiter dadurch gekennzeichnet, dass die fotosensitive Schicht ein Polyimid-Material und/oder ein Polybenzoxazol-Material umfasst.
  22. Verfahren nach einem der Ansprüche 16 bis 21, weiter dadurch gekennzeichnet, dass die jeweilige Elektrode eine Kugelelektrode oder eine Hügelelektrode ist.
  23. Halbleiterbauelement mit – einer Elektrode (114A), die unterseitig an einer leitfähigen Schicht (110) montiert ist, dadurch gekennzeichnet, dass – die Elektrode (114A) partiell in einer Polymerschicht (116A) eingebettet ist, wobei ein oberer Teil der Elektrode durch eine Öffnung in der Polymerschicht hindurch freiliegt.
  24. Halbleiterbauelement nach Anspruch 23, weiter dadurch gekennzeichnet, dass die Elektrode eine Kugelelektrode oder eine Hügelelektrode ist.
  25. Halbleiterbauelement nach Anspruch 24, weiter dadurch gekennzeichnet, dass ein Durchmesser der Elektrode größer als ein Durchmesser des freigelegten oberen Teils der Elektrode ist.
  26. Halbleiterbauelement nach einem der Ansprüche 23 bis 25, weiter dadurch gekennzeichnet, dass die Polymerschicht Polyimid und/oder Polybenzoxazol beinhaltet.
  27. Halbleiterbauelement nach einem der Ansprüche 23 bis 26, weiter gekennzeichnet durch ein Halbleiterelement mit einer Oberfläche und einer Mehrzahl von Elektroden, die jeweils unterseitig an der Oberfläche montiert sind, wobei die Polymerschicht die Oberfläche des Halbleiterelementes bedeckt und eine Mehrzahl von Öffnungen aufweist, welche jeweils einen oberen Teil der Elektroden partiell freilegen.
  28. Halbleiterbauelement nach Anspruch 27, weiter dadurch gekennzeichnet, dass das Halbleiterelement ein Halbleiterchip einer Waferlevelpackung ist.
  29. Halbleiterbauelement nach Anspruch 27, weiter dadurch gekennzeichnet, dass das Halbleiterelement ein Halbleiterchip einer Flip-Chip-Packung ist und die oberen Teile der Elektroden eine erste Oberfläche einer Leiterplatte der Flip-Chip-Packung kontaktieren.
  30. Halbleiterbauelement nach Anspruch 29, weiter dadurch gekennzeichnet, dass eine der ersten gegenüberliegende, zweite Ober fläche der Leiterplatte eine Mehrzahl von zweiten Elektroden beinhaltet und eine zweite Polymerschicht die zweite Oberfläche der Leiterplatte bedeckt und eine Mehrzahl von Öffnungen aufweist, die jeweils einen oberen Teil der zweiten Elektroden partiell freilegen.
  31. Halbleiterbauelement nach Anspruch 30, weiter dadurch gekennzeichnet, dass die zweite Polymerschicht aus einem Material gebildet ist, das in einem vorgehärteten Zustand fotosensitiv ist.
  32. Halbleiterbauelement nach einem der Ansprüche 27 bis 31, weiter dadurch gekennzeichnet, dass die Oberfläche des Substrats eine leitfähige Schicht beinhaltet, auf der die Elektroden unterseitig montiert sind.
  33. Halbleiterbauelement nach Anspruch 32, weiter dadurch gekennzeichnet, dass die leitfähige Schicht eine Umverdrahtungsschicht einer Waferlevelpackung ist.
  34. Halbleiterbauelement nach einem der Ansprüche 23 bis 33, weiter dadurch gekennzeichnet, dass die Polymerschicht aus einem Material gebildet ist, das in einem vorgehärteten Zustand fotosensitiv ist.
DE102005040213A 2004-08-17 2005-08-15 Halbleiterbauelement mit Elektrode und Herstellungsverfahren Withdrawn DE102005040213A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040064586A KR100630698B1 (ko) 2004-08-17 2004-08-17 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
KR10-2004-0064586 2004-08-17
US11/080,956 US20060038291A1 (en) 2004-08-17 2005-03-16 Electrode structure of a semiconductor device and method of manufacturing the same
US11/080,956 2005-03-16

Publications (1)

Publication Number Publication Date
DE102005040213A1 true DE102005040213A1 (de) 2006-03-09

Family

ID=36107385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005040213A Withdrawn DE102005040213A1 (de) 2004-08-17 2005-08-15 Halbleiterbauelement mit Elektrode und Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE102005040213A1 (de)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
DE102015106053A1 (de) * 2015-01-23 2016-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterbauelement und Verfahren zur Herstellung
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9460987B2 (en) 2013-03-06 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices and a method of fabricating
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9768136B2 (en) 2012-01-12 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9698028B2 (en) 2012-08-24 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
DE102013104721B4 (de) 2012-12-28 2024-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
US10062659B2 (en) 2012-12-28 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US11037861B2 (en) 2013-03-06 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices
US9922903B2 (en) 2013-03-06 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices and a method of fabricating
US10269685B2 (en) 2013-03-06 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices
US9460987B2 (en) 2013-03-06 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices and a method of fabricating
US10515875B2 (en) 2013-03-06 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10262964B2 (en) 2013-03-11 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10714442B2 (en) 2013-03-11 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9935070B2 (en) 2013-03-11 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US11043463B2 (en) 2013-03-11 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9673160B2 (en) 2013-03-12 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US10347612B2 (en) 2014-03-07 2019-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in InFO package
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US10861835B2 (en) 2014-03-07 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in InFO package
US9831224B2 (en) 2014-03-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US10811389B2 (en) 2014-07-01 2020-10-20 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US10163861B2 (en) 2014-07-01 2018-12-25 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US11594520B2 (en) 2014-07-01 2023-02-28 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US11804475B2 (en) 2014-07-01 2023-10-31 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
DE102015106053A1 (de) * 2015-01-23 2016-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterbauelement und Verfahren zur Herstellung
DE102015106053B4 (de) 2015-01-23 2022-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterbauelement und Verfahren zur Herstellung
US10103132B2 (en) 2015-01-23 2018-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof

Similar Documents

Publication Publication Date Title
DE102005040213A1 (de) Halbleiterbauelement mit Elektrode und Herstellungsverfahren
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102016100279B4 (de) Öffnung im pad zum bonden einer integrierten passiven vorrichtung in ein info-package
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE10309502B4 (de) Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur
DE10234208B4 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102016101287B4 (de) Halbleitervorrichtungsstruktur und verfahren zu deren bildung
US20060038291A1 (en) Electrode structure of a semiconductor device and method of manufacturing the same
DE102019117763B4 (de) Seitenwandschutz für metallkontakthügel
DE102011105354A1 (de) Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE102011016361A1 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102009018396A1 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102010037941A1 (de) Verfahren und Vorrichtung zur Halbleiterbauelementfabrikation unter Verwendung eines rekonstituierten Wafer
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE102011000836A1 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
US20080227240A1 (en) Method of Making Reliable Wafer Level Chip Scale Package Semiconductor Devices
DE102011011538A1 (de) Durch Wafer-Level-Packaging gefertigte Vorrichtung mit selbstmontierten elastischen Anschlusskontakten
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE102019114968B3 (de) Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee