DE102015106053B4 - Halbleiterbauelement und Verfahren zur Herstellung - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102015106053B4
DE102015106053B4 DE102015106053.1A DE102015106053A DE102015106053B4 DE 102015106053 B4 DE102015106053 B4 DE 102015106053B4 DE 102015106053 A DE102015106053 A DE 102015106053A DE 102015106053 B4 DE102015106053 B4 DE 102015106053B4
Authority
DE
Germany
Prior art keywords
semiconductor device
reflowable
protective layer
layer
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015106053.1A
Other languages
English (en)
Other versions
DE102015106053A1 (de
Inventor
Jing-Cheng Lin
Po-Hao Tsai
Li-Hui Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015106053A1 publication Critical patent/DE102015106053A1/de
Application granted granted Critical
Publication of DE102015106053B4 publication Critical patent/DE102015106053B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtung umfassend:einen ersten Halbleiter-Die (201), der durch einen Vergusswerkstoff (401) eingekapselt ist;eine Durchkontaktierung (111), die sich durch den Vergusswerkstoff (401) und seitlich getrennt von dem ersten Halbleiter-Die (201) erstreckt;ein erstes reflowfähiges leitfähiges Material (801) in elektrischer Verbindung mit der Durchkontaktierung (111);eine Schutzschicht (901) mindestens teilweise über dem ersten reflowfähigen leitfähigen Material (801) und dem ersten Halbleiter-Die (201), wobei die Schutzschicht (901) eine Öffnung (903) aufweist, die das erste reflowfähige leitfähige Material (801) freilegt, undein zweites reflowfähiges leitfähiges Material (1013), das sich durch die Öffnung (903) und in physischem Kontakt mit dem ersten reflowfähigen leitfähigen Material (801) erstreckt, wobei zwischen dem ersten reflowfähigen leitfähigen Material (801) unddem zweiten reflowfähigen leitfähigen Material ein halsartiger Einschnürungsbereich gebildet ist und die Schutzschicht sich in den Einschnürungsbereich erstreckt.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Halbleiterindustrie hat aufgrund von kontinuierlichen Verbesserungen in der Integrationsdichte einer Vielzahl von elektronischen Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein schnelles Wachstum erfahren. Größtenteils rührt diese Verbesserung in der Integrationsdichte von wiederholten Reduzierungen der minimalen Merkmalbreite (z. B. Verkleinern des Halbleiterprozessknotens in Richtung auf den Sub-20-nm-Knoten) her, was ermöglicht, dass mehr Komponenten in einen gegebenen Bereich integriert werden können. Während die Anforderung an Miniaturisierung, höhere Geschwindigkeit und größere Bandbreite sowie niedrigeren Energieverbrauch und Latenzzeit kürzlich zugenommen hat, hat eine Notwendigkeit für kleinere und kreativere Packungstechniken von Halbleiterchips oder Halbleiter-Dies zugenommen.
  • Da Halbleitertechnologien sich weiterentwickeln, haben sich gestapelte und gebondete Halbleiterbauelemente als eine effektive Alternative herausgestellt, um die Baugröße eines Halbleiterbauelementes weiter zu reduzieren. In einem gestapelten Halbleiterbauelement werden aktive Schaltungen wie Logik, Speicher, Prozessorschaltungen und dergleichen, mindestens teilweise auf getrennten Substraten gefertigt und dann physisch und elektrisch miteinander gebondet, um ein funktionelles Bauelement zu bilden. Solche Bondprozesse setzen ausgefeilte Techniken ein und Verbesserungen werden gewünscht.
  • Die US 2014/0 264 839 A1 beschreibt eine Halbleitervorrichtung mit einem Halbleiter-Die und Durchkontaktierungen, die in einen Vergusswerkstoff eingebettet sind. Eine Isolationsschicht liegt über dem Vergusswerkstoff. In der Isolationsschicht sind Öffnungen ausgebildet und in diesen werden Lotkugeln über den Durchkontaktierungen positioniert.
  • Eine ähnliche Halbleitervorrichtung ist in der US 2014/0 203 443 A1 beschrieben.
  • Die DE 10 2011 001 405 A1 beschreibt einen Halbleiterchip, ein den Halbleiterchip einbettendes Einkapselungsmittel, erste Kontaktstellen auf einer ersten Hauptseite der Halbleiter-Kapselung und zweite Kontaktstellen auf einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite der Halbleiter-Kapselung.
  • Die DE 10 2005 040 213 A1 beschreibt ein Verfahren zur Halbleiterbauelementherstellung und auf ein zugehöriges Halbleiterbauelement. Es wird eine fotosensitive Schicht zum Bedecken eines freiliegenden Teils einer Elektrode aufgebracht und einem Photolithographieprozess unterworfen, um sie partiell unter Freilegung eines oberen Teils der Elektrode zu entfernen.
  • Die DE 10110 453 A1 beschreibt ein Verfahren zum Herstellen eines Halbleiterbausteins mit den Schritten: Bereitstellen eines Halbleiterchips mit einer Pad-Montagefläche mit einem Bondpad, Ausbilden eines ersten Bumps auf dem Bondpad, Ausbilden einer Photoresistschicht auf der Pad-Montagefläche, Ausbilden eines zweiten Bumps, der über eine obere Fläche der Photoresistschicht vom ersten Bump hervorsteht, und Ausbilden eines leitfähigen Körpers auf dem zweiten Bump. Der leitfähige Körper weist einen Ankerabschnitt auf, der mit einem oberen Abschnitt des zweiten Bump elektrisch verbunden ist und ihn einkapselt, und einen Kontaktabschnitt, der vom Ankerabschnitt versetzt angeordnet und dazu geeignet ist, mit einem Substrat verbunden zu werden (6).
  • Die US 8 330 273 B2 offenbart ein Verfahren zum Platzieren eines ersten Halbleiters über einem elektrisch leitfähigen Träger. Der erste Halbleiter wird mit einer Formmasse bedeckt. In der Formmasse wird ein Durchgangsloch gebildet. Im Durchgangsloch wird ein erstes Material abgeschieden.
  • Die US 2014 / 0 252 646 A1 offenbart eine Verbindungsstruktur über einem Trägersubstrat, auf dem auch ein Chip angebracht werden kann. Beim Entfernen des Trägersubstrats und Vereinzeln wird ein erstes Gehäuse gebildet. Ein zweites Package kann an dem ersten Package angebracht sein, wobei das zweite Package elektrisch mit Durchgangslöchern verbunden sein kann, die in dem ersten Package gebildet sind.
  • Die DE 10 2005 043 557 A1 beschreibt ein Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Unterseite, wobei die Durchkontakte in mindestens einem Randbereich des Halbleiterbauteils angeordnet sind. Die Durchkontakte verbinden elektrische Außenkontaktflächen des Halbleiterbauteils auf der Oberseite und Unterseite. Eine Kunststoffgehäusemasse umgibt mindestens einen Halbleiterchip mit Kontaktflächen auf der aktiven Oberseite des Halbleiterchips. Die Kontaktflächen stehen mit den Durchkontakten über eine Verdrahtungsstruktur elektrisch in Verbindung, wobei die Durchkontakte in mindestens einer vorgefertigten Durchkontaktleiste angeordnet sind, die in dem Randbereich des Halbleiterbauteils positioniert sind.
  • Die DE 10 2013 104 721 A1 beschreibt ein Verfahren zum Bilden einer Zwischenverbindung auf einer Anbringungsfläche eines Anbringungspads, welches auf einer ersten Oberfläche eines ersten Substrats angeordnet ist, wobei die Zwischenverbindung ein leitfähiges Material umfasst, wobei die Zwischenverbindung die Seiten des Anbringungspads meidet. Eine Formmasse wird auf die erste Oberfläche des ersten Substrats aufgebracht und um die Zwischenverbindung geformt, um zumindest einen unteren Bereich der Zwischenverbindung zu bedecken, und ein zweites Substrat kann auf der Zwischenverbindung angebracht werden. Die Zwischenverbindung kann ein Zwischenverbindungsmaterial umfassen, welches zwischen einem ersten und einem zweiten Substrat und einer Formmasse, die auf einer Oberfläche des ersten Substrats angeordnet ist und einen Bereich der Zwischenverbindung freigibt, angeordnet ist.
  • Die vorliegende Erfindung sieht eine Halbleitervorrichtung nach Anspruch 1, eine Halbleitervorrichtung nach Anspruch 8 und ein Verfahren nach Anspruch 16 vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen definiert.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder reduziert sein.
    • 1 veranschaulicht das Bilden von Durchkontaktierungen gemäß einigen Ausführungsformen.
    • 2 veranschaulicht Ausführungsformen eines ersten Halbleiterbauelements gemäß einigen Ausführungsformen.
    • 3 veranschaulicht eine Anordnung des ersten Halbleiterbauelementes zwischen der Durchkontaktierung gemäß einigen Ausführungsformen.
    • 4 veranschaulicht eine Einkapselung des ersten Halbleiterbauelementes und von Durchkontaktierungen gemäß einigen Ausführungsformen.
    • 5 veranschaulicht das Bilden einer Umverdrahtungsschicht und von externen Verbindungen gemäß einigen Ausführungsformen.
    • Die 6A bis 6B veranschaulichen ein Debonden eines Trägerwafers gemäß einigen Ausführungsformen.
    • Die 7A bis 7B veranschaulichen eine Exposition der Durchkontaktierungen gemäß einigen Ausführungsformen.
    • 8 veranschaulicht eine Anordnung eines reflowfähigen Materials gemäß einigen Ausführungsformen.
    • 9 veranschaulicht eine Anordnung einer Schutzschicht gemäß einigen Ausführungsformen.
    • 10 veranschaulicht das Bonden eines weiteren Packages gemäß einigen Ausführungsformen.
    • 11 veranschaulicht eine Vereinzelung des Halbleitersubstrats gemäß einigen Ausführungsformen.
    • Die 12 bis 13B veranschaulichen eine Ausführungsform, bei der sich das reflowfähige Material gemäß einigen Ausführungsformen von der Schutzschicht erstreckt.
    • Die 14 bis 15 veranschaulichen Ausführungsformen ohne eine Polymerschicht gemäß einigen Ausführungsformen.
    • Die 16 bis 18 veranschaulichen eine Ausführungsform, die eine Umverdrahtungsschicht verwendet, gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele bereit, um unterschiedliche Merkmale des bereitgestellten Gegenstandes zu implementieren. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sind dazu beabsichtigt, zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen des Bauelements bei der Verwendung oder beim Betrieb des Bauelements zu umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Bezeichnungen können desgleichen dementsprechend interpretiert werden.
  • Unter Bezugnahme auf 1 ist ein erstes Trägersubstrat 101 mit einer Haftschicht 103, eine Polymerschicht 105 und eine erste Bekeimungsschicht 107 über dem ersten Trägersubstrat 101 gezeigt. Das erste Trägersubstrat 101, umfasst beispielsweise auf Silizium basierende Materialien, wie Glas oder Siliziumoxid, oder andere Materialien, wie Aluminiumoxid, Kombinationen von irgendwelchen dieser Materialien oder dergleichen. Das erste Trägersubstrat 101 ist planar, um einen Aufsatz von Halbleiterbauelementen oder Halbleitervorrichtungen wie ein erstes Halbleiterbauelement 201 und ein zweites Halbleiterbauelement 301 (nicht veranschaulicht in 1, aber nachfolgend veranschaulicht und beschrieben in Bezug auf die 2A bis 3) aufzunehmen.
  • Die Haftschicht 103 ist auf dem ersten Trägersubstrat 101 angeordnet, um das Haftvermögen von darüberliegenden Strukturen (z. B. der Polymerschicht 105) zu unterstützen. Bei einer Ausführungsform kann die Haftschicht 103 einen Ultraviolettklebstoff umfassen, der seine Haftfähigkeit verliert, wenn er ultraviolettem Licht ausgesetzt wird. Es können jedoch auch andere Arten von Klebern, wie Haftkleber, strahlungshärtbare Kleber, Epoxide, Kombinationen davon oder dergleichen verwendet werden. Die Haftschicht 103 kann auf das erste Trägersubstrat 101 in einer halbflüssigen oder Gel-Form aufgebracht werden, die ohne Weiteres unter Druck verformbar ist.
  • Die Polymerschicht 105 ist über der Haftschicht 103 angeordnet und wird verwendet, um z. B. Schutz für das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 bereitzustellen, sobald das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 angebracht wurden. Bei einer Ausführungsform kann die Polymerschicht 105 Polybenzoxazol (PBO) sein, obwohl jedes geeignete Material, wie Polyimid oder eine Polyimidableitung, alternativ verwendet werden kann. Die Polymerschicht 105 kann z. B. unter Verwendung eines Rotationsbeschichtungsprozesses mit einer Dicke zwischen ungefähr 0,5 µm und ungefähr 10 µm, wie ungefähr 5 µm aufgebracht werden, obwohl jedes geeignete Verfahren und jede Dicke alternativ verwendet werden kann.
  • Die erste Bekeimungsschicht 107 ist über der Polymerschicht 105 gebildet. Bei einer Ausführungsform ist die erste Bekeimungsschicht 107 eine dünne Schicht eines leitfähigen Materials, das beim Bilden einer dickeren Schicht während anschließender Verarbeitungsschritte unterstützt. Die erste Bekeimungsschicht 107 kann eine Schicht aus Titan umfassen, die ungefähr 100 nm (1.000 Å) dick ist, gefolgt von einer Schicht aus Kupfer, die ungefähr 500 nm (5.000 Å) dick ist. Die erste Bekeimungsschicht 107 kann unter Verwendung von Prozessen wie Sputtern, Verdampfen oder PECVD-Prozessen abhängig von den gewünschten Materialien geschaffen werden. Die erste Bekeimungsschicht 107 kann gebildet werden, sodass sie eine Dicke zwischen ungefähr 0,3 µm und ungefähr 1 µm, wie ungefähr 0,5 µm aufweist.
  • 1 veranschaulicht auch ein Aufbringen und Strukturieren eines Fotolacks 109 über der ersten Bekeimungsschicht 107. Bei einer Ausführungsform kann der Fotolack 109 auf der ersten Bekeimungsschicht 107 unter Verwendung von z. B. einer Rotationsbeschichtungstechnik mit einer Höhe zwischen ungefähr 50 µm und ungefähr 250 µm, wie ungefähr 120 µm aufgebracht werden. Sobald er aufgebracht ist, kann der Fotolack 109 dann durch Aussetzen des Fotolacks 109 gegenüber einer strukturierten Energiequelle (z. B. eine strukturierte Lichtquelle) strukturiert werden, um eine chemische Reaktion zu induzieren, wodurch eine physische Veränderung in diesen Abschnitten des Fotolacks 109 induziert wird, die der strukturierten Lichtquelle ausgesetzt sind. Ein Entwickler wird dann an dem freigelegten Fotolack 109 angewandt, um die physischen Veränderungen auszunützen und selektiv entweder den freigelegten Abschnitt des Fotolacks 109 oder den nicht belichteten Abschnitt des Fotolacks 109 abhängig von der gewünschten Struktur zu entfernen.
  • Bei einer Ausführungsform ist die Struktur, die in den Fotolack 109 gebildet ist, eine Struktur für die Vias 111. Die Vias 111 sind in einer derartigen Anordnung gebildet, dass sie sich auf unterschiedlichen Seiten von anschließend angebrachten Bauelementen wie dem ersten Halbleiterbauelement 201 und dem zweiten Halbleiterbauelement 301 befinden. Es kann jedoch jede geeignete Anordnung für die Struktur der Vias 111 alternativ verwendet werden, wie dass das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement auf gegenüberliegenden Seiten der Vias 111 angeordnet werden.
  • Bei einer Ausführungsform sind die Vias 111 innerhalb des Fotolacks 109 gebildet. Bei einer Ausführungsform umfassen die Vias 111 ein oder mehrere leitfähige Materialien wie Kupfer, Wolfram, andere leitende Metalle oder dergleichen und können beispielsweise durch Elektroplattieren, stromloses Plattieren oder dergleichen gebildet werden. Bei einer Ausführungsform wird ein Elektroplattierverfahren verwendet, bei dem die erste Bekeimungsschicht 107 und der Fotolack 109 in eine Elektroplattierlösung versenkt oder eingetaucht wird. Die erste Fläche der Bekeimungsschicht 107 ist elektrisch mit der negativen Seite einer externen Gleichstromversorgung derart verbunden, dass die erste Bekeimungsschicht 107 als die Kathode im Elektroplattierverfahren fungiert. Ein feste leitende Anode, wie eine Kupferanode, wird ebenfalls in die Lösung eingetaucht und an der positiven Seite der Stromversorgung befestigt. Die Atome von der Anode werden in der Lösung gelöst, von der die Kathode, z. B. die erste Bekeimungsschicht 107, die gelösten Atome aufnimmt, wodurch die freigelegten leitenden Bereiche der ersten Bekeimungsschicht 107 innerhalb der Öffnung des Fotolacks 109 plattiert werden.
  • Sobald die Vias 111 unter Verwendung des Fotolacks 109 und der ersten Bekeimungsschicht 107 gebildet wurden, kann der Fotolack 109 unter Verwendung eines geeigneten Entfernungsprozesses (nicht veranschaulicht in 1, aber zu sehen in 3 darunter) entfernt werden. Bei einer Ausführungsform kann ein Plasmaveraschen-Prozess verwendet werden, um den Fotolack 109 zu entfernen, wodurch die Temperatur des Fotolacks 109 erhöht werden kann, bis der Fotolack 109 eine thermische Zersetzung erfährt und entfernt werden kann. Es kann jedoch jeder andere geeignete Prozess, wie ein Nassabziehen, alternativ verwendet werden. Das Entfernen des Fotolacks 109 kann die darunterliegenden Abschnitte der ersten Bekeimungsschicht 107 freilegen.
  • Sobald sie freigelegt sind, kann ein Entfernen der freigelegten Abschnitte der ersten Bekeimungsschicht 107 (nicht veranschaulicht in 1, aber zu sehen in 3 darunter) ausgeführt werden. Bei einer Ausführungsform können die freigelegten Abschnitte der ersten Bekeimungsschicht 107 (z. B. diejenigen Abschnitte, die nicht durch die Vias 111 abgedeckt sind) beispielsweise durch einen Nass- oder Trockenätzprozess entfernt werden. Beispielsweise können in einem Trockenätzprozess Reaktionsmittel unter Verwendung der Vias 111 als Masken in Richtung auf die erste Bekeimungsschicht 107 gelenkt werden. Bei einer weiteren Ausführungsform können Ätzmittel gesprüht oder anderweitig in Kontakt mit der ersten Bekeimungsschicht 107 gebracht werden, um die freigelegten Abschnitte der ersten Bekeimungsschicht 107 zu entfernen. Nachdem der freigelegte Abschnitt der ersten Bekeimungsschicht 107 weggeätzt wurde, wird ein Abschnitt der Polymerschicht 105 zwischen den Vias 111 freigelegt.
  • 2 veranschaulicht ein erstes Halbleiterbauelement 201, das an der Polymerschicht 105 innerhalb der Vias 111 angebracht wird (nicht veranschaulicht in 2, aber veranschaulicht und nachfolgend beschrieben in Bezug auf 3). Bei einer Ausführungsform umfasst das erste Halbleiterbauelement 201 ein erstes Substrat 203, erste aktive Bauelemente (nicht individuell veranschaulicht), erste Metallisierungsschichten 205, erste Kontaktflecke 207, eine erste Passivierungsschicht 211 und erste externe Verbinder 209. Das erste Substrat 203 kann massives Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Silizium-auf-Isolator- (SOI) -Substrats umfassen. Generell umfasst ein SOI-Substrat eine Schicht eines Halbleitermaterials wie Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germaniumauf-Isolator (SGOI) oder Kombinationen davon. Andere Substrate, die verwendet werden können, umfassen mehrschichtige Substrate, Gradientensubstrate oder Hybridorientierungssubstrate.
  • Die ersten aktiven Bauelemente umfassen eine große Vielfalt von aktiven Bauelementen und passiven Bauelementen wie Kondensatoren, Widerstände, Induktoren und dergleichen, die verwendet werden können, um die gewünschten strukturellen und funktionalen Anforderungen des Designs für das erste Halbleiterbauelement 201 zu erzeugen. Die ersten aktiven Bauelemente können unter Verwendung irgendwelcher geeigneten Verfahren entweder innerhalb oder auf dem ersten Substrat 203 gebildet werden.
  • Die ersten Metallisierungsschichten 205 werden über dem ersten Substrat 203 und den ersten aktiven Bauelementen gebildet und sind konzipiert, die verschiedenen aktiven Bauelemente zu verbinden, um funktionelle Schaltungen zu bilden. Bei einer Ausführungsform sind die ersten Metallisierungsschichten 205 von abwechselnden Schichten von Dielektrikum- und leitfähigem Material gebildet und können durch jeden geeigneten Prozess (wie Abscheidung, Damascene, Dual-Damascene usw.) gebildet werden. Bei einer Ausführungsform kann es vier Metallisierungsschichten geben, die vom ersten Substrat 203 durch mindestens eine Zwischenschicht-Dielektrikumschicht (ILD) getrennt sind, aber die exakte Anzahl an ersten Metallisierungsschichten 205 hängt vom Design des ersten Halbleiterbauelementes 201 ab.
  • Die ersten Kontaktflecken 207 können über und in elektrischem Kontakt mit den ersten Metallisierungsschichten 205 gebildet werden. Die ersten Kontaktflecke 207 können Aluminium umfassen, aber andere Materialien wie Kupfer können alternativ verwendet werden. Die ersten Kontaktflecken 207 können unter Verwendung eines Abscheidungsprozesses wie Sputtern gebildet werden, um eine Materialschicht (nicht dargestellt) zu bilden, und Abschnitte der Materialschicht können dann durch einen geeigneten Prozess (wie photolithographisches Maskieren und Ätzen) entfernt werden, um die ersten Kontaktflecken 207 zu bilden. Es kann jedoch jeder andere geeignete Prozess verwendet werden, um die ersten Kontaktflecken 207 zu bilden. Die ersten Kontaktflecken können derart gebildet werden, dass sie eine Dicke zwischen ungefähr 0,5 µm und ungefähr 4 µm, wie ungefähr 1,45 µm aufweisen.
  • Die erste Passivierungsschicht 211 kann auf dem ersten Substrat 203 über den ersten Metallisierungsschichten 205 und den ersten Kontaktflecken 207 gebildet werden. Die erste Passivierungsschicht 211 kann aus einem oder mehreren geeigneten Dielektrika wie Siliziumoxid, Siliziumnitrid, Low-K-Dielektrika wie kohlenstoffdotierte Oxide, Dielektrika mit extrem niedrigem K wie poröses kohlenstoffdotiertes Siliziumdioxid, Kombinationen davon oder dergleichen hergestellt sein. Die erste Passivierungsschicht 211 kann durch einen Prozess wie chemische Gasphasenabscheidung (CVD) gebildet sein, obwohl jeder geeignete Prozess verwendet werden kann, und sie kann eine Dicke zwischen ungefähr 0,5 µm und ungefähr 5 µm aufweisen, wie ungefähr 925 nm (9,25 kÅ).
  • Die ersten externen Verbinder 209 können gebildet sein, um leitende Regionen für den Kontakt zwischen den ersten Kontaktflecken 207 und z. B. einer Umverdrahtungsschicht 501 (nicht veranschaulicht in 2, aber veranschaulicht und nachfolgend beschrieben in Bezug auf 5) bereitzustellen. Bei einer Ausführungsform können die ersten externen Verbinder 209 leitende Säulen sein und können durch anfängliches Bilden eines Fotolacks (nicht dargestellt) über der ersten Passivierungsschicht 211 mit einer Dicke zwischen ungefähr 5 µm bis zu ungefähr 20 µm, wie ungefähr 10 µm gebildet werden. Der Fotolack kann strukturiert sein, um Abschnitte der ersten Passivierungsschichten 211 freizulegen, durch die sich die leitenden Säulen erstrecken. Sobald der Fotolack strukturiert ist, kann er dann als eine Maske verwendet werden, um die gewünschten Abschnitte der ersten Passivierungsschicht 211 zu entfernen, wodurch diejenigen Abschnitte der darunterliegenden ersten Kontaktflecken 207, mit denen die ersten externen Verbinder 209 einen Kontakt herstellen, freigelegt werden.
  • Die ersten externen Verbinder 209 können innerhalb der Öffnungen sowohl der ersten Passivierungsschicht 211 als auch des Fotolacks gebildet sein. Die ersten externen Verbinder 209 können aus einem leitfähigen Material wie Kupfer gebildet sein, obwohl andere leitfähige Materialien wie Nickel, Gold oder eine Metalllegierung, Kombinationen davon oder dergleichen auch verwendet werden können. Zusätzlich können die ersten externen Verbinder 209 unter Verwendung eines Prozesses wie Elektroplattieren gebildet sein, bei dem ein elektrischer Strom durch die leitenden Abschnitte der ersten Kontaktflecken 207, zu denen die ersten externen Verbinder 209 gebildet werden sollen, geschickt wird, und die ersten Kontaktflecken 207 in eine Lösung eingetaucht werden. Die Lösung und der elektrische Strom scheiden z. B. Kupfer innerhalb der Öffnungen ab, um die Öffnungen des Fotolacks und der ersten Passivierungsschicht 211 zu füllen und/oder zu überfüllen, wodurch die ersten externen Verbinder 209 gebildet werden. Überschüssiges leitfähiges Material und überschüssiger Fotolack außerhalb der Öffnungen der ersten Passivierungsschicht 211 können dann unter Verwendung von beispielsweise einem Veraschungsprozess, einem Prozess des chemisch-mechanischen Polierens (CMP), Kombinationen davon oder dergleichen entfernt werden.
  • Jedoch ist, wie der Durchschnittsfachmann erkennen wird, der oben beschriebene Prozess, um die ersten externen Verbinder 209 zu bilden, lediglich eine solche Beschreibung und nicht dazu beabsichtigt, die Ausführungsformen auf diesen genauen Prozess zu begrenzen. Vielmehr ist der beschriebene Prozess dazu beabsichtigt, lediglich zu veranschaulichen, da jeder geeignete Prozess zum Bilden der ersten externen Verbinder 209 alternativ verwendet werden kann.
  • Eine Chipanschlussfolie (DAF) 217 kann auf einer gegenüberliegenden Seite des ersten Substrates 203 angeordnet sein, um beim Anbringen des ersten Halbleiterbauelements 201 an der Polymerschicht 105 zu unterstützen. Bei einer Ausführungsform ist die Chipanschlussfolie 217 ein Epoxidharz, ein Phenolharz, Acrylkautschuk, Siliziumdioxid-Füllstoff oder eine Kombination davon und wird unter Verwendung einer Laminierungstechnik aufgebracht. Jedoch kann jegliches andere geeignete alternative Material und jede Bildungsweise alternativ verwendet werden.
  • 3 veranschaulicht eine Anordnung des ersten Halbleiterbauelementes 201 auf der Polymerschicht 105 zusammen mit einer Anordnung des zweiten Halbleiterbauelementes 301. Bei einer Ausführungsform kann das zweite Halbleiterbauelement 301 ein zweites Substrat 303, zweite aktive Bauelemente (nicht individuell veranschaulicht), zweite Metallisierungsschichten 305, zweite Kontaktflecken 307, eine zweite Passivierungsschicht 311 und zweite externe Verbinder 309 umfassen. Bei einer Ausführungsform können das zweite Substrat 303, die zweiten aktiven Bauelemente, die zweiten Metallisierungsschichten 305, die zweiten Kontaktflecken 307, die zweite Passivierungsschicht 311 und die zweiten externen Verbinder 309 dem ersten Substrat 203, den ersten aktiven Bauelementen, den ersten Metallisierungsschichten 205, den ersten Kontaktflecken 207, der ersten Passivierungsschicht 211 und den ersten externen Anschlüssen 209 ähnlich sein, obwohl sie auch unterschiedlich sein können.
  • Bei einer Ausführungsform können das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 auf der Polymerschicht 105 unter Verwendung von z. B. einem Bestückungsprozess angeordnet sein. Jedoch kann jedes andere Verfahren zum Anordnen des ersten Halbleiterbauelements 201 und des zweiten Halbleiterbauelements 301 auch verwendet werden.
  • 4 veranschaulicht eine Einkapselung der Vias 111, des ersten Halbleiterbauelements 201 und des zweiten Halbleiterbauelements 301. Die Einkapselung kann in einer Formgebungseinrichtung ausgeführt werden (nicht individuell veranschaulicht in 4), die einen oberen Formgebungsabschnitt und einen vom oberen Formgebungsabschnitt trennbaren unteren Formgebungsabschnitt umfassen kann. Wenn der obere Formgebungsabschnitt gesenkt wird, sodass er an den unteren Formgebungsabschnitt angrenzt, kann ein Formhohlraum für das erste Trägersubstrat 101, die Vias 111, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 gebildet werden.
  • Während des Einkapselungsprozesses kann der obere Formgebungsabschnitt neben dem unteren Formgebungsabschnitt angeordnet werden, wodurch das erste Trägersubstrat 101, die Vias 111, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 innerhalb des Formhohlraums eingeschlossen werden. Sobald sie eingeschlossen sind, können der obere Formgebungsabschnitt und der untere Formgebungsabschnitt einen luftdichten Verschluss bilden, um den Zustrom und Abstrom von Gasen von dem Formhohlraum zu steuern. Sobald es abgedichtet ist, kann ein Vergusswerkstoff 401 innerhalb des Formhohlraums angeordnet werden. Der Vergusswerkstoff 401 kann ein Formstoffharz wie Polyimid, PP, PEEK, PES, ein hitzebeständiges Kristallharz, Kombinationen davon oder dergleichen sein. Der Vergusswerkstoff 401 kann innerhalb des Formhohlraums vor dem Ausrichten des oberen Formgebungsabschnitts und des unteren Formgebungsabschnitts angeordnet werden, oder in den Formhohlraum durch eine Einspritzöffnung eingespritzt werden.
  • Sobald der Vergusswerkstoff 401 in dem Formhohlraum derart angeordnet wurde, dass der Vergusswerkstoff 401 das erste Trägersubstrat 101, die Vias 111, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 einkapselt, kann der Vergusswerkstoff 401 ausgehärtet werden, um den Vergusswerkstoff 401 zugunsten eines optimalen Schutzes zu härten. Während der genaue Aushärtungsprozess mindestens teilweise von dem speziellen Material abhängig ist, das für den Vergusswerkstoff 401 gewählt wird, könnte bei einer Ausführungsform, bei der der Formstoff als der Vergusswerkstoff 401 ausgewählt wird, das Aushärten durch einen Prozess wie das Erhitzen des Vergusswerkstoffs 401 auf zwischen ungefähr 100 °C und ungefähr 130 °C, wie ungefähr 125 °C für ungefähr 60 s bis zu ungefähr 3000 s, wie ungefähr 600 s erfolgen. Zusätzlich können Initiatoren und/oder Katalysatoren innerhalb des Vergusswerkstoffs 401 zur besseren Steuerung des Aushärtungsprozesses enthalten sein.
  • Der Durchschnittsfachmann wird jedoch erkennen, dass der vorstehend beschriebene Aushärtungsprozess lediglich ein beispielhafter Prozess ist und nicht dazu beabsichtigt ist, die gegenwärtigen Ausführungsformen zu begrenzen. Andere Aushärtungsprozesse, wie Bestrahlen oder gar dem Vergusswerkstoff 401 zu ermöglichen, bei Umgebungstemperatur zu härten, können alternativ verwendet werden.
  • 4 veranschaulicht auch ein Dünnen des Vergusswerkstoffs 401, um die Vias 111, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 für die Weiterverarbeitung freizulegen. Das Dünnen kann z. B. unter Verwendung eines mechanischen Schleifens oder eines Prozesses des chemisch-mechanischen Polierens (CMP) ausgeführt werden, wobei chemische Ätzmittel und Scheuermittel verwendet werden, um den Vergusswerkstoff 401, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 bis zu den Vias 111 abzuätzen und abzuschleifen, bis die ersten externen Verbinder 209 (auf dem ersten Halbleiterbauelement 201) und die zweiten externen Verbinder 309 (auf dem zweiten Halbleiterbauelement 301) freigelegt wurden. Als solches können das erste Halbleiterbauelement 201, das zweite Halbleiterbauelement 301 und die Vias 111 eine planare Oberfläche aufweisen, die auch mit dem Vergusswerkstoff 401 planar ist.
  • Während der vorstehend beschriebene CMP-Prozess als eine veranschaulichende Ausführungsform dargestellt ist, soll dies jedoch nicht einschränkend auf die Ausführungsformen sein. Jeder andere geeignete Entfernungsprozess kann alternativ verwendet werden, um den Vergusswerkstoff 401, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 zu Dünnen und die Vias 111 freizulegen. Beispielsweise kann eine Reihe von chemischen Ätzvorgängen verwendet werden. Dieser Prozess und jeder andere geeignete Prozess kann alternativ verwendet werden, um den Vergusswerkstoff 401, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 zu Dünnen.
  • 5 veranschaulicht ein Bilden einer Umverdrahtungsschicht (RDL) 501 um das erste Halbleiterbauelement 201, das zweite Halbleiterbauelement 301, die Vias 111 und die dritten externen Verbinder 505 zu verbinden. Durch Verwenden der RDL 501, um das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 zu verbinden, können das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 eine Pinzahl größer als 1000 aufweisen.
  • Bei einer Ausführungsform kann die RDL 501 gebildet werden, indem anfänglich eine Bekeimungsschicht (nicht dargestellt) aus einer Titankupferlegierung durch einen geeigneten Bildungsprozess wie CVD oder Sputtern gebildet wird. Ein Fotolack (ebenfalls nicht dargestellt) kann dann gebildet werden, um die Bekeimungsschicht abzudecken, und der Fotolack kann dann strukturiert werden, um diejenigen Abschnitte der Bekeimungsschicht freizulegen, die sich dort befinden, wo die RDL 501 gewünscht wird.
  • Sobald der Fotolack gebildet und strukturiert wurde, kann ein leitfähiges Material wie Kupfer auf der Bekeimungsschicht durch einen Abscheidungsprozess wie Plattieren gebildet werden. Das leitfähige Material kann gebildet werden, sodass es eine Dicke zwischen ungefähr 1 µm und ungefähr 10 µm, wie ungefähr 5 µm aufweist. Während das Material und die beschriebenen Verfahren geeignet sind, um das leitfähige Material zu bilden, sind diese Materialien jedoch lediglich beispielhaft. Jegliche anderen geeigneten Materialien wie AlCu oder Au und jegliche anderen geeigneten Bildungsprozesse wie CVD oder PVD können alternativ verwendet werden, um die RDL 501 zu bilden.
  • Sobald das leitfähige Material gebildet wurde, kann der Fotolack durch einen geeigneten Abtragungsprozess wie Veraschen entfernt werden. Zusätzlich können nach dem Entfernen des Fotolacks diejenigen Abschnitte der Bekeimungsschicht, die durch den Fotolack abgedeckt waren, beispielsweise durch ein geeignetes Ätzverfahren unter Verwendung des leitfähigen Materials als eine Maske entfernt werden.
  • 5 veranschaulicht auch ein Bilden einer dritten Passivierungsschicht 503 über der RDL 501, um Schutz und Isolierung für die Rückseiten-RDL 501 und die anderen darunterliegenden Strukturen bereitzustellen. Bei einer Ausführungsform kann die dritte Passivierungsschicht 503 Polybenzoxazol (PBO) sein, obwohl jedes geeignete Material wie Polyimid oder eine Polyimidableitung alternativ verwendet werden kann. Die dritte Passivierungsschicht-503 kann unter Verwendung von z. B. einem Rotationsbeschichtungsprozess mit einer Dicke zwischen ungefähr 5 µm und ungefähr 25 µm, wie ungefähr 7 µm aufgebracht werden, obwohl jedes geeignete Verfahren und jede Dicke alternativ verwendet werden können.
  • Bei einer Ausführungsform kann die Dicke der Struktur von der dritten Passivierungsschicht 503 zu der Polymerschicht 105 kleiner oder gleich ungefähr 200 µm sein. Indem diese Dicke so klein wie möglich gemacht wird, kann die Gesamtstruktur in verschiedenen Anwendungen von kleiner Größe wie Mobiltelefone und dergleichen verwendet werden, während immer noch die gewünschte Funktionalität aufrechterhalten wird. Wie der Durchschnittsfachmann erkennen wird, kann jedoch die präzise Dicke der Struktur mindestens teilweise von dem Gesamtdesign für die Einheit abhängig sein und als solches kann jede geeignete Dicke alternativ verwendet werden.
  • Während nur eine einzelne RDL 501 in 5 veranschaulicht ist, ist dies außerdem nur zur Übersichtlichkeit beabsichtigt und soll die Ausführungsformen nicht begrenzen. Vielmehr kann jede geeignete Anzahl an leitenden und Passivierungsschichten, wie drei RDL- 501 - Schichten, durch Wiederholen des oben beschriebenen Prozesses gebildet werden, um die RDL 501 zu bilden. Es kann jede geeignete Schichtzahl verwendet werden.
  • 5 veranschaulicht weiter ein Bilden der dritten externen Verbinder 505, um elektrischen Kontakt mit der RDL 501 herzustellen. Bei einer Ausführungsform kann eine Öffnung durch die dritte Passivierungsschicht 503 durch Entfernen von Abschnitten der dritten Passivierungsschicht 503 ausgeführt werden, um mindestens einen Abschnitt der darunterliegenden RDL 501 freizulegen, nachdem die dritte Passivierungsschicht 503 gebildet wurde. Die Öffnung ermöglicht den Kontakt zwischen der RDL 501 und den dritten externen Anschlüssen 505. Die Öffnung kann unter Verwendung einer geeigneten Photolitographiemaske und eines Ätzprozesses gebildet werden, obwohl jeder geeignete Prozess zum Freilegen von Abschnitten der RDL 501 verwendet werden kann.
  • Bei einer Ausführungsform können die dritten externen Verbinder 505 auf der RDL 501 durch die dritte Passivierungsschicht 503 angeordnet werden und können eine Kugelgitteranordnung (BGA) sein, die ein eutektisches Material wie Lot umfasst, obwohl jegliche geeigneten Materialien alternativ verwendet werden können. Optional kann eine Underbump-Metallisierung zwischen den dritten externen Anschlüssen 505 und der RDL 501 verwendet werden. Bei einer Ausführungsform, bei der die dritten externen Verbinder 505 Lotkugeln sind, können die dritten externen Verbinder 505 unter Verwendung eines Kugelfallverfahrens, wie einem direkten Kugelfallprozess gebildet werden. Alternativ können die Lotkugeln gebildet werden, indem anfänglich eine Schicht aus Zinn durch jedes geeignete Verfahren wie Verdunsten, Elektroplattieren, Drucken, Lotübertragung und dann Ausführen eines Rückflusses, um das Material in die gewünschte Kontakthügelform zu formen, gebildet wird. Sobald die dritten externen Verbinder 505 gebildet wurden, kann eine Prüfung ausgeführt werden, um sicherzustellen, dass die Struktur für die Weiterverarbeitung geeignet ist.
  • 6A veranschaulicht ein Debonden des ersten Trägersubstrats 101 vom ersten Halbleiterbauelement 201 und dem zweiten Halbleiterbauelement 301. Bei einer Ausführungsform können die dritten externen Verbinder 505 und daher die Struktur, die das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 umfasst, an einer Ringstruktur 601 angebracht sein. Die Ringstruktur 601 kann ein Metalldichtring sein, der Unterstützung und Stabilität für die Struktur während und nach dem Debondprozess bereitstellen soll. Bei einer Ausführungsform sind die dritten externen Verbinder 505, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 an der Ringstruktur unter Verwendung von z. B. einem ultravioletten Band 603 angebracht, obwohl jeder andere geeignete Kleber oder jedes Befestigungsmittel alternativ verwendet werden kann.
  • Sobald die dritten externen Verbinder 505 und daher die Struktur, die das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 umfasst, an der Ringstruktur 601 angebracht sind, kann das erste Trägersubstrat 101 von der Struktur, die das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 umfasst, unter Verwendung von z. B. einem Wärmeprozess zum Verändern der Haftfähigkeit der Haftschicht 103 debondet werden. Bei einer speziellen Ausführungsform wird eine Energiequelle wie ein Ultraviolett- (UV) -Laser, ein Kohlendioxid- (C02) -Laser oder ein Infrarot- (IR) -Laser, verwendet, um die Haftschicht 103 zu bestrahlen und zu erhitzen, bis die Haftschicht 103 mindestens etwas von ihrer Haftfähigkeit verliert. Sobald dies erfolgte, können das erste Trägersubstrat 101 und die Haftschicht 103 physisch getrennt und von der Struktur entfernt werden, welche die dritten externen Verbinder 505, das erste Halbleiterbauelement 201 und das zweite Halbleiterbauelement 301 umfasst.
  • 6B veranschaulicht eine weitere Ausführungsform für das Debonden des ersten Trägersubstrats 101 vom ersten Halbleiterbauelement 201 und dem zweiten Halbleiterbauelement 301. Bei dieser Ausführungsform können die dritten externen Verbinder 505 an einem zweiten Trägersubstrat 605 unter Verwendung von z. B. einem ersten Kleber 607 angebracht werden. Bei einer Ausführungsform ist das zweite Trägersubstrat 605 dem ersten Trägersubstrat 101 ähnlich, obwohl es auch unterschiedlich sein kann. Sobald sie angebracht sind, kann die Haftschicht 103 bestrahlt werden und die Haftschicht 103 und das erste Trägersubstrat 101 können physisch entfernt werden.
  • Zurückkehrend zu einer Ausführungsform, bei der die Ringstruktur 601 verwendet wird, veranschaulicht 7A ein Strukturieren der Polymerschicht 105, um die Vias 111 (zusammen mit der verbundenen ersten Bekeimungsschicht 107) freizulegen. Bei einer Ausführungsform kann die Polymerschicht 105 unter Verwendung von z. B. einem Laserbohrverfahren strukturiert werden. Bei solch einem Verfahren wird eine Schutzschicht wie eine Licht-zu-Hitze-Konvertierungs- (LTHC-) -Schicht oder eine Hogomax-Schicht (nicht separat veranschaulicht in 7A) über der Polymerschicht 105 abgeschieden. Sobald sie geschützt ist, wird ein Laser in Richtung auf diejenigen Abschnitte der Polymerschicht 105 gerichtet, von denen gewünscht wird, dass sie entfernt werden, um die darunterliegenden Vias 111 freizulegen. Während des Laserbohrprozesses kann die Energie des Bohrers in einem Bereich von 0,1 mJ bis zu ungefähr 30 mJ liegen und ein Bohrwinkel ungefähr 0 Grad (senkrecht zur Polymerschicht 105) bis zu ungefähr 85 Grad zur Senkrechten der Polymerschicht 105 betragen. Bei einer Ausführungsform kann das Strukturieren gebildet werden, um erste Öffnungen 703 über den Vias 111 zu bilden, sodass sie eine erste Breite zwischen ungefähr 100 µm und ungefähr 300 µm, wie ungefähr 200 µm aufweisen.
  • Bei einer weiteren Ausführungsform kann die Polymerschicht 105 strukturiert werden, indem anfänglich ein Fotolack (nicht individuell veranschaulicht in 7A) auf die Polymerschicht 105 aufgebracht wird und dann der Fotolack einer strukturierten Energiequelle (z. B. eine strukturierte Lichtquelle) ausgesetzt wird, um eine chemische Reaktion zu induzieren, wodurch eine physische Veränderung in denjenigen Abschnitten des Fotolacks induziert wird, die der strukturierten Lichtquelle ausgesetzt sind. Ein Entwickler wird dann an dem freigelegten Fotolack angewandt, um die physischen Veränderungen auszunützen und selektiv entweder den freigelegten Abschnitt des Fotolacks oder den nicht freigelegten Abschnitt des Fotolacks zu entfernen, abhängig von der gewünschten Struktur, und der darunterliegende freigelegte Abschnitt der Polymerschicht 105 wird z. B. mit einem Trockenätzprozess entfernt. Es kann jedoch jedes andere geeignete Verfahren zum Strukturieren der Polymerschicht 105 verwendet werden.
  • 7B veranschaulicht eine weitere Ausführungsform, die verwendet werden kann, um die Vias 111 für weitere Verbindungen freizulegen. Bei dieser Ausführungsform wird die Polymerschicht 105 vollständig entfernt, um die Vias 111 (und die zugehörige erste Bekeimungsschicht 107) freizulegen. Bei einer Ausführungsform kann das Entfernen der Polymerschicht 105 unter Verwendung von z. B. einem Rückätzprozess ausgeführt werden, wobei Ätzmittel verwendet werden, um die Polymerschicht 105 zu entfernen, bis die Vias 111 freigelegt worden sind. Beispielsweise kann bei einer Ausführungsform, bei der die Polymerschicht 105 PBO ist, ein Ätzmittel in einem Nassätzprozess verwendet werden, um die Polymerschicht 105 zu entfernen.
  • Wie der Durchschnittsfachmann jedoch erkennen wird, soll der vorstehend beschriebene Nassätzprozess veranschaulichen und nicht die Ausführungsformen begrenzen. Vielmehr kann jeder geeignete Entfernungsprozess wie ein chemisch-mechanisches Polieren oder ein Prozess mit niedriger Debondenergie (der in einem Abschnitt der LTHC-Schicht resultieren kann, die auf der Polymerschicht 105 verbleibt), ein hogomax-freier Prozess verwendet werden, um Kosten in Zusammenhang mit der Schutzschicht zu sparen.
  • Unter erneutem Bezug auf die im Zusammenhang mit 7A beschriebene Ausführungsform veranschaulicht 8 eine Anordnung eines Rückseiten-Kugelkontaktfleckens 801 innerhalb der ersten Öffnungen 703, um die jetzt freigelegten Vias 111 zu schützen. Bei einer Ausführungsform können die Rückseiten-Kugelkontaktflecken 801 ein leitfähiges Material wie Lötpaste oder einen Sauerstofflötschutz (OSP) umfassen, obwohl jedes geeignete Material alternativ verwendet werden kann. Bei einer Ausführungsform können die Rückseiten-Kugelkontaktflecken 801 unter Verwendung einer Schablone aufgebracht werden, obwohl jedes geeignete Auftragsverfahren alternativ verwendet werden kann, und dann wieder zum Fließen gebracht werden, um eine Kontakthügelform zu bilden.
  • 8 veranschaulicht zusätzlich einen optionalen Abgleich- oder Prägungsprozess, der an den Rückseiten-Kugelkontaktflecken 801 ausgeführt werden kann. Bei einer Ausführungsform können die Rückseiten-Kugelkontaktflecken 801 physisch unter Verwendung von z. B. einer Schablone geformt werden, die um jeden der Rückseiten-Kugelkontaktflecken 801 angeordnet wird, und eine Presse, die Druck ausübt, um physisch die Abschnitte der Rückseiten-Kugelkontaktflecken 801 zu deformieren und die obere Fläche der Rückseiten-Kugelkontaktflecken 801 abzuflachen.
  • 9 veranschaulicht eine Anordnung und ein Strukturieren einer Rückseitenschutzschicht 901 über den Rückseiten-Kugelkontaktflecken 801, was die Verbindung zwischen den Rückseiten-Kugelkontaktflecken 801 und den Vias 111 effektiv gegen Eindringen von Feuchtigkeit abdichtet. Bei einer Ausführungsform kann die Rückseitenschutzschicht 901 ein Schutzmaterial wie ein PBO, Lötstopp (SR), Laminierungsverbindungs- (LC) -Band, Ajinomoto Build-Up Film (ABF), nicht leitende Paste (NCP), nicht leitende Schicht (NCF), strukturiertes Unterfüllen (PUF), Verzugsverbesserungskleber (WIA), flüssiger Formstoff V9, Kombinationen davon oder dergleichen sein. Es kann jedoch auch jedes geeignete Material verwendet werden. Die Rückseitenschutzschicht 901 kann unter Verwendung eines Prozesses wie Siebdruck, Laminieren, Rotationsbeschichtung oder dergleichen mit einer Dicke zwischen ungefähr 1 µm bis zu ungefähr 200 µm aufgebracht werden.
  • 9 veranschaulicht ebenfalls, dass die Rückseitenschutzschicht 901 strukturiert werden kann, um die Rückseiten-Kugelkontaktflecken 801 freizulegen, sobald die Rückseitenschutzschicht 901 angeordnet wurde. Bei einer Ausführungsform kann die Rückseitenschutzschicht 901 unter Verwendung von z. B. einem Laserbohrverfahren strukturiert werden, bei dem ein Laser in Richtung auf diejenigen Abschnitte der Rückseitenschutzschicht 901 gerichtet wird, von denen gewünscht wird, dass sie entfernt werden, um die Rückseiten-Kugelkontaktflecken 801 freizulegen. Während des Laserbohrprozesses kann die Energie des Bohrers in einem Bereich von 0,1 mJ bis zu ungefähr 30 mJ liegen und ein Bohrwinkel ungefähr 0 Grad (senkrecht zur Rückseitenschutzschicht 901) bis zu ungefähr 85 Grad zur Senkrechten der Rückseitenschutzschicht 901 betragen. Bei einer Ausführungsform kann das Strukturieren gebildet werden, sodass es zweite Öffnungen 903 über den Rückseiten-Kugelkontaktflecken 801 bildet, und die zweiten Öffnungen 903 können gebildet werden, sodass sie einen Durchmesser zwischen ungefähr 30 µm und ungefähr 300 µm, wie ungefähr 150 µm aufweisen.
  • Bei einer weiteren Ausführungsform kann die Rückseitenschutzschicht 901 strukturiert werden, indem anfänglich ein Fotolack (nicht individuell veranschaulicht in 9) auf die Rückseitenschutzschicht 901 aufgebracht wird und dann der Fotolack einer strukturierten Energiequelle (z. B. eine strukturierte Lichtquelle) ausgesetzt wird, um eine chemische Reaktion zu induzieren, wodurch eine physische Veränderung in denjenigen Abschnitten des Fotolacks induziert wird, die der strukturierten Lichtquelle ausgesetzt sind. Ein Entwickler wird dann an dem freigelegten Fotolack angewandt, um die physischen Veränderungen auszunützen und selektiv entweder den freigelegten Abschnitt des Fotolacks oder den nicht freigelegten Abschnitt des Fotolacks zu entfernen, abhängig von der gewünschten Struktur, und der darunterliegende freigelegte Abschnitt der Rückseitenschutzschicht 901 wird z. B. mit einem Trockenätzprozess entfernt. Es kann jedoch jedes andere geeignete Verfahren zum Strukturieren der Rückseitenschutzschicht 901 verwendet werden.
  • Durch Verwenden eines photolithografischen Prozesses, um die Rückseitenschutzschicht 901 zu strukturieren, kann die Form der zweiten Öffnungen 903 gesteuert werden. Durch Verwenden eines photolithografischen Prozesses können die Seitenwände, die während der Bildung der zweiten Öffnungen 903 gebildet wurden, beispielsweise gesteuert werden, sodass sie einen ersten Winkel α1 aufweisen, der größer ist als 75°. Dies ermöglicht der Rückseitenschutzschicht 901, die effektive Abdichtung der Rückseiten-Kugelkontaktflecken 801 aufrechtzuerhalten, während immer noch eine effektive Verbindung zwischen den Rückseiten-Kugelkontaktflecken 801 mit anderen Strukturen ermöglicht wird.
  • 10 veranschaulicht ein Bonden der Rückseiten-Kugelkontaktflecken 801 an ein erstes Package 1000. Bei einer Ausführungsform kann das erste Package 1000 ein drittes Substrat 1003, ein drittes Halbleiterbauelement 1005, ein viertes Halbleiterbauelement 1007 (gebondet an das dritte Halbleiterbauelement 1005), dritte Kontaktflecken 1009, einen zweiten Vergusswerkstoff 1011 und vierte externe Verbinder 1013 umfassen. Bei einer Ausführungsform kann das dritte Substrat 1003 z. B. ein Packagingsubstrat sein, das interne Kopplungsstrukturen (z. B. Through Substrate Vias 1015) umfasst, um das dritte Halbleiterbauelement 1005 und das vierte Halbleiterbauelement 1007 mit den Rückseiten-Kugelkontaktflecken 801 zu verbinden.
  • Alternativ kann das dritte Substrat 1003 ein als ein Zwischensubstrat verwendeter Interposer sein, um das dritte Halbleiterbauelement 1005 und das vierte Halbleiterbauelement 1007 mit den Rückseiten-Kugelkontaktflecken 801 zu verbinden. Bei dieser Ausführungsform kann das dritte Substrat 1003 z. B. ein Siliziumsubstrat sein, dotiert oder undotiert, oder eine aktive Schicht eines Silizium-auf-Isolator- (SOI) -Substrats. Das dritte Substrat 1003 kann jedoch alternativ ein Glassubstrat, ein Keramiksubstrat, ein Polymersubstrat oder jedes andere Substrat sein, das eine geeignete Schutz- und/oder Verbindungsfunktionalität bereitstellen kann. Diese und jegliche anderen geeigneten Materialien können alternativ für das dritte Substrat 1003 verwendet werden.
  • Das dritte Halbleiterbauelement 1005 kann ein Halbleiterbauelement sein, das für einen Verwendungszweck wie eine Logik-Die, eine Zentraleinheit- (CPU) -Die, eine Speicher-Die (z. B. eine DRAM-Die), Kombinationen davon oder dergleichen konzipiert ist. Bei einer Ausführungsform umfasst das dritte Halbleiterbauelement 1005 darin integrierte Schaltungen, wie Transistoren, Kondensatoren, Induktoren, Widerstände, erste Metallisierungsschichten (nicht dargestellt) und dergleichen, wie gewünscht für eine spezielle Funktionalität. Bei einer Ausführungsform ist das dritte Halbleiterbauelement 1005 konzipiert und hergestellt, sodass es in Verbindung oder gleichzeitig mit dem ersten Halbleiterbauelement 201 arbeitet.
  • Das vierte Halbleiterbauelement 1007 kann dem dritten Halbleiterbauelement 1005 ähnlich sein. Beispielsweise kann das vierte Halbleiterbauelement 1007 ein für einen Verwendungszweck konzipiertes Halbleiterbauelement sein (z. B. eine DRAM-Die) und integrierte Schaltungen für eine gewünschte Funktionalität umfassen. Bei einer Ausführungsform ist das vierte Halbleiterbauelement 1007 konzipiert, in Verbindung mit oder gleichzeitig mit dem ersten Halbleiterbauelement 201 und/oder dem dritten Halbleiterbauelement 1005 zu arbeiten.
  • Das vierte Halbleiterbauelement 1007 kann an das dritte Halbleiterbauelement 1005 gebondet sein. Bei einer Ausführungsform ist das vierte Halbleiterbauelement 1007 nur physisch an das dritte Halbleiterbauelement 1005 beispielsweise unter Verwendung eines Klebers gebondet. Bei dieser Ausführungsform können das vierte Halbleiterbauelement 1007 und das dritte Halbleiterbauelement 1005 mit dem dritten Substrat 1003 unter Verwendung von z. B. Drahtanschlüssen 1017 elektrisch verbunden sein, obwohl jedes geeignete elektrische Bonden alternativ verwendet werden kann.
  • Alternativ kann das vierte Halbleiterbauelement 1007 an das dritte Halbleiterbauelement 1005 physisch und elektrisch gebondet werden. Bei dieser Ausführungsform kann das vierte Halbleiterbauelement 1007 vierte externe Verbinder umfassen (nicht separat veranschaulicht in 10), die mit der fünften externen Verbindung (ebenfalls nicht separat veranschaulicht in 10) an dem dritten Halbleiterbauelement 1005 verbinden, um das vierte Halbleiterbauelement 1007 mit dem dritten Halbleiterbauelement 1005 zu verbinden.
  • Die dritten Kontaktflecken 1009 können auf dem dritten Substrat 1003 gebildet werden, um elektrische Verbindungen zwischen dem dritten Halbleiterbauelement 1005 und z. B. den vierten externen Anschlüssen 1013 zu bilden. Bei einer Ausführungsform können die dritten Kontaktflecken 1009 über und in elektrischem Kontakt mit dem elektrischen Routing (wie Through Substrate Vias 1015) innerhalb des dritten Substrates 1003 gebildet werden. Die dritten Kontaktflecken 1009 können Aluminium umfassen, aber andere Materialien wie Kupfer können alternativ verwendet werden. Die dritten Kontaktflecke 1009 können unter Verwendung eines Abscheidungsprozesses wie Sputtern gebildet werden, um eine Materialschicht (nicht dargestellt) zu bilden, und Abschnitte der Materialschicht können dann durch einen geeigneten Prozess (wie photolithografisches Maskieren und Ätzen) entfernt werden, um die dritten Kontaktflecken 1009 zu bilden. Es kann jedoch jeder andere geeignete Prozess verwendet werden, um die dritten Kontaktflecken 1009 zu bilden. Die dritten Kontaktflecken 1009 können derart gebildet werden, dass sie eine Dicke zwischen ungefähr 0,5 µm und ungefähr 4 µm, wie ungefähr 1,45 µm aufweisen.
  • Der zweite Vergusswerkstoff 1011 kann verwendet werden, um das dritte Halbleiterbauelement 1005, das vierte Halbleiterbauelement 1007 und das dritte Substrat 1003 einzukapseln und zu schützen. Bei einer Ausführungsform kann der zweite Vergusswerkstoff 1011 ein Formstoff sein und kann unter Verwendung einer Formgebungseinrichtung (nicht veranschaulicht in 10) angeordnet werden. Beispielsweise können das dritte Substrat 1003, das dritte Halbleiterbauelement 1005 und das vierte Halbleiterbauelement 1007 innerhalb eines Hohlraums der Formgebungseinrichtung angeordnet werden und der Hohlraum kann hermetisch dicht sein. Der zweite Vergusswerkstoff 1011 kann innerhalb des Hohlraums angeordnet werden, bevor der Hohlraum hermetisch abgedichtet wird, oder kann in den Hohlraum durch eine Einspritzöffnung eingespritzt werden. Bei einer Ausführungsform kann der zweite Vergusswerkstoff 1011 ein Formstoff-Harz wie Polyimid, PP, PEEK, PES, ein hitzebeständiges Kristallharz, Kombinationen davon oder dergleichen sein.
  • Sobald der zweite Vergusswerkstoff 1011 in dem Hohlraum derart angeordnet wurde, dass der zweite Vergusswerkstoff 1011 die Region um das dritte Substrat 1003 herum einkapselt, können das dritte Halbleiterbauelement 1005 und das vierte Halbleiterbauelement 1007 und der zweite Vergusswerkstoff 1011 ausgehärtet werden, um den zweiten Vergusswerkstoff 1011 zugunsten eines optimalen Schutzes zu härten. Während der genaue Aushärtungsprozess mindestens teilweise von dem speziellen Material abhängig ist, das für den zweiten Vergusswerkstoff 1011 gewählt wird, könnte bei einer Ausführungsform, bei der der Formstoff als der zweite Vergusswerkstoff 1011 ausgewählt wird, das Aushärten durch einen Prozess wie das Erhitzen des zweiten Vergusswerkstoffs 1011 auf zwischen ungefähr 100 °C und ungefähr 130 °C, wie ungefähr 125 °C für ungefähr 60 s bis zu ungefähr 3000 s, wie ungefähr 600 s erfolgen. Zusätzlich können Initiatoren und/oder Katalysatoren innerhalb des zweiten Vergusswerkstoffs 1011 zur besseren Steuerung des Aushärtungsprozesses eingeschlossen sein.
  • Jedoch wird der Durchschnittsfachmann erkennen, dass der vorstehend beschriebene Aushärtungsprozess lediglich ein beispielhafter Prozess ist und nicht dazu beabsichtigt ist, die gegenwärtigen Ausführungsformen zu begrenzen. Andere Aushärtungsprozesse wie Bestrahlen oder gar dem zweiten Vergusswerkstoff 1011 zu ermöglichen, bei Umgebungstemperatur zu härten, können alternativ verwendet werden.
  • Bei einer Ausführungsform können die vierten externen Verbinder 1013 derart gebildet werden, dass sie eine externe Verbindung zwischen dem dritten Substrat 1003 und z. B. den Rückseiten-Kugelkontaktflecken 801 bereitstellen. Die vierten externen Verbinder 1013 können Kontakthügel wie Mikrokontakthügel oder Controlled Collapse Chip Connection- (C4) - Kontakthügel sein und können ein Material wie Zinn oder andere geeignete Materialien wie Silber oder Kupfer umfassen. Bei einer Ausführungsform, bei dem die vierten externen Verbinder 1013 Zinn-Kontakthügel sind, können die vierten externen Verbinder 1013 gebildet werden, indem anfänglich eine Schicht aus Zinn durch jedes geeignete Verfahren wie Verdunsten Elektroplattieren, Drucken, Lotübertragung, Kugelanordnung usw. bis zu einer Dicke von z. B. ungefähr 100 µm gebildet wird. Sobald eine Schicht aus Zinn auf der Struktur gebildet wurde, wird ein Rückfluss ausgeführt, um das Material in die gewünschte Kontakthügelform zu formen.
  • Sobald die vierten externen Verbinder 1013 gebildet wurden, werden die vierten externen Verbinder 1013 mit den Rückseiten-Kugelkontaktflecken 801 ausgerichtet und in physischem Kontakt damit angeordnet und ein Bonden ausgeführt. Bei einer Ausführungsform, bei der die vierten externen Verbinder 1013 Lötkontakthügel sind, kann der Bondvorgang beispielsweise einen Reflowprozess umfassen, wodurch die Temperatur der vierten externen Verbinder 1013 zu einem Punkt erhöht wird, wo sich die vierten externen Verbinder 1013 verflüssigen und fließen und dadurch das erste Package 1000 an die Rückseiten-Kugelkontaktflecken 801 bonden, sobald die vierten externen Verbinder 1013 sich wieder verfestigen.
  • 10 veranschaulicht zusätzlich das Bonden eines zweiten Packages 1019 an die Rückseiten-Kugelkontaktflecken 801. Bei einer Ausführungsform kann das zweite Package 1019 dem ersten Package 1000 ähnlich sein und kann an die Rückseiten-Kugelkontaktflecken 801 unter Verwendung ähnlicher Prozesse gebondet werden. Jedoch kann sich das zweite Package 1019 auch vom ersten Package 1000 unterscheiden.
  • 11 veranschaulicht ein Debonden der dritten externen Verbinder 505 von der Ringstruktur 601 und eine Vereinzelung der Struktur, um eine erste integrierte Fan-Out-Package-auf-Package- (InFO-POP) -Struktur zu bilden. Bei einer Ausführungsform können die dritten externen Verbinder 505 von der Ringstruktur 601 debondet werden, indem das erste Package 1000 und das zweite Package 1019 anfänglich an eine zweite Ringstruktur unter Verwendung von z. B. einem zweiten ultravioletten Band gebondet werden. Sobald sie gebondet sind, kann das ultraviolette Band 603 mit der Ultraviolettstrahlung bestrahlt werden, und sobald das ultraviolette Band 603 sein Haftvermögen verloren hat, können die dritten externen Verbinder 505 physisch von der Ringstruktur 601 getrennt werden.
  • Nach dem Debonden wird eine Vereinzelung der Struktur ausgeführt, um die erste InFO-POP-Struktur 1100 zu bilden. Bei einer Ausführungsform kann die Vereinzelung unter Verwendung eines Sägeblatts (nicht dargestellt) ausgeführt werden, um durch den Vergusswerkstoff 401 und die Polymerschicht 105 zwischen den Vias 111 zu schneiden, wodurch ein Abschnitt von einem anderen getrennt wird, um die erste InFO-POP-Struktur 1100 mit dem ersten Halbleiterbauelement 201 zu bilden. Wie der Durchschnittsfachmann erkennen wird, ist das Verwenden eines Sägeblatts, um die erste InFO-POP-Struktur 1100 zu vereinzeln, jedoch lediglich eine veranschaulichende Ausführungsform und soll nicht einschränken. Alternative Verfahren, um die erste InFO-POP-Struktur 1100 zu vereinzeln, wie das Verwenden von einem oder mehreren Ätzvorgängen, um die erste InFO-POP-Struktur 1100 zu trennen, können alternativ verwendet werden. Diese Verfahren und j egliche anderen geeigneten Verfahren können alternativ verwendet werden, um die erste InFO-POP-Struktur 1100 zu vereinzeln.
  • Durch Bilden der Rückseitenschutzschicht 901 über den Rückseiten-Kugelkontaktflecken 801 und dann Öffnen der Rückseitenschutzschicht 901 wie vorstehend beschrieben, kann ein Eindringen von Feuchtigkeit in die Schnittstelle zwischen den Rückseiten-Kugelkontaktflecken 801 und den darunterliegenden Strukturen (z. B. die Vias 111) reduziert oder eliminiert werden. Insbesondere kann das Problem, das sich aus der Verwendung eines Laserbohrers ergab, um eine große Öffnung zu bilden und dann zu versuchen, die Öffnung mit einem Kugelkontakt zu füllen, eliminiert werden. Als solches können Ablöse- und Zuverlässigkeitsfehler von den Rückseitenverbindungen auch reduziert oder eliminiert werden. Zusätzlich kann die Kupferoxidation der Vias 111 aufgrund von Wasserpermeation ebenfalls vermieden werden.
  • All dies ermöglicht, dass andere Schutzstrukturen vermieden werden können. Bei einer speziellen Ausführungsform sind durch das Verhindern von Wasserpermeation und anderer Zuverlässigkeitsfehler Strukturen wie Unterfüllungen nicht zwangsläufig erforderlich, um die Strukturen zu schützen. Ohne die Notwendigkeit eines Unterfüllens kann ein Unterfüllen vermieden werden, wodurch auch das Vermeiden der hohen Kosten des Unterfüllmaterials und Entsorgens ermöglicht wird. Dies führt zu einem effizienteren Prozess und einem billigeren gesamten Bauelement.
  • 12 veranschaulicht eine weitere Ausführungsform, bei der die Rückseiten-Kugelkontaktflecken 801 sich von der Rückseitenschutzschicht 901 erstrecken. Bei dieser Ausführungsform werden nach dem Strukturieren der Polymerschicht 105 (vorstehend beschrieben in Bezug auf 7A), die Rückseiten-Kugelkontaktflecken 801 angeordnet und in den ersten Öffnungen 703 der Polymerschicht 105 wieder zum Fließen gebracht. Die Rückseiten-Kugelkontaktflecken 801 können wie oben beschrieben in Bezug auf 8 gebildet werden. Bei dieser Ausführungsform sind die Rückseiten-Kugelkontaktflecken 801 jedoch derart gebildet, dass sie eine erste Höhe H1 zwischen ungefähr 10 µm und ungefähr 100 µm, wie ungefähr 20 µm aufweisen.
  • Sobald die Rückseiten-Kugelkontaktflecken 801 gebildet wurden, kann die Rückseitenschutzschicht 901 über der Polymerschicht 105 und zwischen den Rückseiten-Kugelkontaktflecken 801 und mindestens teilweise über einem Abschnitt der Rückseiten-Kugelkontaktflecken 801 gebildet werden. Bei einer Ausführungsform kann die Rückseitenschutzschicht 901 wie oben beschrieben in Bezug auf 9 gebildet werden. Bei dieser Ausführungsform kann die Rückseitenschutzschicht 901 jedoch derart gebildet werden, dass sie eine obere Fläche aufweist, die niedriger ist als die Rückseiten-Kugelkontaktflecken 801. Bei einer Ausführungsform, bei der die Rückseiten-Kugelkontaktflecken 801 die erste Höhe H1 von ungefähr 20 µm aufweisen, kann die Rückseitenschutzschicht 901 beispielsweise eine zweite Höhe H2 zwischen ungefähr 10 µm und ungefähr 80 µm, wie ungefähr 40 µm aufweisen.
  • 13A veranschaulicht einen Rest des Prozesses, um die erste InFO-POP-Struktur 1100 bei dieser Ausführungsform zu bilden. Insbesondere werden die vierten externen Verbinder 1013 des ersten Packages 1000 ausgerichtet und an die Rückseiten-Kugelkontaktflecken 801 gebondet und die erste InFO-POP-Struktur 1100 wird vom Rest der Struktur vereinzelt. Bei einer Ausführungsform werden das Bonden und Vereinzeln wie vorstehend beschrieben in Bezug auf die 10 bis 11 ausgeführt, obwohl jegliche geeigneten Verfahren verwendet werden können.
  • 13B veranschaulicht eine Nahansicht einer tatsächlichen Verbindung zwischen den Rückseiten-Kugelkontaktflecken 801 und den vierten externen Anschlüssen 1013 in der in 13A veranschaulichten Ausführungsform. Unter Annahme der Bildung der Rückseitenschutzschicht 901 nach der Anordnung der Rückseiten-Kugelkontaktflecken 801 bildet die Rückseitenschutzschicht 901 tatsächlich einen Hals (dargestellt in 13B durch den gestrichelten Kreis bezeichnet mit 1305), der sich zwischen den Rückseiten-Kugelkontaktflecken 801 und den vierten externen Anschlüssen 1013 erstreckt.
  • Durch Verwenden einer Ausführungsform, bei der sich die Rückseiten-Kugelkontaktflecken 801 von der Rückseitenschutzschicht 901 erstrecken, besteht keine Notwendigkeit für einen Laserbohrprozess oder photolithografischen Prozess, um die zweiten Öffnungen 903 durch die Rückseitenschutzschicht 901 zu bilden. Als solches können diese Prozesse vermieden werden.
  • 14 veranschaulicht eine weitere Ausführungsform, bei der die Rückseiten-Kugelkontaktflecken 801 sich von der Rückseitenschutzschicht 901 erstrecken, aber ohne das Vorhandensein der Polymerschicht 105. Bei dieser Ausführungsform können nach dem Entfernen der Polymerschicht 105 wie vorstehend beschrieben in Bezug auf 7B die Rückseiten-Kugelkontaktflecken 801 wie vorstehend beschrieben in Bezug auf 12 und in direktem Kontakt mit den Vias 111 gebildet werden (einschließlich der ersten Bekeimungsschicht 107). Zusätzlich werden die Rückseiten-Kugelkontaktflecken 801 zur ersten Höhe H1 zwischen ungefähr 10 µm und ungefähr 100 µm, wie ungefähr 20 µm gebildet.
  • Sobald die Rückseiten-Kugelkontaktflecken 801 gebildet wurden, kann die Rückseitenschutzschicht 901 in direktem Kontakt mit dem Vergusswerkstoff 401 gebildet werden (da die Polymerschicht 105 bereits entfernt wurde). Bei einer Ausführungsform kann die Rückseitenschutzschicht 901 wie vorstehend beschrieben in Bezug auf 12 gebildet werden, wobei die Rückseitenschutzschicht 901 gebildet wird, sodass sie eine obere Fläche aufweist, die niedriger ist als die Rückseiten-Kugelkontaktflecken 801, wie beispielsweise mit der zweiten Höhe H2.
  • 15 veranschaulicht einen Rest des Prozesses, um die erste InFO-POP-Struktur 1100 bei dieser Ausführungsform zu bilden. Insbesondere werden die vierten externen Verbinder 1013 des ersten Packages 1000 ausgerichtet und an die Rückseiten-Kugelkontaktflecken 801 gebondet und die erste InFO-POP-Struktur 1100 wird vom Rest der Struktur vereinzelt. Bei einer Ausführungsform werden das Bonden und Vereinzeln wie vorstehend beschrieben in Bezug auf die 10 bis 11 ausgeführt, obwohl jegliche geeigneten Verfahren verwendet werden können.
  • Durch Entfernen der Polymerschicht 105 vor dem Bilden der Rückseiten-Kugelkontaktflecken 801 ist der Laserbohrprozess, der bei anderen Ausführungsformen verwendet wird, nicht erforderlich. Als solches können die Kosten und die Komplexität des Laserbohrprozesses vermieden werden und eine Reduzierung des Schadens vom Laserbohrprozess erreicht werden.
  • 16 veranschaulicht eine weitere Ausführungsform, die eine oder mehrere Rückseiten-Umverdrahtungsschichten (RDL) 1601 verwendet. Bei dieser Ausführungsform kann die Rückseiten-RDL 1601 in elektrischer Verbindung mit den jetzt freigelegten Vias 111 und über dem ersten Halbleiterbauelement 201 gebildet werden, nachdem der Vergusswerkstoff 401 entfernt wurde, um die Vias 111 freizulegen. Bei einer Ausführungsform kann die Rückseiten-RDL 1601 gebildet werden, indem anfänglich eine Bekeimungsschicht (nicht dargestellt) aus einer Titankupferlegierung durch einen geeigneten Bildungsprozess wie CVD oder Sputtern gebildet wird. Ein Fotolack (ebenfalls nicht dargestellt) kann dann gebildet werden, um die Bekeimungsschicht abzudecken, und der Fotolack kann dann strukturiert werden, um diejenigen Abschnitte der Bekeimungsschicht freizulegen, die sich dort befinden, wo die Rückseiten-RDL 1601 gewünscht wird.
  • Sobald der Fotolack gebildet und strukturiert wurde, kann ein leitfähiges Material wie Kupfer auf der Bekeimungsschicht durch einen Abscheidungsprozess wie Plattieren gebildet werden. Das leitfähige Material kann derart gebildet werden, dass es eine Dicke zwischen ungefähr 1 µm und ungefähr 10 µm, wie ungefähr 5 µm aufweist. Während das Material und die beschriebenen Verfahren geeignet sind, um das leitfähige Material zu bilden, sind diese Materialien jedoch lediglich beispielhaft. Jegliche anderen geeigneten Materialien wie AlCu oder Au und irgendwelche anderen geeigneten Bildungsprozesse wie CVD oder PVD können alternativ verwendet werden, um die Rückseiten-RDL 1601 zu bilden.
  • Sobald das leitfähige Material gebildet wurde, kann der Fotolack durch einen geeigneten Entfernungsprozess wie Veraschen entfernt werden. Zusätzlich können nach dem Entfernen des Fotolacks diejenigen Abschnitte der Bekeimungsschicht, die durch den Fotolack abgedeckt waren, beispielsweise durch ein geeignetes Ätzverfahren unter Verwendung des leitfähigen Materials als eine Maske entfernt werden.
  • 16 veranschaulicht auch ein Bilden einer vierten Passivierungsschicht 1603 über der Rückseiten-RDL 1601, um Schutz und Isolierung für die Rückseiten-RDL 1601 und die anderen darunterliegenden Strukturen bereitzustellen. Bei einer Ausführungsform kann die vierte Passivierungsschicht 1603 Polybenzoxazol (PBO) sein, obwohl jedes geeignete Material wie Polyimid oder eine Polyimidableitung alternativ verwendet werden kann. Die vierte Passivierungsschicht-1603 kann unter Verwendung von z. B. einem Rotationsbeschichtungsprozess mit einer Dicke zwischen ungefähr 5 µm und ungefähr 25 µm, wie ungefähr 7 µm aufgebracht werden, obwohl jedes geeignete Verfahren und jede Dicke alternativ verwendet werden kann.
  • Durch Einsetzen der Rückseiten-RDL 1601 muss die präzise Anordnung der Rückseiten-Kugelkontaktflecken 801 sich nicht direkt über den Vias 111 befinden. Vielmehr können die Rückseiten-Kugelkontaktflecken 801 wie für den Gesamtaufbau gewünscht positioniert werden. Als solches kann ein effizienteres und kleineres Bauelement erreicht werden. Zusätzlich kann durch Verwenden der hier beschriebenen Ausführungsformen das Ablösen der Rückseiten-RDL 1601 reduziert oder eliminiert werden, indem die Verbindungen gegen Eindringen von Feuchtigkeit abgedichtet werden.
  • 17A veranschaulicht eine weitere Ausführungsform, bei der die Ausführungsform die vorstehend in Bezug auf 13A veranschaulicht ist, zusammen mit der Rückseiten-RDL 1601 verwendet wird. Zusätzlich veranschaulicht 17B eine Nahansicht der Verbindung zwischen den Rückseiten-Kugelkontaktflecken 801 und den vierten externen Anschlüssen 1013. Wie auch bei der in Bezug auf 13B vorstehend erörterten Ausführungsform erstreckt sich die Rückseitenschutzschicht 901 tatsächlich zwischen den Rückseiten-Kugelkontaktflecken 801 und den vierten externen Anschlüssen 1013, um einen zweiten Hals zu bilden (veranschaulicht in 17A innerhalb des gestrichelten Kreises bezeichnet mit 1701), da die Rückseiten-Kugelkontaktflecken 801 vor der Anordnung der Rückseitenschutzschicht 901 gebildet werden. Dieser Hals unterstützt dabei, die Rückseiten-Kugelkontaktflecken 801 abzudichten, sodass keine Feuchtigkeit eindringen kann. Während dieser Hals innerhalb von Begriffen der Ausführungsform von 17A beschrieben wird, kann der Hals außerdem auch in den anderen Ausführungsformen zu finden sein, bei denen die Rückseitenschutzschicht 901 nach den Rückseiten-Kugelkontaktflecken 801 gebildet wird.
  • 18 veranschaulicht eine weitere Ausführungsform, bei der die Rückseiten-RDL 1601 nach der Polymerschicht 105 entfernt wurde. Bei dieser Ausführungsform kann die Rückseiten-RDL 1601 vor dem Bilden der Rückseiten-Kugelkontaktflecken 801 und der Rückseitenschutzschicht 901 gebildet werden, nachdem die Polymerschicht 105 entfernt wurde (wie vorstehend beschrieben in Bezug auf 7B). Durch Bilden der Rückseiten-RDL 1601 können die Rückseiten-Kugelkontaktflecken 801 an jedem gewünschten Ort angeordnet werden.
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement bereitgestellt, das einen ersten durch einen Vergusswerkstoff eingekapselten Halbleiter-Die umfasst. Eine Durchkontaktierung erstreckt sich durch den Vergusswerkstoff und seitlich getrennt von dem ersten Halbleiter-Die. Ein erstes reflowfähiges leitfähiges Material ist in elektrischer Verbindung mit der Durchkontaktierung und eine Schutzschicht befindet sich mindestens teilweise über dem ersten reflowfähigen leitfähigen Material und dem ersten Halbleiter-Die, wobei die Schutzschicht eine Öffnung aufweist, die das erste reflowfähige leitfähige Material freilegt.
  • Gemäß einer weiteren Ausführungsform wird ein Halbleiterbauelement bereitgestellt, das eine erste Durchkontaktierung umfasst, die sich durch einen Vergusswerkstoff und einen ersten Halbleiter-Die erstreckt, der sich durch den Vergusswerkstoff erstreckt, wobei sich mindestens ein Abschnitt des Vergusswerkstoffs zwischen der ersten Durchkontaktierung und dem ersten Halbleiter-Die befindet. Eine Schutzschicht befindet sich über der ersten Durchkontaktierung und dem ersten Halbleiter-Die, wobei die Schutzschicht eine erste zu einer Hauptfläche des ersten Halbleiter-Dies senkrechte Höhe aufweist. Ein erstes reflowfähiges Material erstreckt sich durch die Schutzschicht, wobei das erste reflowfähige Material eine zweite Höhe aufweist, die zur Hauptfläche des ersten Halbleiter-Dies senkrecht ist, wobei die zweite Höhe größer ist als die erste Höhe.
  • Gemäß noch einer weiteren Ausführungsform wird ein Verfahren zur Herstellung eines Halbleiterbauelements bereitgestellt, welches das Einkapseln eines ersten Halbleiter-Dies und einer Durchkontaktierung innerhalb eines Vergusswerkstoffs umfasst, wobei das Einkapseln mindestens einen Abschnitt des Vergusswerkstoffs zwischen dem ersten Halbleiter-Die und der Durchkontaktierung anordnet. Ein erstes reflowfähiges Material wird in elektrischem Kontakt mit der Durchkontaktierung angeordnet und mindesten ein Abschnitt des ersten reflowfähigen Materials wird durch Bilden einer Schutzschicht nach dem Anordnen des ersten reflowfähigen Materials abgedichtet, wobei das erste reflowfähige Material durch die Schutzschicht freigelegt wird.

Claims (20)

  1. Halbleitervorrichtung umfassend: einen ersten Halbleiter-Die (201), der durch einen Vergusswerkstoff (401) eingekapselt ist; eine Durchkontaktierung (111), die sich durch den Vergusswerkstoff (401) und seitlich getrennt von dem ersten Halbleiter-Die (201) erstreckt; ein erstes reflowfähiges leitfähiges Material (801) in elektrischer Verbindung mit der Durchkontaktierung (111); eine Schutzschicht (901) mindestens teilweise über dem ersten reflowfähigen leitfähigen Material (801) und dem ersten Halbleiter-Die (201), wobei die Schutzschicht (901) eine Öffnung (903) aufweist, die das erste reflowfähige leitfähige Material (801) freilegt, und ein zweites reflowfähiges leitfähiges Material (1013), das sich durch die Öffnung (903) und in physischem Kontakt mit dem ersten reflowfähigen leitfähigen Material (801) erstreckt, wobei zwischen dem ersten reflowfähigen leitfähigen Material (801) und dem zweiten reflowfähigen leitfähigen Material ein halsartiger Einschnürungsbereich gebildet ist und die Schutzschicht sich in den Einschnürungsbereich erstreckt.
  2. Halbleitervorrichtung nach Anspruch 1, weiter umfassend eine Umverdrahtungsschicht (1601), die sich zwischen der Durchkontaktierung (111) und dem reflowfähigen leitfähigen Material befindet.
  3. Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei eine Seitenwand der Öffnung (903) einen Winkel von mindestens 750 aufweist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, weiter umfassend eine Polymerschicht (105), die sich zwischen dem ersten Halbleiter-Die (201) und der Schutzschicht (901) befindet.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das erste reflowfähige leitfähige Material (801) und die Schutzschicht (901) auf einer Rückseite der Halbleitervorrichtung vorgesehen sind, die zur Verbindung mit einem Package (1000) konfiguriert ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Schutzschicht (901) ein Lötstopp, ein Laminierungsverbindungs-Band, Ajinomoto Buildup Film, eine nicht leitende Paste, eine nicht leitende Schicht, eine strukturierte Unterfüllung oder ein Verzugsverbesserungskleber ist.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Schutzschicht (901) in physischem Kontakt mit einer Die-Befestigungsfolie ist, die an den ersten Halbleiter-Die (201) angrenzt.
  8. Halbleitervorrichtung umfassend: einen ersten Halbleiter-Die (201), der durch einen Vergusswerkstoff (401) eingekapselt ist; eine Durchkontaktierung (111), die sich durch den Vergusswerkstoff (401) und seitlich getrennt von dem ersten Halbleiter-Die (201) erstreckt; ein erstes reflowfähiges leitfähiges Material (801) in elektrischer Verbindung mit der Durchkontaktierung (111); und eine Schutzschicht (901) teilweise über dem ersten reflowfähigen leitfähigen Material (801) und dem ersten Halbleiter-Die (201), wobei die Schutzschicht (901) eine Öffnung (903) aufweist, die das erste reflowfähige leitfähige Material (801) freilegt, wobei das erste reflowfähige leitfähige Material (801) in einem von der Schutzschicht bedeckten Abschnitt eine maximale Breite hat, die größer ist als der Durchmesser der Öffnung.
  9. Halbleitervorrichtung nach Anspruch 8, wobei das erste reflowfähige Material (801) eine Höhe senkrecht zur Hauptfläche des ersten Halbleiter-Dies (201) aufweist, die größer ist als die Höhe der Schutzschicht.
  10. Halbleitervorrichtung nach Anspruch 8 oder 9, weiter umfassend eine Polymerschicht (105) zwischen der Schutzschicht (901) und dem ersten Halbleiter-Die (201).
  11. Halbleitervorrichtung nach einem der Ansprüche 8 bis 10, weiter umfassend ein erstes Package (1000), das an das erste reflowfähige Material (801) gebondet ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 8 und 9, wobei die Schutzschicht (901) in physischem Kontakt mit dem Vergusswerkstoff (401) ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 8 bis 12, weiter umfassend eine Umverdrahtungsschicht (1601) zwischen der Schutzschicht (901) und der ersten Durchkontaktierung (111).
  14. Halbleitervorrichtung nach einem der Ansprüche 8 bis 13, weiter umfassend ein zweites reflowfähiges Material (1013), das in physischer Verbindung mit dem ersten reflowfähigen Material (801) ist, wobei sich die Schutzschicht (901) zwischen einem Abschnitt des ersten reflowfähigen Materials (801) und einem Abschnitt des zweiten reflowfähigen Materials (1013) erstreckt.
  15. Halbleitervorrichtung nach einem der Ansprüche 8 bis 14, weiter umfassend ein erstes DRAM-Package (1005) in elektrischer Verbindung mit der ersten Durchkontaktierung (111).
  16. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Einkapseln eines ersten Halbleiter-Dies (201) und einer Durchkontaktierung (111) innerhalb eines Vergusswerkstoffs (401), wobei das Einkapseln mindestens einen Abschnitt des Vergusswerkstoffs (401) zwischen dem ersten Halbleiter-Die (201) und der Durchkontaktierung (111) anordnet; Anordnen eines ersten reflowfähigen Materials (801) in elektrischem Kontakt mit der Durchkontaktierung (111); und Abdichten mindestens eines Abschnitts des ersten reflowfähigen Materials (801) durch das Bilden einer Schutzschicht (901) nach dem Anordnen des ersten reflowfähigen Materials (801), wobei das Bilden der Schutzschicht umfasst: Abdecken des ersten reflowfähigen Materials (801) mit der Schutzschicht (901); und Bilden einer Öffnung (903) innerhalb der Schutzschicht (901), um das erste reflowfähige Material (801) freizulegen.
  17. Verfahren nach Anspruch 16, weiter umfassend das Bonden eines ersten Packages (1000) durch Anordnen eines leitfähigen Materials (1013) innerhalb der Öffnung (903) und in physischem Kontakt mit dem ersten reflowfähigen Material (801).
  18. Verfahren nach Anspruch 16 oder Anspruch 17, wobei das Bilden der Öffnung (903) weiter einen Laserbohrprozess umfasst.
  19. Verfahren nach Anspruch 16 oder Anspruch 17, wobei das Bilden der Öffnung (903) weiter einen photolithografischen Maskier- und Ätzprozess umfasst.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das Bilden der Schutzschicht (901) weiter das Aufbringen der Schutzschicht (901) umfasst, sodass sie eine geringere Dicke hat, als das erste reflowfähige Material (801).
DE102015106053.1A 2015-01-23 2015-04-21 Halbleiterbauelement und Verfahren zur Herstellung Active DE102015106053B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/604,603 2015-01-23
US14/604,603 US9583420B2 (en) 2015-01-23 2015-01-23 Semiconductor device and method of manufactures

Publications (2)

Publication Number Publication Date
DE102015106053A1 DE102015106053A1 (de) 2016-07-28
DE102015106053B4 true DE102015106053B4 (de) 2022-03-10

Family

ID=56363967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015106053.1A Active DE102015106053B4 (de) 2015-01-23 2015-04-21 Halbleiterbauelement und Verfahren zur Herstellung

Country Status (5)

Country Link
US (2) US9583420B2 (de)
KR (1) KR101677364B1 (de)
CN (1) CN106206529B (de)
DE (1) DE102015106053B4 (de)
TW (1) TWI593082B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
US9553036B1 (en) * 2015-07-09 2017-01-24 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
CN113257766A (zh) * 2015-08-21 2021-08-13 意法半导体有限公司 半导体装置及其制造方法
US10083949B2 (en) 2016-07-29 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Using metal-containing layer to reduce carrier shock in package formation
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
KR20180117238A (ko) * 2017-04-18 2018-10-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
DE102017126028B4 (de) 2017-06-30 2020-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gehäuse und Herstellungsverfahren mit einem Trennfilm als Isolierfilm
US10170341B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Release film as isolation film in package
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10515901B2 (en) 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. InFO-POP structures with TIVs having cavities
DE102018111389A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10586763B2 (en) 2017-11-15 2020-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10658287B2 (en) * 2018-05-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a tapered protruding pillar portion
US11075151B2 (en) 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
KR102633142B1 (ko) 2019-08-26 2024-02-02 삼성전자주식회사 반도체 패키지
US11830821B2 (en) * 2020-10-19 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
KR20220164112A (ko) 2021-06-03 2022-12-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110453A1 (de) 2000-01-14 2002-05-08 Chen I Ming Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102005040213A1 (de) 2004-08-17 2006-03-09 Samsung Electronics Co., Ltd., Suwon Halbleiterbauelement mit Elektrode und Herstellungsverfahren
DE102005043557A1 (de) 2005-09-12 2006-09-28 Infineon Technologies Ag Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
DE102011001405A1 (de) 2010-03-31 2011-10-06 Infineon Technologies Ag Halbleiter-Kapselung und Stapel von Halbleiterkapselungen
US8330273B2 (en) 2007-05-16 2012-12-11 Infineon Technologies Ag Semiconductor device including molding compound layer forms a common plane with the surface of the semiconductor chip
DE102013104721A1 (de) 2012-12-28 2014-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
US20140203443A1 (en) 2009-03-17 2014-07-24 Stats Chippac, Ltd. Semiconductor Device and Method of Providing Z-Interconnect Conductive Pillars with Inner Polymer Core
US20140252646A1 (en) 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure for Package-on-Package Devices
US20140264839A1 (en) 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged Semiconductor Devices, Methods of Packaging Semiconductor Devices, and PoP Devices

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
CN1163960C (zh) 2000-12-13 2004-08-25 矽品精密工业股份有限公司 具有高散热性的超薄封装件及其制造方法
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US8349276B2 (en) 2002-09-24 2013-01-08 Duke University Apparatuses and methods for manipulating droplets on a printed circuit board
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4303563B2 (ja) 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
US7176152B2 (en) 2004-06-09 2007-02-13 Ferro Corporation Lead-free and cadmium-free conductive copper thick film pastes
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US8072059B2 (en) 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US7518229B2 (en) 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
DE102006062473A1 (de) 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
US8384199B2 (en) 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
KR101348748B1 (ko) 2007-08-24 2014-01-08 삼성전자주식회사 재배선 기판을 이용한 반도체 패키지 제조방법
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US7863755B2 (en) 2008-03-19 2011-01-04 Stats Chippac Ltd. Package-on-package system with via Z-interconnections
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
US8039303B2 (en) 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US7838337B2 (en) 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP5387685B2 (ja) 2009-10-09 2014-01-15 トヨタ自動車株式会社 半導体装置の製造方法
US8058102B2 (en) 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
CN101930990B (zh) 2010-03-09 2013-08-07 电子科技大学 一种有源驱动有机电致发光器件及其制备方法
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
KR101390628B1 (ko) 2010-11-15 2014-04-29 유나이티드 테스트 엔드 어셈블리 센터 엘티디 반도체 패키지 및 반도체 소자 패키징 방법
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20120091691A (ko) 2011-02-09 2012-08-20 삼성전자주식회사 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
KR101207882B1 (ko) 2011-03-07 2012-12-04 (주)윈팩 패키지 모듈
JP2012199494A (ja) 2011-03-23 2012-10-18 Teramikros Inc 半導体装置の製造方法及び半導体装置の実装構造の製造方法
US8530277B2 (en) 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8569884B2 (en) 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
KR101257218B1 (ko) 2011-09-30 2013-04-29 에스티에스반도체통신 주식회사 패키지 온 패키지 및 이의 제조방법
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
KR101411741B1 (ko) 2011-11-11 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9412689B2 (en) 2012-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
KR101867955B1 (ko) 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US20130297981A1 (en) 2012-05-01 2013-11-07 Qualcomm Incorporated Low cost high throughput tsv/microbump probe
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8866285B2 (en) 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal
US8889484B2 (en) 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
US8952521B2 (en) 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
CN104051383B (zh) * 2013-03-15 2018-02-27 台湾积体电路制造股份有限公司 封装的半导体器件、封装半导体器件的方法以及PoP器件
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110453A1 (de) 2000-01-14 2002-05-08 Chen I Ming Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102005040213A1 (de) 2004-08-17 2006-03-09 Samsung Electronics Co., Ltd., Suwon Halbleiterbauelement mit Elektrode und Herstellungsverfahren
DE102005043557A1 (de) 2005-09-12 2006-09-28 Infineon Technologies Ag Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
US8330273B2 (en) 2007-05-16 2012-12-11 Infineon Technologies Ag Semiconductor device including molding compound layer forms a common plane with the surface of the semiconductor chip
US20140203443A1 (en) 2009-03-17 2014-07-24 Stats Chippac, Ltd. Semiconductor Device and Method of Providing Z-Interconnect Conductive Pillars with Inner Polymer Core
DE102011001405A1 (de) 2010-03-31 2011-10-06 Infineon Technologies Ag Halbleiter-Kapselung und Stapel von Halbleiterkapselungen
DE102013104721A1 (de) 2012-12-28 2014-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
US20140252646A1 (en) 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure for Package-on-Package Devices
US20140264839A1 (en) 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged Semiconductor Devices, Methods of Packaging Semiconductor Devices, and PoP Devices

Also Published As

Publication number Publication date
CN106206529A (zh) 2016-12-07
TWI593082B (zh) 2017-07-21
CN106206529B (zh) 2019-07-16
US9583420B2 (en) 2017-02-28
KR101677364B1 (ko) 2016-11-17
DE102015106053A1 (de) 2016-07-28
US10103132B2 (en) 2018-10-16
US20160218049A1 (en) 2016-07-28
US20170162551A1 (en) 2017-06-08
KR20160091211A (ko) 2016-08-02
TW201639112A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102015116822B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102018130254B4 (de) Vorrichtung umfassend einen Induktor und Verfahren zur Bildung derselben
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102019117006A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102014117649B4 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102016116088A1 (de) Halbleitervorrichtung und Verfahren
DE102015117881A1 (de) Packagestrukturen und Verfahren zu deren Bildung
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102018130035A1 (de) Integrierter schaltkreis-package und verfahren
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102020119295A1 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102018122358A1 (de) Halbleiter-bauelement und verfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102020116106B4 (de) Halbleitervorrichtungen und herstellungsverfahren
DE102021111920A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final