DE102016116088A1 - Halbleitervorrichtung und Verfahren - Google Patents

Halbleitervorrichtung und Verfahren Download PDF

Info

Publication number
DE102016116088A1
DE102016116088A1 DE102016116088.1A DE102016116088A DE102016116088A1 DE 102016116088 A1 DE102016116088 A1 DE 102016116088A1 DE 102016116088 A DE102016116088 A DE 102016116088A DE 102016116088 A1 DE102016116088 A1 DE 102016116088A1
Authority
DE
Germany
Prior art keywords
semiconductor device
redistribution layer
die
encapsulant
voltage regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016116088.1A
Other languages
English (en)
Inventor
Chih-Yuan Chang
Chuei-Tang Wang
Jeng-Shien Hsieh
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016116088A1 publication Critical patent/DE102016116088A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1427—Voltage regulator [VR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden ein Verfahren und eine Vorrichtung bereitgestellt, wobei eine erste Halbleitervorrichtung und eine Durchkontaktierung mit einem Verkapselungsmittel verkapselt werden. Eine Umverteilungsschicht verbindet die erste Halbleitervorrichtung mit einer zweiten Halbleitervorrichtung. In einer konkreten Ausführungsform ist die erste Halbleitervorrichtung ein integrierter Spannungsregler, und die zweite Halbleitervorrichtung ist eine Logikvorrichtung, wie zum Beispiel eine zentrale Verarbeitungseinheit.

Description

  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/266,945, eingereicht am 14. Dezember 2015, die hiermit durch Bezugnahme in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Vielzahl verschiedener elektronischer Anwendungen verwendet, wie zum Beispiel Personalcomputer, Mobiltelefone, Digitalkameras und sonstige elektronische Geräte. Halbleitervorrichtungen werden in der Regel hergestellt, indem nacheinander verschiedene isolierende oder dielektrische Schichten, leitfähige Schichten und halbleitende Schichten von Material über einem Halbleitersubstrat abgeschieden werden und die verschiedenen Materialschichten mittels Lithografie strukturiert werden, um Schaltkreiskomponenten und -elemente darauf zu bilden. Dutzende oder Hunderte integrierter Schaltkreise werden auf einem einzelnen Halbleiterwafer hergestellt. Die einzelnen Chips werden in der Regel auf einem einzigen Halbleiterwafer hergestellt. Die einzelnen Dies werden durch Sägen der integrierten Schaltkreise entlang einer Skribierlinie vereinzelt.
  • Nach dem Vereinzeln können die einzelnen Dies dann mit anderen Vorrichtungen verkapselt werden, die komplementär miteinander arbeiten. Eine solche Verkapselung ist zum Beispiel nützlich, wenn es unzweckmäßig ist, die gesamte gewünschte Funktionalität auf einem einzigen Die anzuordnen. Wenn sich beispielsweise eine bestimmte Funktionalität nicht mit einer anderen Funktionalität verträgt, so könnte es sich als sinnvoll erweisen, unterschiedliche Dies miteinander zu verbinden, wobei jeder Die die gewünschte Funktionalität ausführt, ohne dass der andere Die dies unnötig behindert. Jedoch bereitet eine solche Verbindung verschiedener Funktionalitäten untereinander auf separaten Dies eine Reihe anderer Probleme, die gelöst werden müssen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
  • 1–4 veranschaulichen integrierte Halbleitervorrichtungen mit mehreren Umverteilungsschichten gemäß einigen Ausführungsformen.
  • 5 veranschaulicht integrierte Halbleitervorrichtungen mit einer einzelnen Umverteilungsschicht gemäß einigen Ausführungsformen.
  • 6 veranschaulicht integrierte Halbleitervorrichtungen mit einer einzelnen Umverteilungsschicht und einem Unterfüllmaterial gemäß einigen Ausführungsformen.
  • 7 veranschaulicht integrierte Halbleitervorrichtungen mit mehreren Umverteilungsschichten und einer Unterfüllung gemäß einigen Ausführungsformen.
  • 8 veranschaulicht integrierte Halbleitervorrichtungen mit mehreren Umverteilungsschichten und Silizium-Durchkontaktierungen, die sich durch die mehreren Umverteilungsschichten erstrecken, gemäß einigen Ausführungsformen.
  • 9 veranschaulicht integrierte Halbleitervorrichtungen mit mehreren Umverteilungsschichten und Silizium-Durchkontaktierungen, die sich durch die mehreren Umverteilungsschichten, zusammen mit einem Unterfüllmaterial, erstrecken, gemäß einigen Ausführungsformen.
  • 10 veranschaulicht integrierte Halbleitervorrichtungen mit einer einzelnen Umverteilungsschicht zusammen mit Silizium-Durchkontaktierungen, die sich durch die mehreren Umverteilungsschichten erstrecken, gemäß einigen Ausführungsformen.
  • 11 veranschaulicht integrierte Halbleitervorrichtungen mit einer einzelnen Umverteilungsschicht zusammen mit Silizium-Durchkontaktierungen, die sich durch die mehreren Umverteilungsschichten und ein Unterfüllmaterial erstrecken, gemäß einigen Ausführungsformen.
  • 12 veranschaulicht integrierte Halbleitervorrichtungen mit Die-Stapeln gemäß einigen Ausführungsformen.
  • 13A–13B veranschaulichen eine Ausführungsform, bei der die erste Halbleitervorrichtung, die zweite Halbleitervorrichtung und die dritte Halbleitervorrichtung zuletzt angebracht werden.
  • 14 veranschaulicht die Platzierung eines Unterfüllmaterials gemäß einigen Ausführungsformen.
  • 15 veranschaulicht eine Verkapselung der ersten Halbleitervorrichtung, der zweiten Halbleitervorrichtung und der dritten Halbleitervorrichtung gemäß einigen Ausführungsformen.
  • 16 veranschaulicht die Platzierung eines Wärmeverteilers gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Wir wenden uns nun 1 zu, wo ein erstes Trägersubstrat 101 mit einer Klebstoffschicht 103 gezeigt ist. Das erste Trägersubstrat 101 umfasst zum Beispiel Materialien auf Siliziumbasis, wie zum Beispiel Glas oder Siliziumoxid, oder andere Materialien, wie zum Beispiel Aluminiumoxid, Kombinationen beliebiger dieser Materialien oder dergleichen. Das erste Trägersubstrat 101 ist planar, um eine Anbringung von Halbleitervorrichtungen zu ermöglichen, wie zum Beispiel einer ersten Halbleitervorrichtung 401, einer zweiten Halbleitervorrichtung 403 und einer dritten Halbleitervorrichtung 405.
  • Die Klebstoffschicht 103 ist auf dem ersten Trägersubstrat 101 angeordnet, um das Anhaften von darüber liegenden Strukturen zu unterstützen. In einer Ausführungsform kann die Klebstoffschicht 103 einen Ultraviolettkleber umfassen, der seine Klebeeigenschaften verliert, wenn er ultraviolettem Licht ausgesetzt wird. Jedoch können auch andere Arten von Klebstoffen verwendet werden, wie zum Beispiel Haftklebstoffe, strahlungsaushärtbare Klebstoffe, Epoxidharze, Kombinationen davon oder dergleichen. Die Klebstoffschicht 103 kann auf dem ersten Trägersubstrat 101 in einer halbflüssigen oder Gel-Form angeordnet werden, die sich unter Druck leicht verformt.
  • Nachdem die Klebstoffschicht 103 ausgebildet wurde, können eine erste Halbleitervorrichtung 401, eine zweite Halbleitervorrichtung 403 und eine dritte Halbleitervorrichtung 405 auf der Klebstoffschicht 103 angeordnet werden. In einer Ausführungsform kann die erste Halbleitervorrichtung 401 zum Beispiel ein Logik-Die sein, wie zum Beispiel eine zentrale Verarbeitungseinheit (CPU), die dafür ausgelegt ist, in Verbindung mit einer vierten Halbleitervorrichtung 107 (in 1 nicht veranschaulicht, aber unten mit Bezug auf die 2A–2B veranschaulicht und ausführlicher beschrieben), einer fünften Halbleitervorrichtung 109 (ebenfalls nicht in 1 veranschaulicht, aber unten mit Bezug auf die 2A–2B veranschaulicht und beschrieben), der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 zu arbeiten. Jedoch kann die erste Halbleitervorrichtung 401 jede beliebige geeignete Halbleitervorrichtung sein, wie zum Beispiel eine Grafikverarbeitungseinheit, ein Speicher, ein Hochgeschwindigkeits-E/A oder dergleichen.
  • In einer Ausführungsform kann die erste Halbleitervorrichtung 401 ein erstes Substrat (nicht einzeln veranschaulicht), erste aktive Bauelemente (nicht einzeln veranschaulicht), erste Metallisierungsschichten, eine erste Umverteilungsschicht, eine erste Passivierungsschicht 407 und erste Durchkontaktierungen 409 umfassen. Das erste Substrat kann Volumensilizium, dotiert oder undotiert, oder eine aktive Schicht eines Silizium-auf-Isolator(Silicon-On-Insulator, SOI)-Substrats umfassen. Allgemein umfasst ein SOI-Substrat eine Schicht eines Halbleitermaterials, wie zum Beispiel Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium auf Isolator (SGOI) oder Kombinationen davon. Zu weiteren Substraten, die verwendet werden können, gehören mehrschichtige Substrate, Gradientensubstrate oder Hybridorientierungssubstrate.
  • Die ersten aktiven Bauelemente umfassen eine breite Vielfalt aktiver Bauelemente und passiver Bauelemente, wie zum Beispiel Kondensatoren, Widerstände, Induktoren und dergleichen, die dafür verwendet werden können, die gewünschten strukturellen und funktionalen Anforderungen des Designs für die erste Halbleitervorrichtung 401 (zum Beispiel GPU) zu erfüllen. Die ersten aktiven Bauelemente können unter Verwendung beliebiger geeigneter Verfahren entweder innerhalb oder anderenfalls auf dem ersten Substrat ausgebildet werden.
  • Die ersten Metallisierungsschichten werden über dem ersten Substrat und den ersten aktiven Bauelementen ausgebildet und sind dafür ausgelegt, die verschiedenen aktiven Bauelemente zu verbinden, um funktionale Schaltungen zu bilden. In einer Ausführungsform werden die ersten Metallisierungsschichten aus abwechselnden Schichten aus dielektrischem und leitfähigem Material gebildet und können mittels beliebiger geeigneter Prozesse gebildet werden (wie zum Beispiel Abscheidung, Damascene, duales Damascene usw.). In einer Ausführungsform können vier Metallisierungsschichten vorhanden sein, die von dem ersten Substrat durch mindestens eine Zwischenschichtdielektrikum(Interlayer Dielectric, ILD)-Schicht getrennt sind, aber die genaue Anzahl erster Metallisierungsschichten richtet sich nach dem Design der ersten Halbleitervorrichtung 401.
  • Die erste Umverteilungsschicht kann über und in elektrischem Kontakt mit den ersten Metallisierungsschichten ausgebildet werden. Die erste Umverteilungsschicht kann Aluminium umfassen; aber alternativ können auch andere Materialien, wie zum Beispiel Kupfer, verwendet werden. Die erste Umverteilungsschicht kann unter Verwendung eines Abscheidungsprozesses, wie zum Beispiel Sputtern, ausgebildet werden, um eine Schicht aus Material (nicht gezeigt) zu bilden, und Abschnitte der Schicht aus Material können dann durch einen geeigneten Prozess (wie zum Beispiel fotolithografische Maskierung und Ätzen) entfernt werden, um die erste Umverteilungsschicht zu bilden. Jedoch kann jeder geeignete Prozess verwendet werden, um die erste Umverteilungsschicht zu bilden.
  • Die erste Passivierungsschicht 407 kann auf dem ersten Substrat über den ersten Metallisierungsschichten und der ersten Umverteilungsschicht ausgebildet werden. Die erste Passivierungsschicht 407 kann aus einer oder mehreren geeigneten dielektrischen Materialien hergestellt werden, wie zum Beispiel Polyimid, Siliziumoxid, Siliziumnitrid, Dielektrika mit niedrigem k-Wert, wie zum Beispiel kohlenstoffdotierte Oxide, Dielektrika mit extrem niedrigem k-Wert, wie zum Beispiel poröses kohlenstoffdotiertes Siliziumdioxid, Kombinationen davon oder dergleichen. Die erste Passivierungsschicht kann durch einen Prozess wie zum Beispiel chemisches Aufdampfen (Chemical Vapor Deposition, CVD) gebildet werden, obgleich jeder geeignete Prozess verwendet werden kann, und kann eine Dicke zwischen etwa 0,5 μm und etwa 5 μm, wie zum Beispiel etwa 9,25 KÅ, haben.
  • Nachdem die erste Passivierungsschicht 407 ausgebildet wurde, kann die erste Durchkontaktierung 409 durch die erste Passivierungsschicht 407 hindurch ausgebildet werden, um in Kontakt mit der ersten Umverteilungsschicht zu stehen. In einer Ausführungsform kann die erste Durchkontaktierung 409 gebildet werden, indem man zunächst beispielsweise unter Verwendung einer fotolithografischen Maskierung und eines Ätzprozesses eine Öffnung durch die erste Passivierungsschicht 407 hindurch strukturiert. Nachdem eine Öffnung ausgebildet wurde, kann die Öffnung mit einem Material wie zum Beispiel Kupfer, Aluminium oder Wolfram unter Verwendung eines Prozesses wie zum Beispiel Elektroplattierung, Sputtern oder dergleichen gefüllt oder überfüllt werden. Nach dem Abscheiden kann alles leitfähige Material, das außerhalb der Öffnung übrig geblieben ist, beispielsweise unter Verwendung eines Planarisierungsprozesses, wie zum Beispiel chemisch-mechanisches Polieren, entfernt werden.
  • Die zweite Halbleitervorrichtung 403 kann zum Beispiel eine weitere zentrale Verarbeitungseinheit sein, die dafür ausgelegt ist, in Verbindung mit der vierten Halbleitervorrichtung 107, der fünften Halbleitervorrichtung 109, der ersten Halbleitervorrichtung 401 (zum Beispiel der CPU) und der dritten Halbleitervorrichtung 405 zu arbeiten. Jedoch kann die zweite Halbleitervorrichtung 403 jede beliebige geeignete Halbleitervorrichtung sein, wie zum Beispiel eine GPU, ein Speicher, ein Hochgeschwindigkeits-E/A oder dergleichen.
  • In einer Ausführungsform kann die zweite Halbleitervorrichtung 403 ein zweites Substrat, zweite aktive Bauelemente (nicht einzeln veranschaulicht), zweite Metallisierungsschichten (nicht einzeln veranschaulicht), zweite Umverteilungsschichten (nicht einzeln veranschaulicht), eine zweite Passivierungsschicht 411 und zweite Durchkontaktierungen 413 umfassen. In einer Ausführungsform können das zweite Substrat, die zweiten aktiven Bauelemente, die zweiten Metallisierungsschichten, die zweite Umverteilungsschicht, die zweite Passivierungsschicht 411 und die zweiten Durchkontaktierungen 413 dem ersten Substrat, den ersten aktiven Bauelementen, den ersten Metallisierungsschichten, der ersten Umverteilungsschicht, der ersten Passivierungsschicht 407 und den ersten Durchkontaktierungen 409 ähneln, obgleich sie auch verschieden sein können.
  • Die dritte Halbleitervorrichtung 405 kann zum Beispiel eine Eingabe-/Ausgabe-Vorrichtung sein, die dafür ausgelegt ist, in Verbindung mit der vierten Halbleitervorrichtung 107, der fünften Halbleitervorrichtung 109, der ersten Halbleitervorrichtung 401 (zum Beispiel der CPU) und der zweiten Halbleitervorrichtung 403 (zum Beispiel der CPU) zu arbeiten. Jedoch kann die dritte Halbleitervorrichtung 405 jede beliebige geeignete Halbleitervorrichtung sein, wie zum Beispiel eine CPU, eine GPU, ein Speicher oder dergleichen.
  • In einer Ausführungsform kann die dritte Halbleitervorrichtung 405 ein drittes Substrat, dritte aktive Bauelemente (nicht einzeln veranschaulicht), dritte Metallisierungsschichten (nicht einzeln veranschaulicht), dritte Umverteilungsschichten (nicht einzeln veranschaulicht), eine dritte Passivierungsschicht 415 und dritte Durchkontaktierungen 417 umfassen. In einer Ausführungsform können das dritte Substrat, die dritten aktiven Bauelemente, die dritten Metallisierungsschichten, die dritten Umverteilungsschichten, die dritte Passivierungsschicht 415 und die dritten Durchkontaktierungen 417 dem ersten Substrat, den ersten aktiven Bauelementen, den ersten Metallisierungsschichten, den ersten Umverteilungsschichten, der ersten Passivierungsschicht 407 und den ersten Durchkontaktierungen 409 ähneln, obgleich sie auch verschieden sein können.
  • In einer Ausführungsform können die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 beispielsweise unter Verwendung eines Aufnahme- und Ablegeprozesses auf der Klebstoffschicht 103 angeordnet werden. Jedoch kann auch jedes andere Verfahren zum Platzieren der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 verwendet werden.
  • Nachdem die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 angeordnet wurden, können die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 mit einem ersten Verkapselungsmittel 201 verkapselt werden. Die Verkapselung kann in einer Vergießvorrichtung (nicht einzeln in 1 veranschaulicht) ausgeführt werden, die einen oberen Vergießabschnitt und einen unteren Vergießabschnitt, der von dem oberen Vergießabschnitt abgenommen werden kann, umfassen kann. Wenn der obere Vergießabschnitt in eine Position neben dem unteren Vergießabschnitt abgesenkt wird, so kann ein Vergießhohlraum für das erste Trägersubstrat 101, die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 gebildet werden.
  • Während des Verkapselungsprozesses kann der obere Vergießabschnitt neben dem unteren Vergießabschnitt angeordnet werden, wodurch das erste Trägersubstrat 101, die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 innerhalb des Vergießhohlraums eingeschlossen werden. Nach dem Einschließen können der obere Vergießabschnitt und der untere Vergießabschnitt eine luftdichte Dichtung bilden, um das Einströmen und Ausströmen von Gasen in den bzw. aus dem Vergießhohlraum zu steuern. Nach dem Abdichten kann das erste Verkapselungsmittel 201 in den Vergießhohlraum eingebracht werden. Das erste Verkapselungsmittel 201 kann ein Vergussmassenharz, wie zum Beispiel Polyimid, PPS, PEEK, PES, ein wärmebeständiges Kristallharz, Kombinationen davon oder dergleichen sein. Das erste Verkapselungsmittel 201 kann vor dem Ausrichten des oberen Vergießabschnitts und des unteren Vergießabschnitts in den Vergießhohlraum eingebracht werden, oder kann ansonsten durch eine Einspritzöffnung in den Vergießhohlraum gespritzt werden.
  • Nachdem das erste Verkapselungsmittel 201 in den Vergießhohlraum eingebracht wurde, so dass das erste Verkapselungsmittel 201 das erste Trägersubstrat 101, die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 verkapselt, kann das erste Verkapselungsmittel 201 ausgehärtet werden, um das erste Verkapselungsmittel 201 für einen optimalen Schutz zu härten. Zwar richtet sich der genaue Aushärtungsprozess mindestens teilweise nach dem konkreten Material, das als das erste Verkapselungsmittel 201 ausgewählt wird. Doch in einer Ausführungsform, bei der Vergussmasse als das erste Verkapselungsmittel 201 gewählt wird, könnte das Aushärten durch einen Prozess geschehen, bei dem das erste Verkapselungsmittel 201 etwa 60 Sekunden bis etwa 3000 Sekunden lang, wie zum Beispiel etwa 600 Sekunden lang, auf zwischen etwa 100°C und etwa 130°C, wie zum Beispiel etwa 125°C, erwärmt wird. Außerdem können Initiatoren und/oder Katalysatoren in das erste Verkapselungsmittel 201 eingebunden werden, um den Aushärtungsprozess besser zu steuern.
  • Wie der Durchschnittsfachmann jedoch erkennt, ist der oben beschriebene Aushärtungsprozess lediglich ein beispielhafter Prozess, der die hier besprochenen Ausführungsformen nicht einschränken soll. Alternativ können auch andere Aushärtungsprozesse, wie zum Beispiel Bestrahlung oder auch Aushärtenlassen des ersten Verkapselungsmittels 201 bei Umgebungstemperatur, verwendet werden. Jeder geeignete Aushärtungsprozess kann verwendet werden, und alle derartigen Prozesse sollen vollständig in den Schutzumfang der im vorliegenden Text erörterten Ausführungsformen aufgenommen sein.
  • 1 veranschaulicht außerdem ein Ausdünnen des ersten Verkapselungsmittels 201, um die ersten Durchkontaktierungen 409 (auf der ersten Halbleitervorrichtung 401), die zweiten Durchkontaktierungen 413 (auf der zweiten Halbleitervorrichtung 403) und die dritten Durchkontaktierungen 417 (auf der dritten Halbleitervorrichtung 405) zur Weiterverarbeitung freizulegen. Das Ausdünnen kann beispielsweise unter Verwendung eines mechanischen Schleif- oder chemisch-mechanischen Polier(CMP)-Prozesses ausgeführt werden, wobei chemische Ätzmittel und Schleifmittel verwendet werden, um mit dem ersten Verkapselungsmittel 201 zu reagieren und es fortzuschleifen, bis die ersten Durchkontaktierungen 409, die zweiten Durchkontaktierungen 413 und die dritten Durchkontaktierungen 417 freigelegt wurden. Dadurch können die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 eine planare Oberfläche haben, die auch mit dem ersten Verkapselungsmittel 201 bündig ist.
  • Obgleich der oben beschriebene CMP-Prozess als eine konkrete veranschaulichende Ausführungsform vorgestellt wird, sollen damit jedoch die Ausführungsformen nicht eingeschränkt werden. Jeder geeignete Abtragungsprozess kann alternativ verwendet werden, um das erste Verkapselungsmittel 201 auszudünnen und die erste Durchkontaktierungen 409, die zweiten Durchkontaktierungen 413 und die dritten Durchkontaktierungen 417 freizulegen. Zum Beispiel kann eine Reihe von chemischen Ätzvorgängen verwendet werden. Dieser Prozess und jeder sonstige geeignete Prozess können alternativ verwendet werden, um das erste Verkapselungsmittel 201 auszudünnen, und alle derartigen Prozesse sind sollen in vollem Umfang in den Schutzumfang der Ausführungsformen aufgenommen sein.
  • 1 veranschaulicht des Weiteren das Bilden einer ersten Umverteilungsschicht 309 in elektrischer Verbindung mit den ersten Durchkontaktierungen 409, den zweiten Durchkontaktierungen 413 und den dritten Durchkontaktierungen 417. In einer Ausführungsform kann die erste Umverteilungsschicht 309 gebildet werden, indem zunächst eine RDL-Passivierungsschicht (in 1 nicht separat beschriftet) gebildet wird. In einer Ausführungsform kann die RDL-Passivierungsschicht Polybenzoxazol (PBO) sein, obgleich alternativ jedes geeignete Material, wie zum Beispiel Polyimid oder ein Polyimidderivat, verwendet werden kann. Die RDL-Passivierungsschicht kann beispielsweise unter Verwendung eines Aufschleuderprozesses auf eine Dicke zwischen etwa 5 μm und etwa 25 μm, wie zum Beispiel etwa 7 μm, aufgebracht werden, obgleich jedes geeignete Verfahren und jede geeignete Dicke verwendet werden können.
  • Nachdem die RDL-Passivierungsschicht aufgebracht wurde, kann die RDL-Passivierungsschicht strukturiert werden, um eine elektrische Verbindung zwischen beispielsweise den ersten Durchkontaktierungen 409, den zweiten Durchkontaktierungen 413 und den dritten Durchkontaktierungen 417 und einem anschließend ausgebildeten leitfähigen Material zu ermöglichen. In einer Ausführungsform kann die RDL-Passivierungsschicht unter Verwendung eines fotolithografischen Maskierungs- und Ätzprozesses strukturiert werden, bei dem ein Fotoresist aufgebracht wird, einer Energiequelle ausgesetzt wird, entwickelt wird und dann während eines Ätzprozesses als eine Maske verwendet wird. Jedoch kann jedes beliebige geeignete Verfahren verwendet werden, um die RDL-Passivierungsschicht zu bilden und zu strukturieren.
  • Nachdem die RDL-Passivierungsschicht strukturiert wurde, wird eine erste (nicht gezeigte) Keimschicht aus einer Titan-Kupfer-Legierung durch einen geeigneten Bildungsprozess, wie beispielsweise CVD oder Sputtern, ausgebildet. Dann kann ein (ebenfalls nicht gezeigter) Fotoresist ausgebildet werden, um die erste Keimschicht zu bedecken, und der Fotoresist kann dann strukturiert werden, um jene Abschnitte der ersten Keimschicht freizulegen, die sich dort befinden, wo die erste Umverteilungsschicht 309 angeordnet sein soll.
  • Nachdem der Fotoresist ausgebildet und strukturiert wurde, kann ein leitfähiges Material, wie beispielsweise Kupfer, auf der ersten Keimschicht durch einen Abscheidungsprozess, wie beispielsweise Plattieren, ausgebildet werden. Das leitfähige Material kann ausgebildet werden auf eine Dicke zwischen etwa 1 μm und etwa 10 μm, wie beispielsweise etwa 5 μm. Jedoch, während die Material und Verfahren erörtert sind geeigneten, um zu bilden die leitfähiger Material, diese Materialien sind lediglich beispielhafte. Jeder geeigneten Materialien, wie beispielsweise AlCu oder Au und jeder geeigneten Prozesse von Bilden, wie beispielsweise CVD oder PVD, können alternativ verwendet werden, um zu bilden die erste Umverteilungsschicht 309.
  • Nachdem das leitfähige Material ausgebildet wurde, kann der Fotoresist durch einen geeigneten Abtragungsprozess, wie beispielsweise Ashing, entfernt werden. Außerdem können nach dem Entfernen des Fotoresists jene Abschnitte der ersten Keimschicht, die durch den Fotoresist bedeckt wurden, beispielsweise durch einen geeigneten Ätzprozess unter Verwendung des leitfähigen Materials als eine Maske entfernt werden.
  • Nachdem das leitfähige Material ausgebildet wurde, kann das Bilden der RDL-Passivierungsschicht und des leitfähigen Materials wiederholt werden, um eine zweite Schicht aus leitfähigem Material zu bilden. Eine solche Wiederholung von Prozessen kann wiederholt werden, um eine zweite Ebene dielektrischer und leitfähiger Materialien zu bilden. Außerdem sind zwar nur drei Schichten in 1 veranschaulicht, doch der Prozess kann beliebig oft wiederholt werden, um die gewünschte Interkonnektivität bereitzustellen.
  • 2A–2B veranschaulichen das Bilden von Durchkontaktierungen 111 zusammen mit der Platzierung der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109. in einer Ausführungsform können die Durchkontaktierungen 111 gebildet werden, indem man zunächst eine zweite Keimschicht (in 1A veranschaulicht nicht separat) über der ersten Umverteilungsschicht 309 bildet. In einer Ausführungsform ist die zweite Keimschicht für die Durchkontaktierungen 111 eine dünne Schicht eines leitfähigen Materials, das die Bildung einer dickeren Schicht während anschließender Verarbeitungsschritte. Die zweite Keimschicht kann eine Schicht aus Titan von etwa 1.000 Å Dicke umfassen, gefolgt von einer Schicht aus Kupfer, die etwa 5,000 Å dick ist. Die zweite Keimschicht kann – in Abhängigkeit von den gewünschten Materialien – unter Verwendung von Prozessen wie beispielsweise Sputtern, Aufdampfen oder PECVD-Prozessen gebildet werden gebildet werden. Die zweite Keimschicht kann auf eine Dicke zwischen etwa 0,3 μm und etwa 1 μm, wie beispielsweise etwa 0,5 μm, ausgebildet werden.
  • Nachdem die zweite Keimschicht ausgebildet wurde, wird ein Fotoresist (in 2A nicht veranschaulicht) über der zweiten Keimschicht angeordnet und strukturiert. In einer Ausführungsform kann der Fotoresist auf der zweiten Keimschicht beispielsweise unter Verwendung einer Aufschleudertechnik auf eine Höhe zwischen etwa 50 μm und etwa 250 μm, wie beispielsweise etwa 120 μm, aufgebracht werden. Nachdem der Fotoresist an seinem Platz ist, kann er anschließend strukturiert werden, indem man den Fotoresist mit einer strukturierten Energiequelle (beispielsweise einer strukturierten Lichtquelle) in Kontakt bringt, um eine chemische Reaktion zu induzieren, wodurch eine physikalische Veränderung der jenen Abschnitten des Fotoresists, der mit der strukturierten Lichtquelle in Kontakt wurde, hervorgerufen wird. Dann wird ein Entwickler auf den belichteten Fotoresist aufgebracht, um die physikalischen Veränderungen auszunutzen und in Abhängigkeit von der gewünschten Struktur entweder den belichteten Abschnitt des Fotoresists oder den unbelichteten Abschnitt des Fotoresists selektiv zu entfernen.
  • In einer Ausführungsform ist die in dem Fotoresist ausgebildete Struktur eine Struktur für die Durchkontaktierungen 111 (die auch als „Through InFO Vias” oder TIVs bekannt sein können). Die Durchkontaktierungen 111 werden in einer solchen Platzierung ausgebildet, dass sie sich auf verschiedenen Seiten anschließend angebrachter Vorrichtungen, wie beispielsweise der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109. Jedoch kann jede geeignete Anordnung für die Struktur von Durchkontaktierungen 111 verwendet werden, wie beispielsweise eine solche Anordnung, dass die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 auf gegenüberliegenden Seiten der Durchkontaktierungen 111 angeordnet sind.
  • In einer Ausführungsform werden die Durchkontaktierungen 111 innerhalb des Fotoresists gebildet. In einer Ausführungsform umfassen die Durchkontaktierungen 111 ein oder mehrere leitfähige Materialien, wie beispielsweise Kupfer, Wolfram, verschiedene leitfähige Metalle oder dergleichen, und können beispielsweise durch Elektroplattierung, chemisches Plattieren oder dergleichen ausgebildet werden. In einer Ausführungsform wird ein Elektroplattierungsprozess verwendet, wobei die zweite Keimschicht und der Fotoresist in eine Elektroplattierungslösung ein- oder untergetaucht werden. Die Oberfläche der zweiten Keimschicht wird elektrisch mit der negativen Seite einer externen Gleichstromversorgung dergestalt verbunden, dass die zweite Keimschicht als die Katode in dem Elektroplattierungsprozess fungiert. Eine massive leitfähige Anode, wie beispielsweise eine Kupferanode, wird ebenfalls in die Lösung getaucht und wird an der positiven Seite der Stromversorgung angebracht. Die Atome von der Anode werden in die Lösung hinein aufgelöst, aus der die Katode, beispielsweise die zweite Keimschicht, die aufgelösten Atome bezieht, wodurch die frei liegenden leitfähigen Bereiche der zweiten Keimschicht innerhalb der Öffnung des Fotoresists plattiert werden.
  • Nachdem die Durchkontaktierungen 111 unter Verwendung des Fotoresists und der zweiten Keimschicht ausgebildet wurden, kann der Fotoresist unter Verwendung eines geeigneten Abtragungsprozesses entfernt werden. In einer Ausführungsform kann ein Plasma-Ashing-Prozess verwendet werden, um den Fotoresist zu entfernen, wodurch die Temperatur des Fotoresists werden kann, bis der Fotoresist thermisch zersetzt wird und entfernt werden kann. Jedoch kann alternativ auch jeder sonstige geeignete Prozess, wie beispielsweise ein Nassabziehen, verwendet werden. Das Entfernen des Fotoresists kann die darunterliegenden Abschnitte der zweiten Keimschicht frei legen.
  • Nach dem Freilegen können die frei gelegten Abschnitte der zweiten Keimschicht entfernt werden. In einer Ausführungsform können die frei gelegten Abschnitte der zweiten Keimschicht (beispielsweise jene Abschnitte, die nicht durch die Durchkontaktierungen 111 bedeckt werden) beispielsweise durch einen Nass- oder Trockenätzprozess entfernt werden. Beispielsweise können in einem Trockenätzprozess die Reaktanden in Richtung der zweiten Keimschicht unter Verwendung der Durchkontaktierungen 111 als Masken gerichtet werden. In einer anderen Ausführungsform können Ätzmittel auf die zweite Keimschicht gesprüht oder auf sonstige Weise mit ihr in Kontakt gebracht werden, um die frei gelegten Abschnitte der zweiten Keimschicht zu entfernen.
  • 2B veranschaulicht eine Nahansicht der vierten Halbleitervorrichtung 107, die innerhalb der Durchkontaktierungen 111 angebracht wird. In einer Ausführungsform kann die vierte Halbleitervorrichtung 107 ein Spannungsregler sein, der die Spannung zuführt und/oder steuert, die beispielsweise der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 zugeführt wird. In einer Ausführungsform, in der die vierte Halbleitervorrichtung 107 ein Spannungsregler ist, kann die vierte Halbleitervorrichtung 107 eine Spannung zwischen etwa 0,6 V und etwa 2,5 V, wie beispielsweise etwa 1,2 V, liefern. Jedoch kann jede geeignete Spannung durch die vierte Halbleitervorrichtung 107 zugeführt werden.
  • In einer Ausführungsform umfasst die vierte Halbleitervorrichtung 107 ein viertes Substrat (nicht einzeln veranschaulicht), vierte aktive Bauelemente (nicht einzeln veranschaulicht), vierte Metallisierungsschichten (nicht einzeln veranschaulicht), erste Kontaktinseln, eine vierte Passivierungsschicht und erste externe Verbinder 110. In einer konkreten Ausführungsform können das vierte Substrat, vierte aktive Bauelemente und vierte Metallisierungsschichten aus ähnlichen Materialien und unter Verwendung ähnlicher Prozesse ausgebildet werden, wie sie oben mit Bezug auf das erste Substrat, die erste aktive Vorrichtung und die erste Metallisierungsschicht besprochen wurden, obgleich beliebige geeignete Materialien oder Prozesse verwendet werden können.
  • Die ersten Kontaktinseln können über und in elektrischem Kontakt mit den vierten Metallisierungsschichten ausgebildet werden. Die ersten Kontaktinseln können Aluminium umfassen, aber alternativ können auch andere Materialien, wie beispielsweise Kupfer, verwendet werden. Die ersten Kontaktinseln können unter Verwendung eines Abscheidungsprozesses wie beispielsweise Sputtern ausgebildet werden, um eine Schicht aus Material (nicht gezeigt) zu bilden, und Abschnitte der Schicht aus Material können dann durch einen geeigneten Prozess (wie beispielsweise fotolithografisches Maskieren und Ätzen) entfernt werden, um die ersten Kontaktinseln zu bilden. Jedoch kann jeder sonstige geeignete Prozess verwendet werden, um die Kontaktinseln zu bilden. Die ersten Kontaktinseln können auf eine Dicke zwischen etwa 0,5 μm und etwa 4 μm, wie beispielsweise etwa 1,45 μm, ausgebildet werden.
  • Die vierte Passivierungsschicht kann auf dem vierten Substrat über den vierten Metallisierungsschichten und den ersten Kontaktinseln ausgebildet werden. Die vierte Passivierungsschicht kann aus einem oder mehreren geeigneten dielektrischen Materialien hergestellt werden, wie beispielsweise Siliziumoxid, Siliziumnitrid, Dielektrika mit niedrigem k-Wert, wie beispielsweise kohlenstoffdotierte Oxide, Dielektrika mit extrem niedrigem k-Wert, wie beispielsweise poröses kohlenstoffdotiertes Siliziumdioxid, Kombinationen davon oder dergleichen. Die vierte Passivierungsschicht kann durch einen Prozess wie beispielsweise chemisches Aufdampfen (CVD) ausgebildet werden, obgleich jeder geeignete Prozess verwendet werden kann, und kann eine Dicke zwischen etwa 0,5 μm und etwa 5 μm, wie beispielsweise etwa 9,25 KÅ, haben.
  • Die ersten externen Verbinder 110 können ausgebildet werden, um leitfähige Regionen für einen Kontakt zwischen den ersten Kontaktinseln und beispielsweise der ersten Umverteilungsschicht 309 bereitzustellen. In einer Ausführungsform können die ersten externen Verbinder 110 Mikrobondhügel sein, die ein eutektisches Material, wie beispielsweise Lot, umfassen, obgleich alternativ jegliche geeignete Materialien verwendet werden können. In einer Ausführungsform, bei der die ersten externen Verbinder 110 Mikrobondhügel sind, können die ersten externen Verbinder 110 unter Verwendung eines Ball-Drop-Verfahrens, wie beispielsweise eines Direct-Ball-Drop-Prozesses, ausgebildet werden. In einer anderen Ausführungsform können die Mikrobondhügel ausgebildet werden, indem man zunächst eine Schicht aus Zinn durch ein beliebiges geeignetes Verfahren, wie beispielsweise Aufdampfen, Elektroplattierung, Aufdrucken oder Lottransfer, ausbildet und dann ein Wiederaufschmelzen ausführt, um das Material in die gewünschte Bondhügelform zu bringen. Nachdem die ersten externen Verbinder 110 ausgebildet wurden, kann ein Test ausgeführt werden, um sicherzustellen, dass die Struktur für die Weiterverarbeitung geeignet ist. In einer Ausführungsform, bei der die ersten externen Verbinder 110 Mikrobondhügel sind, können die ersten externen Verbinder 110 einen Durchmesser zwischen etwa 20 μm und etwa 50 μm haben.
  • In einer anderen Ausführungsform können die ersten externen Verbinder 110 leitfähige Pföstchen sein und können ausgebildet werden, indem man zunächst einen Fotoresist (nicht gezeigt) über der vierten Passivierungsschicht auf eine Dicke zwischen etwa 5 μm zu durch 20 μm, wie beispielsweise etwa 10 μm, ausbildet. Der Fotoresist kann strukturiert werden, um Abschnitte der vierten Passivierungsschichten freizulegen, durch die sich die leitfähigen Pföstchen erstrecken werden. Nach der Strukturierung kann der Fotoresist dann als eine Maske verwendet werden, um die gewünschten Abschnitte der vierten Passivierungsschicht zu entfernen, wodurch jene Abschnitte der darunterliegenden ersten Kontaktinseln freigelegt werden, mit denen die ersten externen Verbinder 110 Kontakt herstellen.
  • Die ersten externen Verbinder 110 können innerhalb der Öffnungen von sowohl der vierten Passivierungsschicht als auch des Fotoresists ausgebildet werden. Die ersten externen Verbinder 110 können aus einem leitfähigen Material wie beispielsweise Kupfer gebildet werden, obgleich auch andere leitfähige Materialien, wie beispielsweise Nickel, Gold oder metallische Legierungen, Kombinationen davon oder dergleichen, verwendet werden können. Außerdem können die ersten externen Verbinder 110 unter Verwendung eines Prozesses wie beispielsweise Elektroplattierung ausgebildet werden, wobei ein elektrischer Strom durch die leitfähigen Abschnitte der ersten Kontaktinseln fließt, an denen die ersten externen Verbinder 110 ausgebildet werden sollen, und die ersten Kontaktinseln werden in eine Lösung getaucht. Die Lösung und der elektrische Strom scheiden beispielsweise Kupfer innerhalb der Öffnungen ab, um die Öffnungen des Fotoresists und der vierten Passivierungsschicht auszufüllen und/oder zu überfüllen, wodurch die ersten externen Verbinder 110 gebildet werden. Überschüssiges leitfähiges Material und Fotoresist außerhalb der Öffnungen der ersten Passivierungsschicht können dann beispielsweise unter Verwendung eines Ashing-Prozesses, eines chemisch-mechanischen Polier(CMP)-Prozesses, Kombinationen davon oder dergleichen entfernt werden.
  • Wie der Durchschnittsfachmann jedoch erkennt, sind die oben beschriebenen Prozesse zum Bilden der ersten externen Verbinder 110 lediglich Beschreibungen und sollen nicht die Ausführungsformen auf genau diese Prozesse beschränken. Vielmehr sollen die beschriebenen Prozesse veranschaulichend sein, da jeder geeignete Prozess zum Bilden der ersten externen Verbinder 110 verwendet werden kann. Alle geeigneten Prozesse sollen in vollem Umfang im Schutzumfang der vorliegenden Ausführungsformen enthalten sein.
  • Wir kehren nun zu 2A zurück. 2A veranschaulicht die Platzierung der vierten Halbleitervorrichtung 107 auf der ersten Umverteilungsschicht 309 zusammen mit der Platzierung der fünften Halbleitervorrichtung 109. In einer Ausführungsform kann die fünfte Halbleitervorrichtung 109 ein weiterer Spannungsregler sein und kann ein fünftes Substrat, fünfte aktive Bauelemente, fünfte Metallisierungsschichten, zweite Kontaktinseln, eine fünfte Passivierungsschicht (in 1A nicht separat veranschaulicht) und zweite externe Verbinder 113 umfassen. in einer Ausführungsform können das fünfte Substrat, die fünften aktiven Bauelemente, die fünften Metallisierungsschichten, die zweiten Kontaktinseln, die fünfte Passivierungsschicht und die zweiten externen Verbinder 113 dem vierten Substrat, den vierten aktiven Bauelementen, den vierten Metallisierungsschichten, den ersten Kontaktinseln, der vierten Passivierungsschicht und den ersten externen Verbindern 110 ähneln, obgleich sie auch verschieden sein können. In einer Ausführungsform können die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 beispielsweise unter Verwendung eines Aufnahme- und Ablegeprozesses platziert werden. Jedoch kann auch jedes andere Verfahren zum Platzieren der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109 verwendet werden.
  • Nachdem die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 in elektrischem Kontakt mit der ersten Umverteilungsschicht 309 angeordnet wurden, werden die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 an die erste Umverteilungsschicht 309 gebondet. In einer Ausführungsform, bei der die ersten externen Verbinder 110 und die zweiten externen Verbinder 113 Mikrobondhügel sind, können die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 durch einen Wiederaufschmelzprozess gebondet werden, wodurch die Temperatur der Mikrobondhügel erhöht wird, bis sich die Mikrobondhügel teilweise verflüssigen und zu fließen beginnen. Nachdem die Temperatur anschließend gesenkt wurde, verfestigen sich die Mikrobondhügel wieder, wodurch die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 physisch und elektrisch an die erste Umverteilungsschicht 309 gebondet werden.
  • In einer anderen Ausführungsform, bei der die ersten externen Verbinder 110 und die zweiten externen Verbinder 113 geeignet sind, indem sie beispielsweise Kupferpföstchen sind, können die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 an die erste Umverteilungsschicht 309 unter Verwendung eines Fusionsbondungsprozesses gebondet werden. Beispielsweise können frei gelegte Abschnitte der dielektrischen Materialien innerhalb der ersten Umverteilungsschicht 309 und der vierten Passivierungsschicht (der vierten Halbleitervorrichtung 107) und der fünften Passivierungsschicht (der fünften Halbleitervorrichtung 109) zu Beginn beispielsweise unter Verwendung eines Nassreinigungsverfahrens, wie beispielsweise eines SC-1- oder SC-2-Reinigungsverfahrens, gereinigt werden, um eine hydrophile Oberfläche zu bilden. Nach dem Reinigen werden die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 in ihre jeweiligen gewünschten Positionen ausgerichtet, und die hydrophile Oberfläche wird in physischen Kontakt mit der ersten Umverteilungsschicht 309 angeordnet, um die Bondungsverfahren zu beginnen. Nachdem die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 kontaktiert wurden, kann ein thermisches Glühen verwendet werden, um die Bondungen zu festigen.
  • Jedoch sind die Beschreibungen der Fusionsbondung, wie oben beschrieben, lediglich ein Beispiel einer anderen Art von Prozess, der verwendet werden kann, um die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 an die erste Umverteilungsschicht 309 zu bonden, und sollen die Ausführungsformen nicht einschränken. Vielmehr kann alternativ jeder geeignete Bondungsprozess, wie beispielsweise ein Hybrid-Bondungsprozess, bei dem sowohl die dielektrischen als auch die leitfähigen Abschnitte der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109 an die erste Umverteilungsschicht 309 gebondet werden, dafür verwendet werden, die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 an die erste Umverteilungsschicht 309 zu bonden, und alle derartigen Prozesse sollen in vollem Umfang in die Ausführungsformen aufgenommen sein.
  • 3 veranschaulicht eine Verkapselung der Durchkontaktierungen 111, der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109. In einer Ausführungsform werden die Durchkontaktierungen 111, die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 so verkapselt, wie es oben mit Bezug auf die Verkapselung der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 beschrieben wurde. Beispielsweise können die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 in einer (nicht separat veranschaulichten) Vergießkammer angeordnet werden, und ein zweites Verkapselungsmittel 419 kann über der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109 angeordnet werden. Nachdem sie an ihrem Platz sind, können das zweite Verkapselungsmittel 419, die Durchkontaktierungen 111, die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 gewünschtenfalls planarisiert werden, beispielsweise unter Verwendung eines CMP-Prozesses, bis die Durchkontaktierungen 111, die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 frei liegen. Jedoch kann jeder geeignete Prozess verwendet werden, um die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 zu verkapseln.
  • 3 veranschaulicht das Bilden einer zweiten Umverteilungsschicht 301, um die vierte Halbleitervorrichtung 107, die fünfte Halbleitervorrichtung 109, die Durchkontaktierungen 111 und die dritten externen Verbinder 307 miteinander zu verbinden. In einer Ausführungsform kann die zweite Umverteilungsschicht 301 unter Verwendung ähnlicher Materialien und Prozesse ausgebildet werden, wie oben mit Bezug auf die erste Umverteilungsschicht 309 beschrieben wurde. Jedoch kann jeder geeignete Prozess verwendet werden, um die zweite Umverteilungsschicht 301 zu bilden.
  • 3 veranschaulicht außerdem das Bilden erster Umverteilungsschicht-Kontaktinseln 305 und einer ersten Umverteilungsschicht-Passivierungsschicht 303 über der zweiten Umverteilungsschicht 301, um Schutz und Isolierung für die zweite Umverteilungsschicht 301 und die anderen darunterliegenden Strukturen bereitzustellen. In einer Ausführungsform können die ersten Umverteilungsschicht-Kontaktinseln 305 über und in elektrischem Kontakt mit der zweiten Umverteilungsschicht 301 ausgebildet werden und können Aluminium umfassen, aber andere Materialien, wie beispielsweise Kupfer, können alternativ ebenfalls verwendet werden. Die ersten Umverteilungsschicht-Kontaktinseln 305 können unter Verwendung eines Abscheidungsprozesses wie beispielsweise Sputtern ausgebildet werden, um eine Schicht aus Material (nicht gezeigt) zu bilden, und Abschnitte der Schicht aus Material können dann durch einen geeigneten Prozess (wie beispielsweise fotolithografisches Maskieren und Ätzen) entfernt werden, um die ersten Umverteilungsschicht-Kontaktinseln 305 zu bilden. Jedoch kann jeder sonstige geeignete Prozess verwendet werden, um die ersten Umverteilungsschicht-Kontaktinseln 305 zu bilden. Die ersten Umverteilungsschicht-Kontaktinseln 305 können auf eine Dicke zwischen etwa 0,5 μm und etwa 4 μm, wie beispielsweise etwa 1,45 μm, ausgebildet werden.
  • Die erste Umverteilungsschicht-Passivierungsschicht 303 wird über den ersten Umverteilungsschicht-Kontaktinseln 305 ausgebildet, um zu helfen, die ersten Umverteilungsschicht-Kontaktinseln 305 und anderen darunterliegenden Strukturen zu schützen. In einer Ausführungsform kann die erste Umverteilungsschicht-Passivierungsschicht 303 Polybenzoxazol (PBO) sein, obgleich alternativ jedes geeignete Material, wie beispielsweise Polyimid oder ein Polyimidderivat, verwendet werden kann. Die erste Umverteilungsschicht-Passivierungsschicht 303 kann beispielsweise unter Verwendung eines Aufschleuderprozesses auf eine Dicke zwischen etwa 5 μm und etwa 25 μm, wie beispielsweise etwa 7 μm, aufgebracht werden, obgleich alternativ jedes geeignete Verfahren und jede geeignete Dicke verwendet werden können.
  • Nachdem die ersten Umverteilungsschicht-Kontaktinseln 305 ausgebildet wurden, können dritte externe Verbinder 307 in elektrischer Verbindung mit den ersten Umverteilungsschicht-Kontaktinseln 305 ausgebildet werden. In einer Ausführungsform können die dritten externen Verbinder 307 Controlled Collaps Chip Connection(C4)-Bondhügel sein, die ein eutektisches Material, wie beispielsweise Lot, umfassen, obgleich alternativ jegliche geeigneten Materialien verwendet werden können. Optional kann eine Lötmetallisierung zwischen den dritten externen Verbindern 307 und den ersten Umverteilungsschicht-Kontaktinseln 305 verwendet werden. In einer Ausführungsform, bei der die dritten externen Verbinder 307 C4-Bondhügel sind, können die dritten externen Verbinder 307 unter Verwendung eines Ball-Drop-Verfahrens, wie beispielsweise eines Direct-Ball-Drop-Prozesses, ausgebildet werden. Alternativ können die C4-Bondhügel ausgebildet werden, indem man zunächst eine Schicht aus Zinn durch ein beliebiges geeignetes Verfahren, wie beispielsweise Aufdampfen, Elektroplattierung, Aufdrucken oder Lottransfer, ausbildet und dann ein Wiederaufschmelzen ausführt, um das Material in die gewünschte Bondhügelform zu bringen. Nachdem die dritten externen Verbinder 307 ausgebildet wurden, kann ein Test ausgeführt werden, um sicherzustellen, dass die Struktur für die Weiterverarbeitung geeignet ist. Die dritten externen Verbinder 307 können mit einem Durchmesser zwischen etwa 40 μm und etwa 120 μm, wie beispielsweise etwa 80 μm, ausgebildet werden.
  • 3 veranschaulicht außerdem ein Entbonden des ersten Trägersubstrats 101. In einer Ausführungsform können die dritten externen Verbinder 307 – und damit die Struktur, die die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 enthält – an einer (nicht separat veranschaulichten) Ringstruktur angebracht werden. Die Ringstruktur kann ein metallischer Ring sein, der dafür vorgesehen ist, Stützung und Stabilität für die Struktur während und nach dem Entbondungsprozess bereitzustellen. In einer Ausführungsform werden die dritten externen Verbinder 307, die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 an der Ringstruktur beispielsweise unter Verwendung eines Ultraviolett-Bandes angebracht, obgleich alternativ jeder sonstige geeignete Klebstoff oder jede sonstige geeignete Anbringung verwendet werden kann.
  • Nachdem die dritten externen Verbinder 307 – und damit die Struktur, die die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 enthält – an der Ringstruktur angebracht wurden, kann das erste Trägersubstrat 101 von der Struktur, die die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 enthält, beispielsweise unter Verwendung eines thermischen Prozesses entbondet werden, um die Klebeeigenschaften der Klebstoffschicht 103 zu ändern. In einer konkreten Ausführungsform wird eine Energiequelle, wie beispielsweise ein Ultraviolett(UV)-Laser, ein Kohlendioxid(CO2)-Laser oder ein Infrarot(1R)-Laser, verwendet, um die Klebstoffschicht 103 zu bestrahlen und zu erwärmen, bis die Klebstoffschicht 103 mindestens einen Teil ihrer Klebeeigenschaften verliert. Nachdem dies ausgeführt wurde, können das erste Trägersubstrat 101 und die Klebstoffschicht 103 physisch von der Struktur, die die dritten externen Verbinder 307, die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 umfasst, getrennt und entfernt werden.
  • 4 veranschaulicht eine Verbindung der dritten externen Verbinder 307 mit einem Substrat 421. In einer Ausführungsform kann das Substrat 421 ein Packaging-Substrat sein, das interne Interconnect-Verbindungen (beispielsweise Silizium-Durchkontaktierungen und Metallisierungsschichten) umfasst, um die vierte Halbleitervorrichtung 107, die fünfte Halbleitervorrichtung 109, die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 mit anderen (nicht separat veranschaulichten) externen Vorrichtungen zu verbinden. In einer anderen Ausführungsform kann das Substrat 421 ein Interposer sein, der als ein Zwischensubstrate verwendet wird, um die vierte Halbleitervorrichtung 107, die fünfte Halbleitervorrichtung 109, die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 mit den externen Vorrichtungen zu verbinden. In dieser Ausführungsform kann das Substrat 421 beispielsweise ein Siliziumsubstrat, dotiert oder undotiert, oder eine aktive Schicht eines Silizium-auf-Isolator(SOI)-Substrats sein. Jedoch kann das Substrat 421 alternativ auch ein Glassubstrat, ein Keramiksubstrat, ein Polymersubstrat oder jedes andere Substrat sein, das eine geeignete Schutz- und/oder Interconnect-Funktion bereitstellen kann. Diese und jegliche sonstige geeignete Materialien können für das Substrat 421 verwendet werden.
  • Vierte externe Verbindungen 423 können in Kontakt mit dem Substrat 421 angeordnet werden und werden verwendet, um eine Konnektivität zwischen dem Substrat 421 und den anderen externen Vorrichtungen bereitzustellen. In einer Ausführungsform können die vierten externen Verbindungen 423 beispielsweise ein Ball Grid Array (BGA) sein, obgleich jede geeignete Verbindung verwendet werden kann. In einer Ausführungsform, bei der die vierten externen Verbindungen 423 ein Ball Grid Array sind, können die vierten externen Verbindungen 423 ein Material wie beispielsweise Zinn oder andere geeignete Materialien, wie beispielsweise Silber, bleifreies Zinn oder Kupfer, umfassen. In einer Ausführungsform, bei der die vierten externen Verbindungen 423 Zinn-Löt-Bondhügel sind, können die vierten externen Verbindungen 423 gebildet werden, indem man zunächst eine Schicht aus Zinn mittels allseits gebräuchlicher Verfahren, wie beispielsweise Aufdampfen, Elektroplattierung, Aufdrucken, Lottransfer, Lötperlenplatzierung usw., auf eine Dicke von beispielsweise etwa 100 μm ausbildet. Nachdem eine Schicht aus Zinn auf der Struktur ausgebildet wurde, kann ein Wiederaufschmelzen ausgeführt werden, um das Material in die gewünschte Bondhügelform mit einem Durchmesser von beispielsweise zwischen etwa 150 μm und etwa 350 μm, wie beispielsweise etwa 250 μm, zu bringen.
  • Durch Ausbilden der vierten Halbleitervorrichtung 107 (beispielsweise ein integrierter Spannungsregler) und der fünften Halbleitervorrichtung 109 (beispielsweise eine integrierter Spannungsregler) innerhalb des zweiten Verkapselungsmittels 419 zusammen mit den Durchkontaktierungen 111 sowie durch ihre Verbindung mit der ersten Halbleitervorrichtung 401 (beispielsweise eine CPU), der zweiten Halbleitervorrichtung 403 (beispielsweise eine CPU) und der dritten Halbleitervorrichtung 405 (beispielsweise eine E/A-Vorrichtung) können die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 näher als andere Lösungen bei den Schaltlasten angeordnet werden, die sich innerhalb der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 befinden. Durch Verkürzen der physischen Distanz zwischen den Spannungsreglern und den Schaltlasten kann das IR-Abwurfproblem, mit dem andere Strukturen behaftet waren, gelöst werden, wodurch eine Systempaketlösung für ein hocheffizientes CPU-Energiemanagement mit einem kompakten Formfaktor und einer reduzierten Platinenfläche bereitgestellt wird. Außerdem kann in Ausführungsformen, bei denen die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 Spannungsregler sind und die erste Halbleitervorrichtung 401 und die zweite Halbleitervorrichtung 403 CPU-Kerne sind, in einer solchen Mehrkern-CPU mit einer kernweisen Spannungssteuerung Energie gespart werden.
  • 5 veranschaulicht eine andere Ausführungsform, bei der – anstatt die zweite Umverteilungsschicht 301 auszubilden, um die Durchkontaktierungen 111 mit den dritten externen Verbindern 307 zu verbinden – die dritten externen Verbinder 307 nach dem Bilden der ersten Umverteilungsschicht-Kontaktinseln 305 und der ersten Umverteilungsschicht-Passivierungsschicht 303 direkt über den Durchkontaktierungen 111 gebondet werden. In einer konkreten Ausführungsform werden, nachdem die Durchkontaktierungen 111 durch das zweite Verkapselungsmittel 419 (beispielsweise unter Verwendung des CMP-Prozesses) hindurch frei gelegt wurden, die ersten Umverteilungsschicht-Kontaktinseln 305 direkt über und in physischer Verbindung mit den frei gelegten Durchkontaktierungen 111 ausgebildet. Nachdem die ersten Umverteilungsschicht-Kontaktinseln 305 ausgebildet wurden, wird die erste Umverteilungsschicht-Passivierungsschicht 303 ausgebildet, um die ersten Umverteilungsschicht-Kontaktinseln 305 zu schützen, und die dritten externen Verbinder 307 können auf den ersten Umverteilungsschicht-Kontaktinseln 305 durch die erste Umverteilungsschicht-Passivierungsschicht 303 hindurch angeordnet werden. Das Substrat 421 kann dann an die dritten externen Verbinder 307 gebondet werden, wodurch die Verwendung der zweiten Umverteilungsschicht 301 umgangen wird.
  • Durch direktes Bonden der dritten externen Verbinder 307 an die Durchkontaktierungen 111 können die zusätzlichen Prozessschritte und Komplikationen beim Ausbilden der zweiten Umverteilungsschicht 301 in Situationen vermieden werden, wo die zweite Umverteilungsschicht 301 nicht erwünscht ist. Durch Verringern der Prozessschritte und Vereinfachen der Herstellung der Vorrichtungen können die Vorrichtungen effizienter und mit einem geringeren Risiko von Defekten hergestellt werden.
  • 6 veranschaulicht eine Ausführungsform ähnlich der oben mit Bezug auf 5 beschriebenen Ausführungsform, bei der ein erstes Unterfüllmaterial 601 angeordnet wird, um die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) zu schützen. In einer Ausführungsform ist das erste Unterfüllmaterial 601 ein Schutzmaterial, das dafür verwendet wird, die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) gegenüber negativen Betriebs- und Umgebungseinflüssen, wie beispielsweise Belastungen infolge der Entstehung von Wärme während des Betriebes, abzufedern und zu schützen. Das erste Unterfüllmaterial 601 kann beispielsweise ein flüssiges Epoxidharz oder ein sonstiges Schutzmaterial umfassen und kann dann ausgehärtet werden. In einer Ausführungsform kann das erste Unterfüllmaterial 601 angeordnet werden, nachdem die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 angeordnet wurden und bevor die Verkapselung ausgeführt wird, indem das erste Unterfüllmaterial 601 beispielsweise unter Verwendung eines Einspritzprozesses zugeführt wird, wodurch das erste Unterfüllmaterial 601 in flüssiger Form dergestalt eingespritzt wird, dass es um die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) herum fließt. Nachdem das erste Unterfüllmaterial 601 platziert wurde, kann mit den übrigen Prozessschritten fortgefahren werden, wie oben beschrieben.
  • Durch das Aufbringen des ersten Unterfüllmaterials 601 können die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) besser vor den anschließenden Verarbeitungsschritten geschützt werden. Beispielsweise kann das erste Unterfüllmaterial 601 zusätzliche strukturelle Stützung sowie weitere Isolierung für die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) bereitstellen. Eine solche zusätzliche Stützung und ein solcher zusätzlicher Schutz reduzieren oder beseitigen strukturelle Ausfälle der ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und der zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109).
  • 7 veranschaulicht eine Ausführungsform ähnlich der oben mit Bezug auf die 1A–4 beschriebenen Ausführungsform, in der die zweite Umverteilungsschicht 301 ausgebildet wird, um zu helfen, die Durchkontaktierungen 111 miteinander zu verbinden. in dieser Ausführungsform jedoch wird das erste Unterfüllmaterial 601 vor der Verkapselung der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109 zugeführt. Das erste Unterfüllmaterial 601 in dieser Ausführungsform kann so sein, wie es oben mit Bezug auf 6 beschrieben wurde, indem es beispielsweise ein flüssiges Epoxidharz oder ein sonstiges Schutzmaterial ist, das in flüssiger Form unter Verwendung eines Einspritzprozesses zugeführt wird. Jedoch kann jedes geeignete Material oder Verfahren zum Zuführen verwendet werden. Nachdem das erste Unterfüllmaterial 601 platziert wurde, kann mit den übrigen Prozessschritten fortgefahren werden, wie oben beschrieben.
  • Durch das Aufbringen des ersten Unterfüllmaterials 601 können die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) besser vor den anschließenden Verarbeitungsschritten geschützt werden. Beispielsweise kann das erste Unterfüllmaterial 601 zusätzliche strukturelle Stützung sowie weitere Isolierung für die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) bereitstellen. Eine solche zusätzliche Stützung und ein solcher zusätzlicher Schutz reduzieren oder beseitigen strukturelle Ausfälle der ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und der zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109).
  • 8 veranschaulicht eine andere Ausführungsform ähnlich der Ausführungsform, die oben mit Bezug auf 4 erörtert wurde. Jedoch werden in dieser Ausführungsform Silizium-Durchkontaktierungen (Through Silicon Vias, TSVs) 801 durch das vierte Substrat der vierten Halbleitervorrichtung 107 und das fünfte Substrat der fünften Halbleitervorrichtung 109 hindurch ausgebildet. Betrachten wir zunächst die vierte Halbleitervorrichtung 107. In einer Ausführungsform können die TSVs 801 ausgebildet werden, indem man zunächst Silizium-Durchkontaktierungs(TSV)-Öffnungen in dem vierten Substrat der vierten Halbleitervorrichtung 107 bildet. Die TSV-Öffnungen können ausgebildet werden, indem man einen geeigneten Fotoresist (nicht gezeigt) aufträgt und entwickelt und Abschnitte des vierten Substrats der vierten Halbleitervorrichtung 107, die frei liegen, auf die gewünschte Tiefe entfernt. Die TSV-Öffnungen können so ausgebildet werden, dass sie sich in das vierte Substrat der vierten Halbleitervorrichtung 107 mindestens weiter hinein erstrecken als die vierten aktiven Bauelemente, die in und/oder auf dem vierten Substrat der vierten Halbleitervorrichtung 107 gebildet sind, und können sich auf eine größere Tiefe erstrecken als die letztendliche gewünschte Höhe des vierten Substrats der vierten Halbleitervorrichtung 107. Dementsprechend kann die Tiefe – obgleich sie vom Gesamtdesign abhängig ist – von den vierten aktiven Bauelementen auf dem vierten Substrat der vierten Halbleitervorrichtung 107 aus zwischen etwa 20 μm und etwa 200 μm liegen, wie beispielsweise eine Tiefe von etwa 50 μm von den vierten aktiven Bauelemente auf dem vierten Substrat der vierten Halbleitervorrichtung 107 aus.
  • Nachdem die TSV-Öffnungen innerhalb des vierten Substrats der vierten Halbleitervorrichtung 107 gebildet wurden, können die TSV-Öffnungen mit einer Auskleidung ausgekleidet werden. Die Auskleidung kann beispielsweise ein Oxid sein, das aus Tetraethylorthosilikat (TEOS) oder Siliziumnitrid gebildet ist, obgleich alternativ jedes geeignete dielektrische Material verwendet werden kann. Die Auskleidung kann unter Verwendung eines plasmaverstärkten chemischen Aufdampf(PECVD)-Prozesses gebildet werden, obgleich alternativ auch andere geeignete Prozesse, wie beispielsweise physikalisches Aufdampfen oder ein thermischer Prozess, verwendet werden können. Außerdem kann die Auskleidung auf eine Dicke zwischen etwa 0,1 μm und etwa 5 μm, wie beispielsweise etwa 1 μm, ausgebildet werden.
  • Nachdem die Auskleidung entlang den Seitenwänden und der Unterseite der TSV-Öffnungen ausgebildet wurde, kann eine Sperrschicht (ebenfalls nicht unabhängig veranschaulicht) ausgebildet werden, und die verbliebenen TSV-Öffnungen können mit einem ersten leitfähigen Material gefüllt werden. Das erste leitfähige Material kann Kupfer umfassen, obgleich alternativ auch andere geeignete Materialien, wie beispielsweise Aluminium, Legierungen, dotiertes Polysilizium, Kombinationen davon und dergleichen, verwendet werden können. Das erste leitfähige Material kann durch Elektroplattierung von Kupfer auf eine dritte Keimschicht (nicht gezeigt) gebildet werden, wodurch die TSV-Öffnungen gefüllt und überfüllt werden. Nachdem die TSV-Öffnungen gefüllt wurden, können überschüssige Auskleidung, Sperrschicht, dritte Keimschicht und erstes leitfähiges Material außerhalb der TSV-Öffnungen durch einen Planarisierungsprozess, wie beispielsweise chemisch-mechanisches Polieren (CMP), entfernt werden, obgleich jeder geeignete Abtragungsprozess verwendet werden kann.
  • Nachdem die TSV-Öffnungen gefüllt wurden, kann eine Rückseite des vierten Substrats der vierten Halbleitervorrichtung 107 ausgedünnt werden, um die TSV-Öffnungen freizulegen und die TSVs 801 zu bilden. In einer Ausführungsform kann das vierte Substrat der vierten Halbleitervorrichtung 107 beispielsweise unter Verwendung eines CMP- und Schleifprozesses ausgedünnt werden, um das Material des vierten Substrats der vierten Halbleitervorrichtung 107 zu entfernen sowie das vierte Substrat der vierten Halbleitervorrichtung 107 und die TSVs 801 zu planarisieren, nachdem die TSVs 801 frei gelegt wurden. In einer anderen Ausführungsform können auch ein oder mehrere Ätzprozesse oder sonstige Abtragungsprozesse verwendet werden, um Material des vierten Substrats zu entfernen und die TSVs 801 freizulegen.
  • Mit Bezug auf die TSVs 801 durch das fünfte Substrat der fünften Halbleitervorrichtung 109 hindurch kann ein ähnlicher Prozess verwendet werden, um die TSVs 801 durch die fünfte Halbleitervorrichtung 109 hindurch zu bilden. Beispielsweise kann eine Öffnung innerhalb des fünften Substrats ausgebildet werden; die Öffnung kann mit leitfähigem Material ausgekleidet und gefüllt werden, und das fünfte Substrat kann ausgedünnt werden, um das leitfähige Material freizulegen. Jedoch jeder geeignete Prozess oder Prozesse, um zu bilden die TSVs 801 über der vierten Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 verwendet werden kann.
  • Nachdem die TSVs 801 in der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109 ausgebildet wurden (und jede sonstige gewünschte Verarbeitung, wie beispielsweise das Bilden der aktiven Bauelemente oder der Metallisierungsschichten, ausgeführt wurde), können die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 angeordnet und mit den Durchkontaktierungen 111 verkapselt werden, wie oben mit Bezug auf die 2A–3 beschrieben wurde. Außerdem kann die zweite Umverteilungsschicht 301 über der vierten Halbleitervorrichtung 107, der fünften Halbleitervorrichtung 109 und dem zweiten Verkapselungsmittel 419 ausgebildet werden. Jedoch nimmt die zweite Umverteilungsschicht 301 in dieser Ausführungsform keine Umroutung der Durchkontaktierungen 111 vor, sondern sie wird ebenfalls elektrisch mit den TSVs 801 über der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109 verbunden. insofern kann die zweite Umverteilungsschicht 301 auch verwendet werden, um die vierte Halbleitervorrichtung 107, die fünfte Halbleitervorrichtung 109 und die Durchkontaktierungen 111 miteinander zu verbinden.
  • Durch Ausbilden der TSVs 801 durch die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 hindurch können weitere Routungsoptionen bereitgestellt werden. Außerdem können die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 mit der zweiten Umverteilungsschicht 301 verbunden werden. Mit solchen Optionen können ein effizienteres Layout und eine effizientere Verbindungsstruktur entworfen und erreicht werden, und eine insgesamt effizientere Vorrichtung kann erhalten werden.
  • 9 veranschaulicht eine andere Ausführungsform, bei der die TSVs 801 durch die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 hindurch ausgebildet werden und die zweite Umverteilungsschicht 301 elektrisch mit den TSVs 801 verbunden wird. In dieser Ausführungsform wird zusätzlich zu den TSVs 801 das erste Unterfüllmaterial 601 angeordnet, um zu helfen, die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 zu schützen und zu stützen. Das erste Unterfüllmaterial 601 in dieser Ausführungsform kann so sein, wie es oben mit Bezug auf 6 beschrieben ist, indem es beispielsweise ein flüssiges Epoxidharz oder ein sonstiges Schutzmaterial ist, das in flüssiger Form unter Verwendung eines Einspritzprozesses zugeführt wird. Jedoch kann jedes geeignete Material oder jedes geeignete Verfahren zum Zuführen verwendet werden.
  • Durch das Aufbringen des ersten Unterfüllmaterials 601 können die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) besser vor den anschließenden Verarbeitungsschritten geschützt werden. Beispielsweise kann das erste Unterfüllmaterial 601 zusätzliche strukturelle Stützung sowie weitere Isolierung für die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) bereitstellen. Eine solche zusätzliche Stützung und ein solcher zusätzlicher Schutz reduzieren oder beseitigen strukturelle Ausfälle der ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und der zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109).
  • 10 veranschaulicht eine andere Ausführungsform, bei der die TSVs 801 durch die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 hindurch ausgebildet werden. In dieser Ausführungsform wird – zusätzlich zum Ausbilden der TSVs 801 (wie oben mit Bezug auf 8 beschrieben) – die zweite Umverteilungsschicht 301 nicht ausgebildet, und die dritten externen Verbinder 307 werden direkt an die Durchkontaktierungen 111 gebondet (beispielsweise durch die ersten Umverteilungsschicht-Kontaktinseln 305 hindurch) sowie direkt an die TSVs 801 gebondet. Beispielsweise können die ersten Umverteilungsschicht-Kontaktinseln 305 in elektrischer und/oder physischer Verbindung mit den TSVs 801 ausgebildet werden, und die dritten externen Verbinder 307 werden direkt über und in elektrischer Verbindung mit den ersten Umverteilungsschicht-Kontaktinseln 305 angeordnet.
  • Durch direktes Bonden der dritten externen Verbinder 307 an die Durchkontaktierungen 111 und auch an die TSVs 801 können die zusätzlichen Prozessschritte und Komplikationen beim Ausbilden der zweiten Umverteilungsschicht 301 in Situationen vermieden werden, wo die zweite Umverteilungsschicht 301 nicht gewünscht wird. Durch Verringern der Prozessschritte und Vereinfachen der Herstellung der Vorrichtungen können die Vorrichtungen effizienter und mit geringerem Risiko von Defekten hergestellt werden.
  • 11 veranschaulicht eine andere Ausführungsform ähnlich der Ausführungsform in 10, in der die TSVs 801 durch die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 hindurch ausgebildet werden und die dritten externen Verbinder 307 direkt an die Durchkontaktierungen 111 und die TSVs 801 gebondet werden. In dieser Ausführungsform wird jedoch das erste Unterfüllmaterial 601 ebenfalls vor der Verkapselung der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109 zugeführt. Das erste Unterfüllmaterial 601 kann in dieser Ausführungsform so sein, wie es oben mit Bezug auf 6 beschrieben wurde, indem es beispielsweise ein flüssiges Epoxidharz oder ein sonstiges Schutzmaterial ist, das in flüssiger Form unter Verwendung eines Einspritzprozesses zugeführt wird. Jedoch kann jedes geeignete Material oder jedes geeignete Verfahren zum Zuführen verwendet werden. Nachdem das erste Unterfüllmaterial 601 platziert wurde, kann mit den übrigen Prozessschritten fortgefahren werden, wie oben beschrieben.
  • Durch das Aufbringen des ersten Unterfüllmaterials 601 können die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) besser vor den anschließenden Verarbeitungsschritten geschützt werden. Beispielsweise kann das erste Unterfüllmaterial 601 zusätzliche strukturelle Stützung sowie zusätzliche Isolierung für die ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und die zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109) in ausgewählten Richtungen bereitstellen. Eine solche zusätzliche Stützung und ein solcher zusätzlicher Schutz reduzieren oder beseitigen strukturelle Ausfälle der ersten externen Verbinder 110 (auf der vierten Halbleitervorrichtung 107) und der zweiten externen Verbinder 113 (auf der fünften Halbleitervorrichtung 109).
  • 12 veranschaulicht eine andere Ausführungsform, bei der die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 oder die dritte Halbleitervorrichtung 405 – oder alle drei von ihnen – Die-Stapel sind, die mehrere einzelne Dies umfassen. In einer Ausführungsform kann die erste Halbleitervorrichtung 401 durch einen ersten Die-Stapel 1201 ersetzt werden, der einen ersten Die 1203, einen zweiten Die 1205 und einen dritten Die 1207 umfassen kann, die mittels dritter TSVs 1209 miteinander verbunden sind. In einer konkreten Ausführungsform kann jeder des ersten Dies 1203, des zweiten Dies 1205 und des dritten Dies 1207 beispielsweise ein Speicher-Die sein, wie beispielsweise ein DRAM-Die oder ein Speicher-Die mit hoher Bandbreite, obgleich der erste Die 1203, der zweite Die 1205 und der dritte Die 1207 jede gewünschte Funktion erfüllen können. Jeder des ersten Dies 1203, des zweiten Dies 1205 und des dritten Dies 1207 kann unter Verwendung ähnlicher Strukturen und Verfahren ausgebildet werden, wie oben mit Bezug auf die erste Halbleitervorrichtung 401 beschrieben wurde, und nachdem sie ausgebildet wurden, können der erste Die 1203, der zweite Die 1205 und der dritte Die 1207 miteinander verbondet werden, bevor sie platziert und verkapselt werden.
  • Gleichermaßen kann die zweite Halbleitervorrichtung 403 durch einen zweiten Die-Stapel 1211 ersetzt werden, und die dritte Halbleitervorrichtung 405 kann durch einen dritten Die-Stapel 1213 ersetzt werden. Jede geeignete Kombination von Die-Stapeln und anderen Halbleitervorrichtungen kann verwendet werden, und alle derartigen Kombinationen sollen in vollem Umfang in den Schutzumfang der Erfindung aufgenommen sein.
  • 13A–13B veranschaulichen eine andere Ausführungsform, bei der die erste Umverteilungsschicht 309 ausgebildet wird und die vierte Halbleitervorrichtung 107 zusammen mit der fünften Halbleitervorrichtung 109 vor der Platzierung und Verkapselung der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 platziert werden. In einer Ausführungsform wird eine Polymerschicht 105 auf der Klebstoffschicht 103 ausgebildet und kann Polybenzoxazol (PBO) sein, obgleich alternativ jedes geeignete Material, wie beispielsweise Polyimid oder ein Polyimidderivat, verwendet werden kann. Die Polymerschicht 105 kann beispielsweise unter Verwendung eines Aufschleuderprozesses auf eine Dicke zwischen etwa 0,5 μm und etwa 10 μm, wie beispielsweise etwa 5 μm, aufgebracht werden, obgleich alternativ jedes geeignete Verfahren und jede geeignete Dicke verwendet werden können.
  • Nachdem die Polymerschicht 105 ausgebildet wurde, kann die erste Umverteilungsschicht 309 auf der Polymerschicht 105 ausgebildet werden. In einer Ausführungsform kann die erste Umverteilungsschicht 309 ausgebildet werden, wie oben mit Bezug auf 1 beschrieben wurde. Beispielsweise können mehrere leitfähige und dielektrische Schichten unter Verwendung von Abscheidungs- und fotolithografischen Maskierungs- und Ätzprozessen ausgebildet werden. Jedoch kann jeder geeignete Prozess zum Bilden der ersten Umverteilungsschicht 309 verwendet werden.
  • Nachdem die erste Umverteilungsschicht 309 über dem ersten Trägersubstrat 101 ausgebildet wurde, können die Durchkontaktierungen 111 ausgebildet werden, und die vierte Halbleitervorrichtung 107 und die fünfte Halbleitervorrichtung 109 werden innerhalb der Durchkontaktierungen 111 angeordnet, nachdem die Durchkontaktierungen 111 ausgebildet wurden, wie oben mit Bezug auf 2A beschrieben wurde. Des Weiteren kann in dieser Ausführungsform auch eine sechste Halbleitervorrichtung 1301 auf der ersten Umverteilungsschicht 309 zusammen mit der vierten Halbleitervorrichtung 107 und der fünften Halbleitervorrichtung 109 angeordnet werden. In einer Ausführungsform kann die sechste Halbleitervorrichtung 1301 ein weiterer Spannungsregler sein und kann ein sechstes Substrat, sechste aktive Bauelemente, sechste Metallisierungsschichten, dritte Kontaktinseln, eine sechste Passivierungsschicht (nicht separat in 13A veranschaulicht) und dritte externe Verbinder 1303 umfassen. In einer Ausführungsform können das sechste Substrat, das sechste aktive Bauelemente, die sechsten Metallisierungsschichten, die dritten Kontaktinseln, die sechste Passivierungsschicht und die dritten externen Verbinder 1303 dem vierten Substrat, den vierten aktiven Bauelementen, den vierten Metallisierungsschichten, den ersten Kontaktinseln, der vierten Passivierungsschicht und den ersten externen Verbindern 110 ähneln, obgleich sie auch verschieden sein können.
  • 13A veranschaulicht zusätzlich eine Verkapselung der vierten Halbleitervorrichtung 107, der fünften Halbleitervorrichtung 109 und der sechsten Halbleitervorrichtung 1301 zusammen mit dem Bilden der zweiten Umverteilungsschicht 301, der ersten Umverteilungsschicht-Kontaktinseln 305, der ersten Umverteilungsschicht-Passivierungsschicht 303 und der dritten externen Verbinder 307. In einer Ausführungsform können die vierte Halbleitervorrichtung 107, die fünfte Halbleitervorrichtung 109 und die sechste Halbleitervorrichtung 1301 zusammen mit den Durchkontaktierungen 111 verkapselt werden, und die zweite Umverteilungsschicht 301, die ersten Umverteilungsschicht-Kontaktinseln 305 und die dritten externen Verbinder 307 können ausgebildet werden, wie oben mit Bezug auf 3 beschrieben wurde. Jedoch kann jeder geeignete Prozess bzw. können jegliche geeigneten Prozesse verwendet werden.
  • 13B veranschaulicht, dass, nachdem die dritten externen Verbinder 307 gebildet wurden, das erste Trägersubstrat 101 entfernt werden kann. In einer Ausführungsform kann das erste Trägersubstrat 101 entfernt werden, wie oben mit Bezug auf 3 beschrieben wurde. Beispielsweise kann die Klebstoffschicht behandelt werden, um ihre Adhäsion zu verringern, und dann können das erste Trägersubstrat 101 und die Adhäsionsschicht 103 entfernt werden. Zusätzlich kann auf dieser Stufe gewünschtenfalls auch die Polymerschicht 105 beispielsweise unter Verwendung eines Nassätzprozesses entfernt werden.
  • Nachdem das erste Trägersubstrat 101 entfernt wurde, können die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 angeordnet und mit der ersten Umverteilungsschicht 309 verbunden werden. In einer Ausführungsform können vor dem Verbinden der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 vierte externe Verbinder 1305 auf der ersten Halbleitervorrichtung 401 angeordnet werden, fünfte externe Verbinder 1307 können auf der zweiten Halbleitervorrichtung 403 angeordnet werden, und sechste externe Verbinder 1309 können auf der dritten Halbleitervorrichtung 405 angeordnet werden. In einer Ausführungsform können die vierten externen Verbinder 1305, die fünften externen Verbinder 1307 und die sechsten externen Verbinder 1309 Mikrobondhügel sein, die ein eutektisches Material, wie beispielsweise Lot, umfassen, obgleich alternativ jegliche geeigneten Materialien verwendet werden können. In einer Ausführungsform, bei der die vierten externen Verbinder 1305, die fünften externen Verbinder 1307 und die sechsten externen Verbinder 1309 Mikrobondhügel sind, die vierten externen Verbinder 1305, die fünften externen Verbinder 1307 und die sechsten externen Verbinder 1309 können unter Verwendung eines Ball-Drop-Verfahrens, wie beispielsweise eines Direct-Ball-Drop-Prozesses, ausgebildet werden. In einer anderen Ausführungsform können die Mikrobondhügel ausgebildet werden, indem man zunächst eine Schicht aus Zinn durch ein beliebiges geeignetes Verfahren, wie beispielsweise Aufdampfen, Elektroplattierung, Aufdrucken oder Lottransfer, ausbildet und dann ein Wiederaufschmelzen ausführt, um das Material in die gewünschte Bondhügelform zu bringen. In einer Ausführungsform, bei der die vierten externen Verbinder 1305, die fünften externen Verbinder 1307 und die sechsten externen Verbinder 1309 Mikrobondhügel sind, können die ersten externen Verbinder 110 einen Durchmesser zwischen etwa 20 μm und etwa 50 μm haben.
  • Nachdem die vierten externen Verbinder 1305, die fünften externen Verbinder 1307 und die sechsten externen Verbinder 1309 auf der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 angeordnet oder ausgebildet wurden, können die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 ausgerichtet und an die erste Umverteilungsschicht 309 gebondet werden. In einer Ausführungsform, bei der die vierten externen Verbinder 1305, die fünften externen Verbinder 1307 und die sechsten externen Verbinder 1309 Mikrobondhügel sind, können die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 gebondet werden, indem die vierten externen Verbinder 1305, die fünften externen Verbinder 1307 und die sechsten externen Verbinder 1309 auf den gewünschten frei gelegten Abschnitten der ersten Umverteilungsschicht 309 ausgerichtet werden und dann ein Wiederaufschmelzen ausgeführt wird, um die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 an die erste Umverteilungsschicht 309 zu bonden.
  • Alternativ können die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 unter Verwendung eines Fusionsbondungsprozesses oder eines Hybridbondungsprozesses an die erste Umverteilungsschicht 309 gebondet werden. In diesen Prozessen werden die vierten externen Verbinder 1305, die fünften externen Verbinder 1307 und die sechsten externen Verbinder 1309 nicht verwendet, und die erste Passivierungsschicht 407, die zweite Passivierungsschicht 411 und die dritten Passivierungsschicht 415 werden direkt an die dielektrischen Abschnitte der ersten Umverteilungsschicht 309 (in einem Fusionsbondungsprozess) gebondet, oder anderenfalls werden die ersten Durchkontaktierungen 409, die zweiten Durchkontaktierungen 413 und die dritten Durchkontaktierungen 417 (zusätzlich zu der ersten Passivierungsschicht 407, der zweiten Passivierungsschicht 411 und der dritten Passivierungsschicht 415) in einem Hybridfusionsbondungsprozess direkt an die erste Umverteilungsschicht 309 gebondet. Jedoch kann jeder geeignete Prozess verwendet werden, um die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 an die erste Umverteilungsschicht 309 zu bonden.
  • Nachdem die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 an die erste Umverteilungsschicht 309 gebondet wurden, können die dritten externen Verbinder 307 an das Substrat 421 gebondet werden. In einer Ausführungsform werden die dritten externen Verbinder 307 an das Substrat 421 gebondet, wie oben mit Bezug auf 4 beschrieben wurde. Jedoch kann jedes geeignete Verfahren verwendet werden.
  • 14 veranschaulicht die Platzierung eines zweiten Unterfüllmaterials 1401 zwischen der ersten Umverteilungsschicht 309 und jeder der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405. In einer Ausführungsform kann das zweite Unterfüllmaterial 1401 ein ähnliches Material sein und kann unter Verwendung eines ähnlichen Prozesses wie das erste Unterfüllmaterial 601 (oben mit Bezug auf 6 beschrieben) zugeführt werden. Beispielsweise kann die zweite Unterfüllmaterial 1401 ein Epoxidharzmaterial sein, das durch einen Einspritzprozess zugeführt wird. Jedoch kann jedes geeignete Material oder Verfahren zum Zuführen verwendet werden.
  • Des Weiteren findet in der in 14 veranschaulichten Ausführungsform, nachdem das zweite Unterfüllmaterial 1401 zugeführt wurde, keine Verkapselung der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 statt. Vielmehr bleiben die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 unverkapselt, wobei die Seitenwände der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 frei von einem Verkapselungsmaterial bleiben.
  • 15 veranschaulicht eine andere Ausführungsform, bei der die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 mit den ersten Verkapselungsmittel 201 verkapselt werden. In einer Ausführungsform werden die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 verkapselt, wie oben mit Bezug auf die Verkapselung der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 in 1 beschrieben wurde. Beispielsweise können die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 (zusammen mit der vierten Halbleitervorrichtung 107, der fünften Halbleitervorrichtung 109 und der sechsten Halbleitervorrichtung 1301) in einer (nicht separat veranschaulichten) Vergießkammer angeordnet werden, und das erste Verkapselungsmittel 201 kann über der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 angeordnet werden. Nachdem sie an ihrem Platz sind, können das erste Verkapselungsmittel 201, die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 gewünschtenfalls beispielsweise unter Verwendung eines CMP-Prozesses planarisiert werden, um die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 frei zu legen. Jedoch kann jeder geeignete Prozess verwendet werden, um die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 zu verkapseln.
  • 16 veranschaulicht eine andere Ausführungsform, bei der das erste Verkapselungsmittel 201 nicht zum Verkapseln der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 verwendet. In dieser Ausführungsform kann ein Wärmeverteiler 1601 über der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 angeordnet werden, um zu helfen, die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 zu schützen sowie Wärme abzuziehen, die während des Betriebes der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 entsteht. In einer Ausführungsform kann der Wärmeverteiler 1601 an der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 beispielsweise unter Verwendung eines ersten thermischen Grenzflächenmaterials 1603 angebracht werden. Das erste thermische Grenzflächenmaterial 1603 umfasst in einigen Ausführungsformen beispielsweise ein Epoxidharz, Silikon, ein anorganisches Material wie beispielsweise ein schwach vernetztes Silikonpolymer, ein oder mehrere Matrixpolymere, ein Polymer mit einem oder mehreren wärmeleitfähigen Füllstoffen, andere Materialien, oder mehrere Schichten oder Kombinationen davon. In Ausführungsformen, bei denen das erste thermische Grenzflächenmaterial 1603 ein Matrixpolymer umfasst, kann das Matrixpolymer Ethylenpropylen, ein Ethylenpropylen-Dien-Monomer, hydriertes Polyisopren oder eine Kombination davon umfassen. In Ausführungsformen, bei denen das erste thermische Grenzflächenmaterial 1603 einen wärmeleitfähigen Füllstoff enthält, kann der wärmeleitfähige Füllstoff Aluminiumoxid, Bornitrid, Aluminiumnitrid, Aluminium, Kupfer, Silber, Indium oder eine Kombination davon enthalten. Der wärmeleitfähige Füllstoff ist innerhalb des ersten thermischen Grenzflächenmaterials 1603 dispergiert und hat in einigen Ausführungsformen beispielsweise einen Gewichtsprozentanteil innerhalb des ersten thermischen Grenzflächenmaterials 1603 von etwa 10 Gewichtsprozent bis etwa 90 Gewichtsprozent. Alternativ kann das erste thermische Grenzflächenmaterial 1603 auch andere Materialien, Füllstoffe und Eigenschaften umfassen. Das erste thermische Grenzflächenmaterial 1603 wird dafür verwendet, das elektrische und/oder thermische Leiten zu verbessern, indem mikroskopische Lufttaschen eingefüllt werden, die zwischen winzig-ungleichmäßigen Oberflächen entstehen, wie beispielsweise in der Region zwischen Oberflächen der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 und des Wärmeverteilers 1601.
  • In einigen Ausführungsformen können die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 elektrisch und thermisch mit dem Wärmeverteiler 1601 und schließlich mit einer Wärmesenke (nicht separat in 16 veranschaulicht) verbunden werden. Für ein solches Beispiel kann eine auf Metall basierende thermische Paste verwendet werden, die Silber-, Nickel- oder Aluminiumpartikel enthält, die in dem Silikonfett suspendiert sind. In alternativen Ausführungsformen, bei denen die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 möglicherweise nur eine Wärmeleitung zu der Wärmesenke benötigen, können elektrisch nichtleitende, Keramik-basierte Pasten, die mit Keramikpulver gefüllt sind, wie beispielsweise Berylliumoxid, Aluminiumnitrid, Aluminiumoxid oder Zinkoxid, aufgetragen werden. Darüber hinaus brauchen einige Ausführungsformen nicht die erste thermische Paste zu verwenden.
  • In einigen Ausführungsformen kann der Wärmeverteiler 1601 dafür verwendet werden, elektrische und/oder thermische Pfade für die erste Halbleitervorrichtung 401, die zweite Halbleitervorrichtung 403 und die dritte Halbleitervorrichtung 405 bereitzustellen, um die in der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 entstehende Wärme über eine größere Fläche zu verteilen, insbesondere bei Hochleistungsanwendungen. In einer Ausführungsform kann der Wärmeverteiler 1601 Kupfer, Aluminium, andere Metalle, Legierungen, Kombinationen davon oder ein sonstiges Material mit hoher elektrischer und thermischer Leitfähigkeit umfassen. Zusätzlich kann der Wärmeverteiler eine mechanische Verbindung von der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 zur Oberseite des Substrats 421 herstellen, um elektrische Verbindungen zu dem Substrat 421 zu bilden.
  • Eine Wärmesenke kann über dem Wärmeverteiler und der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 montiert und thermisch mit ihnen gekoppelt sein. Die Wärmesenke kann unter Verwendung von Materialien gebildet werden, die eine hohe thermische Leitfähigkeit besitzen, wie beispielsweise Aluminium, Kupfer, Diamant, andere Metalle, Legierungen, Kombinationen davon und dergleichen. Die Wärmesenke hilft beim Kühlen der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 durch Vergrößern einer gegebenen Oberfläche, die Kontakt mit einem Kühlmittel hat, das sich um sie herum befindet, wie beispielsweise Luft. Die Wärmeübertragungsmechanismen funktionieren durch die Konvektion der umgebenden Luft, durch das Leiten über die Luft, und durch Strahlung. Beispielsweise kann die Wärmesenke im Vergleich zur Oberfläche der ersten Halbleitervorrichtung 401, der zweiten Halbleitervorrichtung 403 und der dritten Halbleitervorrichtung 405 eine viel größere Oberfläche für Konvektion aufweisen, indem eine große Anzahl von Rippen verwendet werden, die die Form einer Matrix aus geometrisch geformten Pins oder eine Anordnung aus geraden oder aufgeweiteten Rippen haben. In einem anderen Beispiel, wo die Konvektion niedrig ist, kann eine mattschwarze Oberflächenfarbe viel effizienter abstrahlen als glänzende, metallische Farben im sichtbaren Spektrum. Alternativ kann jede geeignete Form für die Wärmesenke verwendet werden.
  • Gemäß einer Ausführungsform wird eine Halbleitervorrichtung bereitgestellt, die eine erste Halbleitervorrichtung umfasst, wobei die erste Halbleitervorrichtung einen ersten Spannungsregler umfasst. Ein Verkapselungsmittel verkapselt die erste Halbleitervorrichtung, und eine Durchkontaktierung ist von der ersten Halbleitervorrichtung getrennt und erstreckt sich von einer ersten Seite des Verkapselungsmittels zu einer zweiten Seite des Verkapselungsmittels. Eine erste Umverteilungsschicht ist elektrisch mit der Durchkontaktierung auf einer ersten Seite des Verkapselungsmittels verbunden, und eine zweite Halbleitervorrichtung ist elektrisch mit der ersten Halbleitervorrichtung durch die erste Umverteilungsschicht hindurch verbunden, wobei die zweite Halbleitervorrichtung eine erste Logikvorrichtung umfasst.
  • Gemäß einer anderen Ausführungsform wird eine Halbleitervorrichtung bereitgestellt, die ein Verkapselungsmittel mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite umfasst. Eine Durchkontaktierung erstreckt sich von der ersten Seite zu der zweiten Seite, und ein erster Spannungsregler-Die erstreckt sich von der ersten Seite zu der zweiten Seite. Eine erste Umverteilungsschicht ist elektrisch mit der Durchkontaktierung und dem ersten Spannungsregler-Die verbunden, und ein erster Logik-Die ist elektrisch mit dem ersten Spannungsregler-Die durch die erste Umverteilungsschicht verbunden.
  • Gemäß einer anderen Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, das das Verkapseln einer Durchkontaktierung und eines ersten Spannungsregler-Dies mit einem ersten Verkapselungsmittel umfasst, wobei das erste Verkapselungsmittel in physischem Kontakt mit der Durchkontaktierung steht. Eine erste Umverteilungsschicht wird auf einer ersten Seite des ersten Verkapselungsmittels ausgebildet, wobei die erste Umverteilungsschicht in elektrischer Verbindung mit der Durchkontaktierung steht, und ein erster Logik-Die wird an die erste Umverteilungsschicht gebondet, wobei der erste Logik-Die in elektrischer Verbindung mit dem ersten Spannungsregler-Die steht.
  • Gemäß einer anderen Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, das das Ausbilden einer ersten Umverteilungsschicht über einem ersten Halbleiter-Die umfasst, wobei der erste Halbleiter-Die ein Logik-Die ist. Durchkontaktierungen werden auf einer Seite der ersten Umverteilungsschicht ausgebildet, die dem ersten Halbleiter-Die gegenüber liegt, und ein erster integrierter Spannungsregler wird neben den Durchkontaktierungen angeordnet. Der erste integrierte Spannungsregler und die Durchkontaktierungen werden verkapselt.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (25)

  1. Halbleitervorrichtung, die Folgendes umfasst: eine erste Halbleitervorrichtung, wobei die erste Halbleitervorrichtung einen ersten Spannungsregler umfasst; ein Verkapselungsmittel, das die erste Halbleitervorrichtung verkapselt; eine Durchkontaktierung, die von der ersten Halbleitervorrichtung getrennt ist und sich von einer ersten Seite des Verkapselungsmittels zu einer zweiten Seite des Verkapselungsmittels erstreckt; eine erste Umverteilungsschicht, die elektrisch mit der Durchkontaktierung auf einer ersten Seite des Verkapselungsmittels verbunden ist; und eine zweite Halbleitervorrichtung, die elektrisch mit der ersten Halbleitervorrichtung durch die erste Umverteilungsschicht verbunden ist, wobei die zweite Halbleitervorrichtung eine erste Logikvorrichtung umfasst.
  2. Halbleitervorrichtung nach Anspruch 1, die des Weiteren eine dritte Halbleitervorrichtung umfasst, wobei das Verkapselungsmittel die dritte Halbleitervorrichtung verkapselt, und wobei die dritte Halbleitervorrichtung einen zweiten Spannungsregler umfasst.
  3. Halbleitervorrichtung nach Anspruch 2, die des Weiteren eine vierte Halbleitervorrichtung umfasst, die elektrisch mit der ersten Umverteilungsschicht verbunden ist und auf einer Seite der ersten Umverteilungsschicht angeordnet ist, die der dritten Halbleitervorrichtung gegenüber liegt, wobei die vierte Halbleitervorrichtung eine zweite Logikvorrichtung umfasst.
  4. Halbleitervorrichtung nach Anspruch 3, die des Weiteren Folgendes umfasst: eine fünfte Halbleitervorrichtung, die elektrisch mit der ersten Umverteilungsschicht verbunden ist und auf einer Seite der ersten Umverteilungsschicht angeordnet ist, die der dritten Halbleitervorrichtung gegenüber liegt, wobei die fünfte Halbleitervorrichtung eine E/A-Vorrichtung umfasst; und ein zweites Verkapselungsmittel, das die zweite Halbleitervorrichtung, die vierte Halbleitervorrichtung und die fünfte Halbleitervorrichtung verkapselt.
  5. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die erste Halbleitervorrichtung eine Silizium-Durchkontaktierung umfasst.
  6. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei Seitenwände der ersten Halbleitervorrichtung frei von einem Verkapselungsmittel sind.
  7. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, die des Weiteren ein Unterfüllmaterial in physischem Kontakt mit der ersten Halbleitervorrichtung umfasst.
  8. Halbleitervorrichtung, die Folgendes umfasst: ein Verkapselungsmittel mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite; eine Durchkontaktierung, die sich von der ersten Seite zu der zweiten Seite erstreckt; einen ersten Spannungsregler-Die, der sich von der ersten Seite zu der zweiten Seite erstreckt; eine erste Umverteilungsschicht, die elektrisch mit der Durchkontaktierung und dem ersten Spannungsregler-Die verbunden ist; und einen ersten Logik-Die, der elektrisch mit dem ersten Spannungsregler-Die durch die erste Umverteilungsschicht verbunden ist.
  9. Halbleitervorrichtung nach Anspruch 8, die des Weiteren einen zweiten Spannungsregler umfasst, der sich von der ersten Seite zu der zweiten Seite erstreckt.
  10. Halbleitervorrichtung nach Anspruch 9, die des Weiteren einen zweiten Logik-Die umfasst, der elektrisch mit der ersten Umverteilungsschicht verbunden ist.
  11. Halbleitervorrichtung nach Anspruch 10, die des Weiteren einen E/A-Die umfasst, der elektrisch mit der Durchkontaktierung verbunden ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 8 bis 11, die des Weiteren eine zweite Umverteilungsschicht umfasst, die auf einer Seite des ersten Spannungsregler-Dies angeordnet ist, die dem ersten Logik-Die gegenüber liegt.
  13. Halbleitervorrichtung nach Anspruch 12, die des Weiteren eine Silizium-Durchkontaktierung umfasst, die sich durch den ersten Spannungsregler-Die erstreckt und elektrisch mit der zweiten Umverteilungsschicht verbunden ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 8 bis 13, die des Weiteren einen Wärmeverteiler umfasst, der thermisch mit dem ersten Logik-Die verbunden ist.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Verkapseln einer Durchkontaktierung und eines ersten Spannungsregler-Dies mit einem ersten Verkapselungsmittel, wobei das erste Verkapselungsmittel in physischem Kontakt mit der Durchkontaktierung steht; Ausbilden einer ersten Umverteilungsschicht auf einer ersten Seite des ersten Verkapselungsmittels, wobei die erste Umverteilungsschicht in elektrischer Verbindung mit der Durchkontaktierung steht; und Bonden eines ersten Logik-Dies an die erste Umverteilungsschicht, wobei der erste Logik-Die in elektrischer Verbindung mit dem ersten Spannungsregler-Die steht.
  16. Verfahren nach Anspruch 15, das des Weiteren Folgendes umfasst: Bonden eines zweiten Logik-Dies an die erste Umverteilungsschicht; und Verkapseln des ersten Logik-Dies und des zweiten Logik-Dies mit einem zweiten Verkapselungsmittel.
  17. Verfahren nach Anspruch 16, wobei das Verkapseln der Durchkontaktierung und des ersten Spannungsregler-Dies des Weiteren das Verkapseln eines zweiten Spannungsreglers mit dem ersten Verkapselungsmittel umfasst.
  18. Verfahren nach einem der Ansprüche 15 bis 17, das des Weiteren das Ausbilden einer zweiten Umverteilungsschicht auf einer Seite des Verkapselungsmittels umfasst, die der ersten Umverteilungsschicht gegenüber liegt.
  19. Verfahren nach Anspruch 18, wobei das Ausbilden der zweiten Umverteilungsschicht die zweite Umverteilungsschicht elektrisch mit Durchkontaktierungen verbindet, die sich durch den ersten Spannungsregler-Die erstrecken.
  20. Verfahren nach einem der Ansprüche 15 bis 19, das des Weiteren das direkte Bonden einer externen Verbindung mit der Durchkontaktierung auf einer Seite des Verkapselungsmittels, die der ersten Umverteilungsschicht gegenüber liegt, umfasst.
  21. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Ausbilden einer ersten Umverteilungsschicht über einem ersten Halbleiter-Die, wobei der erste Halbleiter-Die ein Logik-Die ist; Ausbilden von Durchkontaktierungen auf einer Seite der ersten Umverteilungsschicht, die dem ersten Halbleiter-Die gegenüber liegt; Anordnen eines ersten integrierten Spannungsreglers neben den Durchkontaktierungen; und Verkapseln des ersten integrierten Spannungsreglers und der Durchkontaktierungen.
  22. Verfahren nach Anspruch 21, das des Weiteren das Verkapseln des ersten Halbleiter-Dies und eines zweiten Halbleiter-Dies vor dem Ausbilden der ersten Umverteilungsschicht umfasst.
  23. Verfahren nach Anspruch 21 oder 22, das des Weiteren das Ausbilden einer zweiten Umverteilungsschicht auf einer Seite des ersten integrierten Spannungsreglers umfasst, die der ersten Umverteilungsschicht gegenüber liegt.
  24. Verfahren nach einem der Ansprüche 21 bis 23, das des Weiteren das Zuführen einer Unterfüllung zwischen der ersten Umverteilungsschicht und dem ersten Halbleiter-Die umfasst.
  25. Verfahren nach einem der Ansprüche 21 bis 24, wobei der erste integrierte Spannungsregler Silizium-Durchkontaktierungen umfasst.
DE102016116088.1A 2015-12-14 2016-08-30 Halbleitervorrichtung und Verfahren Pending DE102016116088A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562266945P 2015-12-14 2015-12-14
US62/266,945 2015-12-14
US15/147,617 US9893042B2 (en) 2015-12-14 2016-05-05 Semiconductor device and method
US15/147,617 2016-05-05

Publications (1)

Publication Number Publication Date
DE102016116088A1 true DE102016116088A1 (de) 2017-06-14

Family

ID=58773650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016116088.1A Pending DE102016116088A1 (de) 2015-12-14 2016-08-30 Halbleitervorrichtung und Verfahren

Country Status (5)

Country Link
US (1) US9893042B2 (de)
KR (1) KR101931416B1 (de)
CN (1) CN106997869B (de)
DE (1) DE102016116088A1 (de)
TW (1) TWI626727B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021112660A1 (de) 2021-01-13 2022-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Package und Verfahren zum Bilden derselben

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735082B2 (en) 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
US10535597B2 (en) * 2017-01-13 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US9899305B1 (en) * 2017-04-28 2018-02-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10510603B2 (en) 2017-08-31 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in semiconductor packages and methods of forming same
US10290571B2 (en) * 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
DE112017008093T5 (de) * 2017-09-25 2020-07-02 Intel Corporation Monolithische chip-stapelung unter verwendung eines dies mit doppelseitigen verbindungsschichten
TWI654727B (zh) * 2017-11-09 2019-03-21 上海兆芯集成電路有限公司 晶片封裝方法
TWI652788B (zh) 2017-11-09 2019-03-01 大陸商上海兆芯集成電路有限公司 晶片封裝結構及晶片封裝結構陣列
EP3738146A4 (de) * 2018-01-12 2021-08-25 INTEL Corporation Verfahren einer ersten schichtverbindung zuerst auf träger für emib-patch
TWI746415B (zh) * 2018-08-30 2021-11-11 恆勁科技股份有限公司 覆晶封裝基板之核心結構及其製法
TWI739027B (zh) * 2018-08-30 2021-09-11 恆勁科技股份有限公司 覆晶封裝基板之核心結構及其製法
KR102481648B1 (ko) * 2018-10-01 2022-12-29 삼성전자주식회사 반도체 장치
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection
US10763234B2 (en) 2018-10-16 2020-09-01 Advanced Semicomductor Engineering, Inc. Semiconductor device structure having semiconductor die bonded to redistribution layer via electrical pad with barrier layer
TWI707408B (zh) * 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
US11562982B2 (en) * 2019-04-29 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
US11417619B2 (en) 2019-08-22 2022-08-16 Taiwan Semiconductor Manufacturing Company Ltd. Package and manufacturing method thereof
US11177221B2 (en) * 2019-10-18 2021-11-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11264362B2 (en) * 2020-05-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11393763B2 (en) * 2020-05-28 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out (info) package structure and method
KR20220013737A (ko) 2020-07-27 2022-02-04 삼성전자주식회사 반도체 패키지
KR20220029232A (ko) * 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 장치
US11537154B2 (en) 2020-12-09 2022-12-27 Samsung Electronics Co., Ltd. Mobile devices and methods controlling power in mobile devices
US20220328467A1 (en) * 2021-04-08 2022-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Molded dies in semicondcutor packages and methods of forming same
TWI818460B (zh) * 2022-03-08 2023-10-11 邱志威 三維系統單晶片的製造方法
US20230369230A1 (en) * 2022-05-11 2023-11-16 Qualcomm Incorporated Package comprising an interconnection die located between metallization portions
US20230369261A1 (en) * 2022-05-11 2023-11-16 Qualcomm Incorporated Package comprising an interconnection die located between substrates

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753415B1 (ko) 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US7808258B2 (en) 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor
TWI401753B (zh) 2009-12-31 2013-07-11 Advanced Semiconductor Eng 可堆疊式封裝結構之製造方法
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
KR101342829B1 (ko) * 2011-12-29 2014-01-13 주식회사 네패스 반도체 패키지 및 그 제조 방법
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9209156B2 (en) * 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US8970023B2 (en) * 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US20150206866A1 (en) 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Package and Methods of Forming Same
EP3123504A4 (de) 2014-03-28 2017-12-13 Intel Corporation Tsv-verbundene rückseitenentkopplung
US9679801B2 (en) * 2015-06-03 2017-06-13 Apple Inc. Dual molded stack TSV package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021112660A1 (de) 2021-01-13 2022-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Package und Verfahren zum Bilden derselben
US12002778B2 (en) 2021-01-13 2024-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming the same

Also Published As

Publication number Publication date
CN106997869A (zh) 2017-08-01
TW201721828A (zh) 2017-06-16
CN106997869B (zh) 2020-06-16
KR101931416B1 (ko) 2018-12-20
US20170170155A1 (en) 2017-06-15
US9893042B2 (en) 2018-02-13
KR20170070800A (ko) 2017-06-22
TWI626727B (zh) 2018-06-11

Similar Documents

Publication Publication Date Title
DE102016116088A1 (de) Halbleitervorrichtung und Verfahren
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015116822B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019117006A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102021111153A1 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102015105952A1 (de) Halbleitereinrichtung und Verfahren
DE102013104970A1 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102020119295A1 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102016100523A1 (de) Multi-Stack-Package-on-Package-Strukturen
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102020133291A1 (de) Packaged-halbleitervorrichtung mit flüssigkeitsgekühlter kappe und verfahren zu deren herstellung
DE102018124848A1 (de) Package-Struktur und Verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102021120241A1 (de) Packagestruktur, halbleitervorrichtung und verfahren zu deren herstellung
DE102018123492A1 (de) Halbleiterbauelement und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023520000

Ipc: H01L0025065000

R016 Response to examination communication