DE102020119295A1

DE102020119295A1 - Halbleiterbauelemente und verfahren zur herstellung

Info

Publication number: DE102020119295A1
Application number: DE102020119295.9A
Authority: DE
Inventors: Hsien-Wei Chen; Ming-Fa Chen
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2020-06-30
Filing date: 2020-07-22
Publication date: 2021-12-30
Also published as: US20220367375A1; TWI773216B; TW202203404A; US11424191B2; KR20220002040A; CN113539980B; KR102480685B1; US20210407920A1; CN113539980A

Abstract

Ein Halbleiterbauelement und Verfahren zur Herstellung sind bereitgestellt, wobei Halbleiterbauelemente über einem Halbleitersubstrat angebracht sind. Eine Öffnung ist innerhalb von Metallisierungsschichten über dem Halbleitersubstrat und des Halbleitersubstrats gebildet und ein Verkapselungsmaterial ist platziert, um die Öffnung aufzufüllen. Sobald das Verkapselungsmaterial platziert ist, wird das Halbleitersubstrat vereinzelt, um die Bauelemente zu trennen. Indem das Material der Metallisierungsschichten vertieft wird und die Öffnung gebildet wird, kann Ablösungsschaden verringert oder beseitigt werden.

Description

HINTERGRUND
Die Halbleiterindustrie hat aufgrund ständiger Verbesserungen bei der Integrationsdichte einer Vielzahl von elektronischen Komponenten (z.B. Transistoren, Dioden, Widerständen, Kondensatoren usw.) rasches Wachstum erfahren. Größtenteils entstanden diese Verbesserungen der Integrationsdichte aus wiederholter Verkleinerung der minimalen Merkmalgröße (z.B. Schrumpfen des Halbleiterprozessknotens auf den Unter-20nm-Knoten), was erlaubt, dass mehr Komponenten in einen gegebenen Bereich integriert werden. So wie der Bedarf an Miniaturisierung, an höherer Geschwindigkeit und größerer Bandbreite, wie auch niedrigerem Stromverbrauch und niedrigerer Latenz unlängst gestiegen ist, ist auch der Bedarf an kleineren und ideenreicheren Packaging-Techniken von Halbleiterdies gestiegen.
Mit dem weiteren Fortschritt von Halbleitertechnologien sind gestapelte und gebondete Halbleiterbauelemente als eine effektive Alternative aufgekommen, um die physische Größe eines Halbleiterbauelements weiter zu verkleinern. In einem gestapelten Halbleiterbauelement werden aktive Schaltungen, wie Logik-, Speicher-, Prozessorschaltungen und dergleichen, mindestens teilweise auf separaten Substraten gefertigt und dann physisch und elektrisch miteinander gebondet, um ein funktionales Bauelement zu bilden. Solche Bondingprozesse nutzen aufwändige Techniken und Verbesserungen werden gewünscht.
Figurenliste
Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.

1 veranschaulicht einen Halbleiterwafer mit Halbleiterbauelementen, die an dem Halbleiterwafer angebracht sind, in Übereinstimmung mit manchen Ausführungsformen.
2 veranschaulicht eine Bildung einer Öffnung in Übereinstimmung mit manchen Ausführungsformen.
3 veranschaulicht eine Füllung der Öffnung mit einer Verkapselung in Übereinstimmung mit manchen Ausführungsformen.
4 veranschaulicht eine Ausdünnung des Halbleiterwafers in Übereinstimmung mit manchen Ausführungsformen.
5 veranschaulicht eine Bildung einer Umverteilungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
6 veranschaulicht einen Vereinzelungsprozess in Übereinstimmung mit manchen Ausführungsformen.
7 veranschaulicht einen integrierten Fan-out-Prozess in Übereinstimmung mit manchen Ausführungsformen.
8 veranschaulicht eine Platzierung einer Stützstruktur in Übereinstimmung mit manchen Ausführungsformen.
9 veranschaulicht eine Bildung der Umverteilungsstruktur mit der Stützstruktur in Übereinstimmung mit manchen Ausführungsformen.
10 veranschaulicht einen Vereinzelungsprozess mit der Stützstruktur in Übereinstimmung mit manchen Ausführungsformen.
11 veranschaulicht eine Bildung einer zweiten Öffnung in Übereinstimmung mit manchen Ausführungsformen.
12 veranschaulicht einen Vereinzelungsprozess durch die zweite Öffnung in Übereinstimmung mit manchen Ausführungsformen.
13 veranschaulicht eine Füllung der zweiten Öffnung in Übereinstimmung mit manchen Ausführungsformen.

AUSFÜHRLICHE BESCHREIBUNG
Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt, begrenzend zu sein. Zum Beispiel kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Element in direktem Kontakt gebildet sind und kann auch Ausführungsformen enthalten, in denen zusätzliche Element zwischen dem ersten und dem zweiten Element gebildet sein können, sodass das erste und das zweite Element nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
Ausführungsformen werden nun in Bezug auf spezifische Ausführungsformen beschrieben, die einen Teilvereinzelungsprozess vor einer vollständigen Vereinzelung nutzen. Solch eine Reihenfolge von Schritten und deren resultierende Strukturen stellt einen verbesserten Prozess und eine Struktur, die dabei hilft, Ablösen dielektrischer Schichten zu verringern oder beseitigen, das ansonsten auftreten könnte, bereit.
Nun in Bezug auf 1 ist ein Halbleiterwafer 100 mit mehreren ersten Halbleiterbauelementen 101 veranschaulicht, die mit und über dem Halbleiterwafer 100 gebildet sind. In einer bestimmten Ausführungsform können die ersten Halbleiterbauelemente 101 ein Speicherbauelement sein, wie ein breites I/O dynamisches Direktzugriffspeicherbauelement (DRAM-Bauelement), das eine große Zahl von I/O-Grenzflächen aufweist, wie etwa mehr als 256 Grenzflächen, sodass eine große Datenbandbreite selbst bei niedrigen Taktgeschwindigkeiten realisiert werden kann. Jedoch können die ersten Halbleiterbauelemente 101 auch ein beliebiger anderer geeigneter Typ von Speicherbauelement mit einer hohen Datentransferrate sein, wie ein LPDDRn Speicherelement oder dergleichen, das eine hohe Datentransferrate aufweist, oder können ein beliebiges anderes geeignetes Bauelement sein, wie Logikdies, zentrale Verarbeitungseinheitsdies (CPU-Dies), Eingangs- /Ausgangsdies, Kombinationen dieser oder dergleichen. Zusätzlich kann der Halbleiterwafer 100 von dem Hersteller von einem Dritthersteller bezogen werden oder kann eigens hergestellt werden.
In einer Ausführungsform können die ersten Halbleiterbauelemente (101) ein erstes Substrat 103, erste aktive Bauelemente, erste Metallisierungsschichten 105, eine erste Waferbondschicht 109 und ein erstes leitfähiges Waferbondmaterial 107 aufweisen. Das erste Substrat 103 kann Bulksilizium, dotiert oder undotiert, oder eine aktive Schicht eines Silizium-auf-Isolator-Substrats (SOI-Substrat) aufweisen. Im Allgemeinen weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial auf, wie Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium-auf-Isolator (SGOI) oder Kombinationen davon. Andere Substrate, die verwendet werden können, enthalten mehrschichtige Substrate, abgestufte Substrate oder Hybridausrichtungssubstrate.
Die ersten aktiven Bauelemente weisen eine breite Vielfalt aktiver Bauelemente und passiver Bauelemente auf, wie Kondensatoren, Widerstände, Induktoren und dergleichen, die verwendet werden können, um die gewünschten strukturellen und funktionalen Anforderungen des Designs für die ersten Halbleiterbauelemente 101 zu erzeugen. Die ersten aktiven Bauelemente können unter Verwendung jedes beliebigen geeigneten Verfahrens entweder innerhalb oder sonst wo auf dem ersten Substrat 103 gebildet werden.
Die ersten Metallisierungsschichten 105 sind über dem ersten Substrat 103 und den ersten aktiven Bauelementen gebildet und designt, die verschiedenen aktiven Bauelemente zu verbinden, um funktionale Schaltkreise zu bilden. In einer Ausführungsform sind die ersten Metallisierungsschichten 105 aus abwechselnden Schichten von dielektrischem (z.B. Low-k-Dielektrikum-Materialien, Extrem-low-k-Dielektrikum-Material- Ultra-low-k-Dielektrikum-Materialien, Kombinationen davon oder dergleichen) und leitfähigem Material gebildet und können durch einen beliebigen geeigneten Prozess (wie Abscheidung, Damaszener, Doppeldamaszener usw.) gebildet werden. In einer Ausführungsform kann es vier Metallisierungsschichten geben, die von dem ersten Substrat 103 durch mindestens eine Zwischenschichtdielektrikumschicht (ILD) getrennt sind, aber die präzise Zahl erster Metallisierungsschichten 105 ist von dem Design der ersten Halbleiterbauelemente 101 abhängig.
Die erste Waferbondschicht 109 kann auf dem ersten Substrat 103 über den ersten Metallisierungsschichten 105 gebildet sein. Die erste Waferbondschicht 109 kann für Hybridbonding oder Fusionsbonding (auch als Oxid-zu-Oxid Bonding bezeichnet) verwendet werden. In Übereinstimmung mit manchen Ausführungsformen ist die erste Waferbondschicht 109 aus einem siliziumhaltigen dielektrischen Material gebildet, wie Siliziumoxid, Siliziumnitrid oder dergleichen. Die erste Waferbondschicht 109 kann unter Verwendung eines beliebigen geeigneten Verfahrens, wie Atomschichtabscheidung (ALD), CVD, hochdichte Plasmagasphasenabscheidung (HDPCVD), PVD oder dergleichen, zu einer Dicke zwischen etwa 1 nm und etwa 1000 nm abgeschieden werden, wie etwa 5 nm. Jedoch kann ein beliebiges geeignetes Material, ein beliebiger geeigneter Prozess und eine beliebige geeignete Dicke genutzt werden.
Sobald die erste Waferbondschicht 109 gebildet ist, können Bondöffnungen innerhalb der ersten Waferbondschicht 109 gebildet werden, um die Bildung des ersten leitfähigen Waferbondmaterials 107 vorzubereiten. In einer Ausführungsform können die Bondöffnungen durch erstes Aufbringen und Strukturieren eines Fotolacks über der Oberseitenoberfläche der ersten Waferbondschicht 109 gebildet sein. Der Fotolack wird dann verwendet, um die erste Waferbondschicht 109 zu ätzen, um die Öffnungen zu bilden. Die erste Waferbondschicht 109 kann durch Trockenätzen (z.B. reaktives Ionenätzen (RIE) oder Neutralstrahlätzen (NBE)), Nassätzen oder dergleichen geätzt werden. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung stoppt das Ätzen auf den ersten Metallisierungsschichten 105, sodass die ersten Metallisierungsschichten 105 durch die Öffnungen in der ersten Waferbondschicht 109 freigelegt sind.
Sobald die ersten Metallisierungsschichten 105 freigelegt wurden, kann das erste leitfähige Waferbondmaterial 107 in physischem und elektrischem Kontakt mit den ersten Metallisierungsschichten 105 gebildet werden. In einer Ausführungsform kann das erste leitfähige Waferbondmaterial 107 eine Sperrschicht, eine Seed-Schicht, ein Füllmetall oder Kombinationen davon (nicht separat veranschaulicht) aufweisen. Zum Beispiel kann die Sperrschicht abdeckend über den ersten Metallisierungsschichten 105 abgeschieden werden. Die Sperrschicht kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen enthalten. Die Seed-Schicht kann ein leitfähiges Material wie Kupfer sein und kann abdeckend über der Sperrschicht unter Verwendung von Prozessen wie Sputtern, Verdampfung oder plasmageätzter Gasphasenabscheidung (PECVD) oder dergleichen abgeschieden werden, abhängig von den gewünschten Materialien. Das Füllmetall kann ein Leiter sein, wie Kupfer oder eine Kupferlegierung, und kann über der Seed-Schicht abgeschieden sein, um die Öffnungen durch einen Plattierungsprozess aufzufüllen oder zu überfüllen, wie elektrische oder elektrolose Plattierung. Sobald das Füllmetall abgeschieden ist, kann überschüssiges Material des Füllmetalls, der Seed-Schicht und der Sperrschicht von außerhalb der Öffnungen durch einen Planarisierungsprozess wie chemisch-mechanisches Polieren entfernt werden. Jedoch, während ein Einzeldamaszenerprozess beschrieben wurde, kann ein beliebiges geeignetes Verfahren, wie ein Doppeldamaszenerprozess, ebenso genutzt werden.
Jedoch ist die oben beschriebene Ausführungsform, in der die erste Waferbondschicht 109 gebildet, strukturiert wird und das erste leitfähige Waferbondmaterial 107 vor Planarisieren in eine Öffnung plattiert wird, beabsichtigt, veranschaulichend zu sein, und ist nicht beabsichtigt, begrenzend auf die Ausführungsformen zu wirken. Eher kann ein beliebiges geeignetes Verfahren zur Bildung der ersten Waferbondschicht 109 und des ersten leitfähigen Waferbondmaterials 107 genutzt werden. In anderen Ausführungsformen kann das erste leitfähige Waferbondmaterial 107 zuerst unter Verwendung zum Beispiel eines fotolithografischen Strukturierungs- und Plattierungsprozesses gebildet werden und dann wird dielektrisches Material verwendet, um den Bereich um das erste leitfähige Waferbondmaterial 107 lückenzufüllen, bevor es unter Verwendung eines CMP planarisiert wird. Ein beliebiger solcher Herstellungsprozess ist gänzlich beabsichtigt, innerhalb des Umfangs der Ausführungsformen enthalten zu sein.
Zusätzlich können zu jedem beliebigen gewünschten Punkt in dem Herstellungsprozess Substratdurchkontaktierungen 111 innerhalb des ersten Substrats 103 und, falls gewünscht, eine oder mehrere Schichten der ersten Metallisierungsschichten 105 gebildet werden, um elektrische Leitfähigkeit von einer Vorderseite des ersten Substrats 103 zu einer Rückseite des ersten Substrats 103 bereitzustellen. In einer Ausführungsform können die TSVs 111 gebildet werden, indem anfangs Siliziumdurchkontaktierungsöffnungen (TSV-Öffnungen) in das erste Substrat 103 und, falls gewünscht, beliebige der darüberliegenden ersten Metallisierungsschichten 105 gebildet werden (z.B. nachdem die gewünschte erste Metallisierungsschicht 105 gebildet wurde, aber vor Bildung der nächsten darüberliegenden ersten Metallisierungsschicht 105). Die TSV-Öffnungen können gebildet werden, indem ein geeigneter Fotolack aufgebracht und entwickelt wurde und Abschnitt der unterliegenden Materialien entfernt wurden, die bis zu einer gewünschten Tiefe freigelegt sind. Die TSV-Öffnungen können gebildet sein, um sich in das erste Substrat 103 zu einer größeren Tiefe als der letztendlich gewünschten Höhe des ersten Substrats 103 zu erstrecken. Dementsprechend, während die Tiefe von den Gesamtdesigns abhängt, kann die Tiefe zwischen etwa 20 µm und etwa 200 µm sein, wie eine Tiefe von etwa 50 µm.
Sobald die TSV-Öffnungen innerhalb des ersten Substrats 103 und/oder beliebigen ersten Metallisierungsschichten 105 gebildet sind, können die TSV-Öffnungen mit einer Auskleidung ausgekleidet werden. Die Auskleidung kann z.B. ein Oxid sein, das aus Tetraethylorthosilikat (TEOS) oder Siliziumnitrid gebildet ist, obwohl ein beliebiges geeignetes dielektrisches Material verwendet werden kann. Die Auskleidung kann unter Verwendung eines plasmaunterstützten chemischen Gasphasenabscheidungsprozesses (PECVD-Prozesses) gebildet werden, obwohl andere geeignete Prozesse, wie physikalische Gasphasenabscheidung oder ein Wärmeprozess, verwendet werden können. Zusätzlich kann die Auskleidung zu einer Dicke zwischen etwa 0,1 µm und etwa 5 µm gebildet sein, wie etwa 1 µm.
Sobald die Auskleidung entlang der Seitenwände und dem Boden der TSV-Öffnungen gebildet ist, kann eine Sperrschicht gebildet werden, und der Rest der TSV-Öffnungen kann mit erstem leitfähigen Material aufgefüllt werden. Das erste leitfähige Material kann Kupfer enthalten, obwohl andere geeignete Materialien, wie Aluminium, Legierungen, dotiertes Polysilizium, Kombinationen davon und dergleichen genutzt werden können. Das erste leitfähige Material kann durch Elektroplattieren von Kupfer auf eine Seed-Schicht, Auffüllen und Überfüllen der TSV-Öffnungen gebildet werden. Sobald die TSV-Öffnungen aufgefüllt sind, können überschüssige Auskleidung, Sperrschicht, Seed-Schicht und erstes leitfähiges Material außerhalb der TSV-Öffnungen durch einen Planarisierungsprozess wie chemisch-mechanisches Polieren (CMP) entfernt werden, obwohl ein beliebiger geeigneter Entfernungsprozess verwendet werden kann.
Zusätzlich ist ein Anreißgebiet 102 zwischen den unterschiedlichen der ersten Halbleiterbauelemente 101 gebildet. In einer Ausführungsform kann das Anreißgebiet 102 ein Gebiet sein, durch das eine Vereinzelung durchgeführt werden kann, um ein erstes der ersten Halbleiterbauelemente 101 von einem zweiten der ersten Halbleiterbauelemente 101 zu trennen. Das Anreißgebiet 102 kann gebildet werden, indem einfach keine Strukturen gebildet werden, die während Betriebs der ersten Halbleiterbauelemente 101 genutzt werden, obwohl manche Strukturen, wie Teststrukturen, innerhalb des Anreißgebiets 102 gebildet werden können.
1 veranschaulicht zusätzlich ein Bonding zweiter Halbleiterbauelemente 113 und dritter Halbleiterbauelemente 115 an das erste leitfähige Waferbondmaterial 107 und die erste Waferbondschicht 109. In einer Ausführungsform können sowohl die zweiten Halbleiterbauelemente 113 als auch die dritten Halbleiterbauelemente 115 ein System-auf-Chip-Bauelement sein, wie ein Logikbauelement, das beabsichtigt ist, in Verbindung mit den ersten Halbleiterbauelementen 101 (z.B. den breiten I/O-DRAM-Bauelementen) zu arbeiten. Jedoch kann beliebige geeignete Funktionalität, wie Logikdies, zentrale Verarbeitungseinheitsdies (CPU-Dies), Eingang/Ausgang-Dies, Kombinationen dieser oder dergleichen, genutzt werden.
In einer Ausführungsform können die zweiten Halbleiterbauelemente 113 und das dritte Halbleiterbauelement 115 jeweils zweite Substrate 117, zweite aktive Bauelemente, zweite Metallisierungsschichten 119, zweite Waferbondschichten 121 und zweites leitfähiges Waferbondmaterial 123 aufweisen. In einer Ausführungsform können die zweiten Substrate 117, zweiten aktiven Bauelemente, zweiten Metallisierungsschichten 119, zweiten Waferbondschichten 121 und das zweite leitfähige Waferbondmaterial 123 ähnlich dem ersten Substrat 103, den ersten aktiven Bauelementen, den ersten Metallisierungsschichten 105, der ersten Waferbondschicht 109 und dem ersten leitfähigen Waferbondmaterial 107 gebildet sein, die zuvor in Bezug auf 1 beschrieben sind. Jedoch können in anderen Ausführungsformen diese Strukturen unter Verwendung verschiedener Prozesse und verschiedener Materialien gebildet werden.
Sobald das zweite Halbleiterbauelement 113 und die dritten Halbleiterbauelemente 115 vorbereitet wurden, werden das zweite Halbleiterbauelement 113 und die dritten Halbleiterbauelemente 115, unter Verwendung von zum Beispiel Hybridbonding, an die ersten Halbleiterbauelemente 101 gebondet. In einer Ausführungsform können die Oberflächen der ersten Halbleiterbauelemente 101 (z.B. die erste Waferbondschicht 109 und das erste leitfähige Waferbondmaterial 107) und die Oberflächen des zweiten Halbleiterbauelements 113 und der dritten Halbleiterbauelemente 115 (z.B. die zweiten Waferbondschichten 121 und das zweite leitfähige Waferbondmaterial 123) anfänglich aktiviert werden. Die Oberseitenoberflächen der ersten Halbleiterbauelemente 101, der zweiten Halbleiterbauelemente 113 und der dritten Halbleiterbauelemente 115 zu aktivieren, kann beispielsweise eine Trockenbehandlung, eine Nassbehandlung, eine Plasmabehandlung, Aussetzen zu einem Inertgasplasma, Aussetzen zu H2, Aussetzen zu N2, Aussetzen zu O₂ oder Kombinationen davon umfassen. In Ausführungsformen, wo eine Nassbehandlung verwendet wird, kann zum Beispiel eine RCA-Reinigung verwendet werden. In einer anderen Ausführungsform kann der Aktivierungsprozess andere Behandlungstypen umfassen. Der Aktivierungsprozess hilft bei dem Hybridbonding der ersten Halbleiterbauelemente 101, der zweiten Halbleiterbauelemente 113 und der dritten Halbleiterbauelemente 115.
Nach dem Aktivierungsprozess können die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115 in Kontakt mit den ersten Halbleiterbauelementen 101 platziert werden. In einer bestimmten Ausführungsform, in der Hybridbonding genutzt wird, wird das erste leitfähige Waferbondmaterial 107 in physischem Kontakt mit dem zweiten leitfähigen Waferbondmaterial 123 platziert, während die erste Waferbondschicht 109 in physischem Kontakt mit den zweiten Waferbondschichten 121 platziert ist. Mit dem Aktivierungsprozess, der die Oberflächen chemisch modifiziert, wird der Bondingprozess zwischen den Materialien mit dem physischen Kontakt begonnen.
Sobald physischer Kontakt den Bondingprozess begonnen hat, kann das Bonding dann durch Unterziehen der Anordnung einer Wärmebehandlung gestärkt werden. In einer Ausführungsform können die ersten Halbleiterbauelemente 101, die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115 einer Temperatur zwischen etwa 200°C und etwa 400°C ausgesetzt werden, um das Bond zwischen der ersten Waferbondschicht 109 und den zweiten Waferbondschichten 113 zu stärken. Die ersten Halbleiterbauelemente 101, die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115 können dann einer Temperatur bei oder über dem eutektischen Punkt für Material des ersten leitfähigen Waferbondmaterials 107 und des zweiten leitfähigen Waferbondmaterials 123 ausgesetzt werden. Auf diese Weise bildet Fusion der ersten Halbleiterbauelemente 101, der zweiten Halbleiterbauelemente 113 und der dritten Halbleiterbauelemente 115 ein hybridgebondetes Bauelement.
Zusätzlich, während spezifische Prozesse beschrieben wurden, die Hybridbonds zwischen den ersten Halbleiterbauelementen 101, den zweiten Halbleiterbauelementen 113 und den dritten Halbleiterbauelementen 115 anzufangen und zu stärken, sind diese Beschreibungen beabsichtigt, veranschaulichend zu sein, und nicht beabsichtigt, begrenzend auf die Ausführungsformen zu wirken. Vielmehr kann eine beliebige geeignete Kombination von Brennen, Tempern, Pressen oder anderen Bondingprozessen oder Kombination von Prozessen genutzt werden. Alle solchen Prozesse sind gänzlich beabsichtigt, innerhalb des Umfangs der Ausführungsformen enthalten zu sein.
Außerdem, während Hybridbonding als ein Verfahren zum Bonding der ersten Halbleiterbauelemente 101 mit den zweiten Halbleiterbauelementen 113 und den dritten Halbleiterbauelementen 115 beschrieben wurde, ist dies auch nur beabsichtigt, veranschaulichend zu sein, und ist nicht beabsichtigt, begrenzend auf die Ausführungsformen zu wirken. Vielmehr kann auch ein beliebiges geeignetes Verfahren zum Bonding, wie Fusionsbonding, Kupfer-an-Kupfer-Bonding oder dergleichen, oder sogar Lötbonding unter Verwendung z.B. eines Kugelgitterarrays genutzt werden. Ein beliebiges geeignetes Verfahren zum Bonding der ersten Halbleiterbauelemente 101 mit den zweiten Halbleiterbauelementen 113 und den dritten Halbleiterbauelementen 115 kann genutzt werden.
2 veranschaulicht eine Bildung einer ersten Öffnung 201, die vorab in das Anreißgebiet 102 geschnitten wird, das zwischen den ersten Halbleiterbauelementen 101 liegt. Die erste Öffnung 201 wird genutzt, um Material von den ersten Materialschichten 105 und anderen Schichten (z.B. dem Extrem-low-k-Material von den ersten Metallisierungsschichten 105) zu entfernen, die für Ablösung während eines nachfolgenden Trennungsprozesses, wie einem Sägeprozess (weiter unten beschrieben), anfällig sind. Indem diese Materialien innerhalb des Anreißgebiets 102 auf eine kontrollierte Weise zu diesem Punkt in dem Prozess entfernt und vertieft werden, werden diese Materialien während späteren Vereinzelungsprozessen nicht angerührt und Schaden aufgrund von Ablösung kann verringert werden.
In einer Ausführungsform kann die erste Öffnung 201 unter Verwendung eines Laserablationsprozesses (in 2 durch den strichlierten Zylinder, mit 203 markiert, dargestellt) gebildet werden. Zum Beispiel ist ein Laser zu jenen Abschnitten der ersten Metallisierungsschichten 105 ausgerichtet, die entfernt werden sollen. Während des Laserbohrprozesses ist der Bohrwinkel etwa 0 Grad (senkrecht zu den ersten Metallisierungsschichten 105) bis etwa 30 Grad zur Normale der ersten Metallisierungsschichten 105. Jedoch können beliebige geeignete Parameter für den Laserablationsprozess 203 genutzt werden.
Indem der Laserablationsprozess 203 genutzt wird, kann die erste Öffnung 201 zu einer ersten Tiefe D₁ zwischen etwa 11 µm und etwa 20 µm gebildet werden, wie etwa 15 um. Daher wird sich die erste Öffnung 201 in das erste Substrat 103 zu einer zweiten Tiefe D₂ zwischen etwa 3 µm und etwa 8 µm erstrecken, wie etwa 5 um. Zusätzlich kann die erste Öffnung 201 gebildet werden, eine erste Breite W₁ zwischen etwa 50 µm und etwa 80 µm aufzuweisen, wie etwa 60 um. Jedoch können beliebige geeignete Abmessungen genutzt werden.
Zusätzlich wird dadurch, dass der Laserablationsprozess 203 genutzt wird, die Form der ersten Öffnung 201 unregelmäßig. Zum Beispiel kann die erste Öffnung 201 eine grobe Kreisform anstelle von geraden Seitenwänden, die von dem Laserablationsprozess 203 gebildet sind, aufweisen. Weiter wird das Ausrichten des Laserablationsprozesses 203 ein unregelmäßiges Entfernen von Material verursachen, was im Vorhandensein von Dellen in dem Material des ersten Substrats 103 resultiert.
Jedoch, während der Laserablationsprozess 203 als eine mögliche Ausführungsform beschrieben ist, um die erste Öffnung 201 zu bilden, ist die Beschreibung des Laserablationsprozesses 203 beabsichtigt, veranschaulichend zu sein und nicht beabsichtigt, begrenzend zu sein. Eher kann ein beliebiger geeigneter Prozess, der die gewünschten Materialien entfernen kann, wie ein fotolithografischer Maskierungs- und Ätzprozess, der in geraden Seitenwänden resultieren kann, ebenso genutzt werden. Alle solchen Prozesse sind vollständig beabsichtigt, im Umfang der Ausführungsformen enthalten zu sein.
3 veranschaulicht, dass sobald die erste Öffnung 201 gebildet wurde, die zweiten Halbleiterbauelemente 113, die dritten Halbleiterbauelemente 115 und die ersten Halbleiterbauelemente 101 mit einem ersten Verkapselungsmaterial 301 verkapselt werden können. In einer Ausführungsform kann die Verkapselung in einer Gussvorrichtung durchgeführt werden, die einen Oberseitengussabschnitt und einen Bodengussabschnitt, der von dem Oberseitengussabschnitt getrennt werden kann, aufweist. Wenn der Oberseitengussabschnitt gesenkt wird, um an den Bodengussabschnitt anzugrenzen, kann ein Gusshohlraum für die ersten Halbleiterbauelemente 101, die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115 gebildet werden.
Während des Verkapselungsprozesses kann der Oberseitengussabschnitt angrenzend an den Bodengussabschnitt positioniert werden, wodurch die ersten Halbleiterbauelemente 101, die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115 innerhalb des Gusshohlraums eingeschlossen werden. Sobald umschlossen, können der Oberseitengussabschnitt und der Bodengussabschnitt eine luftdichte Versiegelung bilden, um den Einstrom und Ausstrom von Gasen von dem Gusshohlraum zu steuern. Sobald versiegelt, kann ein erstes Verkapselungsmaterial 301 innerhalb des Gusshohlraums platziert werden.
Das erste Verkapselungsmaterial 301 kann ein Epoxy oder ein Formmasseharz, wie Polyimid, Polyphenylensulfid (PPS), Polyetheretherketon (PEEK), Polyethersulfon (PES), ein hitzeresistentes Kristallharz, Kombinationen dieser oder dergleichen sein. Das erste Verkapselungsmaterial 301 kann vor der Ausrichtung des Oberseitengussabschnitts und des Bodengussabschnitts innerhalb des Gusshohlraums platziert werden oder kann ansonsten in den Gusshohlraum durch ein Einspritzloch unter Verwendung von Kompressionsguss, Transferguss oder dergleichen eingespritzt werden.
Sobald das erste Verkapselungsmaterial 301 in den Gusshohlraum platziert ist, sodass das erste Verkapselungsmaterial 301 die ersten Halbleiterbauelemente 101, die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115, verkapselt, kann das erste Verkapselungsmaterial 301 ausgehärtet werden, um das erste Verkapselungsmaterial 301 für optimalen Schutz zu härten. Während der exakte Aushärtungsprozess mindestens zum Teil von dem bestimmten Material abhängt, das für das erste Verkapselungsmaterial 301 gewählt ist, könnte in einer Ausführungsform, in der Formmasse als das erste Verkapselungsmaterial 301 gewählt ist, das Aushärten durch einen Prozess wie Erwärmen des ersten Verkapselungsmaterials 301 auf zwischen etwa 100°C und etwa 200°C, wie etwa 125°C für etwa 60 Sek. bis etwa 3000 Sek., wie etwa 600 Sek., erfolgen. Zusätzlich können Initiatoren und/oder Katalysatoren innerhalb des ersten Verkapselungsmaterials 301 enthalten sein, um den Aushärtungsprozess besser zu steuern.
Jedoch, wie ein Durchschnittsfachmann erkennen wird, ist der oben beschriebene Aushärtungsprozess bloß ein beispielhafter Prozess und nicht beabsichtigt, die aktuellen Ausführungsformen zu begrenzen. Andere Aushärtungsprozesse, wie Bestrahlung oder sogar dem ersten Verkapselungsmaterial 301 zu erlauben, bei Umgebungstemperatur zu verhärten, können ebenso verwendet werden. Ein beliebiger Aushärtungsprozess kann verwendet werden und alle solchen Prozesse sind gänzlich beabsichtigt, innerhalb des Umfangs der hierin beschriebenen Ausführungsformen enthalten zu sein.
3 veranschaulicht weiter eine Ausdünnung des ersten Verkapselungsmaterials 301, um die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115 für weitere Verarbeitung freizulegen. Die Ausdünnung kann z. B. unter Verwendung eines mechanischen Schleifens, chemischer Ansätze oder eines chemischmechanischen Polierprozesses (CMP-Prozesses) durchgeführt werden, wobei chemische Ätzmittel und Schleifmittel genutzt werden, um zu reagieren und das erste Verkapselungsmaterial 301 wegzuschleifen, sodass die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115 freigelegt werden und das erste Verkapselungsmaterial 301 eine Dicke zwischen etwa 100 µm und etwa 150 µm aufweist. Daher können die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115 eine ebene Oberfläche aufweisen, die auch mit dem Verkapselungsmaterial 205 komplanar ist. In einer anderen Ausführungsform kann das Schleifen ausgelassen werden. Zum Beispiel, falls die zweiten Halbleiterbauelemente 113 und die dritten Halbleiterbauelemente 115 bereits nach Verkapselung freigelegt sind, kann das Schleifen ausgelassen werden.
Darüber hinaus, während der oben beschriebene CMP-Prozess als eine veranschaulichende Ausführungsform präsentiert wird, ist es nicht beabsichtigt, die Ausführungsformen zu begrenzen. Ein beliebiger anderer geeigneter Entfernungsprozess kann verwendet werden, um das erste Verkapselungsmaterial 301 auszudünnen. Zum Beispiel kann eine Reihe von chemischen Ätzvorgängen genutzt werden. Dieser Prozess und ein beliebiger anderer geeigneter Prozess können genutzt werden, um das erste Verkapselungsmaterial 301 zu planarisieren und alle solchen Prozesse sind gänzlich beabsichtigt, innerhalb des Umfangs der Ausführungsformen enthalten zu sein.
4 veranschaulicht eine Platzierung eines ersten Trägersubstrats 401 und eine Ausdünnung einer Rückseite des ersten Substrats 103, um die TSVs 111 freizulegen. In einer Ausführungsform enthält das erste Trägersubstrat 401 zum Beispiel siliziumbasierte Materialien, wie Glas oder Siliziumoxid, oder andere Materialien, wie Aluminiumoxid, Kombinationen beliebiger dieser Materialien oder dergleichen. Das erste Trägersubstrat 401 ist eben, um die Anbringung des zweiten Halbleiterbauelements 113 und des dritten Halbleiterbauelements 115, die durch einen Bondingprozess oder durch die Verwendung einer Kleberschicht (nicht separat veranschaulicht) angebracht werden können, aufzunehmen.
Sobald angebracht, kann die zweite Seite des ersten Substrats 103 ausgedünnt werden, um die TSVs 111 freizulegen. In einer Ausführungsform kann die Ausdünnung der zweiten Seite des ersten Substrats 103 die TSVs 111 freigelegt zurücklassen. Die Ausdünnung der zweiten Seite des ersten Substrats 103 kann durch einen Planarisierungsprozess, wie CMP oder Ätzen, durchgeführt werden. Jedoch kann jedes beliebige Ausdünnungsverfahren der zweiten Seite des ersten Substrats 103 verwendet werden.
5 veranschaulicht eine Bildung einer Umverteilungsstruktur 501 mit einer oder mehreren Schichten über der zweiten Seite des ersten Substrats 103 und in Verbindung mit den TSVs 111. In einer Ausführungsform kann die Umverteilungsstruktur 501 durch anfängliches Bilden einer ersten Umverteilungsschicht 503 über und in elektrischer Verbindung mit den TSVs 111 gebildet werden. In einer Ausführungsform kann die erste Umverteilungsschicht 503 durch anfängliches Bilden einer Seed-Schicht (nicht gezeigt) aus einer Titankupferlegierung durch einen geeigneten Bildungsprozess, wie CVD oder Sputtern, gebildet werden. Ein Fotolack (auch nicht gezeigt) kann dann gebildet werden, um die Seed-Schicht abzudecken, und der Fotolack kann dann strukturiert werden, um diese Abschnitte der Seed-Schicht freizulegen, die dort liegen, wo die erste Umverteilungsschicht 503 liegen soll.
Sobald der Fotolack gebildet und strukturiert wurde, kann ein leitfähiges Material, wie Kupfer, auf der Seed-Schicht durch einen Abscheidungsprozess wie Plattierung gebildet werden. Das leitfähige Material kann gebildet sein, eine Dicke zwischen etwa 1 µm und etwa 10 µm aufzuweisen, wie etwa 4 µm. Jedoch, während das Material und die besprochenen Verfahren geeignet sind, das leitfähige Material zu bilden, sind diese Materialien bloß beispielhaft. Beliebige andere geeignete Materialien, wie AlCu oder Au und beliebige andere geeignete Prozesse zur Bildung, wie CVD oder PVD, können verwendet werden, um die erste Umverteilungsschicht 503 zu bilden.
Sobald das leitfähige Material gebildet wurde, kann der Fotolack durch einen geeigneten Entfernungsprozess entfernt werden, wie chemisches Abstreifen und/oder Veraschung. Zusätzlich, nach dem Entfernen des Fotolacks, können jene Abschnitte der Seed-Schicht, die von dem Fotolack abgedeckt waren, durch zum Beispiel einen geeigneten Ätzprozess unter Verwendung des leitfähigen Materials als eine Maske entfernt werden.
Sobald die erste Umverteilungsschicht 503 gebildet wurde, kann eine Umverteilungspassivierungsschicht 505 gebildet werden. In einer Ausführungsform kann die Umverteilungspassivierungsschicht 505 Polybenzoxazol (PBO) sein, obwohl alternativ ein beliebiges geeignetes Material, wie Polyimid oder ein Polyimidderivat, wie ein niedertemperaturausgehärtetes Polyimid, genutzt werden kann. Die Umverteilungspassivierungsschicht 505 kann unter Verwendung z.B. eines Spin-Beschichtungsprozesses zu einer Dicke zwischen etwa 5 µm und etwa 17 µm, wie etwa 7 µm, platziert werden, obwohl alternativ ein beliebiges geeignetes Verfahren und eine beliebige geeignete Dicke verwendet werden können.
Sobald die Umverteilungspassivierungsschicht 505 gebildet wurde, kann die Umverteilungspassivierungsschicht 505 strukturiert werden, um elektrischen Kontakt mit der unterliegenden ersten Umverteilungsschicht 503 zu gestatten. In einer Ausführungsform kann die Umverteilungspassivierungsschicht 505 unter Verwendung von z.B. einem fotolithografischen Maskierungs- und Ätzprozess strukturiert werden. Jedoch kann ein beliebiger geeigneter Prozess genutzt werden, um die unterliegende erste Umverteilungsschicht 503 freizulegen.
Zusätzlich können, falls gewünscht, zusätzliche Schichten der ersten Umverteilungsschicht 503 und der Umverteilungspassivierungsschicht 505 gebildet werden, um zusätzliche Verschaltungsoptionen bereitzustellen. Insbesondere kann eine beliebige geeignete Zahl von leitfähigen und dielektrischen Schichten unter Verwendung der hier beschriebenen Prozesse und Materialien gebildet werden. Alle solchen Schichten sind vollständig angedacht, innerhalb des Umfangs der Ausführungsformen enthalten zu sein.
Sobald die Umverteilungspassivierungsschicht 505 gebildet und strukturiert wurde, können erste externe Anschlüsse 507 gebildet werden, In einer Ausführungsform können die ersten externen Anschlüsse 507 leitfähige Säulen, wie Kupfersäulen sein. In einer Ausführungsform können die leitfähigen Säulen gebildet werden, indem anfänglich eine Seed-Schicht gebildet wird und dann ein Fotolack mit Öffnungen aufgebracht und strukturiert wird, die die Seed-Schicht freilegen, wo die leitfähige Säule liegen soll. Leitfähiges Material, wie Kupfer, Wolfram, andere leitfähige Metalle oder dergleichen, können dann innerhalb des Fotolacks unter Verwendung eines Prozesses, wie Elektroplattierung, elektrolose Plattierung oder dergleichen, gebildet werden. Sobald gebildet, wird der Fotolack entfernt und die Seed-Schicht wird unter Verwendung des leitfähigen Materials als eine Maske strukturiert.
Optional können, falls gewünscht, die ersten externen Anschlüsse 507 mit einem Lötmaterial (nicht separat veranschaulicht) abgedeckt werden. In solch einer Ausführungsform können Lötbumps gebildet werden, indem anfänglich eine Schicht aus Zinn durch ein beliebiges geeignetes Verfahren, wie Verdampfung, Elektroplattierung, Druck, Löttransfer, gebildet wird, um das Material der Abdeckung zu platzieren. Sobald es an Stelle ist, kann ein Wiederaufschmelzen durchgeführt werden, um das Material in die gewünschte Bumpform zu formen.
Sobald die ersten externen Anschlüsse 507 gebildet wurden, wird eine erste Passivierungsschicht 509 gebildet, um die ersten externen Anschlüsse 507 zu schützen. In einer Ausführungsform kann die erste Passivierungsschicht 509 aus einem oder mehreren geeigneten dielektrischen Materialien hergestellt sein, wie Siliziumoxid, Siliziumnitrid oder Polybenzoxazol (PBO), obwohl ein beliebiges geeignetes Material, wie Polyimid oder ein Polyimidderivat, wie niedertemperaturgehärtetes Polyimid, Kombinationen dieser oder dergleichen verwendet werden kann. Die erste Passivierungsschicht 509 kann unter Verwendung eines Prozesses, wie CVD, PVD, ALD, Kombinationen dieser oder dergleichen gebildet werden. Jedoch können beliebige geeignete Materialien und Prozesse genutzt werden.
Jedoch ist die oben beschriebene Ausführungsform, in der die ersten externen Anschlüsse 507 gebildet, strukturiert wird und die erste Passivierungsschicht 509 vor Planarisieren in eine Öffnung plattiert wird, angedacht, veranschaulichend zu sein und ist nicht angedacht, begrenzend auf die Ausführungsformen zu wirken. Eher kann ein beliebiges geeignetes Verfahren zur Bildung der ersten externen Anschlüsse 507 und der ersten Passivierungsschicht 509 genutzt werden. In anderen Ausführungsformen kann die erste Passivierungsschicht 509 zuerst gebildet und dann unter Verwendung zum Beispiel eines fotolithografischen Strukturierungsprozesses strukturiert werden und dann werden die ersten externen Anschlüsse 507 innerhalb der ersten Passivierungsschicht 509 plattiert, bevor sie unter Verwendung eines Planarisierungsprozesses planarisiert werden. Ein beliebiger solcher Herstellungsprozess ist gänzlich beabsichtigt, innerhalb des Umfangs der Ausführungsformen enthalten zu sein.
5 veranschaulicht auch ein Entfernen des ersten Trägersubstrats 401 in Vorbereitung für einen Vereinzelungsprozess. In einer Ausführungsform kann das erste Trägersubstrat 401 entfernt werden, indem Energie zu der Klebeschicht gerichtet wird, wodurch ihre Haftung verringert wird und sowohl der Kleberschicht als auch dem ersten Trägersubstrat 401 erlaubt, entfernt zu werden.
6 veranschaulicht, dass sobald das erste Trägersubstrat 401 entfernt wurde, die Struktur durch die erste Öffnung 201 (und damit durch das erste Verkapselungsmaterial 301, das innerhalb der ersten Öffnung 201 liegt) vereinzelt wird, um ein vereinzeltes Halbleiterbauelement 600, wie ein System-auf-integrierter-Schaltung, zu bilden. In Vorbereitung für den Vereinzelungsprozess werden das erste Verkapselungsmaterial 301, die zweiten Halbleiterbauelemente 113, und die dritten Halbleiterbauelemente 115 an einer Stützstruktur, wie einem Filmrahmen 601, platziert. Es kann jedoch jede geeignete Stützstruktur verwendet werden.
Sobald sie an dem Filmrahmen 601 an Stelle sind, kann die Vereinzelung unter Verwendung eines Sägeblatts (in 6 durch die strichlierte Box 603 dargestellt) durchgeführt werden, um zwischen den ersten Halbleiterbauelementen 101 durch das erste Verkapselungsmaterial 301 zu schneiden, wodurch eines der ersten Halbleiterbauelemente 101 (mit sowohl den zweiten Halbleiterbauelementen 113 als auch den dritten Halbleiterbauelementen 115 daran gebondet) von einem anderen der ersten Halbleiterbauelemente 101 getrennt wird.
Jedoch, weil manches des Materials von den ersten Metallisierungsschichten 105 entfernt und von dem Pfad des Sägeblatts 603 vertieft wurde und das restliche Material durch die Platzierung des ersten Verkapselungsmittels 301 verstärkt wurde, tritt während des Vereinzelungsprozesses weniger Schaden auf. Zum Beispiel werden die Spannungen, die vorhanden sind, wenn das Sägeblatt 603 durch den Halbleiterwafer 100 schneidet, nicht direkt an die zerbrechlichen Extrem-low-k-Materialien übertragen, die innerhalb der ersten Metallisierungsschichten 105 vorhanden sind, weil das Sägeblatt 603 ganz einfach die zerbrechlichen Extrem-low-k-Materialien nicht berührt. Weiter kann, indem das erste Verkapselungsmaterial 301 zwischen dem Sägeblatt 603 und den zerbrechlichen Materialien platziert wird, das erste Verkapselungsmaterial 301 als ein Puffer agieren, um dabei zu helfen, die Materialien zu schützen. All dies hilft dabei, Schaden, wie Ablösung, daran zu hindern, während des Vereinzelungsprozesses aufzutreten.
Indem die erste Öffnung 201 gebildet wird, die erste Öffnung 201 mit dem ersten Verkapselungsmaterial 301 aufgefüllt wird und dann durch das erste Verkapselungsmaterial 301 vereinzelt wird, wird das erste Verkapselungsmaterial 301 eine abnehmende Breite aufweisen, während sich das erste Verkapselungsmaterial 301 weiter in das erste Substrat 103 erstreckt. Zum Beispiel weist das erste Verkapselungsmaterial 301 nach der Vereinzelung eine zweite Breite W, angrenzend an die ersten Metallisierungsschichten 105 zwischen etwa 3 µm und etwa 10 µm, wie etwa 5 µm, auf, während es auch eine dritte Breite W₃ angrenzend an eine Oberseitenoberfläche des ersten Substrats 103 zwischen etwa 2 µm und etwa 8 µm, wie etwa 4 µm, aufweist. Jedoch können beliebige Abmessungen genutzt werden.
7 veranschaulicht, dass, sobald das vereinzelte Halbleiterbauelement 600 gebildet wurde, das vereinzelte Halbleiterbauelement 600 in einen integrierten Fan-out-Prozess eingegliedert werden kann, um das vereinzelte Halbleiterbauelement 600 mit anderen Bauelementen zu integrieren. In einer Ausführungsform kann der integrierte Fan-out-Prozess ein zweites Trägersubstrat (nicht in 7 veranschaulicht), eine zweite Kleberschicht (auch nicht in 7 veranschaulicht), eine Polymerschicht 705, zweite Umverteilungsschichten 706 und zweite integrierte Fan-out-Durchkontaktierungen (TIVs) 708 nutzen. In einer Ausführungsform wird das zweite Trägersubstrat als eine Anfangsbasis zur Herstellung verwendet und enthält zum Beispiel siliziumbasierte Materialien, wie Glas oder Siliziumoxid, oder andere Materialien, wie Aluminiumoxid, Kombinationen beliebiger dieser Materialien oder dergleichen. Das zweite Trägersubstrat ist eben, um eine Anbringung von Bauelementen, wie des vereinzelten Halbleiterbauelements 600, aufzunehmen.
Die zweite Kleberschicht kann über dem zweiten Trägersubstrat platziert werden, um bei der Anbringung darüberliegender Strukturen an dem zweiten Trägersubstrat zu helfen. IN einer Ausführungsform ist die zweite Kleberschicht ein Die-angebrachter Film (DAF), wie ein Epoxyharz, ein Phenolharz, ein Acrylgummi, Kieselerdenfüllung oder eine Kombination davon, und wird unter Verwendung einer Laminierungstechnik aufgebracht. Jedoch können ein beliebiges anderes geeignetes Material und Verfahren zur Bildung genutzt werden.
Die Polymerschicht 705 ist anfänglich über der zweiten Kleberschicht gebildet. In einer Ausführungsform kann die Polymerschicht 705 aus einem oder mehreren geeigneten dielektrischen Materialien, wie Siliziumoxid, Siliziumnitrid, Low-k-Dielektrika, wie kohlenstoffdotierte Oxide, Extrem-low-k-Dielektrika, wie poröses kohlenstoffdotiertes Siliziumdioxid, Kombinationen dieser oder dergleichen hergestellt sein. Die Polymerschicht 705 kann durch einen Prozess, wie chemische Gasphasenabscheidung (CVD), gebildet werden, obwohl ein beliebiger geeigneter Prozess genutzt werden kann, und kann eine Dicke zwischen etwa 0,5 µm und etwa 5 µm aufweisen.
Sobald die Polymerschicht 705 gebildet wurde, können Underbump-Metallisierungsschichten und die zweiten Umverteilungsschichten 706 über der Polymerschicht 705 gebildet werden. In einer Ausführungsform können die Underbump-Metallisierungsschichten drei Schichten aus leitfähigen Materialien, wie eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel aufweisen. Jedoch wird ein Durchschnittsfachmann erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten gibt, wie eine Anordnung von Chrom/Chromkupferlegierung/Kupfer/Gold, eine Anordnung von Titan/Titan-Wolfram/Kupfer oder eine Anordnung von Kupfer/Nickel/Gold, die für die Bildung der Underbump-Metallisierungsschichten geeignet sind. Beliebige geeignete Materialien oder Schichten von Material, die für die Underbump-Metallisierungsschichten verwendet werden können, sind vollständig beabsichtigt, innerhalb des Umfangs der Ausführungsformen enthalten zu sein.
In einer Ausführungsform werden die Underbump-Metallisierungsschichten durch Bildung jeder Schicht über der Polymerschicht 705 erzeugt. Die Bildung jeder Schicht kann unter Verwendung eines Plattierungsprozesses durchgeführt werden, wie elektrochemischer Plattierung, obwohl andere Bildungsprozesse, wie Sputtern, Verdampfung oder PECVD-Prozess, alternativ verwendet werden können, abhängig von den gewünschten Materialien. Die Underbump-Metallisierungsschichten können gebildet sein, eine Dicke zwischen etwa 0,7 µm und etwa 10 µm aufzuweisen, wie etwa 5 µm.
In einer Ausführungsform weisen die zweiten Umverteilungsschichten 706 eine Reihe von leitfähigen Schichten auf, die in einer Reihe von dielektrischen Schichten eingebettet sind. In einer Ausführungsform wird eine erste der Reihe von dielektrischen Schichten über der Polymerschicht 705 gebildet und die erste der Reihe von dielektrischen Schichten kann ein Material sein, wie Polybenzoxazol (PBO), obwohl ein beliebiges geeignetes Material, wie Polyimid oder ein Polyimidderivat, genutzt werden kann. Die erste der Reihe von dielektrischen Schichten kann unter Verwendung z.B. eines Spin-Beschichtungsprozesses platziert werden, obwohl ein beliebiges geeignetes Verfahren verwendet werden kann.
Nachdem die erste der Reihe von dielektrischen Schichten gebildet wurde, können Öffnungen durch die erste der Reihe von dielektrischen Schichten hergestellt werden, indem Abschnitte der ersten der Reihe von dielektrischen Schichten entfernt werden. Die Öffnungen können unter Verwendung eines geeigneten fotolithografischen Maskierungs- und Ätzprozesses gebildet werden, obwohl ein beliebiger Prozess oder beliebige Prozesse verwendet werden können, um die erste der Reihe von dielektrischen Schichten zu strukturieren.
Sobald die erste der Reihe von dielektrischen Schichten gebildet und strukturiert wurde, wird eine erste der Reihe von leitfähigen Schichten über der ersten der Reihe von dielektrischen Schichten und durch die Öffnungen, die innerhalb der ersten der Reihe von dielektrischen Schichten gebildet sind, gebildet. In einer Ausführungsform kann die erste der Reihe von leitfähigen Schichten gebildet werden, indem anfangs eine Seed-Schicht (nicht gezeigt) von einer Titankupferlegierung durch einen geeigneten Bildungsprozess, wie CVD oder Sputtern, gebildet wird. Ein Fotolack (auch nicht gezeigt) kann dann gebildet werden, um die Seed-Schicht abzudecken und dann kann der Fotolack strukturiert werden, um jene Abschnitte der Seed-Schicht freizulegen, die dort liegen, wo die erste der Reihe von leitfähigen Schichten liegen soll.
Sobald der Fotolack gebildet und strukturiert wurde, kann ein leitfähiges Material, wie Kupfer, auf der Seed-Schicht durch einen Abscheidungsprozess wie Plattierung gebildet werden. Das leitfähige Material kann gebildet sein, eine Dicke zwischen etwa 1 µm und etwa 10 µm aufzuweisen, wie etwa 5 µm. Jedoch, während das Material und die besprochenen Verfahren geeignet sind, das leitfähige Material zu bilden, sind diese Materialien bloß Beispiele. Beliebige andere geeignete Materialien, wie AlCu oder Au, und beliebige andere geeignete Bildungsprozesse, wie CVD oder PVD, können verwendet werden, um die erste der Reihe von leitfähigen Schichten zu bilden. Sobald das leitfähige Material gebildet ist, kann der Fotolack durch einen geeigneten Entfernungsprozess entfernt werden, wie Veraschung. Zusätzlich können, nach der Entfernung des Fotolacks, jene Abschnitte der Seed-Schicht, die von dem Fotolack abgedeckt waren, durch zum Beispiel einen geeigneten Ätzprozess unter Verwendung des leitfähigen Materials als eine Maske entfernt werden.
Sobald die erste der Reihe von leitfähigen Schichten gebildet wurde, kann eine zweite der Reihe von dielektrischen Schichten und eine zweite der Reihe von leitfähigen Schichten gebildet werden, indem Schritte ähnlich den der ersten der Reihe von dielektrischen Schichten und der ersten der Reihe von leitfähigen Schichten wiederholt werden. Diese Schritte können wie gewünscht wiederholt werden, um jede der Reihe von leitfähigen Schichten elektrisch mit einer unterliegenden der Reihe von leitfähigen Schichten zu verbinden, und können so oft wie gewünscht wiederholt werden, bis eine oberste der Reihe von leitfähigen Schichten und eine oberste der Reihe von dielektrischen Schichten gebildet sind. In einer Ausführungsform können die Abscheidung und Strukturierung der Reihe von leitfähigen Schichten und der Reihe von dielektrischen Schichten fortgesetzt werden, bis die zweiten Umverteilungsschichten 706 eine gewünschte Anzahl von Schichten aufweisen, obwohl eine beliebige geeignete Anzahl von individuellen Schichten genutzt werden kann.
Sobald die zweiten Umverteilungsschichten 706 über dem zweiten Trägersubstrat gebildet wurden, werden die zweiten TIVs 708 in elektrischer Verbindung mit den zweiten Umverteilungsschichten 706 gebildet. In einer Ausführungsform können die zweiten TIVs 708 gebildet werden, indem anfangs eine Seed-Schicht (nicht separat veranschaulicht) gebildet wird. In einer Ausführungsform ist die Seed-Schicht eine dünne Schicht aus einem leitfähigen Material, die bei der Bildung einer dickeren Schicht während nachfolgenden Verarbeitungsschritten hilft. Die Seed-Schicht kann eine Schicht aus Titan etwa 1.000 Å dick aufweisen, gefolgt von einer Schicht aus Kupfer etwa 5.000 Å dick. Die Seed-Schicht kann unter Verwendung von Prozessen erzeugt werden, wie Sputtern, Verdampfung oder PECVD-Prozessen, abhängig von den gewünschten Materialien. Die Seed-Schicht kann gebildet sein, eine Dicke zwischen etwa 0,3 µm und etwa 1 µm aufzuweisen, wie etwa 0,5 µm.
Sobald die Seed-Schicht gebildet wurde, wird ein Fotolack (auch nicht veranschaulicht) über der Seed-Schicht platziert. In einer Ausführungsform kann der Fotolack auf der Seed-Schicht unter Verwendung z.B. einer Spin-Beschichtungstechnik zu einer Höhe zwischen etwa 50 µm und etwa 250 µm platziert werden, wie etwa 120 µm. Sobald an Stelle, kann der Fotolack dann strukturiert werden, indem der Fotolack einer strukturierten Energiequelle (z.B. einer strukturierten Lichtquelle) ausgesetzt wird, um eine chemische Reaktion einzuleiten, wodurch eine physische Veränderung in jenen Abschnitten des Fotolacks eingeleitet wird, die der strukturierten Lichtquelle ausgesetzt sind. Ein Entwickler wird dann auf den belichteten Fotolack aufgebracht, um Vorteil aus den physischen Änderungen zu ziehen und selektiv entweder den belichteten Abschnitt des Fotolacks oder den nichtbelichteten Abschnitt des Fotolacks zu entfernen, abhängig von der gewünschten Struktur. In einer Ausführungsform ist die in dem Fotolack gebildete Struktur eine Struktur für die zweiten TIVs 708. Die zweiten TIVs 708 sind in solch einer Platzierung gebildet, an unterschiedlichen Seiten nachfolgend angebrachter Bauelemente zu liegen. Jedoch kann eine beliebige geeignete Anordnung für die Struktur zweiter TIVs 708 genutzt werden.
In einer Ausführungsform sind die zweiten TIVs 708 innerhalb des Fotolacks aus einem oder mehreren leitfähigen Materialien gebildet, wie Kupfer, Wolfram, anderen leitfähigen Metallen oder dergleichen, und können zum Beispiel durch Elektroplattierung, elektrolose Plattierung oder dergleichen gebildet sein. Zum Beispiel wird ein Elektroplattierungsprozess verwendet, wobei die Seed-Schicht und der Fotolack in eine Elektroplattierungslösung versenkt oder eingetaucht sind. Die Seed-Schichtoberfläche ist elektrisch mit der negativen Seite einer externen Gleichstromversorgung verbunden, sodass die Seed-Schicht als die Kathode in dem Elektroplattierungsprozess fungiert. Eine feste leitfähige Anode, wie eine Kupferanode, ist ebenso in die Lösung eingetaucht, und ist an der positiven Seite der Stromversorgung angebracht. Die Atome von der Anode werden in die Lösung aufgelöst, von der die Kathode, z.B. die Seed-Schicht, die aufgelösten Atome bezieht, wodurch die freigelegten leitfähigen Bereiche der Seed-Schicht innerhalb der Öffnung des Fotolacks plattiert werden.
Sobald die zweiten TIVs 708 unter Verwendung des Fotolacks und der Seed-Schicht gebildet wurden, kann der Fotolack unter Verwendung eines geeigneten Entfernungsprozesses entfernt werden. In einer Ausführungsform kann ein Plasmaveraschungsprozess verwendet werden, um den Fotolack zu entfernen, wodurch die Temperatur des Fotolacks erhöht werden kann, bis der Fotolack eine Wärmezersetzung erfährt und entfernt werden kann. Jedoch kann ein beliebiger anderer geeigneter Prozess, wie ein Nassabstreifen, genutzt werden. Die Entfernung des Fotolacks kann die unterliegenden Abschnitte der Seed-Schicht freilegen.
Sobald freigelegt, kann eine Entfernung der freigelegten Abschnitte der Seed-Schicht durchgeführt werden. In einer Ausführungsform können die freigelegten Abschnitte der Seed-Schicht (z.B. jene Abschnitte, die nicht von den zweiten TIVs 708 abgedeckt sind) durch zum Beispiel einen Nass- oder Trockenätzprozess entfernt werden. Zum Beispiel können in einem Trockenätzprozess Reaktanten unter Verwendung der zweiten TIVs 708 als Masken zu der Seed-Schicht gerichtet werden. In einer anderen Ausführungsform können Ätzmittel aufgesprüht oder anders mit der Seed-Schicht in Kontakt gebracht werden, um die freigelegten Abschnitte der Seed-Schicht zu entfernen. Nachdem der freigelegte Abschnitt der Seed-Schicht weggeätzt ist, wird ein Abschnitt der zweiten Umverteilungsschichten 706 zwischen den zweiten TIVs 708 freigelegt.
Sobald die zweiten TIVs 708 gebildet wurden, kann das vereinzelte Halbleiterbauelement 600 auf den zweiten Umverteilungsschichten 708 platziert werden. In einer Ausführungsform kann das vereinzelte Halbleiterbauelement 600 unter Verwendung z.B. eines Auswahl- und Platzierungsprozesses platziert werden. Jedoch kann ein beliebiges anderes Verfahren zur Platzierung des vereinzelten Halbleiterbauelements 600 verwendet werden.
7 veranschaulicht zusätzlich, dass sobald das vereinzelte Halbleiterbauelement 600 platziert wurde, das vereinzelte Halbleiterbauelement 600 und die zweiten TIVs 708 mit einem zweiten Verkapselungsmaterial 712 verkapselt werden können. In einer Ausführungsform können das vereinzelte Halbleiterbauelement 600 und die zweiten TIVs 708 unter Verwendung eines Prozesses ähnlich der Verkapselung der zweiten Halbleiterbauelemente 113 und des dritten Halbleiterbauelements 115, wie oben in Bezug auf 3 beschrieben, verkapselt werden. Sobald verkapselt, können das vereinzelte Halbleiterbauelement 600 und die zweiten TIVs 708 und das zweite Verkapselungsmaterial 712 planarisiert werden, um das vereinzelte Halbleiterbauelement 600 und die zweiten TIVs 708 freizulegen.
7 veranschaulicht auch, dass sobald das vereinzelte Halbleiterbauelement 600 und die zweiten TIVs 708 verkapselt sind, eine dritte Umverteilungsschicht 701 gebildet wird, um das vereinzelte Halbleiterbauelement 600 und die zweiten TIVs 708 zu verschalten. In einer Ausführungsform kann die dritte Umverteilungsschicht 701 ähnlich der Bildung der zweiten Umverteilungsschicht 701 (oben mit Bezug auf 7 beschrieben) gebildet werden. Zum Beispiel wird eine Reihe von Passivierungsschichten und leitfähigen Schichten abgeschieden und planarisiert, um eine oder mehrere Schichten von leitfähigem Routing zu bilden. Jedoch können beliebige geeignete Verfahren und Materialien genutzt werden.
In einer bestimmten Ausführungsform können drei leitfähige Schichten gebildet werden. Jedoch ist die Verwendung von drei leitfähigen Schichten beabsichtigt, veranschaulichend zu sein, und ist nicht beabsichtigt, begrenzend zu sein. Eher kann eine beliebige Anzahl von leitfähigen Schichten und Passivierungsschichten genutzt werden und jede solche Anzahl von Schichten ist gänzlich beabsichtigt, in dem Umfang der Ausführungsformen enthalten zu sein.
7 veranschaulicht weiter eine Bildung von dritten externen Anschlüssen 703, um elektrischen Kontakt mit der dritten Umverteilungsschicht 701 herzustellen. In einer Ausführungsform können die dritten externen Anschlüsse 703 auf der dritten Umverteilungsschicht 701 platziert werden und können ein Kugelgitterarray (BGA) sein, das ein eutektisches Material wie Lötzinn enthält, obwohl beliebige geeignete Materialien verwendet werden können. Optional kann eine Underbump-Metallisierung zwischen den dritten externen Anschlüssen 703 und der dritten Umverteilungsschicht 701 genutzt werden. In einer Ausführungsform, in der die dritten externen Anschlüsse 703 Lötbumps sind, können die dritten externen Anschlüsse 703 unter Verwendung eines Kugelfallverfahrens gebildet werden, wie einem direkten Kugelfallprozess. In einer anderen Ausführungsform können die Lötbumps gebildet werden, indem anfangs eine Zinnschicht durch ein beliebiges geeignetes Verfahren gebildet wird, wie Verdampfung, Elektroplattierung, Druck, Lottransfer, und dann ein Aufschmelzen durchgeführt wird, um das Material in die gewünschte Bumpform zu formen. Sobald die dritten externen Anschlüsse 703 gebildet sind, kann ein Test durchgeführt werden, um sicherzustellen, dass die Struktur für weitere Verarbeitung geeignet ist.
Nach dem Test kann das zweite Trägersubstrat von dem vereinzelten Halbleiterbauelement 600 entbondet werden. In einer Ausführungsform können die dritten externen Anschlüsse 703 und damit die Struktur, die das vereinzelte Halbleiterbauelement 600 aufweist, an einer Ringstruktur (nicht in 7 veranschaulicht) angebracht sein. Die Ringstruktur kann ein Metallring sein, der angedacht ist, Stütze und Stabilität für die Struktur während und nach dem Debondingprozess bereitzustellen. In einer Ausführungsform sind die dritten externen Anschlüsse 703 an der Ringstruktur unter Verwendung z.B. eines ultravioletten Klebebands angebracht, obwohl beliebige andere geeignete Kleber oder eine Anbringung verwendet werden können. Sobald angebracht, kann die zweite Kleberschicht bestrahlt werden und die zweite Kleberschicht und das zweite Trägersubstrat können physisch entfernt werden.
Sobald das zweite Trägersubstrat entfernt wurde und die Polymerschicht 705 freigelegt wurde, kann die Polymerschicht 705 unter Verwendung z.B. eines Laserbohrverfahrens strukturiert werden, durch das ein Laser zu jenen Abschnitten der Polymerschicht 705 geleitet wird, die entfernt werden sollen, um die unterliegende zweite Umverteilungsschicht 706 freizulegen. Während des Laserbohrprozesses kann die Bohrenergie in einer Spanne von 0,1 mJ bis etwa 60 mJ sein und ein Bohrwinkel kann etwa 0 Grad (senkrecht zu der Polymerschicht 705) bis etwa 85 Grad zur Normale der Polymerschicht 705 sein.
7 veranschaulicht zusätzlich eine Platzierung vierter externer Verbindungen 707. In einer Ausführungsform können die vierten externen Verbindungen 707 Kontaktbumps sein, wie Mikrobumps oder Flip-Chip-Montagebumps (C4-Bumps), und können ein Material wie Zinn oder andere geeignete Materialien, wie Lötpaste, Silber oder Kupfer, enthalten. In einer Ausführungsform, in der die vierten externen Verbindungen 707 Lötzinnbumps sind, können die vierten externen Verbindungen 707 gebildet werden, indem anfangs eine Schicht aus Zinn durch ein beliebiges geeignetes Verfahren, wie Verdampfung, Elektroplattierung, Druck, Lottransfer, Kugelplatzierung usw., zu einer Dicke von z.B. etwa 100 µm gebildet wird. Sobald eine Schicht aus Zinn auf der Struktur gebildet ist, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschte Bumpform zu formen.
7 veranschaulicht zusätzlich ein Bonding der vierten externen Verbindungen 707 mit einem ersten Package 710. In einer Ausführungsform kann das erste Package 710 ein drittes Substrat 709, ein fünftes Halbleiterbauelement 711, ein sechstes Halbleiterbauelement 713 (an das fünfte Halbleiterbauelement 711 gebondet), dritte Kontaktpads 715 (für elektrische Verbindung mit den vierten externen Verbindungen 707) und ein drittes Verkapselungsmaterial 717 aufweisen. In einer Ausführungsform kann das dritte Substrat 709 z.B. ein Packaging-Substrat sein, das interne Interconnects (z.B. Substratdurchkontaktierungen) aufweist, um das fünfte Halbleiterbauelement 711 und das sechste Halbleiterbauelement 713 mit den vierten externen Verbindungen 707 zu verbinden.
In einer anderen Ausführungsform kann das dritte Substrat 709 ein Interposer sein, der als ein Zwischensubstrat verwendet wird, um das fünfte Halbleiterbauelement 711 und das sechste Halbleiterbauelement 713 mit den vierten externen Verbindungen 707 zu verbinden. In dieser Ausführungsform kann das dritte Substrat 709 z.B. ein Siliziumsubstrat, dotiert oder undotiert, oder eine aktive Schicht aus einem Silizium-auf-Isolator-Substrat (SOI-Substrat) sein. Jedoch kann das dritte Substrat 709 auch ein Glassubstrat, ein Keramiksubstrat, ein Polymersubstrat oder ein beliebiges anderes Substrat sein, das einen geeigneten Schutz und/oder eine Verschaltungsfunktionalität bereitstellen kann. Diese und andere geeignete Materialien können für das dritte Substrat 709 verwendet werden.
Das fünfte Halbleiterbauelement 711 kann ein Halbleiterbauelement sein, das für einen angedachten Zweck designt ist, wie ein Logik-Die, ein zentraler Verarbeitungseinheit-Die (CPU-Die), ein Speicher-Die (z.B. ein DRAM-Die), Kombinationen dieser oder dergleichen. In einer Ausführungsform weist das fünfte Halbleiterbauelement 711 IC-Bauelemente, wie Transistoren, Kondensatoren, Induktoren, Widerstände, erste Metallisierungsschichten (nicht gezeigt) und dergleichen darin auf, wie s für eine bestimmte Funktionalität gewünscht wird. In einer Ausführungsform ist das fünfte Halbleiterbauelement 711 designt und hergestellt, in Verbindung mit oder gleichzeitig mit dem vereinzelten Halbleiterbauelement 600 zu arbeiten.
Das sechste Halbleiterbauelement 713 kann ähnlich dem fünften Halbleiterbauelement 711 sein. Zum Beispiel kann das sechste Halbleiterbauelement 713 ein Halbleiterbauelement sein, das für einen angedachten Zweck (z.B. einen DRAM-Die) designt ist und IC-Bauelemente für eine gewünschte Funktionalität aufweist. In einer Ausführungsform ist das sechste Halbleiterbauelement 713 designt, in Verbindung oder gleichzeitig mit dem vereinzelten Halbleiterbauelement 600 und/oder dem fünften Halbleiterbauelement 711 zu arbeiten.
Das sechste Halbleiterbauelement 713 kann an das fünfte Halbleiterbauelement 711 gebondet sein. In einer Ausführungsform ist das sechste Halbleiterbauelement 713 nur physisch mit dem fünften Halbleiterbauelement 711 gebondet, wie unter Verwendung eines Klebers. In dieser Ausführungsform können das sechste Halbleiterbauelement 713 und das fünfte Halbleiterbauelement 711 elektrisch mit dem dritten Substrat 709 unter Verwendung z.B. von Drahtbonds 719 elektrisch verbunden sein, obwohl ein beliebiges geeignetes elektrisches Bonding genutzt werden kann.
In einer anderen Ausführungsform kann das sechste Halbleiterbauelement 713 sowohl physisch als auch elektrisch an das fünfte Halbleiterbauelement 711 gebondet sein. In dieser Ausführungsform kann das sechste Halbleiterbauelement 713 vierte externe Verbindungen (nicht separat in 7 veranschaulicht) aufweisen, die sich mit fünften externen Verbindungen (auch nicht separat in 7 veranschaulicht) auf dem fünften Halbleiterbauelement 711 verbinden, um das sechste Halbleiterbauelement 713 mit dem fünften Halbleiterbauelement 711 zu verschalten.
Die dritten Kontaktpads 715 können auf dem dritten Substrat 709 gebildet werden, um elektrische Verbindungen zwischen dem fünften Halbleiterbauelement 711 und z.B. den vierten externen Verbindungen 707 zu bilden. In einer Ausführungsform können die dritten Kontaktpads 715 über und in elektrischem Kontakt mit elektrischem Routing (wie Substratdurchkontaktierungen) innerhalb des dritten Substrats 709 gebildet sein. Die dritten Kontaktpads 715 können Aluminium enthalten, aber andere Materialien, wie Kupfer, können ebenso verwendet werden. Die dritten Kontaktpads 715 können unter Verwendung eines Abscheidungsprozesses, wie Sputtern, gebildet werden, um eine Schicht aus Material (nicht gezeigt) zu bilden und Abschnitte der Schicht von Material können dann durch einen geeigneten Prozess (wie fotolithografische Maskierung und Ätzen) entfernt werden, um die dritten Kontaktpads 715 zu bilden. Jedoch kann ein beliebiger anderer geeigneter Prozess genutzt werden, um die dritten Kontaktpads 715 zu bilden. Die dritten Kontaktpads 715 können gebildet werden, um eine Dicke zwischen etwa 0,5 µm und etwa 4 µm aufzuweisen, wie etwa 1,45 µm.
Das dritte Verkapselungsmaterial 717 kann verwendet werden, um das fünfte Halbleiterbauelement 711, das sechste Halbleiterbauelement 713 und das dritte Substrat 709 zu verkapseln und zu schützen. In einer Ausführungsform kann das dritte Verkapselungsmaterial 717 eine Formmasse sein und kann unter Verwendung einer Gussvorrichtung (nicht in 7 veranschaulicht) platziert sein. Zum Beispiel können das dritte Substrat 709, das fünfte Halbleiterbauelement 711 und das sechste Halbleiterbauelement 713 innerhalb eines Hohlraums der Gussvorrichtung platziert sein und der Hohlraum kann hermetisch versiegelt sein. Das dritte Verkapselungsmaterial 717 kann entweder bevor der Hohlraum hermetisch versiegelt ist innerhalb des Hohlraums platziert werden oder kann ansonsten durch ein Einspritzloch in den Hohlraum eingespritzt werden. In einer Ausführungsform kann das dritte Verkapselungsmaterial 717 ein Formmasseharz sein, wie Polyimid, PPS, PEEK, PES, ein hitzeresistentes Kristallharz, Kombinationen davon oder dergleichen.
Sobald das dritte Verkapselungsmaterial 717 in den Hohlraum platziert wurde, sodass das dritte Verkapselungsmaterial 717 das Gebiet um das dritte Substrat 709, das fünfte Halbleiterbauelement 711 und das sechste Halbleiterbauelement 713 verkapselt, kann das dritte Verkapselungsmaterial 717 ausgehärtet werden, um das dritte Verkapselungsmaterial 717 für optimalen Schutz zu härten. Während der exakte Aushärtungsprozess mindestens zum Teil von dem bestimmten Material abhängig ist, das für das dritte Verkapselungsmaterial 717 ausgewählt ist, könnte in einer Ausführungsform, in der Formmasse als das dritte Verkapselungsmaterial 717 ausgewählt ist, das Aushärten durch einen Prozess wie Erhitzen des dritten Verkapselungsmaterials 717 auf zwischen etwa 100°C und etwa 130°C, wie etwa 125°C für etwa 60 Sek. bis etwa 3000 Sek., wie etwa 600 Sek. stattfinden. Zusätzlich können Initiatoren und/oder Katalysatoren in dem dritten Verkapselungsmaterial 717 enthalten sein, um den Aushärtungsprozess besser zu kontrollieren.
Jedoch, wie ein Durchschnittsfachmann erkennen wird, ist der oben beschriebene Aushärtungsprozess bloß ein Beispielprozess und nicht beabsichtigt, die aktuellen Ausführungsformen zu begrenzen. Andere Aushärtungsprozesse, wie Bestrahlung oder sogar dem dritten Verkapselungsmittel 717 zu erlauben, bei Umgebungstemperatur zu härten, können verwendet werden. Ein beliebiger Aushärtungsprozess kann verwendet werden und alle solchen Prozesse sind gänzlich angedacht, innerhalb des Umfangs der hierin beschriebenen Ausführungsformen enthalten zu sein.
Sobald die vierten externen Verbindungen 707 gebildet sind, werden die vierten externen Verbindungen 707 mit den dritten Kontaktpads 715 ausgerichtet und mit diesen in physischem Kontakt platziert und ein Bonding wird durchgeführt. Zum Beispiel kann in einer Ausführungsform, in der die vierten externen Verbindungen 707 Lötbumps sind, der Bondingprozess einen Aufschmelzprozess umfassen, wodurch die Temperatur der vierten externen Verbindungen 707 zu einem Punkt angehoben wird, wo die vierten externen Verbindungen 707 sich verflüssigen und fließen, wodurch das erste Package 710 mit den vierten externen Verbindungen 707 gebondet wird, sobald sich die vierten externen Verbindungen 707 wieder verfestigen.
7 veranschaulicht auch eine Platzierung eines Unterfüllmaterials 721 zwischen dem ersten Package 710 und der Polymerschicht 705. In einer Ausführungsform ist das Unterfüllmaterial 721 ein schützendes Material, das verwendet wird, um das erste Package 710 vor Verschlechterung durch Betrieb und Umgebung, wie Beanspruchungen, die durch die Erzeugung von Wärme während Betriebs verursacht werden, abzudämpfen und zu stützen. Das Unterfüllmaterial 721 kann eingespritzt oder anders in dem Raum zwischen dem ersten Package 710 und der Polymerschicht 705 gebildet werden und kann zum Beispiel ein flüssiges Epoxy enthalten, das zwischen dem ersten Package 710 und der Polymerschicht 705 ausgegeben und dann ausgehärtet wird, um zu härten.
7 veranschaulicht zusätzlich eine Vereinzelung. In einer Ausführungsform kann die Vereinzelung durchgeführt werden, indem ein Sägeblatt (nicht separat veranschaulicht) verwendet wird, um durch das Unterfüllmaterial 721 und das zweite Verkapselungsmaterial 712 zu schneiden. Jedoch ist, wie ein Durchschnittsfachmann erkennen wird, ein Sägeblatt für die Vereinzelung zu nutzen, bloß eine veranschaulichende Ausführungsform und nicht angedacht, begrenzend zu sein. Es kann ein beliebiges Verfahren zum Durchführen der Vereinzelung, wie einen oder mehrere Ätzvorgänge zu nutzen, genutzt werden. Diese Verfahren und beliebige andere geeignete Verfahren können genutzt werden, um die Struktur zu vereinzeln.
Indem ein Abschnitt des Anreißgebiets 102 vor Vereinzelung entfernt wird, kann das vereinzelte Halbleiterbauelement 600 mit einer verringerten Wahrscheinlichkeit von Schaden, wie Ablösung der Extrem-low-k-Dielektrikum-Materialien, hergestellt werden. Indem die Wahrscheinlichkeit von Schaden verringert wird, kann eine größere Ausbeute während des Herstellungsprozesses erzielt werden und ein zuverlässigeres Halbleiterbauelement kann hergestellt werden.
8 veranschaulicht eine andere Ausführungsform, in der eine Stützstruktur 804 genutzt wird, um dabei zu helfen, in Ausführungsformen Unterstützung bereitzustellen, in denen das erste Verkapselungsmaterial 301, anstatt ein Material wie eine Gussverbindung zu sein, ein weicheres Material ist, wie ein Spaltfüllmaterial 801. In einer Ausführungsform kann das Spaltfüllmaterial 801 ein Nicht-Polymer, dielektrisches Material wie Siliziumoxid, Siliziumnitrid, Kombinationen dieser oder dergleichen sein, das anstelle des ersten Verkapselungsmaterials 301 unter Verwendung eines beliebigen geeigneten Prozesses abgeschieden wird. Zum Beispiel kann das Spaltfüllmaterial durch CVD, PECVD oder ALD-Abscheidungsprozess, FCVD, oder einen Spin-on-Glass-Prozess gebildet sein, um die Spalte zwischen dem zweiten Halbleiterbauelement 113 und dem dritten Halbleiterbauelement 115 aufzufüllen und/oder zu überfüllen und auch die erste Öffnung 201 aufzufüllen. Sobald das Spaltfüllmaterial 801 abgeschieden wurde, kann das Spaltfüllmaterial 801 mit dem zweiten Halbleiterbauelement 113 und dem dritten Halbleiterbauelement 115 auf eine Dicke zwischen etwa 20 µm und etwa 50 µm planarisiert werden.
Jedoch kann in Ausführungsformen, in denen ein weicheres Material genutzt wird, die Stützstruktur 803 genutzt werden, um zusätzliche Stütze bereitzustellen, um das Spaltfüllmaterial 801 zu stärken. Daher veranschaulicht 8 auch eine Platzierung der Stützstruktur 803, die dabei hilft, die Vorrichtung zu stützen und das unterschiedliche Material in dem Spaltfüllmaterial 801 zu kompensieren. In einer Ausführungsform kann die Stützstruktur 803 ein Halbleitermaterial wie Silizium (Z.B. ein Siliziumwafer) sein. Jedoch kann auch geeignetes Stützmaterial, wie Glasstützstruktur oder sogar eine Metallstützstruktur, verwendet werden.
Die Stützstruktur 803 kann an dem Spaltfüllmaterial 801 unter Verwendung von z.B. einem Bondingprozess, wie einem Fusionsbondingprozess, angebracht werden. In anderen Ausführungsformen kann die Stützstruktur 803 unter Verwendung eines Klebers oder eines beliebigen anderen geeigneten Materials oder Verfahrens, um die Stützstruktur 803 und das Spaltfüllmaterial 801 anzubringen, angebracht werden. Alle solchen Materialien und Prozesse sind vollständig beabsichtigt, innerhalb des Umfangs der Ausführungsformen enthalten zu sein.
Sobald die Stützstruktur 803 angebracht wurde, kann ein Rest der oben in Bezug auf 4 beschriebenen Prozesse folgen. Zum Beispiel kann das erste Trägersubstrat 401 (in dieser Ausführungsform an der Stützstruktur 803) angebracht werden und das erste Substrat 103 kann ausgedünnt werden, um die TSVs 111 freizulegen. Jedoch kann ein beliebiger geeigneter Prozess genutzt werden.
9 veranschaulicht eine Bildung der Umverteilungsstruktur 501, der ersten externen Anschlüsse 507 und der ersten Passivierungsschicht 509 mit der Stützstruktur 803 immer noch angebracht. In einer Ausführungsform können die Umverteilungsstruktur 501, die ersten externen Anschlüsse 507 und die erste Passivierungsschicht 509 wie oben in Bezug auf 5 beschrieben gebildet werden. Jedoch können beliebige geeignete Prozesse und Materialien genutzt werden.
10 veranschaulicht eine Vereinzelung der Struktur gemeinsam mit der Stützstruktur 803. In einer Ausführungsform kann die Vereinzelung wie oben in Bezug auf 6 beschrieben durchgeführt werden. Zum Beispiel kann ein Sägeblatt genutzt werden, um durch den Halbleiterwafer 100, wie auch das Spaltfüllmaterial 801 und die Stützstruktur 803 zu schneiden, um das vereinzelte Halbleiterbauelement 600 mit der Stützstruktur 803 immer noch angebracht zu bilden. Jedoch kann ein beliebiges geeignetes Verfahren zur Vereinzelung des Bauelements, um das vereinzelte Halbleiterbauelement 600 zu bilden, genutzt werden.
Zusätzlich kann in manchen Ausführungsformen die Stützstruktur 803 entweder unter Verwendung eines Debondingprozesses, eines Ausdünnungsprozesses oder eines beliebigen anderen geeigneten Prozesses zum Entfernen der Stützstruktur 803 entfernt werden. In anderen Ausführungsformen kann die Stützstruktur 803 jedoch als Teil des vereinzelten Halbleiterbauelements 600 an Stelle belassen werden, wobei die Stützstruktur 803 nicht nur strukturelle Stütze bereitstellen kann, sondern auch als ein Kühlkörper genutzt werden kann, um Hitze, die während Betrieb des zweiten Halbleiterbauelements 113 und des dritten Halbleiterbauelements 115 erzeugt wird, abzuführen.
Indem die Stützstruktur 803 genutzt wird, kann ein breites Array von Materialien genutzt werden, um das zweite Halbleiterbauelement 113 und das dritte Halbleiterbauelement 115 zu verkapseln, um dabei zu helfen, Schaden aufgrund von Ablösung während Vereinzelung zu verringern. Zusätzlich können nachfolgende Anbringungen von Kühlkörpern vermieden werden, indem die Stützstruktur 803 als ein integrierter Kühlkörper verwendet wird. Dies hilft gemeinsam mit der Verringerung von Schaden aus der Vereinzelung dabei, die Herstellungsausbeute zu erhöhen und Betriebsprobleme zu verringern.
11 veranschaulicht eine andere Ausführungsform, in der eine zweite Öffnung 1101 gemeinsam mit der ersten Öffnung 201(siehe 2) genutzt wird, um dabei zu helfen, die Struktur vor Ablösungsschaden während eines nachfolgenden Vereinzelungsprozesses zu schützen. In dieser Ausführungsform ist die Struktur wie oben in Bezug auf 1-5 beschrieben gebildet. Jedoch wird, sobald die Umverteilungsstruktur 501, die ersten externen Anschlüsse 507 und die erste Passivierungsschicht 509 gebildet wurden, die zweite Öffnung 1101 innerhalb der Umverteilungsstruktur 501, den ersten externen Anschlüssen 507, der ersten Passivierungsschicht 509 und dem ersten Substrat 103 gebildet, um zusätzlichen Raum bereitzustellen, durch den der Vereinzelungsprozess (z.B. das Sägeblatt) durchgehen kann.
In einer Ausführungsform kann die zweite Öffnung 1101 unter Verwendung eines zweiten Laserablationsprozesses (in 11 durch den strichlierten Zylinder, mit 1103 markiert, dargestellt) gebildet werden. Zum Beispiel ist ein Laser zu den Abschnitten der ersten Passivierungsschicht 509 ausgerichtet, die entfernt werden sollen. Während des zweiten Laserablationsprozesses 1104 ist der Bohrwinkel etwa 0 Grad (senkrecht zu den ersten Metallisierungsschichten 105) bis etwa 30 Grad zur Normale der ersten Passivierungsschicht 509. Jedoch können beliebige geeignete Parameter für den zweiten Laserablationsprozess 1103 genutzt werden.
Indem der zweite Laserablationsprozess 1103 genutzt wird, kann die zweite Öffnung 1101 zu einer dritten Tiefe D₃ zwischen etwa 20 µm und etwa 30 µm, wie etwa 25 µm, gebildet werden. Daher wird sich die zweite Öffnung 1101 in das erste Substrat 103 zu einer vierten Tiefe D₄ zwischen etwa 3 µm und etwa 8 µm, wie etwa 5 µm, erstrecken. Zusätzlich kann die zweite Öffnung 1101 gebildet sein, um eine vierte Breite W₄ zwischen etwa 50 µm und etwa 80 µm, wie etwa 60 µm, aufzuweisen. Jedoch können beliebige geeignete Abmessungen genutzt werden.
Zusätzlich wird durch die Nutzung des zweiten Laserablationsprozesses 1103 die Form der zweiten Öffnung 1101 unregelmäßig sein. Zum Beispiel kann die zweite Öffnung 1101 eine grobe Kreisform, gekrümmte Form, anstelle von geraden Seitenwänden aufweisen, die von dem zweiten Laserablationsprozess 1103 gebildet sind. Weiter wird das Ausrichten des zweiten Laserablationsprozesses 1103 ein unregelmäßiges Entfernen von Material verursachen, was in dem Vorhandensein von Dellen innerhalb des Materials des ersten Substrats 103 resultiert.
Jedoch, während ein Laserbohrprozess als eine mögliche Ausführungsform beschrieben ist, um die zweite Öffnung 1101 zu bilden, ist die Beschreibung des Laserbohrprozesses beabsichtigt, veranschaulichend zu sein und ist nicht beabsichtigt, begrenzend zu sein. Eher kann ein beliebiger geeigneter Prozess, der die gewünschten Materialien entfernen kann, wie ein fotolithografischer Maskierungs- und Ätzprozess, der in geraden Seitenwänden resultieren kann, ebenso genutzt werden. Alle solchen Prozesse sind vollständig beabsichtigt, innerhalb des Umfangs der Ausführungsformen enthalten zu sein.
12 veranschaulicht, dass sobald die zweite Öffnung 1101 gebildet wurde, der Halbleiterwafer 100 durch sowohl die erste Öffnung 201 als auch die zweite Öffnung 1101 vereinzelt werden kann. In einer Ausführungsform kann die Vereinzelung wie oben in Bezug auf 6 beschrieben durchgeführt werden. Zum Beispiel kann das Sägeblatt 603 verwendet werden, um durch sowohl die zweite Öffnung 1101 als auch die erste Öffnung 201 durch den Halbleiterwafer 100 zu schneiden. Jedoch kann ein beliebiger geeigneter Vereinzelungsprozess genutzt werden.
13 veranschaulicht noch eine andere Ausführungsform, in der die zweite Öffnung 1101, anstelle davon einfach hergestellt zu werden, auch aufgefüllt wird, um zusätzliche strukturelle Stütze während des Vereinzelungsprozesses bereitzustellen. In einer Ausführungsform kann die zweite Öffnung 1101 mit einem vierten Verkapselungsmaterial 1301 aufgefüllt werden. Weiter kann das vierte Verkapselungsmaterial 1301 ein ähnliches Material sein und unter Verwendung ähnlicher Verfahren wie das erste Verkapselungsmaterial 301, das oben in Bezug auf 3 beschrieben ist, oder das Spaltfüllmaterial 801, das oben in Bezug auf 8 beschrieben ist, gebildet werden. Zum Beispiel kann das vierte Verkapselungsmaterial 1301 ein Gussverbindungsmaterial oder ein Spaltfüllmaterial sein und kann unter Verwendung entweder eines Gussprozesses oder eines Abscheidungsprozesses aufgebracht werden, um die zweite Öffnung 1101 aufzufüllen und/oder zu überfüllen. Sobald an Stelle, kann, falls gewünscht, das vierte Verkapselungsmaterial 1301 unter Verwendung eines Prozesses, wie chemisch-mechanisches Polieren planarisiert werden, um das vierte Verkapselungsmaterial 1301 in der zweiten Öffnung 1101 einzubetten.
13 veranschaulicht auch, dass sobald das vierte Verkapselungsmaterial 1301 aufgebracht wurde, die Struktur durch die erste Öffnung 201, die zweite Öffnung 1101 und das vierte Verkapselungsmaterial 1301 vereinzelt werden kann. in einer Ausführungsform kann die Vereinzelung wie oben in Bezug auf 6 beschrieben durchgeführt werden. Zum Beispiel kann das Sägeblatt 603 verwendet werden, um durch die zweite Öffnung 1101 und die das vierte Verkapselungsmaterial 1301 durch den Halbleiterwafer 100 zu schneiden. Jedoch kann ein beliebiger geeigneter Vereinzelungsprozess genutzt werden.
Indem ein Abschnitt des Anreißgebiets 102, der an beide Seiten des Halbleiterwafers 100 angrenzt, vor Vereinzelung entfernt wird, kann das vereinzelte Halbleiterbauelement 600 mit einer verringerten Wahrscheinlichkeit von Schaden, wie Ablösung der dielektrischen Materialien in den ersten Metallisierungsschichten 105 und der Umverteilungsstruktur 501, hergestellt werden. Indem die Wahrscheinlichkeit von Schaden verringert wird, kann eine größere Ausbeute während des Herstellungsprozesses erzielt werden und ein zuverlässigeres Halbleiterbauelement kann hergestellt werden.
In Übereinstimmung mit einer Ausführungsform weist ein Halbleiterbauelement auf: Metallisierungsschichten, die aktive Bauelemente auf einem Halbleitersubstrat verbinden; ein erstes Halbleiterbauelement, das mit den Metallisierungsschichten verbunden ist; ein zweites Halbleiterbauelement, das mit den Metallisierungsschichten verbunden ist; und ein Verkapselungsmaterial, das das erste Halbleiterbauelement und das zweite Halbleiterbauelement verkapselt, wobei das Verkapselungsmaterial in physischem Kontakt mit den Metallisierungsschichten und dem Halbleitersubstrat ist. In einer Ausführungsform weist das Verkapselungsmaterial eine Gussverbindung auf. In einer Ausführungsform enthält das Verkapselungsmaterial Siliziumoxid. In einer Ausführungsform ist eine Stützstruktur an dem Siliziumoxid angebracht. In einer Ausführungsform verringert das Verkapselungsmaterial sich in Breite, während sich das Verkapselungsmaterial in das Halbleitersubstrat erstreckt. In einer Ausführungsform weist das Halbleiterbauelement weiter auf: Substratdurchkontaktierungen, die sich durch das Halbleitersubstrat erstrecken; Umverteilungsschichten, die mit den Substratdurchkontaktierungen verbunden sind; und eine Passivierungsschicht, die an die Umverteilungsschichten angrenzt. In einer Ausführungsform weist die Passivierungsschicht eine gekrümmte Seitenwand auf.
In Übereinstimmung mit einer anderen Ausführungsform weist ein Halbleiterbauelement auf: einen ersten Halbleiter-Die, der an eine Metallisierungsschicht über einem Halbleitersubstrat gebondet ist; einen zweiten Halbleiter-Die, der an die Metallisierungsschicht gebondet ist; ein Verkapselungsmaterial, das sich zwischen dem ersten Halbleiter-Die und dem zweiten Halbleiter-Die erstreckt, wobei sich das Verkapselungsmaterial auch durch die Metallisierungsschicht erstreckt, um physischen Kontakt mit dem Halbleitersubstrat herzustellen. In einer Ausführungsform weist das Verkapselungsmaterial eine erste Breite an die Metallisierungsschicht angrenzend und eine zweite Breite, die geringer als die erste Breite ist, an das Halbleitersubstrat angrenzend auf. In einer Ausführungsform weist das Verkapselungsmaterial eine erste Oberfläche auf, die mit einer zweiten Oberfläche des Halbleitersubstrats eben ist. In einer Ausführungsform ist das Verkapselungsmaterial ein Oxidmaterial. In einer Ausführungsform weist das Halbleiterbauelement weiter eine Stützstruktur an dem Oxidmaterial angebracht auf. In einer Ausführungsform weist das Halbleiterbauelement weiter auf: Substratdurchkontaktierungen, die sich durch das Halbleitersubstrat erstrecken; Umverteilungsschichten, die mit den Substratdurchkontaktierungen verbunden sind; und eine Passivierungsschicht, die an die Umverteilungsschichten angrenzt. In einer Ausführungsform weist das Halbleiterbauelement weiter ein zweites Verkapselungsmaterial auf, das sich durch die Umverteilungsschichten erstreckt, um physischen Kontakt mit dem Halbleitersubstrat herzustellen.
In noch einer anderen Ausführungsform, einem Verfahren zur Herstellung eines Halbleiterbauelements, umfasst das Verfahren: Bonden eines ersten Halbleiter-Dies an ein Bauelement, wobei das Bauelement ein Halbleitersubstrat aufweist; Bonden eines zweiten Halbleiter-Dies an das Bauelement; Bilden einer Öffnung in dem Halbleitersubstrat; Auffüllen der Öffnung mit einem Füllmaterial; und Vereinzeln des Halbleitersubstrats durch das Füllmaterial in der Öffnung. In einer Ausführungsform umfasst das Verfahren weiter: Ausdünnen des Halbleitersubstrats, um Substratdurchkontaktierungen freizulegen; Bilden von Umverteilungsschichten in elektrischer Verbindung mit den Substratdurchkontaktierungen; und Aufbringen einer Passivierungsschicht über den Umverteilungsschichten. In einer Ausführungsform umfasst das Verfahren weiter, eine zweite Öffnung, die sich durch die Passivierungsschicht und in das Halbleitersubstrat erstreckt, vor der Vereinzelung des Halbleitersubstrats zu bilden. In einer Ausführungsform füllt das Auffüllen der Öffnung die Öffnung mit einem Oxidmaterial aus. In einer Ausführungsform umfasst das Verfahren weiter, eine Stützstruktur an dem Oxidmaterial anzubringen. In einer Ausführungsform füllt das Auffüllen die Öffnung mit einer Gussverbindung auf.
Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen werden. Fachkundige werden begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis dafür verwenden können, andere Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen zu gestalten oder zu modifizieren. Fachkundige sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne von dem Wesen und Umfang der vorliegenden Offenbarung abzuweichen.

Claims

Halbleitervorrichtung, aufweisend: Metallisierungsschichten, die aktive Vorrichtungen auf einem Halbleitersubstrat verbinden; eine erste Halbleitervorrichtung, die mit den Metallisierungsschichten verbunden ist; eine zweite Halbleitervorrichtung, die mit den Metallisierungsschichten verbunden ist; und ein Verkapselungsmaterial, das die erste Halbleitervorrichtung und die zweite Halbleitervorrichtung verkapselt, wobei das Verkapselungsmaterial in physischem Kontakt mit den Metallisierungsschichten und dem Halbleitersubstrat ist.
Halbleitervorrichtung nach Anspruch 1, wobei das Verkapselungsmaterial eine Gussverbindung enthält.
Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Verkapselungsmaterial Siliziumoxid enthält.
Halbleitervorrichtung nach Anspruch 3, wobei eine Stützstruktur an dem Siliziumoxid angebracht ist.
Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei das Verkapselungsmaterial sich in der Breite verringert, während sich das Verkapselungsmaterial in das Halbleitersubstrat erstreckt.
Halbleitervorrichtung nach einem der vorangehenden Ansprüche, weiter aufweisend: Substratdurchkontaktierungen, die sich durch das Halbleitersubstrat erstrecken; Umverteilungsschichten, die mit den Substratdurchkontaktierungen verbunden sind; und eine Passivierungsschicht, die zu der Umverteilungsschicht benachbart ist.
Halbleitervorrichtung nach Anspruch 6, wobei die Passivierungsschicht eine gekrümmte Seitenwand aufweist.
Halbleitervorrichtung, aufweisend: einen ersten Halbleiter-Die, der an eine Metallisierungsschicht über einem Halbleitersubstrat gebondet ist; einen zweiten Halbleiter-Die, der an die Metallisierungsschicht gebondet ist; ein Verkapselungsmaterial, das sich zwischen dem ersten Halbleiter-Die und dem zweiten Halbleiter-Die erstreckt, wobei sich das Verkapselungsmaterial auch durch die Metallisierungsschicht erstreckt, um einen physischen Kontakt mit dem Halbleitersubstrat herzustellen.
Halbleitervorrichtung nach Anspruch 8, wobei das Verkapselungsmaterial eine erste Breite an die Metallisierungsschicht angrenzend und eine zweite Breite, die geringer als die erste Breite ist, an das Halbleitersubstrat angrenzend aufweist.
Halbleitervorrichtung nach Anspruch 8 oder 9, wobei das Verkapselungsmaterial eine erste Oberfläche aufweist, die mit einer zweiten Oberfläche des Halbleitersubstrats eben ist.
Halbleitervorrichtung nach einem der Ansprüche 8 bis 10, wobei das Verkapselungsmaterial ein Oxidmaterial ist.
Halbleitervorrichtung nach Anspruch 11, weiter umfassend eine Stützstruktur, die an dem Oxidmaterial angebracht ist.
Halbleitervorrichtung nach einem der Ansprüche 8 bis 12, weiter aufweisend: Substratdurchkontaktierungen, die sich durch das Halbleitersubstrat erstrecken; Umverteilungsschichten, die mit den Substratdurchkontaktierungen verbunden sind; und eine Passivierungsschicht, die an die Umverteilungsschichten angrenzt.
Halbleitervorrichtung nach Anspruch 13, weiter ein zweites Verkapselungsmaterial aufweisend, das sich durch die Umverteilungsschichten erstreckt, um einen physischen Kontakt mit dem Halbleitersubstrat herzustellen.
Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bonden eines ersten Halbleiter-Dies an eine Vorrichtung, wobei die Vorrichtung ein Halbleitersubstrat aufweist; Bonden eines zweiten Halbleiter-Dies an die Vorrichtung; Bilden einer Öffnung in dem Halbleitersubstrat; Auffüllen der Öffnung mit einem Füllmaterial; und Vereinzeln des Halbleitersubstrats durch das Füllmaterial innerhalb der Öffnung.
Verfahren nach Anspruch 15, weiter umfassend: Ausdünnen des Halbleitersubstrats, um Substratdurchkontaktierungen freizulegen; Bilden von Umverteilungsschichten in elektrischer Verbindung mit den Substratdurchkontaktierungen; und Aufbringen einer Passivierungsschicht über den Umverteilungsschichten.
Verfahren nach Anspruch 15 oder 16, weiter umfassend ein Bilden einer zweiten Öffnung, die sich durch die Passivierungsschicht und in das Halbleitersubstrat erstreckt, vor dem Vereinzeln des Halbleitersubstrats.
Verfahren nach einem der Ansprüche 15 bis 17, wobei das Auffüllen der Öffnung die Öffnung mit einem Oxidmaterial auffüllt.
Verfahren nach Anspruch 18, weiter umfassend ein Anbringen einer Stützstruktur an dem Oxidmaterial.
Verfahren nach einem der Ansprüche 15 bis 19, wobei das Auffüllen der Öffnung die Öffnung mit einer Gussverbindung auffüllt.