CN114927500B - 基于分布式的双扇出型异构集成三维封装结构及工艺 - Google Patents

基于分布式的双扇出型异构集成三维封装结构及工艺 Download PDF

Info

Publication number
CN114927500B
CN114927500B CN202210846548.2A CN202210846548A CN114927500B CN 114927500 B CN114927500 B CN 114927500B CN 202210846548 A CN202210846548 A CN 202210846548A CN 114927500 B CN114927500 B CN 114927500B
Authority
CN
China
Prior art keywords
core
package structure
plastic
rewiring layer
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210846548.2A
Other languages
English (en)
Other versions
CN114927500A (zh
Inventor
刘胜
田志强
王诗兆
张贺辉
薛良豪
何涛
东芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN202210846548.2A priority Critical patent/CN114927500B/zh
Publication of CN114927500A publication Critical patent/CN114927500A/zh
Application granted granted Critical
Publication of CN114927500B publication Critical patent/CN114927500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种基于分布式的双扇出型异构集成三维封装结构及工艺。该结构及工艺主要包括：第一芯粒、第二芯粒制作金属凸块后贴装于第一临时载板上并进行模塑料填充；把芯粒倒装后进行模塑料通孔刻蚀、TMV填充并制作第一再布线层形成第一封装体；将第一封装体与第三芯粒贴装在第二临时载板上；之后进行模塑料填充、减薄；进行二次塑封层打孔、TMV填充、植球、存储芯粒的堆叠并制作第二再布线层形成第二封装体；最后植球实现三维堆叠。该结构基于分布式的双扇出型异构集成技术实现了不同种类异质芯片的三维堆叠，有效提高了封装集成度，同时有效减少了互连距离，在电性能及信号传输方面具有很大的优势。

Description

基于分布式的双扇出型异构集成三维封装结构及工艺
技术领域
本发明涉及芯片先进封装领域，具体涉及一种基于分布式的双扇出型异构集成三维封装结构及工艺。
背景技术
随着半导体工艺不断发展，一方面单位面积芯片内所容纳的晶体管数目不断增加，芯片面积内无法提供足够数量的引脚，从而无法实现预期的电互连；另一方面集成电路特征尺寸趋近于物理极限，摩尔定律逐渐失效，芯片性能提升遇到瓶颈。基于上述原因，高密度扇出三维封装方法应运而生，扇出型封装方法很好地解决了芯片面积内引脚数量不足的问题，通过扇出结构将芯片上的引脚放大，从而避免引脚数量被芯片面积大小所限制；而三维堆叠封装技术则通过在垂直方向上堆叠芯片，使得单位面积内晶体管数量成倍增加，突破摩尔定律限制。
目前，扇出型三维封装在进行不同类型半导体芯片垂直方向堆叠时，其工艺过程复杂，整体厚度较难控制；在进行水平方向集成时，其互连距离远，影响半导体芯片的性能和寿命。因此，未来高集成先进封装体系既要实现不同类型芯片垂直堆叠和水平集成，又要实现在控制整体厚度的同时降低互连距离。
发明内容
针对现有技术的不足，本发明的目的是提供一种基于分布式的双扇出型异构集成三维封装结构及工艺，该封装结构及工艺通过两次扇出封装实现了芯粒之间的局部互连和全局互连，实现不同类型芯片的垂直堆叠和水平集成，在控制整体厚度的同时有效减少了互连距离。
为了实现上述目的，本发明的技术方案如下：
第一方面，本发明提供一种基于分布式的双扇出型异构集成三维封装结构，包括第一临时载板、第二临时载板、第一芯粒、第二芯粒、第三芯粒、存储芯粒、第一塑封结构、第二塑封结构、第一TMV、第二TMV、第一再布线层、第二再布线层、第一介质层、第二介质层、第一封装体、第二封装体。
所述第一芯粒、第二芯粒制作金属凸块并且贴于第一临时载板，所述第一芯粒、第二芯粒倒装于第一塑封结构中；所述第一塑封结构用于填充所述第一芯粒、第二芯粒及金属凸点之间的间隙并固定所述芯粒，所述第一塑封结构中刻蚀有塑料通孔，所述塑料通孔中制作有所述第一TMV；所述第一再布线层形成于所述第一塑封结构上表面，并由所述第一介质层填充所述第一在再布线层与所述第一塑封结构之间间隙，所述第一再布线层上表面焊接有焊球；所述第一封装体包含所述第一芯粒、所述第二芯粒、所述第一塑封结构、所述第一再布线层、所述第一介质层；所述第一封装体和所述第三芯粒贴装于第二临时载板上；所述第二塑封结构用于填充所述第一封装体与第三芯粒之间的间隙并起固定作用，所述第二塑封结构中刻蚀有塑料通孔，所述塑料通孔中制作有所述第二TMV；所述第二TMV上方焊接有焊球；所述第二封装体包含所述第一封装体、所述第三芯粒、所述第二塑封结构、所述第二TMV、所述第二再布线层、所述第二介质层和所述存储芯粒；所述存储芯粒堆叠在所述第二塑封结构上表面；所述第二再布线层形成于所述第二塑封结构下表面，并由所述第二介质层填充所述第二再布线层与所述第二塑封结构之间间隙；所述第二封装体下表面焊接有焊球。
所述第一芯粒、第二芯粒与所述存储芯粒通过所述第一再布线层实现各芯粒（片）间的局部电互连；所述第三芯粒与所述存储芯粒通过所述第二再布线层、所述第二TMV实现所述第一芯粒、第二芯粒与存储芯粒间的电互连；所述第一芯粒、第二芯粒、第三芯粒通过所述第一再布线层、所述第一TMV、所述第二再布线层实现所述第一芯粒、第二芯粒、第三芯粒之间的全局电互连；所述封装结构通过所述第二再布线层将电性导出，实现所述第一芯粒、第二芯粒、第三芯粒、存储芯粒与外界的连接。
所述塑料通孔是通过激光刻蚀技术在所述模塑料中形成多个开口；在多个开口内电镀铜填充，形成多个所述TMV，且分别在多个所述TMV上形成多个导电凸点；该导电凸点为柱状、球状或钉状。
优选地，所述第一芯粒、第二芯粒、第三芯粒为以下芯粒类型中的一种或几种：CPU芯粒、GPU芯粒、FPGA芯粒、RF芯粒、I/O芯粒。
优选地，所述第一再布线层、第二再布线层至少为以下材料其中之一：铜、铝、金、钼、钯、银。
优选地，所述第一塑封结构、第二塑封结构至少为以下材料其中之一：氧化硅、碳化硅、环氧树脂、酚醛树脂、聚酰亚胺。
优选地，所述第一介质层、第二介质层材料包括二氧化硅和有机聚合物。
优选地，所述有机聚合物包括环氧树脂、硅树脂、丙烯酸树脂、聚酰亚胺、聚乙烯醇及聚甲基丙烯酸甲酯。
优选地，所述第一临时载板、第二临时载板至少为以下材料其中之一：玻璃、晶圆。
第二方面，本发明提供一种基于分布式的双扇出型异构集成三维封装工艺，所述工艺通过芯粒扇出和全局扇出两次扇出封装，实现多芯片异构集成；具体包含以下步骤：
（S1）将所述第一芯粒、第二芯粒制作金属凸点后贴于所述第一临时载板上；
（S2）将倒装的第一芯粒、第二芯粒通过模塑工艺和所述第一塑封结构将其塑封，塑封完成后减薄至最终厚度，去除所述第一临时载板；
（S3）在所述第一塑封结构中刻蚀塑料通孔，在所述塑料通孔中电镀铜形成所述第一TMV；
（S4）在所述第一塑封结构上表面制作所述第一再布线层以及填充所述第一再布线层和所述第一塑封结构之间间隙的所述第一介质层；
（S5）在所述第一封装体、所述第三芯粒底部制作焊球并将其贴于第二临时载板上；
（S6）将所述第一封装体和所述第三芯粒通过模塑工艺和所述第二塑封结构进行塑封，在所述第二塑封结构上表面通过减薄工艺进行整体减薄至刚好露出所述第一再布线层；
（S7）将所述第二临时载板去除后，在所述第二塑封结构中刻蚀塑料通孔，在所述塑料通孔中电镀形成所述第二TMV，在所述第二TMV以及所述第一再布线层上端制作焊球，在所述第二塑封结构上表面进行所述存储芯粒的堆叠；
（S8）在所述第二塑封结构下表面制作所述第二再布线层以及填充所述第二再布线层和所述第二塑封结构之间间隙的所述第二介质层；
（S9）在所述第二封装体下表面制作焊球，实现分布式的双扇出型异构集成三维封装。
本发明的优点及有益效果如下：
1、本发明基于分布式的双扇出型异构集成工艺，实现了部分芯粒局部互连和多芯粒全局互连的分布式互连技术。
2、本发明通过芯粒扇出和全局扇出双扇出封装工艺中的再布线层提供了更多的引脚数量，使I/O触点的排布更加灵活，凸点面积更大，有利于互连的稳定性。
3、本发明通过两次TMV工艺，实现了多芯粒异构集成的垂直厚度可调，尺寸适应性较好，可适用于不同材料、不同尺寸芯粒的集成。
4、本发明通过简单的工艺流程实现了多芯粒三维堆叠，集成度较高，可减少封装工艺和降低封装成本。
附图说明
图1是本发明中基于分布式的双扇出型异构集成三维封装结构示意图；
图2是在第一临时载板上倒装芯粒示意图；
图3是进行芯粒塑封并减薄示意图；
图4是在第一塑封结构中刻蚀通孔，填充金属铜示意图；
图5是在第一塑封结构上表面制作第一再布线层和第一介质层示意图；
图6是在第二临时载板上贴装第一封装体和第三芯粒示意图；
图7是进行第一封装体和第三芯粒塑封并减薄示意图；
图8是在第二塑封结构中刻蚀通孔，填充金属铜并制作焊球堆叠存储芯粒示意图；
图9是在第二塑封结构下表面制作第二再布线层和第二介质层示意图；
图10 为第一封装体示意图；
图11为第二封装体示意图。
图中：101第一芯粒，102第二芯粒，103金属凸点，104第一可释放涂层，105第一临时载板，201第一塑封结构，301第一TMV，401第一介质层，402第一再布线层，501第三芯粒，502局部小焊球，503第二可释放涂层，504第二临时载板，601第二塑封结构，701第二TMV，702存储芯粒，703焊球，801第二再布线层，802第二介质层，803焊球。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案作进一步地详细说明。
实施例1
本实施例提供一种基于分布式的双扇出型异构集成三维封装结构，如图1所示，包括第一芯粒101、第二芯粒102、第三芯粒501、存储芯粒702、第一塑封结构201、第二塑封结构601、第一TMV301、第二TMV701、第一再布线层402、第二再布线层801、第一介质层401、第二介质层802、金属凸点103、局部小焊球502、焊球703，焊球803。
第一芯粒101、第二芯粒102制作金属凸块103后倒装于第一塑封结构201中；第一塑封结构201用于填充第一芯粒101、第二芯粒102及金属凸点103之间的间隙并固定芯粒，第一塑封结构201中刻蚀有塑料通孔，塑料通孔中制作有第一TMV301；第一再布线层402形成于第一塑封结构201上表面，并由第一介质层401填充第一在再布线层与第一塑封结构之间间隙，第一再布线层401上表面焊接有焊球703；第一封装体包含第一芯粒101、第二芯粒102、第一塑封结构201、第一再布线层401、第一介质层402；第一封装体和第三芯粒501贴装在第二塑封结构601中；第二塑封结构601用于填充第一封装体与第三芯粒之间的间隙并起固定作用，第二塑封结构601中刻蚀有塑料通孔，塑料通孔中制作有第二TMV701；第二TMV701上方焊接有焊球703；第二封装体包含第一封装体、第三芯粒501、第二塑封结构601、第二TMV701、第二再布线层801、第二介质层802和存储芯粒702；存储芯粒702堆叠在第二塑封结构601上表面；第二再布线层801形成于第二塑封结构601下表面，并由第二介质层802填充第二再布线层与第二塑封结构之间间隙；第二封装体下表面焊接有焊球803。
第一芯粒101、第二芯粒102与存储芯粒702通过第一再布线层402实现芯粒间的局部电互连；第三芯粒501与存储芯粒702通过第二再布线层801、第二TMV701实现芯粒间的电互连；第一芯粒101、第二芯粒102、第三芯粒501通过第一再布线层402、第一TMV301、第二再布线层801实现芯粒之间的全局电互连；封装结构通过第二再布线层802将电性导出，实现各芯粒与外界的连接。
作为另一种优选实施例，第一芯粒101、第二芯粒102、第三芯粒501可以是CPU芯粒、GPU芯粒、FPGA芯粒、RF芯粒、I/O芯粒，在本发明中对第一芯粒101、第二芯粒102、第三芯粒501的类型不做限制，任何类型的芯粒均可适用于本发明的实施例。
作为另一种优选实施例，第一再布线层402、第二再布线层801可以为以下材料其中之一：铜、铝、金、钼、钯、银等金属材料，在本发明中不进行限制。
作为另一种优选优先实施例，第一塑封结构201、第二塑封结构601可以为以下材料其中之一：氧化硅、碳化硅、环氧树脂、酚醛树脂、聚酰亚胺等有机材料，在本发明中不做限制。
作为另一种优选实施例，第一介质层401、第二介质层802材料可以是二氧化硅和有机聚合物。有机聚合物包括环氧树脂、硅树脂、丙烯酸树脂、聚酰亚胺、聚乙烯醇及聚甲基丙烯酸甲酯，在本发明中不做限制。
实施例2
如图2-图9所示，本发明还提供一种实施例1中所述分布式的双扇出型异构集成三维封装结构的制备方法，包括以下步骤：
（S1）如图2所示，将所述第一芯粒101、第二芯粒102制作金属凸点103后通过第一可释放涂层104贴于第一临时载板105上；
（S2）如图3所示，将倒装的第一芯粒101、第二芯粒102通过模塑工艺和第一塑封结构201将其塑封，塑封完成后减薄至最终厚度，通过加热第一可释放涂层104去除第一临时载板105；
（S3）如图4所示，通过激光刻蚀技术在所述第一塑封结构201中刻蚀塑料通孔，在所述塑料通孔中电镀铜形成第一TMV301；
（S4）如图5所示，在所述第一塑封结构201上表面制作第一再布线层402以及填充所述第一再布线层402和所述第一塑封结构201之间间隙的第一介质层401；
（S5）如图6所示，在所述第一封装体、所述第三芯粒501底部制作焊球502通过第二可释放涂层503贴于第二临时载板504上；
（S6）如图7所示，通过模塑工艺和所述第二塑封结构601将所述第一封装体和所述第三芯粒501进行塑封，在所述第二塑封结构601上表面通过减薄工艺进行整体减薄至刚好露出所述第一再布线层402；
（S7）如图8所示，通过加热第二可释放涂层503去除第二临时载板504后，使用激光刻蚀技术在所述第二塑封结构601中刻蚀塑料通孔，在所述塑料通孔中电镀形成第二TMV701，在所述第二TMV701以及所述第一再布线层402上端制作焊球703，在所述第二塑封结构601上表面进行存储芯粒702的堆叠；
（S8）如图9所示，在所述第二塑封结构601下表面制作第二再布线层801以及填充所述第二再布线层801和所述第二塑封结构601之间间隙的第二介质层802，并在第二再布线层801下表面制作焊球803，实现分布式的双扇出型异构集成三维封装。
本领域的技术人员容易理解，以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于分布式的双扇出型异构集成三维封装结构，其特征在于：包括第一临时载板、第二临时载板、第一芯粒、第二芯粒、第三芯粒、存储芯粒、第一塑封结构、第二塑封结构、第一TMV、第二TMV、第一再布线层、第二再布线层、第一介质层、第二介质层、第一封装体和第二封装体，其中：
所述第一芯粒、第二芯粒制作金属凸块并且贴于第一临时载板；所述第一芯粒、第二芯粒倒装于第一塑封结构中；
所述第一塑封结构用于填充第一芯粒、第二芯粒及金属凸点之间的间隙并固定所述第一芯粒、第二芯粒；
所述第一塑封结构中刻蚀有塑料通孔；
所述塑料通孔中制作有第一TMV；
所述第一再布线层形成于第一塑封结构上表面，并由第一介质层填充第一在再布线层与第一塑封结构之间间隙，第一再布线层上表面焊接有焊球；
所述第一封装体包含第一芯粒、第二芯粒、第一塑封结构、第一TMV、第一再布线层、第一介质层；所述第一封装体和第三芯粒贴装于第二临时载板上；所述第二塑封结构用于填充第一封装体与第三芯粒之间的间隙并起固定作用；
所述第二塑封结构中刻蚀有塑料通孔；
所述塑料通孔中制作有第二TMV；
所述第二TMV上方焊接有焊球；
所述第二封装体包含第一封装体、第三芯粒、第二塑封结构、第二TMV、第二再布线层、第二介质层和存储芯粒；所述存储芯粒堆叠在第二塑封结构上表面；所述第二再布线层形成于第二塑封结构下表面，并由第二介质层填充第二再布线层与第二塑封结构之间间隙；所述第二封装体下表面焊接有焊球。
2.根据权利要求1所述的基于分布式的双扇出型异构集成三维封装结构，其特征在于：
所述第一芯粒、第二芯粒与存储芯粒通过第一再布线层实现所述第一芯粒、第二芯粒与存储芯粒间的局部电互连；
所述第三芯粒与存储芯粒通过第二再布线层、第二TMV实现所述第三芯粒与存储芯粒间的电互连；
所述第一芯粒、第二芯粒、第三芯粒通过第一再布线层、第一TMV、第二再布线层实现所述第一芯粒、第二芯粒、第三芯粒之间的全局电互连；
所述封装结构通过第二再布线层将电性导出，实现所述第一芯粒、第二芯粒、第三芯粒、存储芯粒与外界的连接。
3.根据权利要求1或2所述的基于分布式的双扇出型异构集成三维封装结构，其特征在于：所述塑料通孔是通过激光刻蚀技术在模塑料中形成多个开口；在多个开口内电镀铜填充，形成多个TMV，且分别在多个TMV上形成多个导电凸点焊球；该导电凸点焊球为柱状、球状或钉状中任一种。
4.根据权利要求3所述的基于分布式的双扇出型异构集成三维封装结构，其特征在于：所述第一芯粒、第二芯粒、第三芯粒为以下芯粒类型中的一种或几种：CPU芯粒、GPU芯粒、FPGA芯粒、RF芯粒、I/O芯粒。
5.根据权利要求1或2或4所述的基于分布式的双扇出型异构集成三维封装结构，其特征在于：所述第一再布线层、第二再布线层的材料为铜、铝、金、钼、钯或银中任一种或两者以上混合。
6.根据权利要求5所述的基于分布式的双扇出型异构集成三维封装结构，其特征在于：所述第一塑封结构、第二塑封结构的材料为氧化硅、碳化硅、环氧树脂、酚醛树脂或聚酰亚胺中任一种或两者以上混合。
7.根据权利要求1或2或4或6所述的基于分布式的双扇出型异构集成三维封装结构，其特征在于：所述第一介质层、第二介质层材料包括二氧化硅和有机聚合物。
8.根据权利要求7所述的基于分布式的双扇出型异构集成三维封装结构，其特征在于：所述有机聚合物包括环氧树脂、硅树脂、丙烯酸树脂、聚酰亚胺、聚乙烯醇及聚甲基丙烯酸甲酯。
9.根据权利要求1或2或4或6或8所述的基于分布式的双扇出型异构集成三维封装结构，其特征在于：所述第一临时载板、第二临时载板的材料为玻璃或晶圆。
10.一种基于分布式的双扇出型异构集成三维封装工艺，其特征在于：所述工艺通过芯粒扇出和全局扇出两次扇出封装，实现多芯片异构集成；包含以下步骤：
（S1）将第一芯粒、第二芯粒制作金属凸点后贴于第一临时载板上；
（S2）将倒装的第一芯粒、第二芯粒通过模塑工艺和第一塑封结构将其塑封，塑封完成后减薄至最终厚度，去除第一临时载板；
（S3）在第一塑封结构中刻蚀塑料通孔，在塑料通孔中电镀铜形成第一TMV；
（S4）在第一塑封结构上表面制作第一再布线层以及填充第一再布线层和第一塑封结构之间间隙的第一介质层；
（S5）在第一封装体、第三芯粒底部制作焊球并将其贴于第二临时载板上；
（S6）将第一封装体和第三芯粒通过模塑工艺和第二塑封结构进行塑封，在第二塑封结构上表面通过减薄工艺进行整体减薄至刚好露出第一再布线层；
（S7）将第二临时载板去除后，在第二塑封结构中刻蚀塑料通孔，在塑料通孔中电镀形成第二TMV，在第二TMV以及第一再布线层上端制作焊球，在第二塑封结构上表面进行存储芯粒的堆叠；
（S8）在第二塑封结构下表面制作第二再布线层以及填充第二再布线层和第二塑封结构之间间隙的第二介质层；
（S9）在第二封装体下表面制作焊球，实现分布式的双扇出型异构集成三维封装。
CN202210846548.2A 2022-07-19 2022-07-19 基于分布式的双扇出型异构集成三维封装结构及工艺 Active CN114927500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210846548.2A CN114927500B (zh) 2022-07-19 2022-07-19 基于分布式的双扇出型异构集成三维封装结构及工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210846548.2A CN114927500B (zh) 2022-07-19 2022-07-19 基于分布式的双扇出型异构集成三维封装结构及工艺

Publications (2)

Publication Number Publication Date
CN114927500A CN114927500A (zh) 2022-08-19
CN114927500B true CN114927500B (zh) 2022-10-04

Family

ID=82816154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210846548.2A Active CN114927500B (zh) 2022-07-19 2022-07-19 基于分布式的双扇出型异构集成三维封装结构及工艺

Country Status (1)

Country Link
CN (1) CN114927500B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518860A (zh) * 2014-12-19 2016-04-20 英特尔Ip公司 具有改进的互联带宽的堆叠式半导体器件封装件
CN107408552A (zh) * 2015-04-07 2017-11-28 苹果公司 薄型低翘曲扇出封装件中的双面安装存储器集成
TW201830629A (zh) * 2017-02-02 2018-08-16 鈺橋半導體股份有限公司 三維整合之半導體組體及其製作方法
CN113539980A (zh) * 2020-06-30 2021-10-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN215069984U (zh) * 2021-02-20 2021-12-07 盛合晶微半导体(江阴)有限公司 双层堆叠的3d扇出型封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453785B2 (en) * 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
US9941207B2 (en) * 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518860A (zh) * 2014-12-19 2016-04-20 英特尔Ip公司 具有改进的互联带宽的堆叠式半导体器件封装件
CN107408552A (zh) * 2015-04-07 2017-11-28 苹果公司 薄型低翘曲扇出封装件中的双面安装存储器集成
TW201830629A (zh) * 2017-02-02 2018-08-16 鈺橋半導體股份有限公司 三維整合之半導體組體及其製作方法
CN113539980A (zh) * 2020-06-30 2021-10-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN215069984U (zh) * 2021-02-20 2021-12-07 盛合晶微半导体(江阴)有限公司 双层堆叠的3d扇出型封装结构

Also Published As

Publication number Publication date
CN114927500A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
US8922005B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US10096541B2 (en) Method for fabricating electronic package
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
US20210082826A1 (en) Semiconductor package having wafer-level active die and external die mount
CN115101483A (zh) 能提高被动散热的硅基扇出型三维立体集成封装结构及方法
CN114927500B (zh) 基于分布式的双扇出型异构集成三维封装结构及工艺
CN112151471A (zh) 一种多芯粒集成的封装结构及其制备方法
CN112382575A (zh) 一种用于5g设备的半导体存储封装及其制备方法
CN115312496A (zh) 基于后通孔技术的三维半导体集成封装结构及工艺
CN114551364A (zh) 一种多芯片扇出型封装结构及封装方法
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN113410215B (zh) 半导体封装结构及其制备方法
CN111769088B (zh) 基于背部液冷导入的堆叠封装结构及其制备方法
CN114566482A (zh) 一种三维扇出封装结构及其制备方法
CN212434607U (zh) 基于圆片重构工艺的三维堆叠封装散热结构
CN114975388A (zh) 一种堆叠扇出封装结构及其形成方法
CN209804636U (zh) 半导体封装结构
CN114267662A (zh) 一种基于硅基的砷化镓射频芯片封装结构及其制备方法
CN219575637U (zh) 一种系统集成3dfo结构
CN114975418B (zh) 三维扇出型内存的pop封装结构及其封装方法
CN220233193U (zh) 改善电源信号传输的2.5d封装结构
CN219267651U (zh) 一种系统集成2.5d结构
CN112420530B (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant