CN114551364A - 一种多芯片扇出型封装结构及封装方法 - Google Patents

一种多芯片扇出型封装结构及封装方法 Download PDF

Info

Publication number
CN114551364A
CN114551364A CN202210456290.5A CN202210456290A CN114551364A CN 114551364 A CN114551364 A CN 114551364A CN 202210456290 A CN202210456290 A CN 202210456290A CN 114551364 A CN114551364 A CN 114551364A
Authority
CN
China
Prior art keywords
chip
layer
rewiring layer
packaging
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210456290.5A
Other languages
English (en)
Inventor
彭绍军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Peoples Hospital
Original Assignee
Zhuhai Peoples Hospital
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Peoples Hospital filed Critical Zhuhai Peoples Hospital
Priority to CN202210456290.5A priority Critical patent/CN114551364A/zh
Publication of CN114551364A publication Critical patent/CN114551364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种多芯片扇出型封装结构，包括晶圆，晶圆上设有的腔体，晶圆及腔体表面的第一再布线层，第一再布线层设有的金属凸块，背面堆叠在一起的第一芯片和第二芯片，腔体、第一芯片与第二芯片、第一再布线层与第一再布线层上的金属凸块等形成的塑封体，第二再布线层，PI保护层，UBM层及锡球。并提供了上述一种多芯片扇出型封装结构的封装方法。该发明实现了封装体高集成、多功能、小型化、低能耗、高强度，易散热的优良性能。

Description

一种多芯片扇出型封装结构及封装方法
技术领域
本发明涉及半导体扇出型封装技术领域，具体是一种多芯片扇出型封装结构及封装方法。
背景技术
后摩尔时代，芯片制造面临物理极限与经济效益提升双重挑战。为了满足产品高密度、多功能、低功耗、小型化的发展趋势，突出芯片器件之间的集成与互联，将不同功能的多种芯片集成在一个封装体内的先进封装技术得到了越来越广泛的关注和发展。
先进封装在提高芯片集成度、电气连接以及性能优化的过程中扮演了更加重要的角色。与传统封装相比，先进封装增加了三个新的特点：提升功能密度、缩短互联长度、进行系统重构。这三个新特点给先进封装带来的优势就是：提升系统性能，降低整体功耗。
目前主流的多芯片封装有如下三种结构：
1.将多颗芯片水平并排分布并通过金属凸块焊接到基板上，通过基板内部线路实现多芯片的互联。该方案存在如下问题：a：芯片水平排布，导致最终的封装尺寸较大；b：基板接触层较厚，存在信号延迟；c：基板增加封装成本；d：封装体背面为塑封料，不易散热。结构示意图见附图1。
2.将多颗芯片垂直堆叠排布，底层芯片通过金属凸块焊接到基板上，其余芯片通过打线工艺连接到基板上，通过基板内部线路实现多芯片的互联。该方案存在如下问题：a：打线增加了互联长度从而增加了功耗；b：基板接触层较厚，存在信号延迟；c：基板增加封装成本；d：封装体背面为塑封料，不易散热。结构图见图2。结构示意图见附图2。
3.采用扇出型互联方案，将多颗芯片水平并排分布并使用塑封工艺将芯片进行包覆形成新的晶圆载体，然后通过晶圆级封装的光刻、溅射、电镀及植球工艺在新的晶圆载体上进行再布线和长球，形成最终的封装体。该方案存在如下问题：a.塑封过程中塑封料的模流冲击易使芯片产生位移，从而影响后续的再布线工艺；b.塑封体强度偏低导致最终的封装体强度不够；c.芯片水平排布，导致最终的封装尺寸较大；d.封装体背面为塑封料，不易散热。结构示意图见附图3。
发明内容
本发明针对现有技术存在的不足，提供一种多芯片扇出型封装结构及封装方法，实现封装体高集成、多功能、小型化、低能耗、高强度，易散热的优良性能。
第一方面，本发明提供的一种多芯片扇出型封装结构采用如下技术方案：
一种多芯片扇出型封装结构，其特征在于，包括：
晶圆，作为封装结构的衬底，在晶圆的上表面设有阵列排布的腔体；
第一再布线层，位于晶圆及腔体的上表面；所述第一再布线层上设有若干金属凸块。
第一芯片与第二芯片，第一芯片与第二芯片的表面设有若干金属凸块，且第一芯片金属凸块上远离芯片的一端上设有锡帽。
第一芯片与第二芯片的背面使用涂覆粘合胶，第二芯片背面向下叠放在第一芯片背面上，堆叠后的芯片第一芯片在下放置于所述腔体内的第一再布线层上，第一芯片上的锡帽与第一再布线层电连接。
塑封体，由塑封料将腔体、腔体内的第一芯片与第二芯片、第一再布线层及第一再布线层上的金属凸块塑封形成塑封体。第二芯片上金属凸块的上端面与第一再布线层上金属凸块的上端面从塑封体上表面露出，第二芯片上的金属凸块的上端面与第一再布线层上的金属凸块的上端面位于同一水平面上。研磨的目的是用于形成设置第二再布线层的平整表面，并保证第二芯片上金属凸块及第一再布线层上金属凸块与第二再布线层形成稳定的电连接。
第二再布线层，设置于塑封体表面上；第二再布线层与第二芯片上的金属凸块、第一再布线层上的金属凸块电连接。
PI保护层，设置在第二再布线层上且设置有露出第二再布线层的开口，用于对第二再布线层进行保护；
UBM层，设置于PI保护层露出第二再布线层的开口处，作为互联的键合层；
锡球，设置于UBM层上且与UBM层电连接，以提供芯片电连接的接触点。
作为本发明中一种多芯片扇出型封装结构的一种改进，所述腔体的截面形状为倒梯形，以保证通过晶圆级封装形成厚度均匀且连续的第一再布线层。
为了更好的散热效果，作为本发明中一种多芯片扇出型封装结构的又一种改进，在晶圆的下表面设置一层金属层，作为封装体的散热层。
第二方面，本发明提供的一种多芯片扇出型封装结构的封装方法，采用如下的技术方案：
一种封装方法，包括以下步骤：
取一片晶圆，在晶圆上刻蚀出若干个阵列排布的腔体；
在晶圆及腔体表面加工出第一再布线层，第一再布线层用于塑封后的第一芯片与其他器件的电连接；
取第一芯片及第二芯片，在第一芯片及第二芯片的表面上加工出金属凸块，并在第一芯片的金属凸块上加工上锡帽。
在第一芯片及第二芯片背面涂覆粘合胶，并将第一芯片及第二芯片背靠背粘合堆叠。将堆叠后的第一芯片和第二芯片放置于腔体内的第一再布线层上，堆叠放置方向为第一芯片在下，第二芯片在上。第一芯片上的锡帽与第一再布线层电连接。即，将第一芯片通过锡帽焊接在第一再布线层上。
使用塑封料将腔体、腔体内堆叠的第一芯片与第二芯片、第一再布线层及第一再布线层上金属凸块进行塑封，形成塑封体。塑封时，塑封料完整覆盖第一再布线层及第一再布线层上的金属凸块。
对塑封体的上表面进行研磨，使第二芯片上金属凸块的上端面及第一再布线层上金属凸块的上端面从塑封体中露出，并研磨至第二芯片上金属凸块的上端面与第一再布线层上金属凸块的上端面处于同一水平面。
在塑封体表面上加工上第二再布线层，用于第一再布线层、第一芯片、第二芯片与外界及相互之间的电连接。
在第二再布线层上依次加工形成PI保护层及UBM层。
于UBM层上通过植球工艺进行植球，经回流后成球型，形成锡球。
作为本发明一种多芯片扇出型封装结构的封装方法的一种改进，对晶圆没有腔体的一面进行研磨减薄。用以提高晶圆的散热效率，减小芯片封装体积。
作为本发明一种多芯片扇出型封装结构的封装方法的又一种改进，使用分步溅射法在晶圆的下表面溅射一层金属层，作为散热层，起散热作用。
本发明的有益效果
本发明针对现有技术存在的不足，提供了一种封装体高集成、多功能、小型化、低能耗、高强度，易散热的多芯片扇出型封装结构，并提供该封装结构的封装方法。具体的有益效果至少有：
1.将芯片堆叠放置于晶圆上的腔体中，立体堆叠排布使得芯片的封装体积大大减小。
2.芯片与第一再布线层焊接后再进行塑封，可避免模流冲击芯片产生的位移，提高了良品率。
3.将芯片与第一再布线层一并塑封，使得整体封装结构的强度大为提高。
4.散热层的设计，增强了芯片的散热效果。
5.晶圆为最终的封装体提供了足够的结构及强度支撑，解决了塑封体强度偏低导致最终的封装体强度不够的问题。
附图说明
以下结合附图1-5对本发明作进一步详细说明。
图1-图3为背景技术中提及的三种多芯片封装的主流封装结构；
图4为本发明一种多芯片扇出型封装结构实施例剖面示意图；
图5为本发明一种多芯片扇出型封装结构实施例中芯片堆叠位置剖面放大示意图。
图中，1-塑封体，2-晶圆，3-腔体，4-第一再布线层，41-a金属凸块，5-第一芯片，51-b金属凸块，52-锡帽，6-第二芯片，61-c金属凸块，7-第二再布线层，8-PI保护层，9-UBM层，10-锡球，11-金属层，12-粘合胶，13-芯片，14-基板。
具体实施方式
如图1所示，背景技术中第1种多芯片封装结构。
将多颗芯片13水平并排分布，并通过金属凸块焊接到基板14上。通过基板14内部线路实现多芯片的互联。该第1种多芯片封装结构存在如下问题：该结构中芯片13水平排布，导致最终的封装尺寸较大；基板14的接触层较厚，存在信号延迟；基板14的存在，增加了封装成本；封装体1背面为塑封料，不易散热。
如图2所示，背景技术中第2种多芯片封装结构。
将多颗芯片13垂直堆叠排布，底层芯片通过金属凸块焊接到基板14上，其余芯片13通过打线工艺连接到基板14上，通过基板14内部线路实现多芯片的互联。该第2种多芯片封装结构存在如下问题：该封装结构中的打线增加了互联长度，从而增加了功耗；基板14接触层较厚，存在信号延迟；基板14的存在，增加了封装成本；封装体1背面为塑封料，不易散热。
如图3所示，背景技术中第3种多芯片封装结构。
该封装结构采用扇出型互联方案，将多颗芯片13水平并排分布并使用塑封工艺将芯片进行包覆形成新的晶圆载体，然后通过晶圆级封装的光刻、溅射、电镀及植球工艺在新的晶圆载体上进行再布线和长球，形成最终的封装体。该第3种多芯片封装结构存在如下问题：塑封过程中塑封料的模流冲击易使芯片13产生位移，从而影响后续的再布线工艺；塑封体1强度偏低导致最终的封装体强度不够；芯片13水平排布，导致最终的封装尺寸较大；封装体背面为塑封料，不易散热。
如图4及图5所示，为本发明提供的用于解决上述技术问题的一种多芯片扇出型封装结构。
一种多芯片扇出型封装结构，包括：晶圆2，第一再布线层4，第一芯片5，第二芯片6，塑封料1，第二再布线层7，PI保护层8，UBM层9，锡球10。
晶圆2，通常采用硅晶圆，也可以采用其它可以替换的材料，主要用于作为封装结构的衬底，为最终的封装体提供足够的结构及强度支撑。在晶圆2的上表面加工出阵列排布的腔体3，腔体3用于放置芯片。腔体3的截面形状为倒梯形，以保证通过晶圆级封装形成厚度均匀且连续的第一再布线层4。
晶圆2及腔体3的上表面电镀有第一再布线层4，同时，在第一再布线层4上设有若干a金属凸块41。
第一芯片5与第二芯片6的表面分别设有b金属凸块51及61，第一芯片5上的b金属凸块51远离第一芯片的一端设有锡帽52。
第一芯片5与第二芯片6的背面通过粘合胶12粘合在一起，并将粘合后的堆叠芯片置入腔体3内。具体是，第一芯片5在下第二芯片6在上地放入腔体3内的第一再布线层4上。
塑封体1是使用塑封料将腔体、腔体内的第一芯片5与第二芯片6、第一再布线层4及第一再布线层4上a金属凸块41塑封形成的。
第二芯片6上c金属凸块61的上端面与第一再布线层4上a金属凸块41的上端面从塑封体1上表面露出。第二芯片6上的c金属凸块61的上端面与第一再布线层4上a金属凸块41的上端面位于同一水平面上。露出的a金属凸块41及c金属凸块61用于第一芯片5、第二芯片6的电气连接预留。
第二再布线层7设置于塑封体1的表面上，第二再布线层7用于第二芯片上的c金属凸块61、第一再布线层4上的a金属凸块41及其他器件间的电连接。
PI保护层8设置在第二再布线层7上且设置有露出第二再布线层7的开口上7，对第二再布线层7进行保护。
UBM层9，设置于PI保护层8露出第二再布线层7的开口处，作为互联的键合层。
锡球10设置于UBM层9上且与UBM层9电连接，以提供芯片电连接的接触点。
金属层11位于晶圆2的下表面，作为封装体的散热层。
本发明申请实施例还公开一种多芯片扇出型封装结构的封装方法。
一种封装方法包括：
取一片晶圆2，在晶圆2上刻蚀出若干个阵列排布的截面为倒梯形腔体3。
在晶圆2及腔体3内沿着在晶圆2及腔体3表面，加工出第一再布线层4，在第一再布线层4加工出a金属凸块41。第一再布线层4用于塑封后的第一芯片5与外界及相互之间的电连接。
取第一芯片5及第二芯片6，在第一芯片5及第二芯片6的表面上分别加工出b金属凸块51及c金属凸块61。同时，在第一芯片5的b金属凸块51上远离第一芯片的一端加工上锡帽52。
在第一芯片5及第二芯片6背面涂覆粘合胶12，并将第一芯片5及第二芯片6背靠背粘合堆叠。将堆叠后的第一芯片5和第二芯片6放置于腔体3内的第一再布线层4上。具体是，第一芯片5在下第二芯片6在上地放入腔体3内的第一再布线层4上。并将第一芯片通过锡帽52焊接在第一再布线层4上，形成电连接。
使用塑封料将腔体3、腔体内堆叠的第一芯片5与第二芯片6、第一再布线层4及第一再布线层4上a金属凸块41进行塑封，形成塑封体1。塑封的目的是为了给芯片提供扇出的空间。
对塑封体1的上表面进行研磨，使第一再布线层4上a金属凸块41的上端面及第二芯片6上c金属凸块61的上端面从塑封体1中露出。并研磨至第二芯片6上c金属凸块61的上端面与第一再布线层4上a金属凸块41的上端面处于同一水平面。研磨的目的是用于形成设置第二再布线层7的平整表面，并保证第二芯片6上c金属凸块61及第一再布线层4上a金属凸块41与第二再布线层7形成稳定的电连接。
在塑封体1的表面上加工出第二再布线层7。第二再布线层7可用于第一再布线层4、第一芯片5、第二芯片6与外界及相互之间的电连接。
在第二再布线层上依次加工形成PI保护层8及UBM层9。
于UBM层9上通过植球工艺进行植球，经回流后成球型，形成锡球10。
对晶圆2的下表面进行研磨减薄，用以提高封装体的散热效率，减小芯片封装体积。
使用分步溅射法在晶圆的背面溅射一层金属层11，作为散热层，提高了封装体的散热能力。
以上公开的仅为本发明的具体实施例。但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。同时，在本发明中，“第一”“第二”“上”“下”等仅表示名称，不代表具体的次序、位置关系；在发明的实际应用中，一个零件可能执行权利要求中所引用的多个技术特征的功能。权利要求中的任何附图标记不应理解为对范围的限制。

Claims (6)

1.一种多芯片扇出型封装结构，其特征在于，包括：
晶圆，作为封装结构的衬底，在晶圆的上表面设有阵列排布的腔体；
第一再布线层，位于晶圆及腔体的上表面；所述第一再布线层上设有若干金属凸块；
第一芯片与第二芯片，第一芯片与第二芯片的表面设有若干金属凸块，且第一芯片金属凸块远离芯片表面的一端上设有锡帽；
第一芯片与第二芯片的背面涂覆粘合胶，第二芯片背面向下叠放在第一芯片背面上，堆叠后的芯片第一芯片在下放置于所述腔体内的第一再布线层上，第一芯片上的锡帽与第一再布线层电连接；
塑封体，塑封料将腔体、腔体内的第一芯片与第二芯片、第一再布线层及第一再布线层上的金属凸块塑封形成塑封体；第二芯片上金属凸块的上端面与第一再布线层上金属凸块的上端面从塑封体上表面露出，且第二芯片上金属凸块的上端面与第一再布线层上金属凸块的上端面位于同一水平面；
第二再布线层，设置于塑封体表面上；第二再布线层与第二芯片上的金属凸块、第一再布线层上的金属凸块电连接；
PI保护层，设置在第二再布线层上且设置有露出第二再布线层的开口，对第二再布线层进行保护；
UBM层，设置于PI保护层露出第二再布线层的开口处，作为互联的键合层；
锡球，设置于UBM层上且与UBM层电连接，以提供芯片电连接的接触点。
2.根据权利要求1所述的一种多芯片扇出型封装结构，其特征在于：所述腔体的截面为倒梯形，以保证通过晶圆级封装形成厚度均匀且连续的第一再布线层。
3.根据权利要求1所述的一种多芯片扇出型封装结构，其特征在于：还包括一层金属层，所述金属层设置于晶圆的下表面，作为封装体的散热层。
4.一种用于制备权利要求1至3任一权利要求所述的一种多芯片扇出型封装结构的封装方法，其特征在于，包括以下步骤：
取一片晶圆，在晶圆上刻蚀出若干个阵列排布的腔体；
在晶圆及腔体的上表面加工出第一再布线层，第一再布线层用于塑封后的第一芯片与其他器件的电连接；
取第一芯片及第二芯片，在第一芯片及第二芯片的表面加工出金属凸块，并在第一芯片的金属凸块上加工出锡帽；
在第一芯片及第二芯片背面涂覆粘合胶，并将第二芯片背面向下叠放在第一芯片背面上；将堆叠后的芯片第一芯片在下地放置于腔体内的第一再布线层上，并将第一芯片通过第一芯片上的锡帽焊接在第一再布线层上；
使用塑封料将腔体、腔体内堆叠的第一芯片与第二芯片、第一再布线层及第一再布线层上的金属凸块进行塑封，形成塑封体；
对塑封体的表面进行研磨，使第一再布线层上金属凸块的上端面与第二芯片上金属凸块的上端面从塑封体中露出，且研磨至第二芯片上金属凸块的上端面与第一再布线层上金属凸块的上端面处于同一水平面；
在塑封体的表面上加工出第二再布线层；
在第二再布线层上依次加工形成PI保护层及UBM层；
于UBM层上通过植球工艺进行植球，经回流后成球型，形成锡球。
5.根据权利要求4所述的封装方法，其特征在于，还包括以下步骤：对晶圆的下表面进行研磨减薄。
6.根据权利要求4所述的封装方法，其特征在于，还包括以下步骤：使用分步溅射法在晶圆的背面溅射一层金属层，作为封装体的散热层。
CN202210456290.5A 2022-04-28 2022-04-28 一种多芯片扇出型封装结构及封装方法 Pending CN114551364A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210456290.5A CN114551364A (zh) 2022-04-28 2022-04-28 一种多芯片扇出型封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210456290.5A CN114551364A (zh) 2022-04-28 2022-04-28 一种多芯片扇出型封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN114551364A true CN114551364A (zh) 2022-05-27

Family

ID=81667684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210456290.5A Pending CN114551364A (zh) 2022-04-28 2022-04-28 一种多芯片扇出型封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN114551364A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602645A (zh) * 2022-11-29 2023-01-13 英诺赛科（苏州）半导体有限公司（Cn） 半导体装置及其制备方法、氮化镓芯片的封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080084071A (ko) * 2007-03-14 2008-09-19 주식회사 하이닉스반도체 반도체 패키지
CN104037133A (zh) * 2014-06-26 2014-09-10 江阴长电先进封装有限公司 一种圆片级芯片扇出封装方法及其封装结构
CN106206556A (zh) * 2015-04-20 2016-12-07 南茂科技股份有限公司 芯片堆叠封装结构
CN109638009A (zh) * 2018-12-17 2019-04-16 华进半导体封装先导技术研发中心有限公司 一种多芯片层叠扇出型封装结构及其制造方法
CN110828408A (zh) * 2019-11-21 2020-02-21 上海先方半导体有限公司 一种三维扇出型封装结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080084071A (ko) * 2007-03-14 2008-09-19 주식회사 하이닉스반도체 반도체 패키지
CN104037133A (zh) * 2014-06-26 2014-09-10 江阴长电先进封装有限公司 一种圆片级芯片扇出封装方法及其封装结构
CN106206556A (zh) * 2015-04-20 2016-12-07 南茂科技股份有限公司 芯片堆叠封装结构
CN109638009A (zh) * 2018-12-17 2019-04-16 华进半导体封装先导技术研发中心有限公司 一种多芯片层叠扇出型封装结构及其制造方法
CN110828408A (zh) * 2019-11-21 2020-02-21 上海先方半导体有限公司 一种三维扇出型封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602645A (zh) * 2022-11-29 2023-01-13 英诺赛科（苏州）半导体有限公司（Cn） 半导体装置及其制备方法、氮化镓芯片的封装结构
CN115602645B (zh) * 2022-11-29 2023-10-27 英诺赛科(苏州)半导体有限公司 半导体装置及其制备方法、氮化镓芯片的封装结构

Similar Documents

Publication Publication Date Title
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
JP6621843B2 (ja) 第１のレベルのダイと、背中合わせに積み重ねられた第２のレベルのダイと、第３のレベルのダイとを備え、対応する第１、第２、及び第３の再配線層を有する垂直スタックシステムインパッケージ、並びにその製造方法
CN101604638B (zh) 圆片级扇出芯片封装方法
CN116169110A (zh) 一种芯片及封装方法
KR101446735B1 (ko) 비아들의 어레인지먼트들을 제공하는 시스템들 및 방법들
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN101800207A (zh) 半导体器件的封装结构及其制造方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN201667333U (zh) 新型圆片级扇出芯片封装结构
CN114496960A (zh) 基于tsv硅转接基板堆叠的集成封装结构及制造方法
CN112038330A (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN107611101A (zh) 一种水冷型扇出封装结构及其制作方法
CN114551364A (zh) 一种多芯片扇出型封装结构及封装方法
WO2024125547A1 (zh) 封装结构、电子设备和封装方法
CN102751204B (zh) 一种扇出型圆片级芯片封装方法
CN212084995U (zh) 晶圆级封装结构
CN210296299U (zh) 一种树脂型三维扇出集成封装结构
CN101604674B (zh) 圆片级扇出芯片封装结构
CN107919333B (zh) 一种三维pop封装结构及其封装方法
CN113410215B (zh) 半导体封装结构及其制备方法
CN113611691B (zh) 具有多个电压供应源的半导体封装结构及其制备方法
KR102621485B1 (ko) 반도체 디바이스 및 제조 방법
CN115148612A (zh) 一种扇出型系统级封装结构及制作方法
CN114975388A (zh) 一种堆叠扇出封装结构及其形成方法
CN114725033A (zh) 具有tsv内联机的芯片堆栈封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220527

RJ01 Rejection of invention patent application after publication