CN115602645A - 半导体装置及其制备方法、氮化镓芯片的封装结构 - Google Patents

半导体装置及其制备方法、氮化镓芯片的封装结构 Download PDF

Info

Publication number
CN115602645A
CN115602645A CN202211506025.XA CN202211506025A CN115602645A CN 115602645 A CN115602645 A CN 115602645A CN 202211506025 A CN202211506025 A CN 202211506025A CN 115602645 A CN115602645 A CN 115602645A
Authority
CN
China
Prior art keywords
semiconductor device
heat
electrical carrier
plate
mounting recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211506025.XA
Other languages
English (en)
Other versions
CN115602645B (zh
Inventor
梁赛嫦
曹凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202211506025.XA priority Critical patent/CN115602645B/zh
Publication of CN115602645A publication Critical patent/CN115602645A/zh
Application granted granted Critical
Publication of CN115602645B publication Critical patent/CN115602645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请公开了一种半导体装置及其制备方法、氮化镓芯片的封装结构，半导体装置包括：导热板，所述导热板的一侧表面具有安装凹部；半导体器件，所述半导体器件设于所述安装凹部内；电气载板，所述电气载板设于所述导热板的所述一侧表面，所述半导体器件的电极焊盘与所述电气载板的引线电气连接；其中，所述电气载板包括与所述半导体器件正对的覆盖部，所述覆盖部与所述半导体器件之间设有第一导热件。根据本申请实施例的半导体装置，通过设置安装凹部，并利用覆盖部覆盖半导体器件的有源区，使半导体器件得到保护，并且半导体器件的散热效率较高，提高了半导体器件的可靠性。

Description

半导体装置及其制备方法、氮化镓芯片的封装结构
技术领域
本申请涉及半导体封装技术领域，尤其是涉及一种半导体装置及其制备方法、氮化镓芯片的封装结构。
背景技术
文献CN201616430U公开了一种集成电路的封装结构，其中，芯片和引脚设于芯片载板的一侧表面上，芯片与芯片载板之间通过焊料粘接一起，引脚与芯片载板之间设有绝缘垫，引脚通过连接导线电连接于芯片上，封装胶体包覆芯片和芯片载板。
然而，由于芯片的底部与芯片载板接触，芯片的侧部以及顶部均与封装胶体接触，导致芯片产生的热量不容易散出，影响芯片的使用性能。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请的一个目的在于提出一种半导体装置，所述半导体装置的可靠性和散热效率较高。
本申请还提出一种半导体装置的制备方法。
本申请还提出一种氮化镓芯片的封装结构。
根据本申请第一方面实施例的半导体装置，包括：导热板，所述导热板的一侧表面具有安装凹部；半导体器件，所述半导体器件设于所述安装凹部内；电气载板，所述电气载板设于所述导热板的所述一侧表面，所述半导体器件的电极焊盘与所述电气载板的引线电气连接；其中，所述电气载板包括与所述半导体器件正对的覆盖部，所述覆盖部与所述半导体器件之间设有第一导热件。
根据本申请实施例的半导体装置，通过在导热板上设置安装凹部，将半导体器件设置在安装凹部内，使半导体器件得到保护，提高半导体器件的可靠性，并且半导体器件产生的部分热量可以通过安装凹部的壁面传导出以进行散热，提高半导体器件的散热效率；通过将电气载板的一部分延伸至与半导体器件正对的位置以形成覆盖部，即利用覆盖部覆盖半导体器件的有源区，使覆盖部可以对半导体器件进行保护，并在覆盖部与半导体器件之间设置第一导热件，不仅可以方便覆盖部与半导体器件连接，保证电气载板与半导体器件的连接可靠性，而且利用第一导热件可以将半导体器件产生的部分热量传导至覆盖部，增加了半导体器件的导热面积，进一步提高半导体器件的散热效率，从而可以限制半导体器件的内部温度不超过一定值，提高半导体装置的使用可靠性。
根据本申请的一些实施例，所述第一导热件为可固化的液态导热介质，所述覆盖部与所述半导体器件通过所述第一导热件连接。
根据本申请的一些实施例，所述半导体器件与所述安装凹部的壁面之间设有第二导热件。
在一些实施例中，所述第二导热件为可固化的液态导热介质，所述安装凹部的壁面与所述半导体器件通过所述第二导热件连接。
在一些实施例中，所述半导体器件与所述安装凹部的底壁之间、所述半导体器件与所述安装凹部的周壁之间均设有所述第二导热件。
在一些实施例中，所述半导体器件与所述覆盖部之间、所述半导体器件与所述安装凹部的底壁之间、所述半导体器件与所述安装凹部的周壁之间分别具有第一间隙、第二间隙和第三间隙；其中，所述第三间隙连通所述第一间隙和所述第二间隙连通，所述第一导热件设于所述第一间隙，所述第二导热件设于所述第二间隙和所述第三间隙。
根据本申请的一些实施例，所述导热板由绝缘材料一体成型。
在一些实施例中，所述导热板为陶瓷板。
根据本申请的一些实施例，所述导热板的背向所述电气载板的一侧表面设有散热部。
根据本申请的一些实施例，所述导热板内设有散热通道，所述散热通道朝向所述导热板的背向所述电气载板的一侧延伸。
根据本申请的一些实施例，所述电极焊盘与所述电气载板的引线通过连接件电气连接，所述电气载板具有与所述电极焊盘正对的镂空部，所述连接件穿设于所述镂空部。
在一些实施例中，所述镂空部的尺寸大于或者等于所述电极焊盘的尺寸。
在一些实施例中，所述电气载板的引线延伸至所述覆盖部，以使所述连接件与所述电气载板的引线的连接点位于所述覆盖部上。
在一些实施例中，半导体装置还包括：封装体，所述封装体设于所述导热板和所述电气载板的外侧且包覆所述连接件。
在一些示例中，所述导热板的背向所述电气载板的一侧表面外露于所述封装体。
在一些示例中，所述电气载板具有用于连接外部电路的电连接部，所述电连接部外露于所述封装体。
在一些示例中，所述覆盖部的至少一部分露出所述封装体。
在一些具体示例中，所述第一导热件的至少一部分位于所述封装体在所述电气载板上的投影区域之外，所述第一导热件在所述电气载板上的投影面积为S1，位于所述电气载板外侧的封装体在所述电气载板上的投影面积为S2，S1/S2为1-1.2。
在一些示例中，所述封装体在除去所述电连接部的位置全覆盖所述电气载板。
在一些示例中，所述电连接部包括引脚，所述引脚设于所述电气载板的外周壁且伸出所述封装体之外。
在一些示例中，所述电连接部包括导电焊盘，所述导电焊盘位于所述电气载板的背向所述导热板的一侧的外周沿，所述导电焊盘的外表面与所述封装体的外表面平齐。
在一些示例中，所述电连接部包括管脚，所述管脚设于所述覆盖部的背向所述半导体器件的一侧，所述管脚外露于所述封装体且与所述封装体的外表面平齐。
在一些实施例中，所述封装体包括：第一封装部，所述第一封装部设于所述电气载板的外侧且包覆所述连接件；第二封装部，所述第二封装部设于所述导热板的外周壁且与所述电气载板贴合。
在一些示例中，所述第一封装部的至少一部分填充于所述镂空部以覆盖所述电极焊盘。
根据本申请的一些实施例，所述电气载板为引线框架或者基板。
根据本申请的一些实施例，所述半导体器件为氮化镓器件。
根据本申请第二方面实施例的半导体装置的制备方法，包括以下步骤：提供导热板、半导体器件和电气载板；在所述导热板的一侧表面加工安装凹部，并将所述半导体器件固定在所述安装凹部内，形成半导体组件；将所述半导体组件通过第一导热件贴装在所述电气载板上，并将所述半导体器件的电极焊盘与所述电气载板电气连接，以形成预装结构；其中，所述电气载板包括与所述半导体器件正对的覆盖部，所述第一导热件连接在所述覆盖部与所述半导体器件之间。
根据本申请实施例的半导体装置的制备方法，通过在导热板上设置安装凹部，将半导体器件设置在安装凹部内，使半导体器件得到保护，提高半导体器件的可靠性，并且半导体器件产生的部分热量可以通过安装凹部的壁面传导出以进行散热，提高半导体器件的散热效率；通过将电气载板的一部分延伸至与半导体器件正对的位置以形成覆盖部，利用覆盖部覆盖半导体器件的有源区，使覆盖部可以对半导体器件进行保护，并在覆盖部与半导体器件之间设置第一导热件，不仅可以方便覆盖部与半导体器件连接，保证电气载板与半导体器件的连接可靠性，而且利用第一导热件可以将半导体器件产生的部分热量传导至覆盖部，增加了半导体器件的导热面积，进一步提高半导体器件的散热效率，从而可以限制半导体器件的内部温度不超过一定值，提高半导体装置的使用可靠性。
根据本申请的一些实施例，所述将所述半导体器件固定在所述安装凹部内，包括：采用第二导热件将所述半导体器件固定在所述安装凹部内；其中，所述第二导热件位于所述半导体器件与所述安装凹部的周壁之间以及所述半导体器件与所述安装凹部的底壁之间。
在一些实施例中，所述第一导热件和所述第二导热件为可固化的液态导热介质。
根据本申请的一些实施例，所述将所述半导体器件的电极焊盘与所述电气载板电气连接，包括：采用打线工艺将所述电极焊盘与所述电气载板的位于所述覆盖部上的引线电气连接，并在所述电极焊盘与所述覆盖部之间形成连接件，其中，所述电气载板具有与所述电极焊盘正对的镂空部，所述连接件穿设于所述镂空部。
根据本申请的一些实施例，所述制备方法还包括：采用封装工艺对所述预装结构进行封装，以在所述预装结构的外部形成封装体。
根据本申请第三方面实施例的氮化镓芯片的封装结构，包括：电气载板；芯片组件，所述芯片组件贴装于所述电气载板的一侧且包括：导热板，所述导热板的一侧表面具有安装凹部；氮化镓芯片，所述氮化镓芯片设于所述安装凹部内且所述氮化镓芯片的电极焊盘与所述电气载板的引线电气连接；其中，所述电气载板包括覆盖部，所述覆盖部与所述氮化镓芯片正对且二者之间设有第一导热件。
根据本申请实施例的氮化镓芯片的封装结构，通过在导热板上设置安装凹部，将氮化镓芯片设置在安装凹部内，使氮化镓芯片得到保护，提高氮化镓芯片的可靠性，并且氮化镓芯片产生的部分热量可以通过安装凹部的壁面传导出以进行散热，提高氮化镓芯片的散热效率；通过将电气载板的一部分延伸至与氮化镓芯片正对的位置以形成覆盖部，利用覆盖部覆盖氮化镓芯片的有源区，使覆盖部可以对氮化镓芯片进行保护，并在覆盖部与氮化镓芯片之间设置第一导热件，不仅可以方便覆盖部与氮化镓芯片连接，保证电气载板与氮化镓芯片的连接可靠性，而且利用第一导热件可以将氮化镓芯片产生的部分热量传导至覆盖部，增加了氮化镓芯片的导热面积，进一步提高氮化镓芯片的散热效率，从而可以限制氮化镓芯片的内部温度不超过一定值，提高封装结构的使用可靠性。
根据本申请的一些实施例，所述氮化镓芯片与所述安装凹部的底壁之间、所述氮化镓芯片与所述安装凹部的周壁之间均设有第二导热件。
在一些实施例中，所述第一导热件和所述第二导热件为可固化的液态导热介质。
根据本申请的一些实施例，所述电极焊盘与所述电气载板的引线通过连接件电气连接，所述电气载板具有与所述电极焊盘正对的镂空部，所述连接件穿设于所述镂空部。
在一些实施例中，所述电气载板的引线延伸至所述覆盖部，以使所述连接件与所述电气载板的引线的连接点位于所述覆盖部上。
根据本申请的一些实施例，氮化镓芯片的封装结构还包括封装体，所述封装体设于所述导热板和所述电气载板的外侧且覆盖所述电极焊盘并包覆所述连接件。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本申请一个实施例的半导体装置的导热板的结构示意图；
图2是根据本申请一个实施例的半导体装置的导热板与半导体器件的组装图；
图3是根据本申请一个实施例的半导体装置的导热板、半导体器件、电气载板的组装图；
图4是根据本申请一个实施例的半导体装置的导热板、半导体器件、电气载板的组装图，其中，电气载板与半导体器件电气连接；
图5是根据本申请一个实施例的半导体装置的结构示意图；
图6是根据本申请另一个实施例的半导体装置的结构示意图；
图7是根据本申请又一个实施例的半导体装置的结构示意图；
图8是根据本申请再一个实施例的半导体装置的结构示意图；
图9是根据本申请一个实施例的半导体装置的制备方法的流程图；
图10是根据本申请另一个实施例的半导体装置的制备方法的流程图。
附图标记：
半导体装置100，导热板11，安装凹部111，第一间隙1141，第二间隙1142，第三间隙1143，半导体器件12，电极焊盘121，电气载板13，覆盖部131，镂空部132，引脚133，导电焊盘134，管脚135，第一导热件141，第二导热件142，连接件15，封装体16，第一封装部161，第二封装部162。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请实施例的描述中，除非另有明确的规定和限定，技术术语“安装”“相连”“连接”“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；也可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。
半导体产品的制造过程一般分为八个步骤：晶圆加工→氧化→光刻→刻蚀→薄膜沉积→互连→测试→封装。
晶圆加工是指将制成的单晶柱体切割形成圆薄片。氧化过程是指通过氧气或蒸气在晶圆表面流动以形成氧化层。光刻是指通过光线将电路图案“印刷”到晶圆上，在晶圆上完成电路图的光刻后，需要用刻蚀工艺来去除多余的氧化膜，只留下电路图案。为了创建芯片内部的微型器件，需要不断地沉积一层层的薄膜并通过刻蚀去除掉其中多余的部分，最终形成多层的半导体结构。然后还需要将它们连接起来才能实现电力与信号的发送与接收，之后通过测试检验半导体芯片的质量是否达到一定标准，从而消除不良产品、并提高芯片的可靠性。
经过前述工艺处理的晶圆上会形成大小相等的方形芯片，然后通过切割获得单独的芯片，最后采用封装工艺对切割下来的芯片进行封装，所谓封装是指安装半导体器件用的外壳，它不仅起着安放、固定、密封、保护半导体器件的作用，而且还是沟通半导体器件与外部电路的桥梁—半导体器件上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。
其中，半导体器件在工作时，若功耗超过临界值就会造成热不稳定和热击穿问题，并且半导体器件的许多参数也会因温度升高而受到不良影响，因此封装结构在保证固定、密封的基础上，还需要保证散热性能以限制半导体器件的内部温度不超过一定值。
文献CN201616430U公开了一种集成电路的封装结构，芯片和引脚设于芯片载板的一侧表面上，芯片与芯片载板之间通过焊料粘接一起，引脚与芯片载板之间设有绝缘垫，引脚通过连接导线电连接于芯片上，封装胶体包覆芯片和芯片载板。
然而，由于芯片的底部与芯片载板接触，芯片的侧部以及顶部均与封装胶体接触，导致芯片产生的热量不容易散出，影响芯片的使用性能。为此，本申请提出一种半导体装置及其制备方法、氮化镓芯片的封装结构，增加了有效的导热面积，从而提高散热效率，从而可以限制半导体装置/封装结构的内部温度不超过一定值，提高使用可靠性。
下面参考图1-图8描述根据本申请实施例的半导体装置100。
如图1-图5所示，根据本申请实施例的半导体装置100包括导热板11和半导体器件12，导热板11的一侧表面具有安装凹部111，半导体器件12设于安装凹部111内，导热板111围在半导体器件12的四周和底部。
需要说明的是，该半导体器件12具有有源区，半导体器件12的电极焊盘121位于有源区上，在安装凹部111内安装半导体器件12时，需要将半导体器件12的有源区露出，即将半导体器件12的有源区朝向安装凹部111的开口设置，将半导体器件12的背向有源区的一侧朝向安装凹部111的底壁设置，这样导热板11可以与半导体器件12的除去有源区的部分接触。
进一步地，如图3-图5所示，半导体装置100还包括电气载板13，电气载板13设于导热板11的一侧表面，也就是说，电气载板13设置在半导体器件12的有源区的一侧，半导体器件12的电极焊盘121与电气载板13的引线电气连接。
其中，电气载板13包括覆盖部131，覆盖部131与半导体器件12正对设置，即电气载板13的一部分（覆盖部131）延伸至与半导体器件12正对的位置，覆盖部131与半导体器件12之间设有第一导热件141，即电气载板13与半导体器件12的有源区之间设有第一导热件141。
具体地，半导体器件12产生的一部分热量可以从安装凹部111的壁面传导出以进行散热，半导体器件12产生的另一部分热量可以通过第一导热件141传导至覆盖部131进行散热，增加了半导体器件12的导热面积，提升了散热效率，有利于提高半导体装置100的性能。
根据本申请实施例的半导体装置100，通过在导热板11上设置安装凹部111，将半导体器件12设置在安装凹部111内，使半导体器件12得到保护，提高半导体器件12的可靠性，并且半导体器件12产生的部分热量可以通过安装凹部111的壁面传导出以进行散热，提高半导体器件12的散热效率。
此外，通过将电气载板13的一部分延伸至与半导体器件12正对的位置以形成覆盖部131，利用覆盖部131覆盖半导体器件12的有源区，使覆盖部131可以对半导体器件12进行保护，并在覆盖部131与半导体器件12之间设置第一导热件141，不仅可以方便覆盖部131与半导体器件12连接，保证电气载板13与半导体器件12的连接可靠性，而且利用第一导热件141可以将半导体器件12产生的部分热量传导至覆盖部131，增加了半导体器件12的导热面积，进一步提高半导体器件12的散热效率，从而可以限制半导体器件12的内部温度不超过一定值，提高半导体装置100的使用可靠性。
如图2和图3所示，根据本申请的一些实施例，第一导热件141为可固化的液态导热介质，覆盖部131与半导体器件12通过第一导热件141连接。
安装时，可以先在覆盖部131上涂设液态导热介质，然后将半导体器件12贴装在电气载板13上，或者，将半导体器件12与导热板11组装后形成的半导体组件贴装在电气载板13上，使覆盖部131上的液态导热介质与半导体器件12粘接一起，待液态导热介质固化之后，即实现半导体器件12与覆盖部131的连接。
当然，也可以先在半导体器件12的有源区上涂设液态导热介质，然后将半导体器件12贴装在电气载板13上，或者，将半导体器件12与导热板11组装后形成的半导体组件贴装在电气载板13上，使半导体器件12上的液态导热介质与覆盖部131粘接一起，待液态导热介质固化之后，即实现半导体器件12与覆盖部131的连接。
由此，通过将第一导热件141设置为可固化的液态导热介质，使第一导热件141可以充满覆盖部131与半导体器件12之间的间隙，可以增加第一导热件141与覆盖部131之间、第一导热件141与半导体器件12之间的接触面积，不仅保证了覆盖部131与半导体器件12的连接可靠性，而且可以使半导体器件12产生的部分热量能够通过第一导热件141传导至覆盖部131，提高散热效率。
如图2和图3所示，根据本申请的一些实施例，半导体器件12与安装凹部111的壁面之间设有第二导热件142。利用第二导热件142可以将半导体器件12产生的部分热量传导至安装凹部111的壁面，从而通过导热板11将这部分热量传导出，提高了半导体器件12的散热效率。
在一些实施例中，第二导热件142为可固化的液态导热介质，安装凹部111的壁面与半导体器件12通过第二导热件142连接。
具体地，在安装半导体器件12时，可以先将液态导热介质注入安装凹部111内，然后将半导体器件12安装到预定位置，这里需要控制半导体器件12与安装凹部111的底壁和周壁之间的距离，待液态导热介质固化之后，即将半导体器件12固定在安装凹部111内。
当然，也可以先将半导体器件12放入安装凹部111内，并控制半导体器件12与安装凹部111的底壁和周壁之间的距离，然后向半导体器件12与安装凹部111的壁面之间的间隙注入液态导热介质，待液态导热介质固化之后，即半导体器件12固定在安装凹部111内。
由此，通过将第二导热件142设置为可固化的液态导热介质，使第二导热件142可以充满导热板11与半导体器件12之间的间隙，可以增加第二导热件142与导热板11之间、第二导热件142与半导体器件12之间的接触面积，不仅保证了导热板11与半导体器件12的连接可靠性，而且可以使半导体器件12产生的部分热量能够通过第二导热件142传导至导热板11，提高散热效率。
在一些实施例中，半导体器件12与安装凹部111的底壁之间、半导体器件12与安装凹部111的周壁之间均设有第二导热件142。半导体器件12产生的热量可以通过第二导热件142传导至安装凹部111的底壁和周壁，增大了热量的扩散面积，从而有利于提高散热效率。
如图4和图5所示，在一些实施例中，半导体器件12与覆盖部131之间具有第一间隙1141，半导体器件12与安装凹部111的底壁之间具有第二间隙1142，半导体器件12与安装凹部111的周壁之间具有第三间隙1143，第三间隙1143连通第一间隙1141和第二间隙1142连通，第一导热件141设于第一间隙1141，第二导热件142设于第二间隙1142和第三间隙1143。
通过将第三间隙1143连通第一间隙1141和第二间隙1142，可以使第一导热件141充满第一间隙1141，使第二导热件142充满第二间隙1142和第三间隙1143，增加半导体器件12与覆盖部131、导热板11的传热面积，从而有利于提高散热效率。
在第一导热件141和第二导热件142均为可固化的液态导热介质，将第三间隙1143连通第一间隙1141和第二间隙1142，可以使液态导热介质在第一间隙1141、第二间隙1142和第三间隙1143内流动，保证液态导热介质充满第一间隙1141、第二间隙1142和第三间隙1143，不仅可以进一步保证半导体器件12与导热板11之间、半导体器件12与电气载板13之间的连接可靠性，而且可以增加导热面积，高半导体器件12的散热效率，从而可以限制半导体器件12的内部温度不超过一定值，提高半导体装置100的使用可靠性。
在一些实施例中，第二导热件142与第一导热件141的种类相同。也就是说，第一导热件141的材料与第二导热件142的材料均相同。例如，第一导热件141和第二导热件142可以为可固化的液态锡、液态银等，待液态锡或者液态银固化后，既可以起到连接作用，又可以起到导热作用。
在第一导热件141和第二导热件142为液态锡的实施例中，第一导热件141和第二导热件142的厚度可以为25μm-75μm，例如，第一导热件141和第二导热件142的厚度可以为25μm、40μm、60μm、75μm等。
在第一导热件141和第二导热件142为液态银的实施例中，第一导热件141和第二导热件142的厚度可以为15μm-45μm，例如，第一导热件141和第二导热件142的厚度可以为15μm、20μm、30μm、40μm、45μm等。
当然，第一导热件141的材料与第二导热件142的材料也可以相同，具体可以根据实际情况进行选择。
如图1所示，根据本申请的一些实施例，安装凹部111可以通过机械加工的方式加工而成。
也就是说，导热板11可以采用先成型、后加工的方式，具体地，先采用设定的材料成型结构较完整的板件，然后在成型好的板件一侧加工出安装凹部111。关于安装凹部111的机械加工方式，可以为利用刀具进行铣削、车削等，当然，也可以为其他加工方式，在此不做限定。
根据本申请的另一些实施例，导热板11可以采用一体成型的方式，例如，可以利用模具在成型导热板11的同时成型出安装凹部111。
根据本申请的又一些实施例，安装凹部111可以通过刻蚀方式加工而成。通过采用刻蚀方式加工出安装凹部111，使得加工完的导热板11无毛刺，满足高精密度要求，并且生产效率较高，可以实现大批量生产。
可以理解的是，刻蚀方式是指把未被抗蚀剂掩蔽的部分除去，从而得到与抗蚀剂膜上完全相同图形的工艺。刻蚀工艺主要分为干法刻蚀工艺与湿法刻蚀工艺。
干法刻蚀可分为三种不同类型，第一种为化学刻蚀，其使用的是刻蚀气体，和湿法刻蚀一样，这种方法也是各向同性的，这意味着它也不适合用于精细的刻蚀；第二种方法是物理溅射，即用等离子体中的离子来撞击并去除多余的氧化层。作为一种各向异性的刻蚀方法，溅射刻蚀在水平和垂直方向的刻蚀速度是不同的，因此它的精细度也要超过化学刻蚀；最后的第三种方法就是反应离子刻蚀，其结合了前两种方法，即在利用等离子体进行电离物理刻蚀的同时，借助等离子体活化后产生的自由基进行化学刻蚀。
湿法刻蚀工艺主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀，其具有成本低、刻蚀速度快和生产率高的优势。
具体到本申请，安装凹部111可以采用湿法刻蚀方式实现。具体地，可以利用化学试剂与导热板11上待加工位置上的材料发生化学反应进行刻蚀，从而形成安装凹部111。安装凹部111也可以采用干法刻蚀方式实现。具体地，可以利用反应气体与导热板11上待加工位置上的材料发生化学反应进行刻蚀，也可以是利用特定的气体辉光放电所产生的离子加速后入射到材料表面，从而使该部分材料被溅射而除去，从而形成安装凹部111。
根据本申请的一些实施例，安装凹部111的深度为200μm-300μm。
举例而言，安装凹部111的深度可以为200μm、230μm、260μm、280μm、300μm等，具体可以根据导热板11以及半导体器件12的厚度进行选择，保证半导体器件12可以设于安装凹部111内，既可以对半导体器件12形成保护，又可以使半导体器件12产生的热量能够利用导热板11散出，提高散热效率。
以半导体器件12的厚度为220μm进行说明，安装凹部111的深度可以选择大于220μm，例如安装凹部111的深度可以选择230μm、240μm等，保证装有半导体器件12的导热板11贴装在电气载板13时，电气载板13与半导体器件12的有源区之间具有一定尺寸的间隙，以容纳第一导热件141，使第一导热件141将电气载板13与半导体器件12的有源区结合。
根据本申请的一些实施例，导热板11由绝缘材料一体成型，不仅可以省去导热板11中各零部件之间的连接结构，简化导热板11的结构，成型方便，有利于提高生产效率，而且可以提高导热板11的结构强度和结构稳定性。
在一些实施例中，导热板11为陶瓷板。陶瓷作为绝缘高导热材料，采用陶瓷制得的导热板11，不仅具有结构简单、绝缘性好、导热性好的优点，而且有利于降低半导体装置100的成本。当然，导热板11也可以采用其他绝缘高导热材料制成。
根据本申请的一些实施例，安装凹部111和半导体器件12分别包括一个，从而将单个半导体器件12设在安装凹部111内，可以实现单个半导体器件12的封装，保证单个半导体器件12的散热效率，从而提高单个半导体器件12的性能。
根据本申请的另一些实施例，安装凹部111和半导体器件12分别包括多个，多个半导体器件12一一对应地设于多个安装凹部111内，在保证每个半导体器件12的散热效率的同时，还可以将多个半导体器件12集成一体，实现多个半导体器件12的合封，从而满足设计需要。在本申请的描述中，“多个”的含义是两个或两个以上。
为了进一步增加半导体器件12的散热效率，导热板11的背向电气载板13的一侧表面设有散热部（图中未示出），例如，散热部可以为多个间隔布置的散热翅片。具体地，通过设置散热部，可以增加半导体装置100与空气的接触面积，从而进一步提高半导体装置100的散热效率，限制半导体器件12的内部温度不超过一定值，提高半导体装置100的使用可靠性。
根据本申请的一些实施例，导热板11内设有散热通道（图中未示出），散热通道朝向导热板11的背向电气载板13的一侧延伸。通过设置散热通道，可以增加导热板11与空气的接触面积，从而可以进一步提高半导体装置100的散热效率，限制半导体器件12的内部温度不超过一定值，提高半导体装置100的使用可靠性。
如图4-图8所示，根据本申请的一些实施例，电极焊盘121与电气载板13的引线通过连接件15电气连接，电气载板13具有镂空部132，镂空部132与电极焊盘121正对设置，连接件15穿设于镂空部132。其中，连接件15可以为金属线或者金属条。
通过在电气载板13上设置镂空部132，使半导体器件12的电极焊盘121露出电气载板13，这样可以方便利用连接件15将电极焊盘121与电气载板13的引线连接一起，使半导体器件12与电气载板13实现电气连接，从而可以利用连接件15实现电信号的传输。
在一些实施例中，半导体器件12具有多个电极焊盘121，电气载板13具有多个镂空部132，多个电极焊盘121与多个镂空部132的位置一一对应，从而保证多个电极焊盘121均可以通过连接件15与电气载板13上的引线实现电气连接。
如图4所示，在一些实施例中，镂空部132的尺寸大于或者等于电极焊盘121的尺寸，使得电极焊盘121可以完全露出电气载板13，避免覆盖部131影响电极焊盘121与连接件15的连接。其中，镂空部132的形状可以与电极焊盘121的形状相同或者不相同。
在一些实施例中，电气载板13的引线延伸至覆盖部131，以使连接件15与电气载板13的引线的连接点位于覆盖部131上。
相比而言，文献CN201616430U中的芯片和引脚设于芯片载板的一侧表面上，并且引脚位于芯片的一侧，引脚通过连接导线电连接于芯片上，由于引脚与芯片之间的距离较远，使得连接导线的长度较大，增加了封装寄生问题。
与文献CN201616430U相比，本申请通过将电气载板13的一部分（覆盖部131）延伸至与半导体器件12正对的位置，即电气载板13覆盖半导体器件12的有源区，使得连接件15与电气载板13的引线的连接点更靠近电极焊盘121，这样有利于减小连接件15的长度，不仅可以减少连接件15的材料用量，从而降低成本，而且可以极大地减少封装寄生的问题。
如图5-图8所示，根据本申请的一些实施例，半导体装置100还包括封装体16，封装体16设于导热板11和电气载板13的外侧，并且封装体16包覆连接件15。
封装体16为半导体装置100的外壳，可以对半导体器件12、连接件15、半导体器件12与连接件15的连接处、电气载板13与连接件15的连接处形成保护，防止连接件15发生断裂，防止连接件15与半导体器件12、电气载板13发生脱离，一方面可以使半导体器件12与外界隔离，阻止空气中的杂质对半导体器件12腐蚀，而造成电气性能的下降，另一方面，可以起到安装、固定作用，使封装后的半导体器件12更便于安装和运输。
具体地，在进行封装之前，可以根据需要制作封装模具，然后将导热板11、半导体器件12和电气载板13的预装结构和环氧模塑料(EMC)均放入封装模具中并进行密封，从而实现封装。
在一些实施例中，导热板11的背向电气载板13的一侧表面外露于封装体16，导热板11可以与外界空气直接接触，这样半导体器件12产生的热量可以通过导热板11直接导出半导体装置100外，提高半导体装置100的散热效率，限制半导体器件12内部的温度，保证半导体装置100的电气性能。
如图5-图8所示，电气载板13具有电连接部，电连接部用于连接外部电路，电连接部外露于封装体16。具体地，电气载板13的电连接部可以通过电气载板13上的引线与其他器件连接，从而实现封装体16内的半导体器件12与外部电路电气连接。
如图6所示，在一些实施例中，覆盖部131的至少一部分露出封装体16，即实现部分包封。
如此设置，可以使电气载板13的背向导热板11的一侧的至少一部分暴露，增加电气载板13与外部空气的接触面积，这样半导体器件12产生的一部分热量可以通过第一导热件141传导至覆盖部131进行散热，由于这部分覆盖部131露出封装体16，可以直接与外界空气接触，因此热量传导至覆盖部131可以直接散出，有利于提高半导体装置100的散热效率，限制半导体器件12的内部温度不超过一定值，提高半导体装置100的使用可靠性。
在一些示例中，第一导热件141的至少一部分位于封装体16在电气载板13上的投影区域之外。
参照图6，电气载板13的外侧设有第一封装部161，由于覆盖部131的一部分露出第一封装部161，因此设于覆盖部131与半导体器件12之间的第一导热件141的至少一部分位于第一封装部161在电气载板13上的投影区域之外，从而保证半导体器件12产生的热量可以通过第一导热件141传导至覆盖部131以进行散热。
具体地，第一导热件141在电气载板13上的投影面积为S1，位于电气载板13外侧的封装体16（如图6中的第一封装部161）在电气载板13上的投影面积为S2，S1/S2为1-1.2，例如，S1/S2可以为1、1.05、1.1、1.15或者1.2等，进一步保证半导体装置100的散热效率，限制半导体器件12的内部温度不超过一定值，提高半导体装置100的使用可靠性。
如图5、图7-图8所示，在一些实施例中，封装体16在除去电连接部的位置全覆盖电气载板13，即实现全包封，在不影响半导体装置100与外部电路连接的基础上，能够进一步保证半导体装置100的结构可靠性，更便于安装和运输。
需要说明的是，全包封和部分包封可以满足不同散热面积需求，并且一次成型，可以满足不同功能多脚位封装体16需求以及散热需求。具体到本申请，可以根据实际需要进行选择具体的封装形式。
如图5-图7所示，在一些实施例中，电连接部包括导电焊盘134，导电焊盘134位于电气载板13的背向导热板11的一侧的外周沿，导电焊盘134的外表面与封装体16的外表面平齐。
由此，通过在电气载板13的外周沿处设置导电焊盘134，方便导电焊盘134通过电气载板13上的引线与其他器件连接，从而实现封装体16内的半导体器件12与外部电路的连接。
如图7所示，在一些实施例中，电连接部包括管脚135，管脚135设于覆盖部131的背向半导体器件12的一侧，管脚135外露于封装体16，并且管脚135与封装体16的外表面平齐。通过在覆盖部131上设置管脚135，从而可以利用管脚135与其他器件连接，从而实现封装体16内的半导体器件12与外部电路的连接。
如图8所示，在一些实施例中，电连接部包括引脚133，引脚133设于电气载板13的外周壁，并且引脚133伸出封装体16之外，从而方便利用引脚133与其他器件连接，从而实现封装体16内的半导体器件12与外部电路的连接。
如图5-图8所示，根据本申请的一些实施例，封装体16包括第一封装部161，第一封装部161设于电气载板13的外侧，并且第一封装部161包覆连接件15。
利用第一封装部161可以对半导体器件12、连接件15、半导体器件12与连接件15的连接处、电气载板13与连接件15的连接处形成保护，既可以保证半导体器件12和连接件15之间、电气载板13与连接件15之间的连接稳定性，又可以使半导体器件12与外界隔离，阻止空气中的杂质对半导体器件12腐蚀，而造成电气性能的下降。
进一步地，封装体16还包括和第二封装部162，第二封装部162设于导热板11的外周壁，并且第二封装部162与电气载板13贴合。通过设置第二封装部162，不仅可以将导热板11与电气载板13组装一起，而且可以对导热板11和电气载板13形成保护，使封装后的半导体器件12更便于安装和运输。
在一些实施例中，第一封装部161的至少一部分填充于镂空部132以覆盖电极焊盘121，这样第一封装部161可以对半导体器件12的电极焊盘121、电极焊盘121与连接件15的连接处形成保护，不仅可以使半导体器件12与外界隔离，阻止空气中的杂质对半导体器件12腐蚀，而造成电气性能的下降，而且可以保证半导体器件12的电极焊盘121与连接件15的连接处的连接可靠性。
根据本申请的一些实施例，电气载板13为引线框架或者基板，可以根据具体情况进行选择。
根据本申请的一些实施例，半导体器件12为氮化镓器件。
由于氮化镓器件的能量密度较大，使用常规封装形式，使得氮化镓器件的热量不容易散出，本申请通过将氮化镓器件设置在导热板11的安装凹部111内，并使电气载板13的一部分延伸至与氮化镓器件的正对的位置，即使覆盖部131与氮化镓器件正对以覆盖氮化镓器件的有源区，这样氮化镓器件产生的热量可以通过覆盖部131、安装凹部111的底壁和周壁散出，有利于提高氮化镓器件的散热效率，从而保证氮化镓器件的性能。
此外，与相关技术相比，本申请中的氮化镓器件的电极焊盘121与电气载板13通过连接件15电气连接，连接件15与电气载板13的连接处正对氮化镓器件，即连接件15与电气载板13的连接处更靠近氮化镓器件的电极焊盘121，有利于减小连接件15的长度，不仅可以减少连接件15的材料用量，从而降低成本，而且可以极大地减少封装寄生的问题。
下面结合附图描述根据本申请实施例的半导体装置的制备方法。
如图1-图8所示，根据本申请实施例的半导体装置100包括半导体组件和电气载板13，半导体组件贴装在电气载板13上，半导体组件包括导热板11和半导体器件12，导热板11的一侧具有安装凹部111，半导体器件12设于安装凹部111内。
如图9所示，半导体装置的制备方法包括以下步骤：
S1、提供导热板、半导体器件和电气载板；
其中，这里导热板11可以由绝缘材料一体成型，不仅可以省去导热板11中各零部件之间的连接结构，简化导热板11的结构，成型方便，有利于提高生产效率，而且可以提高导热板11的结构强度和结构稳定性。导热板11可以为陶瓷板。陶瓷作为绝缘高导热材料，采用陶瓷制得的导热板11，不仅具有结构简单、绝缘性好、导热性好的优点，而且有利于降低半导体装置100的成本。当然，导热板11也可以采用其他绝缘高导热材料制成。
S2、在导热板的一侧表面加工安装凹部，并将半导体器件固定在安装凹部内，形成半导体组件；
S3、将半导体组件通过第一导热件贴装在电气载板上，并将半导体器件的电极焊盘与电气载板电气连接，以形成预装结构；
其中，电气载板13包括覆盖部131，覆盖部131与半导体器件12正对，即电气载板13的一部分延伸至与半导体器件12正对的位置以形成覆盖部131，第一导热件141连接在覆盖部131与半导体器件12之间。
根据本申请实施例的半导体装置的制备方法，通过在导热板11上设置安装凹部111，将半导体器件12设置在安装凹部111内，使半导体器件12得到保护，提高半导体器件12的可靠性，并且半导体器件12产生的部分热量可以通过安装凹部111的壁面传导出以进行散热，提高半导体器件12的散热效率。
此外，通过将电气载板13的一部分延伸至与半导体器件12正对的位置以形成覆盖部131，利用覆盖部131覆盖半导体器件12的有源区，使覆盖部131可以对半导体器件12进行保护，并在覆盖部131与半导体器件12之间设置第一导热件141，不仅可以方便覆盖部131与半导体器件12连接，保证电气载板13与半导体器件12的连接可靠性，而且利用第一导热件141可以将半导体器件12产生的部分热量传导至覆盖部131，增加了半导体器件12的导热面积，进一步提高半导体器件12的散热效率，从而可以限制半导体器件12的内部温度不超过一定值，提高半导体装置100的使用可靠性。
根据本申请的一些实施例，安装凹部111可以通过机械加工方式加工而成。
也就是说，可以采用先成型后加工的方式，具体地，先采用设定的材料成型结构较完整的板件，然后在成型好的板件一侧加工出安装凹部111。关于安装凹部111的机械加工方式，可以为利用刀具进行铣削、车削等，当然，也可以为其他加工方式，在此不做限定。
在加工安装凹部111时，可以将安装凹部111的深度控制在200μm-300μm。举例而言，安装凹部111的深度可以为200μm、230μm、260μm、280μm、300μm等，具体可以根据导热板11以及半导体器件12的厚度进行选择，保证半导体器件12可以设于安装凹部111内，既可以对半导体器件12形成保护，又可以使半导体器件12产生的热量能够利用导热板11散出，提高散热效率。
根据本申请的另一些实施例，安装凹部111可以通过刻蚀方式加工而成。通过采用刻蚀方式加工出安装凹部111，使得加工完的导热板11无毛刺，满足高精密度要求，并且生产效率较高，可以实现大批量生产。
例如，安装凹部111可以采用湿法刻蚀方式实现。具体地，可以利用化学试剂与导热板11上待加工位置上的材料发生化学反应进行刻蚀，从而形成安装凹部111。
再如，安装凹部111也可以采用干法刻蚀方式实现。具体地，可以利用反应气体与导热板11上待加工位置上的材料发生化学反应进行刻蚀，也可以是利用特定的气体辉光放电所产生的离子加速后入射到材料表面，从而使该部分材料被溅射而除去，从而形成安装凹部111。
根据本申请的一些实施例，将半导体器件固定在安装凹部内，包括：采用第二导热件将半导体器件固定在安装凹部内；
其中，第二导热件142位于半导体器件12与安装凹部111的周壁之间以及半导体器件12与安装凹部111的底壁之间。
由此，利用第二导热件142不仅可以实现半导体器件12的固定安装，而且可以将半导体器件12产生的部分热量传导至安装凹部111的壁面，从而通过导热板11将这部分热量传导出，提高了半导体器件12的散热效率。
在一些实施例中，第一导热件141为可固化的液态导热介质。
安装时，可以先在覆盖部131上涂设液态导热介质，然后将半导体器件12贴装在电气载板13上，或者，将半导体器件12与导热板11组装后形成的半导体组件贴装在电气载板13上，使覆盖部131上的液态导热介质与半导体器件12粘接一起，待液态导热介质固化之后，即实现半导体器件12与覆盖部131的连接。
当然，也可以先在半导体器件12的有源区上涂设液态导热介质，然后将半导体器件12贴装在电气载板13上，或者，将半导体器件12与导热板11组装后形成的半导体组件贴装在电气载板13上，使半导体器件12上的液态导热介质与覆盖部131粘接一起，待液态导热介质固化之后，即实现半导体器件12与覆盖部131的连接。
通过将第一导热件141设置为可固化的液态导热介质，使第一导热件141可以充满覆盖部131与半导体器件12之间的间隙，可以增加第一导热件141与覆盖部131之间、第一导热件141与半导体器件12之间的接触面积，不仅保证了覆盖部131与半导体器件12的连接可靠性，而且可以使半导体器件12产生的部分热量能够通过第一导热件141传导至覆盖部131，提高散热效率。
在一些实施例中，第二导热件142为可固化的液态导热介质。
具体地，在安装半导体器件12时，可以先将液态导热介质注入安装凹部111内，然后将半导体器件12安装到预定位置，这里需要控制半导体器件12与安装凹部111的底壁和周壁之间的距离，待液态导热介质固化之后，即将半导体器件12固定在安装凹部111内。
当然，也可以先将半导体器件12放入安装凹部111内，并控制半导体器件12与安装凹部111的底壁和周壁之间的距离，然后向半导体器件12与安装凹部111的壁面之间的间隙注入液态导热介质，待液态导热介质固化之后，即半导体器件12固定在安装凹部111内。
通过将第二导热件142设置为可固化的液态导热介质，使第二导热件142可以充满导热板11与半导体器件12之间的间隙，可以增加第二导热件142与导热板11之间、第二导热件142与半导体器件12之间的接触面积，不仅保证了导热板11与半导体器件12的连接可靠性，而且可以使半导体器件12产生的部分热量能够通过第二导热件142传导至导热板11，提高散热效率。
根据本申请的一些实施例，将半导体器件的电极焊盘与电气载板电气连接，包括：
采用打线工艺将电极焊盘与电气载板的位于所述覆盖部上的引线电气连接，并在电极焊盘与覆盖部之间形成连接件。
需要说明的是，打线是指使用金属丝，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，因此通过打线工艺将电极焊盘121与电气载板13的引线连接一起，可以在二者之间形成连接件15（例如金属丝）。
本申请通过将电气载板13的一部分（覆盖部131）延伸至与半导体器件12正对的位置，即电气载板13覆盖半导体器件12的有源区，使得连接件15与电气载板13的引线的连接点更靠近电极焊盘121，这样有利于减小连接件15的长度，不仅可以减少连接件15的材料用量，从而降低成本，而且可以极大地减少封装寄生的问题。
其中，电气载板13具有镂空部132，镂空部132与电极焊盘121正对，连接件15穿设于镂空部132。
通过在电气载板13上设置镂空部132，使半导体器件12的电极焊盘121露出电气载板13，这样可以方便通过打线工艺在电极焊盘121与电气载板13的引线之间形成连接件15，从而利用连接件15将电极焊盘121与电气载板13的引线连接一起，使半导体器件12与电气载板13实现电气连接，从而可以利用连接件15实现电信号的传输。
如图10所示，根据本申请的一些实施例，半导体装置的制备方法还包括：
S4、采用封装工艺对预装结构进行封装，以在预装结构的外部形成封装体。
通过封装工艺对预装结构进行封装，使得形成的封装体16成为半导体装置100的外壳，封装体16可以对半导体器件12、连接件15、半导体器件12与连接件15的连接处、电气载板13与连接件15的连接处形成保护，一方面可以使半导体器件12与外界隔离，阻止空气中的杂质对半导体器件12腐蚀，而造成电气性能的下降，另一方面，可以起到安装、固定作用，使封装后的半导体器件12更便于安装和运输。
参照图1-图8以及图10描述半导体装置的制备方法的一些具体实施例。
如图1所示，采用绝缘且高导热材料制成导热板11，通过机械加工或者蚀刻的方式在导热板11的一侧表面上加工出安装凹部111。其中，安装凹部111的深度需要根据待封装的半导体器件12的厚度进行选择。
如图2所示，将半导体器件12设在安装凹部111内，使半导体器件12的有源区露出，即将半导体器件12的有源区朝向安装凹部111的开口设置，将半导体器件12的背向有源区的一侧朝向安装凹部111的底壁设置，然后利用可固化的液态导热介质将半导体器件12固定在安装凹部111内，液态导热介质充满半导体器件12的底壁与安装凹部111的底壁之间的间隙、半导体器件12的周壁与安装凹部111的周壁之间的间隙，使半导体器件12与安装凹部111的壁面完全结合，从而形成如图2所示的半导体组件。
如图3所示，将装有半导体器件12的导热板11（半导体组件）贴装在电气载板13上，将半导体器件12的有源区上的多个电极焊盘121与电气载板13上的多个镂空部132一一对应，从而使多个电极焊盘121均露出电气载板13，利用可固化的液态导热介质将半导体器件12的有源区与电气载板13连接一起，在此过程中，需要将液态导热介质避开电极焊盘121。
如图4所示，采用打线工艺将半导体器件12的多个电极焊盘121与电气载板13的位于覆盖部131上的引线电气连接，并在半导体器件12的电极焊盘121与覆盖部131上的引线之间形成连接件15，具体地，连接件15穿过电气载板13的镂空部132，连接件15的一端与覆盖部131上的引线连接，连接件15的另一端与电极焊盘121连接，从而使半导体器件12与电气载板13实现电气连接。
如图5所示，采用封装工艺对导热板11、半导体器件12、电气载板13的预装结构进行封装，使得形成的封装体16成为半导体装置100的外壳。
通过在导热板11的一侧表面上加工出安装凹部111，使得半导体器件12可以装入安装凹部111内，这样半导体器件12可以得到保护，提高半导体器件12的可靠性，并且半导体器件12的底部和侧部与导热板11接触，可以保证散热效果，通过将电气载板13的一部分延伸至与半导体器件12正对的位置，即半导体器件12的有源区与电气载板13接触，实现半导体装置100的有源区散热，并且由于电气载板13覆盖半导体器件12的有源区，使得覆盖部131上的引线更靠近半导体器件12的电极焊盘121，可以大大缩短半导体器件12的电极焊盘121与电气载板13的连接路径，减少寄生问题。
需要说明的是，在进行封装之前，可以根据需要制作封装模具，然后将导热板11、半导体器件12和电气载板13的预装结构和环氧模塑料(EMC)均放入封装模具中并进行密封，从而实现封装。
针对图4中示出的电气载板13的结构，电气载板13的靠近外周沿的位置设有多个导电焊盘134，在进行封装之前，可以制作与该电气载板13的结构对应的封装模具，然后将导热板11、半导体器件12和电气载板13的预装结构和环氧模塑料(EMC)均放入该封装模具中并进行密封，使环氧模塑料包覆在导热板11的外周壁以及电气载板13的背向导热板11的一侧，环氧模塑料覆盖电气载板13中的除去导电焊盘134的表面，即在电气载板13的结构中，只有导电焊盘134露出，从而实现全包封，得到如图5中所示的半导体装置100。
针对图4中示出的电气载板13的结构，电气载板13的靠近外周沿的位置设有多个导电焊盘134，在进行封装之前，可以制作另一种封装模具，使环氧模塑料包覆在导热板11的外周壁以及电气载板13的背向导热板11的一侧，环氧模塑料填充镂空部132，并且包覆连接件15、连接件15与电气载板13的连接处、连接件15与半导体器件12的电极焊盘121的连接处，并使电气载板13的部分结构露出，从而实现全包封，得到如图6中所示的半导体装置100。
针对图7中示出的电气载板13的结构，电气载板13的靠近外周沿的位置设有多个导电焊盘134，电气载板13的与安装凹部111正对的位置设有管脚135，在进行封装之前，可以制作与该电气载板13的结构对应的封装模具，然后将导热板11、半导体器件12和电气载板13的预装结构和环氧模塑料(EMC)均放入该封装模具中并进行密封，使环氧模塑料包覆在导热板11的外周壁以及电气载板13的背向导热板11的一侧，环氧模塑料覆盖电气载板13中的除去导电焊盘134、管脚135的表面，即在电气载板13的结构中，只有导电焊盘134、管脚135露出，从而实现全包封，得到如图7中所示的半导体装置100。
针对图8中示出的电气载板13的结构，电气载板13的靠近外周沿的位置设有多个引脚133，在进行封装之前，可以制作与该电气载板13的结构对应的封装模具，然后将导热板11、半导体器件12和电气载板13的预装结构和环氧模塑料(EMC)均放入该封装模具中并进行密封，使环氧模塑料包覆在导热板11的外周壁以及电气载板13的背向导热板11的一侧，环氧模塑料覆盖电气载板13中的除去引脚133的表面，即在电气载板13的结构中，只有引脚133露出，从而实现全包封，得到如图8中所示的半导体装置100。
下面结合图1-图8描述根据本申请实施例的氮化镓芯片的封装结构。
如图1-图8所示，根据本申请实施例的氮化镓芯片的封装结构包括电气载板13和芯片组件，芯片组件贴装于电气载板13的一侧，芯片组件包括导热板11和氮化镓芯片，导热板11的一侧表面具有安装凹部111，氮化镓芯片设于安装凹部111内。
氮化镓芯片具有有源区，氮化镓芯片的电极焊盘121位于有源区上，在安装凹部111内安装氮化镓芯片时，需要将氮化镓芯片的有源区露出，即将氮化镓芯片的有源区朝向安装凹部111的开口设置，将氮化镓芯片的背向有源区的一侧朝向安装凹部111的底壁设置，这样导热板11可以与氮化镓芯片的除去有源区的部分接触。
其中，氮化镓芯片的电极焊盘121与电气载板13的引线电气连接，从而可以实现电信号的传输。电气载板13包括覆盖部131，覆盖部131与氮化镓芯片正对，即电气载板13设在氮化镓芯片的有源区的一侧且覆盖氮化镓芯片的有源区，覆盖部131与氮化镓芯片之间设有第一导热件141。
氮化镓芯片产生的一部分热量可以从安装凹部111的壁面传导出以进行散热，氮化镓芯片产生的另一部分热量可以通过第一导热件141传导至覆盖部131进行散热，增加了氮化镓芯片的导热面积，使得散热效率得到提高，有利于提高氮化镓芯片的封装结构的性能。
由于氮化镓芯片的能量密度较大，使用常规封装形式，使得氮化镓芯片的热量不容易散出，与相关技术相比，根据本申请实施例的氮化镓芯片的封装结构，通过在导热板11上设置安装凹部111，将氮化镓芯片设置在安装凹部111内，使氮化镓芯片得到保护，提高氮化镓芯片的可靠性，并且氮化镓芯片产生的部分热量可以通过安装凹部111的壁面传导出以进行散热，提高氮化镓芯片的散热效率。
此外，通过将电气载板13的一部分延伸至与氮化镓芯片正对的位置以形成覆盖部131，利用覆盖部131覆盖氮化镓芯片的有源区，使覆盖部131可以对氮化镓芯片进行保护，并在覆盖部131与氮化镓芯片之间设置第一导热件141，不仅可以方便覆盖部131与氮化镓芯片连接，保证电气载板13与氮化镓芯片的连接可靠性，而且利用第一导热件141可以将氮化镓芯片产生的部分热量传导至覆盖部131，进一步提高氮化镓芯片的散热效率。
根据本申请的一些实施例，氮化镓芯片与安装凹部111的底壁之间、氮化镓芯片与安装凹部111的周壁之间均设有第二导热件142。利用第二导热件142可以将氮化镓芯片产生的部分热量传导至安装凹部111的壁面，从而通过导热板11将这部分热量传导出，提高了氮化镓芯片的散热效率，从而可以限制氮化镓芯片的内部温度不超过一定值，提高封装结构的使用可靠性。
在一些实施例中，第一导热件141为可固化的液态导热介质。
安装时，可以先在覆盖部131上涂设液态导热介质，然后将氮化镓芯片或者半导体器件12与导热板11组装后形成的芯片组件贴装在电气载板13上，使覆盖部131上的液态导热介质与氮化镓芯片粘接一起，待液态导热介质固化之后，即实现氮化镓芯片与覆盖部131的连接。
当然，也可以先在氮化镓芯片的有源区上涂设液态导热介质，然后将氮化镓芯片或者半导体器件12与导热板11组装后形成的芯片组件贴装在电气载板13上，使氮化镓芯片上的液态导热介质与覆盖部131粘接一起，待液态导热介质固化之后，即实现氮化镓芯片与覆盖部131的连接。
通过将第一导热件141设置为可固化的液态导热介质，使第一导热件141可以充满覆盖部131与氮化镓芯片之间的间隙，可以增加第一导热件141与覆盖部131之间、第一导热件141与氮化镓芯片之间的接触面积，不仅保证了覆盖部131与氮化镓芯片的连接可靠性，而且可以使氮化镓芯片产生的部分热量能够通过第一导热件141传导至覆盖部131，提高散热效率。
在一些实施例中，第二导热件142为可固化的液态导热介质。
具体地，在安装氮化镓芯片时，可以先将液态导热介质注入安装凹部111内，然后将氮化镓芯片安装到预定位置，这里需要控制氮化镓芯片与安装凹部111的底壁和周壁之间的距离，待液态导热介质固化之后，即将氮化镓芯片固定在安装凹部111内。
当然，也可以先将氮化镓芯片放入安装凹部111内，并控制氮化镓芯片与安装凹部111的底壁和周壁之间的距离，然后向氮化镓芯片与安装凹部111的壁面之间的间隙注入液态导热介质，待液态导热介质固化之后，即氮化镓芯片固定在安装凹部111内。
通过将第二导热件142设置为可固化的液态导热介质，使第二导热件142可以充满导热板11与氮化镓芯片之间的间隙，可以增加第二导热件142与导热板11之间、第二导热件142与氮化镓芯片之间的接触面积，不仅保证了导热板11与氮化镓芯片的连接可靠性，而且可以使氮化镓芯片产生的部分热量能够通过第二导热件传导至导热板11，提高散热效率。
在一些实施例中，第二导热件142与第一导热件141的种类相同。也就是说，第一导热件141的材料与第二导热件142的材料均相同。例如，第一导热件141和第二导热件142可以为可固化的液态锡、液态银等，待液态锡或者液态银固化后，既可以起到连接作用，又可以起到导热作用。
在第一导热件141和第二导热件142为液态锡的实施例中，第一导热件141和第二导热件142的厚度可以为25μm-75μm，例如，第一导热件141和第二导热件142的厚度可以为25μm、40μm、60μm、75μm等。
在第一导热件141和第二导热件142为液态银的实施例中，第一导热件141和第二导热件142的厚度可以为15μm-45μm，例如，第一导热件141和第二导热件142的厚度可以为15μm、20μm、30μm、40μm、45μm等。
根据本申请的一些实施例，安装凹部111可以通过机械加工的方式加工而成。
也就是说，可以采用先成型后加工的方式，具体地，先采用设定的材料成型结构较完整的板件，然后在成型好的板件一侧加工出安装凹部111。关于安装凹部111的机械加工方式，可以为利用刀具进行铣削、车削等，当然，也可以为其他加工方式，在此不做限定。
根据本申请的另一些实施例，导热板11可以采用一体成型的方式，例如，可以利用模具在成型导热板11的同时成型出安装凹部111。
根据本申请的又一些实施例，安装凹部111可以通过刻蚀方式加工而成。通过采用刻蚀方式加工出安装凹部111，使得加工完的导热板11无毛刺，满足高精密度要求，并且生产效率较高，可以实现大批量生产。
可以理解的是，刻蚀方式是指把未被抗蚀剂掩蔽的部分除去，从而得到与抗蚀剂膜上完全相同图形的工艺。刻蚀工艺主要分为干法刻蚀工艺与湿法刻蚀工艺，干法刻蚀工艺主要利用反应气体与等离子体进行刻蚀，湿法刻蚀工艺主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
具体到本申请，安装凹部111可以采用湿法刻蚀方式实现。具体地，可以利用化学试剂与导热板11上待加工位置上的材料发生化学反应进行刻蚀，从而形成安装凹部111。安装凹部111也可以采用干法刻蚀方式实现。具体地，可以利用反应气体与导热板11上待加工位置上的材料发生化学反应进行刻蚀，也可以是利用特定的气体辉光放电所产生的离子加速后入射到材料表面，从而使该部分材料被溅射而除去，从而形成安装凹部111。
根据本申请的一些实施例，电极焊盘121与电气载板13的引线通过连接件15电气连接，电气载板13具有与电极焊盘121正对的镂空部132，连接件15穿设于镂空部132。
由此，通过在电气载板13上设置镂空部132，使氮化镓芯片的电极焊盘121露出电气载板13，这样可以方便利用连接件15将电极焊盘121与电气载板13的引线连接一起，使氮化镓芯片与电气载板13电气连接，从而可以利用连接件15实现电信号的传输。
在一些实施例中，电气载板13的引线延伸至覆盖部131，以使连接件15与电气载板13的引线的连接点位于覆盖部131上。
由此，通过设置覆盖部131，即将电气载板13覆盖氮化镓芯片的有源区，使得连接件15与电气载板13的引线的连接点更靠近电极焊盘121，这样有利于减小连接件15的长度，不仅可以减少连接件15的材料用量，从而降低成本，而且可以极大地减少封装寄生的问题。
根据本申请的一些实施例，氮化镓芯片的封装结构还包括封装体16，封装体16设于导热板11和电气载板13的外侧且覆盖电极焊盘121并包覆连接件15。
也就是说，封装体16为氮化镓芯片的封装结构的外壳，可以对氮化镓芯片、连接件15、氮化镓芯片与连接件15的连接处、电气载板13与连接件15的连接处形成保护，一方面可以使氮化镓芯片与外界隔离，阻止空气中的杂质对氮化镓芯片腐蚀，而造成电气性能的下降，另一方面，可以起到安装、固定作用，使封装后的氮化镓芯片更便于安装和运输。
具体地，在封装之前，可以根据需要制作封装模具，然后将导热板11、氮化镓芯片和电气载板13的预装结构和环氧模塑料(EMC)均放入封装模具中并进行密封，从而实现封装。
在一些实施例中，导热板11的背向电气载板13的一侧表面外露于封装体16，导热板11可以与外界空气直接接触，这样氮化镓芯片产生的热量可以通过导热板11直接导出氮化镓芯片的封装结构外，提高氮化镓芯片的封装结构的散热效率，保证氮化镓芯片的封装结构的电气性能。
如图5-图8所示，电气载板13具有电连接部，电连接部用于连接外部电路，电连接部外露于封装体16。具体地，电气载板13的电连接部可以通过电气载板13上的引线与其他器件连接，从而实现封装体16内的氮化镓芯片与外部电路的连接。
如图6所示，在一些实施例中，覆盖部131的至少一部分露出封装体16，即实现部分包封。
如此设置，可以使电气载板13的背向导热板11的一侧的至少一部分暴露，增加电气载板13与外部空气的接触面积，这样氮化镓芯片产生的一部分热量可以通过第一导热件141传导至覆盖部131进行散热，由于这部分覆盖部131露出封装体16，可以直接与外界空气接触，因此热量传导至覆盖部131可以直接散出，有利于提高氮化镓芯片的封装结构的散热效率。
在一些示例中，第一导热件141的至少一部分位于封装体16在电气载板13上的投影区域之外。
参照图6，电气载板13的外侧设有第一封装部161，由于覆盖部131的一部分露出第一封装部161，因此设于覆盖部131与氮化镓芯片之间的第一导热件141的至少一部分位于第一封装部161在电气载板13上的投影区域之外，从而保证氮化镓芯片产生的热量可以通过第一导热件141传导至覆盖部131以进行散热。
具体地，第一导热件141在电气载板13上的投影面积为S1，位于电气载板13外侧的封装体16（如图6中的第一封装部161）在电气载板13上的投影面积为S2，S1/S2为1-1.2，例如，S1/S2可以为1、1.05、1.1、1.15或者1.2等，进一步保证氮化镓芯片的封装结构的散热效率。
如图5、图7-图8所示，在一些实施例中，封装体16在除去电连接部的位置全覆盖电气载板13，即实现全包封，在不影响氮化镓芯片的封装结构与外部电路连接的基础上，能够保证氮化镓芯片的封装结构的结构可靠性，更便于安装和运输。
需要说明的是，全包封和部分包封可以满足不同散热面积需求，并且一次成型，可以满足不同功能多脚位封装体16需求以及散热需求。具体到本申请，可以根据实际需要进行选择具体的封装形式。
如图5-图7所示，在一些实施例中，电连接部包括导电焊盘134，导电焊盘134位于电气载板13的背向导热板11的一侧的外周沿，导电焊盘134的外表面与封装体16的外表面平齐。
由此，通过在电气载板13的外周沿处设置导电焊盘134，方便导电焊盘134通过电气载板13上的引线与其他器件连接，从而实现封装体16内的氮化镓芯片与外部电路的连接。
如图7所示，在一些实施例中，电连接部包括管脚135，管脚135设于覆盖部131的背向氮化镓芯片的一侧，管脚135外露于封装体16，并且管脚135与封装体16的外表面平齐。通过在覆盖部131上设置管脚135，从而可以利用管脚135与其他器件连接，从而实现封装体16内的氮化镓芯片与外部电路的连接。
如图8所示，在一些实施例中，电连接部包括引脚133，引脚133设于电气载板13的外周壁，并且引脚133伸出封装体16之外，从而方便利用引脚133与其他器件连接，从而实现封装体16内的氮化镓芯片与外部电路的连接。
如图5-图8所示，根据本申请的一些实施例，封装体16包括第一封装部161，第一封装部161设于电气载板13的外侧，并且第一封装部161包覆连接件15。
利用第一封装部161可以对氮化镓芯片、连接件15、氮化镓芯片与连接件15的连接处、电气载板13与连接件15的连接处形成保护，既可以保证氮化镓芯片和连接件15之间、电气载板13与连接件15之间的连接稳定性，又可以使氮化镓芯片与外界隔离，阻止空气中的杂质对氮化镓芯片腐蚀，而造成电气性能的下降。
进一步地，封装体16还包括和第二封装部162，第二封装部162设于导热板11的外周壁，并且第二封装部162与电气载板13贴合。
通过设置第二封装部162，不仅可以将导热板11与电气载板13组装一起，而且可以对导热板11和电气载板13形成保护，使封装后的氮化镓芯片更便于安装和运输。
在一些实施例中，第一封装部161的至少一部分填充于镂空部132以覆盖电极焊盘121，这样第一封装部161可以对氮化镓芯片的电极焊盘121、电极焊盘121与连接件15的连接处形成保护，不仅可以使氮化镓芯片与外界隔离，阻止空气中的杂质对氮化镓芯片腐蚀，而造成电气性能的下降，而且可以保证氮化镓芯片的电极焊盘121与连接件15的连接处的连接可靠性。
根据本申请的一些实施例，电气载板13为引线框架或者基板，可以根据具体情况进行选择。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
根据本申请实施例的半导体装置100、氮化镓芯片的封装结构的其他构成以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (37)

1.一种半导体装置，其特征在于，包括：
导热板，所述导热板的一侧表面具有安装凹部；
半导体器件，所述半导体器件设于所述安装凹部内；
电气载板，所述电气载板设于所述导热板的所述一侧表面，所述半导体器件的电极焊盘与所述电气载板的引线电气连接；
其中，所述电气载板包括与所述半导体器件正对的覆盖部，所述覆盖部与所述半导体器件之间设有第一导热件。
2.根据权利要求1所述的半导体装置，其特征在于，所述第一导热件为可固化的液态导热介质，所述覆盖部与所述半导体器件通过所述第一导热件连接。
3.根据权利要求1所述的半导体装置，其特征在于，所述半导体器件与所述安装凹部的壁面之间设有第二导热件。
4.根据权利要求3所述的半导体装置，其特征在于，所述第二导热件为可固化的液态导热介质，所述安装凹部的壁面与所述半导体器件通过所述第二导热件连接。
5.根据权利要求3所述的半导体装置，其特征在于，所述半导体器件与所述安装凹部的底壁之间、所述半导体器件与所述安装凹部的周壁之间均设有所述第二导热件。
6.根据权利要求3所述的半导体装置，其特征在于，所述半导体器件与所述覆盖部之间、所述半导体器件与所述安装凹部的底壁之间、所述半导体器件与所述安装凹部的周壁之间分别具有第一间隙、第二间隙和第三间隙；
其中，所述第三间隙连通所述第一间隙和所述第二间隙连通，所述第一导热件设于所述第一间隙，所述第二导热件设于所述第二间隙和所述第三间隙。
7.根据权利要求1所述的半导体装置，其特征在于，所述导热板由绝缘材料一体成型。
8.根据权利要求7所述的半导体装置，其特征在于，所述导热板为陶瓷板。
9.根据权利要求1所述的半导体装置，其特征在于，所述导热板的背向所述电气载板的一侧表面设有散热部。
10.根据权利要求1所述的半导体装置，其特征在于，所述导热板内设有散热通道，所述散热通道朝向所述导热板的背向所述电气载板的一侧延伸。
11.根据权利要求1所述的半导体装置，其特征在于，所述电极焊盘与所述电气载板的引线通过连接件电气连接，所述电气载板具有与所述电极焊盘正对的镂空部，所述连接件穿设于所述镂空部。
12.根据权利要求11所述的半导体装置，其特征在于，所述镂空部的尺寸大于或者等于所述电极焊盘的尺寸。
13.根据权利要求11所述的半导体装置，其特征在于，所述电气载板的引线延伸至所述覆盖部，以使所述连接件与所述电气载板的引线的连接点位于所述覆盖部上。
14.根据权利要求11所述的半导体装置，其特征在于，还包括：
封装体，所述封装体设于所述导热板和所述电气载板的外侧且包覆所述连接件。
15.根据权利要求14所述的半导体装置，其特征在于，所述导热板的背向所述电气载板的一侧表面外露于所述封装体。
16.根据权利要求14所述的半导体装置，其特征在于，所述电气载板具有用于连接外部电路的电连接部，所述电连接部外露于所述封装体。
17.根据权利要求16所述的半导体装置，其特征在于，所述覆盖部的至少一部分露出所述封装体。
18.根据权利要求17所述的半导体装置，其特征在于，所述第一导热件的至少一部分位于所述封装体在所述电气载板上的投影区域之外，所述第一导热件在所述电气载板上的投影面积为S1，位于所述电气载板外侧的封装体在所述电气载板上的投影面积为S2，S1/S2为1-1.2。
19.根据权利要求16所述的半导体装置，其特征在于，所述封装体在除去所述电连接部的位置全覆盖所述电气载板。
20.根据权利要求16所述的半导体装置，其特征在于，所述电连接部包括引脚，所述引脚设于所述电气载板的外周壁且伸出所述封装体之外。
21.根据权利要求16所述的半导体装置，其特征在于，所述电连接部包括导电焊盘，所述导电焊盘位于所述电气载板的背向所述导热板的一侧的外周沿，所述导电焊盘的外表面与所述封装体的外表面平齐。
22.根据权利要求16所述的半导体装置，其特征在于，所述电连接部包括管脚，所述管脚设于所述覆盖部的背向所述半导体器件的一侧，所述管脚外露于所述封装体且与所述封装体的外表面平齐。
23.根据权利要求14所述的半导体装置，其特征在于，所述封装体包括：
第一封装部，所述第一封装部设于所述电气载板的外侧且包覆所述连接件；
第二封装部，所述第二封装部设于所述导热板的外周壁且与所述电气载板贴合。
24.根据权利要求23所述的半导体装置，其特征在于，所述第一封装部的至少一部分填充于所述镂空部以覆盖所述电极焊盘。
25.根据权利要求1-24中任一项所述的半导体装置，其特征在于，所述电气载板为引线框架或者基板。
26.根据权利要求1-24中任一项所述的半导体装置，其特征在于，所述半导体器件为氮化镓器件。
27.一种半导体装置的制备方法，其特征在于，包括以下步骤：
提供导热板、半导体器件和电气载板；
在所述导热板的一侧表面加工安装凹部，并将所述半导体器件固定在所述安装凹部内，形成半导体组件；
将所述半导体组件通过第一导热件贴装在所述电气载板上，并将所述半导体器件的电极焊盘与所述电气载板电气连接，以形成预装结构；
其中，所述电气载板包括与所述半导体器件正对的覆盖部，所述第一导热件连接在所述覆盖部与所述半导体器件之间。
28.根据权利要求27所述的半导体装置的制备方法，其特征在于，所述将所述半导体器件固定在所述安装凹部内，包括：
采用第二导热件将所述半导体器件固定在所述安装凹部内；
其中，所述第二导热件位于所述半导体器件与所述安装凹部的周壁之间以及所述半导体器件与所述安装凹部的底壁之间。
29.根据权利要求28所述的半导体装置的制备方法，其特征在于，所述第一导热件和所述第二导热件为可固化的液态导热介质。
30.根据权利要求27所述的半导体装置的制备方法，其特征在于，将所述半导体器件的电极焊盘与所述电气载板电气连接，包括：
采用打线工艺将所述电极焊盘与所述电气载板的位于所述覆盖部上的引线电气连接，并在所述电极焊盘与所述覆盖部之间形成连接件，
其中，所述电气载板具有与所述电极焊盘正对的镂空部，所述连接件穿设于所述镂空部。
31.根据权利要求27-30中任一项所述的半导体装置的制备方法，其特征在于，所述制备方法还包括：
采用封装工艺对所述预装结构进行封装，以在所述预装结构的外部形成封装体。
32.一种氮化镓芯片的封装结构，其特征在于，包括：
电气载板；
芯片组件，所述芯片组件贴装于所述电气载板的一侧且包括：
导热板，所述导热板的一侧表面具有安装凹部；
氮化镓芯片，所述氮化镓芯片设于所述安装凹部内且所述氮化镓芯片的电极焊盘与所述电气载板的引线电气连接；
其中，所述电气载板包括覆盖部，所述覆盖部与所述氮化镓芯片正对且二者之间设有第一导热件。
33.根据权利要求32所述的氮化镓芯片的封装结构，其特征在于，所述氮化镓芯片与所述安装凹部的底壁之间、所述氮化镓芯片与所述安装凹部的周壁之间均设有第二导热件。
34.根据权利要求33所述的氮化镓芯片的封装结构，其特征在于，所述第一导热件和所述第二导热件为可固化的液态导热介质。
35.根据权利要求32所述的氮化镓芯片的封装结构，其特征在于，所述电极焊盘与所述电气载板的引线通过连接件电气连接，所述电气载板具有与所述电极焊盘正对的镂空部，所述连接件穿设于所述镂空部。
36.根据权利要求35所述的氮化镓芯片的封装结构，其特征在于，所述电气载板的引线延伸至所述覆盖部，以使所述连接件与所述电气载板的引线的连接点位于所述覆盖部上。
37.根据权利要求35所述的氮化镓芯片的封装结构，其特征在于，还包括封装体，所述封装体设于所述导热板和所述电气载板的外侧且覆盖所述电极焊盘并包覆所述连接件。
CN202211506025.XA 2022-11-29 2022-11-29 半导体装置及其制备方法、氮化镓芯片的封装结构 Active CN115602645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211506025.XA CN115602645B (zh) 2022-11-29 2022-11-29 半导体装置及其制备方法、氮化镓芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211506025.XA CN115602645B (zh) 2022-11-29 2022-11-29 半导体装置及其制备方法、氮化镓芯片的封装结构

Publications (2)

Publication Number Publication Date
CN115602645A true CN115602645A (zh) 2023-01-13
CN115602645B CN115602645B (zh) 2023-10-27

Family

ID=84853410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211506025.XA Active CN115602645B (zh) 2022-11-29 2022-11-29 半导体装置及其制备方法、氮化镓芯片的封装结构

Country Status (1)

Country Link
CN (1) CN115602645B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098363A (ja) * 2006-10-11 2008-04-24 Matsushita Electric Ind Co Ltd 半導体モジュール装置およびその製造方法
CN104851812A (zh) * 2014-02-19 2015-08-19 钰桥半导体股份有限公司 半导体元件及其制作方法
CN105957845A (zh) * 2016-07-11 2016-09-21 华天科技（昆山）电子有限公司 一种带有电磁屏蔽的芯片封装结构及其制作方法
CN114551364A (zh) * 2022-04-28 2022-05-27 珠海市人民医院 一种多芯片扇出型封装结构及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098363A (ja) * 2006-10-11 2008-04-24 Matsushita Electric Ind Co Ltd 半導体モジュール装置およびその製造方法
CN104851812A (zh) * 2014-02-19 2015-08-19 钰桥半导体股份有限公司 半导体元件及其制作方法
CN105957845A (zh) * 2016-07-11 2016-09-21 华天科技（昆山）电子有限公司 一种带有电磁屏蔽的芯片封装结构及其制作方法
CN114551364A (zh) * 2022-04-28 2022-05-27 珠海市人民医院 一种多芯片扇出型封装结构及封装方法

Also Published As

Publication number Publication date
CN115602645B (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
JPH11297906A (ja) 電子アセンブリおよび製造方法
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
JPH08130273A (ja) 半導体装置およびその製造方法
CN212517170U (zh) 一种芯片封装结构及电子设备
KR20050077866A (ko) 열방출형 반도체 패키지 및 그 제조방법
JPH09260550A (ja) 半導体装置
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
EP0872886A2 (en) Plastic-encapsulated semiconductor device and fabrication method thereof
EP2057679B1 (en) Semiconductor device having improved heat dissipation capabilities
EP1696484B1 (en) Process for assembling a double-sided circuit component
JP2004071977A (ja) 半導体装置
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
JP2004363183A (ja) 電子部品の放熱構造
JP2020161807A (ja) 半導体モジュールおよびこれに用いられる半導体装置
CN115602645B (zh) 半导体装置及其制备方法、氮化镓芯片的封装结构
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
WO2021039816A1 (ja) 電気回路基板及びパワーモジュール
JP2004335493A (ja) 半導体装置の実装構造
JPH0637217A (ja) 半導体装置
WO2006041013A1 (ja) 半導体装置
CN115602656B (zh) 半导体组件及其制备方法、半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant