JP2004071977A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004071977A JP2004071977A JP2002231832A JP2002231832A JP2004071977A JP 2004071977 A JP2004071977 A JP 2004071977A JP 2002231832 A JP2002231832 A JP 2002231832A JP 2002231832 A JP2002231832 A JP 2002231832A JP 2004071977 A JP2004071977 A JP 2004071977A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- substrate
- heat sink
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000012212 insulator Substances 0.000 claims abstract description 26
- 210000000078 claw Anatomy 0.000 claims description 22
- 229920005989 resin Polymers 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 18
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 229920001187 thermosetting polymer Polymers 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 description 26
- 238000005476 soldering Methods 0.000 description 18
- 238000011161 development Methods 0.000 description 8
- 238000004382 potting Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101100230891 Drosophila melanogaster Hen1 gene Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
【解決手段】キャビティーを有する第1の面、および、第1の面と反対側に第2の面を有する基板と、キャビティー内に配置され、基板と電気的に接続された半導体チップと、基板の第2の面に配置され、基板と電気的に接続されたチップ部品と、基板の第2の面に配置され、半導体チップの熱を伝達するヒートシンクと、基板と嵌合して基板の第2の面を覆い、ヒートシンクと接合する導電性のキャップと、キャップとチップ部品との間に設けられた絶縁体とを備えた半導体装置等を提供する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、基板表面に部品を実装し、その上方に配置したキャップから放熱する半導体装置に関する。
【0002】
【従来の技術】
従来、多層基板表面に部品を実装した半導体モジュールが知られている。このような半導体モジュールでは、効率的な実装面積で部品を実装する必要がある。そのため、多層基板裏面の裏面にキャビティーを設け、キャビティー内に半導体チップを配置する半導体モジュールが存在する。このような半導体モジュールは、基板を挟んで半導体チップの反対側の多層基板表面にヒートシンクを有し、ヒートシンクは半導体モジュールのキャップと接合されている。キャップは、熱伝導性の高い金属により形成されているので、半導体チップが発した熱は、ヒートシンクおよびキャップを介して放散され、これにより半導体モジュールを安定的に動作させることができる。
【0003】
近年、携帯電話等の製品の小型化の要求が高まっており、その結果、パワーアンプモジュール等の半導体モジュールも益々小型化する必要が生じている。
【0004】
【発明が解決しようとする課題】
従来の半導体モジュールの構造では、放熱用のヒートシンクが大きいためにモジュールを小型化できない。その理由は、ヒートシンクと、キャップを小さくしてモジュールの高さを抑えようとすると、キャップとチップ部品とがショートするおそれが生じるからである。
【0005】
例えば、ヒートシンクを、1608タイプ(1.6mm×0.8mm)からバルクフィーダーで対応可能な1005タイプ(1.0mm×0.5mm)に変更する場合を考える。この場合には、ヒートシンクは、他の1005チップ部品(例えばL,C,R)と同レベルの高さになり、チップ部品の公差によっては、キャップとチップ部品とが電気的にショートするおそれがある。ここで、「公差」とは、規格上許容されている寸法の最大値と最小値との差をいう。
【0006】
なお、チップ部品をすべて0603タイプ(0.6mm×0.3mm)に変更する方法も考えられる。しかし、0603タイプでは必要な特性が得られない部品もあり、コストも増大してしまう。また、キャップを使用せず、例えばモールドを介して放熱させることもできるが、現行の製品には、電力の漏洩を防止して周辺部品への影響を防ぐシールド性が求められている。シールド性を持たせるにはさらに別の構成が必要となり、結果として小型化が実現できず、コストが増大する。
【0007】
本発明の目的は、チップ部品とキャップとがショートせず、かつ、小型化可能な構造の半導体装置を提供することである。
【0008】
【課題を解決するための手段】
本発明による第1の半導体装置は、キャビティーを有する第1の面、および、第1の面と反対側に第2の面を有する基板と、前記キャビティー内に配置され、前記基板と電気的に接続された半導体チップと、前記基板の第2の面に配置され、前記基板と電気的に接続されたチップ部品と、前記基板の第2の面に配置され、前記半導体チップの熱を伝達するヒートシンクと、前記基板と嵌合して前記基板の第2の面を覆い、前記ヒートシンクと接合する導電性のキャップと、前記キャップと前記チップ部品との間に設けられた絶縁体とを備えている。これにより上記目的が達成される。
【0009】
前記絶縁体は、前記キャップにストライプ状に設けられていてもよい。
前記絶縁体は、前記キャップの、前記ヒートシンクと接合する領域を除く全面に設けられていてもよい。
前記絶縁体は、前記キャップの全面に設けられていてもよい。
前記キャップは、前記基板と嵌合する嵌合爪を有しており、前記絶縁体は、前記キャップの前記嵌合爪以外の部分に設けられていてもよい。
前記キャップは、前記基板と嵌合する嵌合爪を有しており、前記絶縁体は、該嵌合爪にも設けられていてもよい。
前記絶縁体は、熱硬化性樹脂であってもよい。
【0010】
本発明による第2の半導体装置は、キャビティーを有する第1の面、および、第1の面と反対側に第2の面を有する基板と、前記キャビティー内に配置され、前記基板と電気的に接続された半導体チップと、前記基板の第2の面に配置され、前記基板と電気的に接続されたチップ部品と、前記基板の第2の面に配置され、前記半導体チップの熱を伝達するヒートシンクと、前記基板と嵌合して前記基板の第2の面を覆い、前記ヒートシンクと接合する導電性のキャップとを備え、前記キャップは、前記ヒートシンクと接合する領域の外縁において、前記基板方向に折り曲げられている。これにより上記目的が達成される。
【0011】
前記キャップの、前記ヒートシンクと接合する部分には穴が形成されており、該穴には、熱を伝達する接着材が充填されていてもよい。
【0012】
前記チップ部品は、フィレットレス部品であってもよい。
【0013】
【発明の実施の形態】
以下、添付の図面を参照して、本発明の実施の形態1〜3を説明する。なお、図面では、同一または類似の機能を有する構成要素には、同一の参照符号を付している。なお、以下の実施の形態で説明する半導体モジュールは、パワーアンプモジュール、小型高周波モジュール等である。
【0014】
(実施の形態1)
図1は、実施の形態1による半導体モジュール100の斜視図である。半導体モジュール100は、多層基板30上にキャップ10が嵌め込まれて形成されている。後述のように、多層基板30の裏面には、キャビティー、すなわち空洞部、または、基板裏面からの後退部が設けられており、そこには半導体チップ(図示せず)が設けられている。一方、半導体チップの多層基板30の反対側には、ヒートシンク20が設けられている。ヒートシンク20上には、キャップ半田付け材40が塗られ、ヒートシンク20とキャップ10とを物理的に固定する。この結果、半導体チップから発生した熱は、多層基板30の表面に伝達され、ヒートシンク20、キャップ半田付け材40、および、キャップ10を経て、外部へ放出される。
【0015】
半導体モジュール100の主要な特徴は、このキャップ10の裏側(外表面の反対側)の面に、絶縁膜11が貼り付けられていることにある。より詳しく説明すると、キャップ10は、電力の漏洩を防止して周辺部品への影響を防ぐシールドとして機能させ、かつ放熱性能を高めるために、例えば銅、アルミニウム等の熱導電性の高い金属で形成されている。そのため、キャップ10が多層基板30上のチップ部品(図示せず)とショートすると、素子破壊、過熱が生じて危険であるとともに、本来の性能も発揮できないこととなる。そこで、キャップ10の裏面であって、多層基板30に対向する面に絶縁膜11を貼り付け、チップ部品(図示せず)とキャップ10とのショートを防止している。絶縁膜11を貼り付けるのは、例えば、チップ部品80と対向する領域を含む短冊状の部分である。絶縁膜11は、熱硬化性樹脂であるエポキシ系樹脂(例えば、オビワンコート)や、ポリイミド系樹脂(住友電工のPIMET)等の公知の素材でよい。ただし、ヒートシンク20上のキャップ半田付け材40は、キャップ10に直接接触する必要があるため、ヒートシンク20上方の短冊状の領域には絶縁膜を貼り付けていない。なお、絶縁膜の厚さは、例えば、50〜200μmである。
【0016】
図2は、図1のA−A’線で切断した半導体モジュール100の断面図である。図から明らかなように、半導体モジュール100は、多層基板30上に実装された部品(SMD:Surface Mount Device)を有し、シールドとして多層基板30にキャップ10を嵌め込んで形成されている。また、多層基板30の裏側にはキャビティーが設けられており、半導体チップ50がボンディングワイヤ60により多層基板30と電気的に接続されている。ボンディングワイヤ60により接続が確保されると、キャビティーはポッティング材70で満たされ、半導体チップ50は封止される。
【0017】
絶縁膜11は、キャップ10と、多層基板30上に設けられたチップ部品80との間に介在することとなる。これによりショートを防止できる。また、ヒートシンク20上方の領域は、絶縁膜11が貼り付けられておらず、キャップ半田付け材40がキャップ10に直接接触して固定していることが理解される。絶縁膜11が貼られていないラインには、ヒートシンクと同じ高さ、または、部品公差によってはヒートシンクよりも高くなる部品は実装できないが、それ以下の高さであれば、チップ部品80を実装してもよい。なお、多層基板30とヒートシンク20、および、多層基板30とチップ部品80との接続には、部品半田付け材41が用いられている。
【0018】
仮にヒートシンク20のサイズを1608タイプ(1.6mm×0.8mm)から1005タイプ(1.0mm×0.5mm、高さ0.5mm±0.05mm)に小型化すると、1005タイプのインダクタ(高さ0.45mm±0.05mm)を用いることができる。絶縁膜11が存在することにより、ショートのおそれがないからである。これにより、チップ部品80とキャップ10との間の距離が小さくできる。同時に、ヒートシンク20の実装面積および高さ方向のサイズも小さくできるので、半導体モジュール100の、多層基板30に垂直な方向の高さも低減できる。よって、半導体モジュール100全体のサイズを小さくできる。
【0019】
図3は、キャップ10の展開図である。点線において、同じ方向に折り曲げることにより、図2のキャップ10が得られる。絶縁膜11は、キャップ10の両側に貼り付けられている。キャップ半田付け材40は、絶縁膜11の間の短冊状の部分9において、キャップ10と接続される。すなわち、キャップ10の裏面には、絶縁膜11がストライプ上に貼り付けられている。絶縁膜11をストライプ状に貼ることは、非常に簡便であり、そのため安価に実現できる。なお、この例では、キャップ10を多層基板30に嵌め込むためのキャップ10の嵌合爪12には、絶縁膜11を貼りつけていない。これにより、客先実装時にキャップ嵌合爪の裏面にも半田が這い上がり、実装強度の増加が期待できる。
【0020】
図4は、絶縁膜11の第2の貼り付け例によるキャップ10の展開図である。図3との相違は、キャップ10の嵌合爪12にも、絶縁膜11が張り込まれていることである。これによれば、図3に示す場合と同じ利点が得られる。さらに有利なのは、嵌合爪12部分を除いて絶縁膜11を貼り付けなければならない場合と比較して、ストライプ外周の精度を意識する必要がなくなることである。よって、さらに安価に絶縁膜11を貼り付けることができ、よって、キャップが安価で製造できる。
【0021】
図5は、絶縁膜11の第2の貼り付け例による、半導体モジュール100の断面図である。絶縁膜11は、キャップ10の嵌合爪12にまで貼られているが、これに起因する半導体モジュール100の動作への影響はない。なお、多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、ポッティング材70、およびチップ部品80については、図2と全く同じである。よってこれらの説明は省略する。
【0022】
図6は、絶縁膜11の第3の貼り付け例によるキャップ10の展開図である。絶縁膜11は、キャップ半田付け材40とキャップ10とが接触する領域9を除く全領域で、キャップ10に貼り付けられている。換言すれば、キャップ半田付け材40とキャップ10とが接触する領域9部分を中抜きされた(切り取られた)絶縁膜11が貼り付けられている。これによれば、図3に示す場合と同じ利点が得られるだけでなく、絶縁できる部分を広く取ることができ、設計の自由度も高くできる。なお、領域9は、厳密にキャップ半田付け材40とキャップ10とが接触する領域でなくてもよく、製造上必要であれば適宜変更してもよい。
【0023】
(実施の形態2)
実施の形態2では、ヒートシンク上のキャップ半田付け材が、絶縁膜を介してキャップと接触し、放熱する半導体モジュールを説明する。
【0024】
図7は、絶縁膜11を全面に貼り付けたキャップ10の展開図である。領域9が、ヒートシンクの上方に対応する位置である。領域9にも、絶縁膜11が貼り付けられている。また、キャップ10の嵌合爪12にも、絶縁膜11が貼りつけられている。
【0025】
図8は、実施の形態2による半導体モジュール102の断面図である。半導体モジュール102は、図2の半導体モジュールと比較して、キャップ10とヒートシンク20との間の部分の構造が相違する。以下では、当該相違する部分についてのみ説明する。多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、ポッティング材70、およびチップ部品80については、図2と全く同じである。よってこれらの説明は省略する。
【0026】
実施の形態2では、キャップ10とヒートシンク20との間には、キャップ10側から順に、絶縁膜11と、熱硬化性樹脂40を設けている。熱硬化性樹脂40は、キャップ半田付け材に代えて設けられている。熱硬化性樹脂40もまた、伝熱性能が高く、ヒートシンク20から伝達された熱をキャップ10に伝えるに十分である。この例では、絶縁膜11をキャップ10全面に貼りつけるので、ヒートシンクの上方の位置を除外して絶縁膜11を貼りつける場合と比較して、絶縁膜11の加工工程を省略できる。よって、キャップ10が簡便かつ安価で製造できる。また実施の形態1と同様に、部品接触、放熱性能、および部品サイズの低減を実現することもできる。
【0027】
なお、この例ではキャップ10の嵌合爪12にも絶縁膜11を貼りつけたので、絶縁膜貼り付けの精度を意識的に高める必要はなくなり、より簡便かつ安価にキャップ10を製造できる。しかし、いうまでもなく、嵌合爪12に絶縁膜11を貼りつけなくても、部品接触、放熱性能、および部品サイズの低減は実現できる。図9は、嵌合爪12以外の全面に絶縁膜11を貼り付けたキャップ10の展開図である。図示するように絶縁膜11を貼りつけるためには、絶縁膜11の貼り付け精度を高めなければならない。しかし、絶縁膜11が存在しないことから、客先実装時にキャップ嵌合爪12の裏面にも半田が這い上がり、実装強度の増加が期待できる。
【0028】
(実施の形態3)
実施の形態3では、ヒートシンクと接合される部分を窪ませたキャップを有する半導体モジュールを説明する。キャップを窪ませることにより、実施の形態1および2で説明した絶縁膜を設ける必要がなくなる。
【0029】
図10は、実施の形態3による半導体モジュール110の斜視図である。図に示すように、キャップ10には、周辺から多層基板30側に折り曲げて後退させた窪み部分(リセス)13が設けられている。以下、このリセスを、キャップ凹部13として言及する。キャップ凹部13は、その下部に位置するヒートシンク(図示せず)の上方に位置する。
【0030】
図11は、図10のA−A’線で切断した半導体モジュール110の断面図である。半導体モジュール110は、図2の半導体モジュールと比較して、キャップ10の構造、および、半導体モジュール110のキャップ10には絶縁膜11が貼りつけられていない点が相違する。以下では、当該相違する部分についてのみ説明する。多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、ポッティング材70、およびチップ部品80については、図2と全く同じである。よってこれらの説明は省略する。
【0031】
図から明らかなように、キャップ10は、ヒートシンク20の上方において、キャップ凹部13を有する。より詳しくは、ヒートシンクと接合する領域の外縁において、基板方向に折り曲げている。キャップ凹部13の表面からの後退量(折り曲げ量)によって、ヒートシンク20上部のクリアランスを調整できる。例えば、キャップ凹部13の後退量が、キャップ10表面から0.05mmである場合、ヒートシンク20の高さが0.5±0.05mm、周辺のチップ部品80であるインダクタの高さが0.45±0.05mmのケースでは、最小0.05mmのクリアランスを稼ぐことができる。逆に、キャップ凹部13の表面からの後退量を大きくすれば、それに応じてヒートシンク20の高さを低くすることもできる。これにより、ヒートシンク20を小型化できるとともに、キャップ10とチップ部品80とのショートを回避できる。このようなキャップ10を用いることにより、例えば図2のキャップ10のような絶縁膜11を貼る必要がないため、より安価に製造できる。
【0032】
図12は、実施の形態3の別の例による半導体モジュール120の斜視図である。先のキャップ凹部13(図10)と異なり、半導体モジュール120のキャップ10には、穴があけられている。図には、その穴に、キャップ10の表面まで接着材40が注入された様子を示している。
【0033】
図13は、図12のA−A’線で切断した半導体モジュール120の断面図である。半導体モジュール120は、図11の半導体モジュールと比較して、キャップ10の構造が相違する。以下では、当該相違する部分についてのみ説明する。多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、ポッティング材70、およびチップ部品80については、図11と全く同じである。よってこれらの説明は省略する。
【0034】
図示されるように、半導体モジュール120のキャップ10は、ヒートシンク20上方に対応する領域に穴があけられている。この穴は、キャップ凹部13(図11)の底部を除去して得られ、ヒートシンク20の上面からキャップ10の表面までに至る。穴を設けることにより、接着材40をキャップの上面からディスペンスして、接着材を充填できるため、製造効率を向上できる。さらに、接着材40を余分にディスペンスしてしまった場合でも、掻き取りを容易に行えることからも、作業効率が高まり、よって製造効率を向上できる。なお、キャップ10は、キャップ凹部13(図11)の底部を除去しただけであるから、すでに説明した、キャップ凹部13を設けた場合の利点は、そのままこの変形例の利点として得ることができる。
【0035】
以上、本発明の実施の形態を説明した。実施の形態1および2においては、キャップとチップ部品間のショートを回避するため、チップ部品と対向するキャップに絶縁膜を設けるとした。しかし、ショートを回避できるのであれば、この構成に限らなくてもよい。例えば、基板上(チップ部品上)に非導電性で、かつ、熱を伝える熱硬化性樹脂を塗布し、キャップを接着してもよい。さらに、チップ部品上のみならず、キャップ10と多層基板30の間に、そのような樹脂を充填してもよい。樹脂は、キャップ10と多層基板30とを接着する接着材としても機能する。図14は、実施の形態1および2の変形例にかかる、半導体モジュール140の断面図である。半導体モジュール140は、キャップ10に対向する側の多層基板30および/またはチップ部品80の面に、非導電性の樹脂(接着材)42を充填して形成されている。接着材は、例えば、エポキシ系樹脂等の熱硬化性樹脂である。キャップ10は、非導電性の樹脂に直接接触して固定されている。この構造によれば、キャップ10とチップ部品80との間に非導電性の樹脂を挟むため、電気的なショートのおそれはない。また、半導体チップ50で発生した熱は、非導電性の樹脂を通して直接にキャップ10に伝達されるため、ヒートシンクを省略できる。よって、半導体モジュール140の外形サイズを非常に小さくできる。
【0036】
また、チップ部品80を全てフィレットレス部品にすることにより、半導体モジュールをより小型化できる。ここで、「フィレット」とは、部品の電極端子と実装ランドをはんだ付けした際の、上方から下方へ向かって広がる半田盛りまたはその形状をいう。よって、「フィレットレス部品」とは、そのような半田盛りのない部品を意味する。図15は、フィレットレスチップ部品81を用いた半導体モジュール130を示す図である。この図では、多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、およびポッティング材70については、図2と全く同じである。よってこれらの説明は省略する。フィレットレス部品を用いることにより、電極端子とキャップとが接触することがなく、しかも、不要な半田盛りがなくなるので、キャップを低くでき、ショートを防止できる。また、ランド幅またはランド面積を小さくできるので、チップ部品80の実装面積を小さくできる。その結果、従来のキャップ、ヒートシンクを単純に小さくするだけで、キャップに絶縁膜を設けることなく、半導体モジュールを小型化できる。また、これまで説明した実施の形態1〜3の半導体モジュールにおいてフィレットレス部品を用いれば、各実施の形態1〜3の利点を得られるとともに、さらなる小型化を促進できる。
【0037】
【発明の効果】
基板を覆う導電性のキャップと、チップ部品との間に絶縁体が設けられているので、チップ部品とキャップとがショートするおそれがない。これにより、キャップとチップ部品との距離を小さくでき、半導体装置のサイズを小さくできる。このとき、ヒートシンクをも小型化することにより、より効果的に半導体装置のサイズを小さくできる。絶縁体は、例えば、熱硬化性樹脂である。
【0038】
絶縁体は、キャップにストライプ状に設けられているので、キャップへの絶縁体の貼り付けは非常に簡便になり、そのため安価に実現できる。
【0039】
絶縁体は、キャップのヒートシンクと接合する領域を除く全面に設けられている。これにより、絶縁できる部分を広く取ることができ、設計の自由度も高くできる。
【0040】
絶縁体をキャップの全面に設けるので、絶縁体の外周部分を加工するだけで貼り付けができる。すなわち、絶縁体の加工工程が簡易になる。よって、キャップが容易かつ安価で製造できる。
【0041】
絶縁体は、キャップの嵌合爪以外の部分に設けられている。これにより、客先実装時にキャップ嵌合爪にも半田が這い上がり、実装強度が増加する。
【0042】
絶縁体は、キャップの嵌合爪の形成された部分にも設けられている。これにより、絶縁体の加工工程が簡易になる。よって、キャップが容易かつ安価で製造できる。
【0043】
キャップに対向するチップ部品の位置に、熱硬化性樹脂が設けられているので、チップ部品とキャップとがショートするおそれがない。これにより、キャップとチップ部品との距離を小さくでき、半導体装置のサイズを小さくできる。
【0044】
キャップは、ヒートシンクと接合する領域の外縁において、基板方向に折り曲げられている。キャップとチップ部品の間に絶縁膜を設けることなく、キャップとチップ部品とのショートを回避できる。
【0045】
キャップのヒートシンクと接合する領域には穴が形成されており、その穴には、熱を伝達する接着材が充填されている。キャップの上面から穴に接着材をディスペンスして充填できるので、製造効率を向上できる。
【0046】
チップ部品を、フィレットレス化することにより、チップ部品に不要な半田盛りがなくなる。よって、ショートを防止でき、かつ、チップ部品の実装面積を小さくできる。
【図面の簡単な説明】
【図1】実施の形態1による半導体モジュールの斜視図である。
【図2】図1のA−A’線で切断した半導体モジュールの断面図である。
【図3】キャップの展開図である。
【図4】絶縁膜の第2の貼り付け例によるキャップの展開図である。
【図5】絶縁膜の第2の貼り付け例による、半導体モジュールの断面図である。
【図6】絶縁膜の第3の貼り付け例によるキャップの展開図である。
【図7】絶縁膜を全面に貼り付けたキャップの展開図である。
【図8】実施の形態2による半導体モジュールの断面図である。
【図9】嵌合爪以外の全面に絶縁膜を貼り付けたキャップの展開図である。
【図10】実施の形態3による半導体モジュールの斜視図である。
【図11】図10のA−A’線で切断した半導体モジュールの断面図である。
【図12】実施の形態3の別の例による半導体モジュールの斜視図である。
【図13】図12のA−A’線で切断した半導体モジュールの断面図である。
【図14】実施の形態1および2の変形例にかかる、半導体モジュールの断面図である。
【図15】フィレットレスチップ部品を用いた半導体モジュールを示す図である。
【符号の説明】
10 キャップ、 11 絶縁膜、 20 ヒートシンク、 30 多層基板、 40 キャップ半田付け材、 41 部品半田付け材、 50 半導体チップ、 60 ボンディングワイヤ、 70 ポッティング材、 80 チップ部品、 100 半導体モジュール
Claims (10)
- キャビティーを有する第1の面、および、第1の面と反対側に第2の面を有する基板と、
前記キャビティー内に配置され、前記基板と電気的に接続された半導体チップと、
前記基板の第2の面に配置され、前記基板と電気的に接続されたチップ部品と、
前記基板の第2の面に配置され、前記半導体チップの熱を伝達するヒートシンクと、
前記基板と嵌合して前記基板の第2の面を覆い、前記ヒートシンクと接合する導電性のキャップと、
前記キャップと前記チップ部品との間に設けられた絶縁体と
を備えた半導体装置。 - 前記絶縁体は、前記キャップにストライプ状に設けられている、請求項1に記載の半導体装置。
- 前記絶縁体は、前記キャップの、前記ヒートシンクと接合する領域を除く全面に設けられている、請求項1に記載の半導体装置。
- 前記絶縁体は、前記キャップの全面に設けられている、請求項1に記載の半導体装置。
- 前記キャップは、前記基板と嵌合する嵌合爪を有しており、前記絶縁体は、前記キャップの前記嵌合爪以外の部分に設けられている、請求項1〜4のいずれかに記載の半導体装置。
- 前記キャップは、前記基板と嵌合する嵌合爪を有しており、前記絶縁体は、該嵌合爪にも設けられている、請求項1〜4のいずれかに記載の半導体装置。
- 前記絶縁体は、熱硬化性樹脂である、請求項1に記載の半導体装置。
- キャビティーを有する第1の面、および、第1の面と反対側に第2の面を有する基板と、
前記キャビティー内に配置され、前記基板と電気的に接続された半導体チップと、
前記基板の第2の面に配置され、前記基板と電気的に接続されたチップ部品と、
前記基板の第2の面に配置され、前記半導体チップの熱を伝達するヒートシンクと、
前記基板と嵌合して前記基板の第2の面を覆い、前記ヒートシンクと接合する導電性のキャップと
を備えた半導体装置であって、前記キャップは、前記ヒートシンクと接合する領域の外縁において、前記基板方向に折り曲げられている、半導体装置。 - 前記キャップの、前記ヒートシンクと接合する部分には穴が形成されており、該穴には、熱を伝達する接着材が充填されている、請求項8に記載の半導体装置。
- 前記チップ部品は、フィレットレス部品である、請求項1〜8のいずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002231832A JP2004071977A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置 |
TW092101799A TWI268591B (en) | 2002-08-08 | 2003-01-28 | Semiconductor device |
US10/353,950 US6818974B2 (en) | 2002-08-08 | 2003-01-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002231832A JP2004071977A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008043174A Division JP2008135788A (ja) | 2008-02-25 | 2008-02-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004071977A true JP2004071977A (ja) | 2004-03-04 |
Family
ID=31492387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002231832A Pending JP2004071977A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6818974B2 (ja) |
JP (1) | JP2004071977A (ja) |
TW (1) | TWI268591B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165049A (ja) * | 2004-12-02 | 2006-06-22 | Murata Mfg Co Ltd | 電子部品装置 |
WO2007096975A1 (ja) | 2006-02-24 | 2007-08-30 | Fujitsu Limited | 半導体装置 |
JP2007234781A (ja) * | 2006-02-28 | 2007-09-13 | Fujitsu Ltd | 半導体装置及び放熱部材 |
JP2011166024A (ja) * | 2010-02-12 | 2011-08-25 | Toshiba Corp | 電子機器 |
JP2014146706A (ja) * | 2013-01-29 | 2014-08-14 | Toyota Motor Corp | 半導体モジュール |
WO2017175274A1 (ja) * | 2016-04-04 | 2017-10-12 | 株式会社日立製作所 | 封止構造体及びその製造方法 |
JP2022535860A (ja) * | 2019-06-07 | 2022-08-10 | ツェットカーヴェー グループ ゲーエムベーハー | 制御機器を取り囲むケーシングの製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258192A (ja) * | 2002-03-01 | 2003-09-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
US7191516B2 (en) * | 2003-07-16 | 2007-03-20 | Maxwell Technologies, Inc. | Method for shielding integrated circuit devices |
KR100753499B1 (ko) * | 2004-02-13 | 2007-08-31 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 및 그 제조 방법 |
JP2006059928A (ja) * | 2004-08-18 | 2006-03-02 | Orion Denki Kk | プリント基板 |
JP5573645B2 (ja) | 2010-12-15 | 2014-08-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2012166122A1 (en) * | 2011-05-31 | 2012-12-06 | Aavid Thermalloy, Llc | Heat sink mount with positionable heat sinks |
US9082633B2 (en) * | 2011-10-13 | 2015-07-14 | Xilinx, Inc. | Multi-die integrated circuit structure with heat sink |
KR20150053592A (ko) * | 2013-11-08 | 2015-05-18 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
JP7124795B2 (ja) * | 2019-06-27 | 2022-08-24 | 株式会社村田製作所 | 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106471A (ja) | 1993-10-05 | 1995-04-21 | Toshiba Corp | 半導体装置 |
JP2601171B2 (ja) | 1993-12-17 | 1997-04-16 | 日本電気株式会社 | スタティック型半導体記憶装置 |
US5753529A (en) | 1994-05-05 | 1998-05-19 | Siliconix Incorporated | Surface mount and flip chip technology for total integrated circuit isolation |
TW388976B (en) * | 1998-10-21 | 2000-05-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with fully exposed heat sink |
US6207354B1 (en) * | 1999-04-07 | 2001-03-27 | International Business Machines Coporation | Method of making an organic chip carrier package |
US6472741B1 (en) * | 2001-07-14 | 2002-10-29 | Siliconware Precision Industries Co., Ltd. | Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same |
-
2002
- 2002-08-08 JP JP2002231832A patent/JP2004071977A/ja active Pending
-
2003
- 2003-01-28 TW TW092101799A patent/TWI268591B/zh not_active IP Right Cessation
- 2003-01-30 US US10/353,950 patent/US6818974B2/en not_active Expired - Fee Related
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165049A (ja) * | 2004-12-02 | 2006-06-22 | Murata Mfg Co Ltd | 電子部品装置 |
JP4720162B2 (ja) * | 2004-12-02 | 2011-07-13 | 株式会社村田製作所 | 電子部品装置 |
EP1988574A4 (en) * | 2006-02-24 | 2011-10-05 | Fujitsu Ltd | SEMICONDUCTOR COMPONENT |
WO2007096975A1 (ja) | 2006-02-24 | 2007-08-30 | Fujitsu Limited | 半導体装置 |
JP4874325B2 (ja) * | 2006-02-24 | 2012-02-15 | 富士通株式会社 | 半導体装置 |
EP1988574A1 (en) * | 2006-02-24 | 2008-11-05 | Fujitsu Ltd. | Semiconductor device |
JPWO2007096975A1 (ja) * | 2006-02-24 | 2009-07-09 | 富士通株式会社 | 半導体装置 |
US7834443B2 (en) | 2006-02-24 | 2010-11-16 | Fujitsu Limited | Semiconductor device with molten metal preventing member |
US8089146B2 (en) | 2006-02-28 | 2012-01-03 | Fujitsu Limited | Semiconductor device and heat radiation member |
JP4691455B2 (ja) * | 2006-02-28 | 2011-06-01 | 富士通株式会社 | 半導体装置 |
JP2007234781A (ja) * | 2006-02-28 | 2007-09-13 | Fujitsu Ltd | 半導体装置及び放熱部材 |
JP2011166024A (ja) * | 2010-02-12 | 2011-08-25 | Toshiba Corp | 電子機器 |
US8351210B2 (en) | 2010-02-12 | 2013-01-08 | Kabushiki Kaisha Toshiba | Electronic apparatus |
JP2014146706A (ja) * | 2013-01-29 | 2014-08-14 | Toyota Motor Corp | 半導体モジュール |
US9214405B2 (en) | 2013-01-29 | 2015-12-15 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module having heat dissipating portion |
WO2017175274A1 (ja) * | 2016-04-04 | 2017-10-12 | 株式会社日立製作所 | 封止構造体及びその製造方法 |
JPWO2017175274A1 (ja) * | 2016-04-04 | 2018-11-08 | 株式会社日立製作所 | 封止構造体及びその製造方法 |
US11244877B2 (en) | 2016-04-04 | 2022-02-08 | Hitachi, Ltd. | Sealing structure and manufacturing method thereof |
JP2022535860A (ja) * | 2019-06-07 | 2022-08-10 | ツェットカーヴェー グループ ゲーエムベーハー | 制御機器を取り囲むケーシングの製造方法 |
JP7189376B2 (ja) | 2019-06-07 | 2022-12-13 | ツェットカーヴェー グループ ゲーエムベーハー | 制御機器を取り囲むケーシングの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6818974B2 (en) | 2004-11-16 |
TW200402855A (en) | 2004-02-16 |
TWI268591B (en) | 2006-12-11 |
US20040026777A1 (en) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5986336A (en) | Semiconductor device including a heat radiation plate | |
US9177881B2 (en) | High-frequency semiconductor package and high-frequency semiconductor device | |
KR20190018812A (ko) | 반도체 패키지와 이를 구비하는 전자 기기 | |
JP2004071977A (ja) | 半導体装置 | |
US20220059427A1 (en) | Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus | |
JP2004006564A (ja) | 積層型半導体装置 | |
CN110914975B (zh) | 功率半导体模块 | |
EP2398302B1 (en) | Semiconductor device | |
US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
JP2001185751A (ja) | 表面実装型赤外線通信モジュールの構造および駆動回路 | |
JP4019993B2 (ja) | 半導体装置 | |
JP2006310609A (ja) | 半導体装置 | |
JP2002094170A (ja) | 光モジュール | |
JP2008135788A (ja) | 半導体装置 | |
JP2003273297A (ja) | 電子装置 | |
JP2009158769A (ja) | 半導体装置 | |
JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
JP2004048084A (ja) | 半導体パワーモジュール | |
JPH11251497A (ja) | 電子回路モジュール | |
JP2009158825A (ja) | 半導体装置 | |
KR20190085587A (ko) | 고열전도성 반도체 패키지 | |
JP4349728B2 (ja) | 半導体装置 | |
JP2000133765A (ja) | 高周波集積回路装置 | |
JP4696621B2 (ja) | 半導体装置 | |
JP4360577B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080411 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080502 |