JPH08130273A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08130273A
JPH08130273A JP6288793A JP28879394A JPH08130273A JP H08130273 A JPH08130273 A JP H08130273A JP 6288793 A JP6288793 A JP 6288793A JP 28879394 A JP28879394 A JP 28879394A JP H08130273 A JPH08130273 A JP H08130273A
Authority
JP
Japan
Prior art keywords
heat sink
resin
bumper
pellet
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6288793A
Other languages
English (en)
Other versions
JP2844316B2 (ja
Inventor
Kuniharu Muto
邦治 武藤
Atsushi Nishikisawa
篤志 錦沢
Junichi Tsuchiya
純一 土屋
Toshiyuki Namita
俊幸 波多
Shinya Koike
信也 小池
Kazuo Shimizu
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP6288793A priority Critical patent/JP2844316B2/ja
Priority to TW084110800A priority patent/TW319905B/zh
Priority to US08/547,774 priority patent/US5808359A/en
Priority to KR1019950037133A priority patent/KR100390094B1/ko
Publication of JPH08130273A publication Critical patent/JPH08130273A/ja
Application granted granted Critical
Publication of JP2844316B2 publication Critical patent/JP2844316B2/ja
Priority to US09/299,663 priority patent/US6104085A/en
Priority to US09/500,536 priority patent/US6320270B1/en
Priority to KR1020000060125A priority patent/KR100392713B1/ko
Priority to US09/794,040 priority patent/US6392308B2/en
Priority to US10/103,988 priority patent/US6492739B2/en
Priority to KR1020020056855A priority patent/KR100396130B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 アウタリード変形防止可能な低熱抵抗形ＱＦ
Ｐ・ＩＣを提供する。 【構成】 低熱抵抗形ＱＦＰ・ＩＣ２９はペレット２３
がヒートシンク１５の上面にボンディングされ、ヒート
シンク１５は正方形平盤形状の樹脂封止体２７に下面を
樹脂封止体の下面から露出されて埋め込まれている。ヒ
ートシンク１５には４個のバンパ１８が突設され、各バ
ンパは樹脂封止体の四隅から突出されてその先端が四方
のアウタリード８の先端よりも外側に配置されている。
組立時、リードフレームとヒートシンクはバンパ１８の
外側で結合される。 【効果】 ペレットの発熱はヒートシンクに熱伝導され
るため、ペレットは効果的に冷却される。パッケージに
不測に加わる外力はバンパで吸収できるためアウタリー
ドの変形を防止できる。結合部は樹脂封止体の内部に埋
め込まれないため、インナリードの配線レイアウトが規
制されない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造技
術、特に、表面実装形樹脂封止パッケージを備えている
半導体集積回路装置の放熱性能の向上技術に関するもの
で、例えば、多ピン、低熱抵抗で、小型かつ低価格化が
要求される半導体集積回路装置（以下、ＩＣという。）
に利用して有効なものに関する。
【０００２】
【従来の技術】ＩＣの多機能化、高集積化、高速化が進
む最近、ピン数の多い表面実装形樹脂封止パッケージを
備えているＩＣにおいては、熱放散性（放熱性）の良好
な、ないしは、低熱抵抗形のＩＣの開発が要望されてい
る。そこで、放熱性の良好な表面実装形樹脂封止パッケ
ージを備えている低熱抵抗形ＩＣとして、日本国特許庁
公開公報特開平３−２８６５５８号には、次のように構
成されているものが提案されている。
【０００３】すなわち、この低熱抵抗形ＩＣは、半導体
ペレットがボンディングされているタブに放熱フィンリ
ードが一体的に連設されているとともに、この放熱フィ
ンリードに樹脂封止パッケージ（樹脂封止体）の外部に
突出された放熱フィンが一体的に連設されており、さら
に、樹脂封止パッケージ内にはヒートシンクの少なくと
も一部が前記タブの前記半導体ペレットボンディング端
面と反対側の端面に配されて埋設され、かつ、このヒー
トシンクは樹脂封止パッケージの内部において前記放熱
フィンリードに機械的に結合されていることを特徴とす
る。
【０００４】ところで、１９９０年２月制定の日本電子
機械工業会規格「ＥＩＡＪ ＥＤ−７４１７」において
は、樹脂封止体の一部をバンパとして突出させることに
より、アウタリードの変形を防止するバンパ付きクワッ
ド・フラット・パッケージ（以下、ＢＱＦＰという。）
が、規定されている。
【０００５】このＢＱＦＰによれば、バンパによってア
ウタリードの変形を防止することができる。しかし、こ
のＢＱＦＰにおいては、バンパが樹脂によって形成され
ているため、放熱性能の向上は期待することができな
い。そこで、放熱性能を高めることができるとともに、
アウタリードの変形を防止することができるＱＦＰ・Ｉ
Ｃとして、日本国特許庁公開公報特開平５−２１８２６
２号には、次のように構成されているものが提案されて
いる。
【０００６】この低熱抵抗形ＱＦＰ・ＩＣは、半導体ペ
レットがボンディングされているタブに放熱フィンリー
ドが一体的に連設されているとともに、この放熱フィン
リードに樹脂封止パッケージ（樹脂封止体）の外部に突
出された放熱フィンが一体的に連設されており、さら
に、この放熱フィンの先端はアウタリードの先端よりも
外側へ突出されていることを特徴とする。
【０００７】
【発明が解決しようとする課題】しかしながら、前者に
おいては、ヒートシンクが放熱フィンリードに機械的に
結合されているため、放熱フィンリードの無い半導体装
置については適用することができないという問題点があ
る。また、多連リードフレームに単位ヒートシンクを結
合した後に、ペレットボンディング、ワイヤボンディン
グ、樹脂封止が実施されるため、製造コストが高くなる
という問題点もある。
【０００８】また、後者においては、樹脂封止パッケー
ジのコーナー部のみからタブと一体の放熱フィンが外部
へ突出した構造であるため、充分な放熱性能が得られな
いという問題点がある。
【０００９】本発明の目的は、放熱性能を高めつつ、ア
ウタリードの変形を防止することができる半導体装置を
提供することにある。また、本発明の他の目的は、製造
コストを低減することができる製造方法を提供すること
にある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。すなわち、半導体装置は、半導体ペレットがヒ
ートシンクの一主面にボンディングされており、このヒ
ートシンクは四辺形の平盤形状に形成された樹脂封止体
に少なくとも半導体ペレットボンディング面を埋め込ま
れており、さらに、このヒートシンクには４個のバンパ
が一体的に突設されており、各バンパは樹脂封止体の４
箇所のコーナー部からそれぞれ突出されているととも
に、その先端が樹脂封止体の四辺から引き出されたアウ
タリードの先端の列よりも外側に配置されていることを
特徴とする。
【００１２】この半導体装置の製造方法としては、アウ
タリード群およびインナリード群が半導体ペレット配置
用空所を中心にして四方に放射状に配設されているとと
もに、フレームに一体的に保持されている単位リードフ
レームが複数配列された多連リードフレームが成形され
る工程と、半導体ペレットがボンディングされる主面を
有するとともに、４個のバンパが互いに９０度の間隔で
放射状に配されて一体的に形成されている単位ヒートシ
ンクが複数配列された多連ヒートシンクが成形される工
程と、単位ヒートシンクの少なくとも一対のバンパの外
側において多連リードフレームと多連ヒートシンクとが
それぞれ結合される工程と、半導体ペレットが各単位ヒ
ートシンクの一主面にボンディングされる工程と、半導
体ペレットにインナリード群が電気的に接続される工程
と、樹脂封止体が半導体ペレットと、インナリード群
と、各単位ヒートシンクの少なくとも半導体ペレット側
主面とを樹脂封止するように樹脂成形される工程と、多
連リードフレームから単位リードフレームを切り離す工
程と、各単位ヒートシンクのバンパ間において多連ヒー
トシンクから単位ヒートシンクを切り離す工程とを備え
ていることを特徴とする半導体装置の製造方法、があ
る。
【００１３】
【作用】前記した半導体装置によれば、半導体ペレット
の発熱はヒートシンクに熱伝導によって伝達されるた
め、相対的に半導体ペレットはきわめて効果的に冷却さ
れることになる。
【００１４】また、樹脂封止体のコーナ部に配設された
バンパの先端がアウタリードの先端よりも外側へ突出さ
れているため、製品組立時やユーザ納入時およびユーザ
での実装時にパッケージに外力が不測に加わった場合に
バンパが外力を吸収することにより、アウタリードの変
形を防止することができる。
【００１５】前記した半導体装置の製造方法によれば、
ヒートシンクとリードフレームとの結合部は樹脂封止体
の内部に埋め込まれないため、その結合部によって樹脂
封止体の内部におけるインナリードの配線レイアウトが
規制されることはない。また、配線レイアウトの自由度
が増した分、バンパを配置することができるため、放熱
フィンを有しない半導体装置であっても製造することが
できる。
【００１６】ヒートシンクがリードフレームに結合され
ることにより、半導体ペレットおよびインナリードに対
する各種作業を実施する組立装置は、従来のものとの共
用化を図ることができる。また、結合前には、ヒートシ
ンクはリードフレームと別体になっているため、ヒート
シンクだけの厚板化をきわめて容易に実行することがで
き、その結果、放熱性能を簡単により一層向上させるこ
とができる。
【００１７】
【実施例】図１は本発明の一実施例である低熱抵抗形Ｑ
ＦＰ・ＩＣを示しており、（ａ）は一部切断平面図、
（ｂ）は一部切断正面図、（ｃ）は対角線に沿う断面図
である。図２以降は本発明の一実施例であるそのＱＦＰ
・ＩＣの製造方法を示す各説明図である。
【００１８】本実施例において、本発明に係る半導体装
置は、低熱抵抗を実現するための半導体集積回路装置
（以下、ＩＣという。）である放熱性の良好な樹脂封止
形クワッド・フラット・パッケージを備えているＩＣ
（以下、低熱抵抗形ＱＦＰ・ＩＣという。）として構成
されている。この低熱抵抗形ＱＦＰ・ＩＣ２９は図１に
示されているように構成されている。
【００１９】すなわち、低熱抵抗形ＱＦＰ・ＩＣ２９
は、正方形の小板形状に形成されているシリコン半導体
ペレット（以下、ペレットという。）２３と、ペレット
２３がボンディングされているヒートシンク１５と、ペ
レット２３の四辺において放射状に配線されている複数
本のインナリード９と、ペレット２３の各電極パッド２
３ａと各インナリード９との間にその両端部をそれぞれ
ボンディングされて橋絡されているワイヤ２５と、各イ
ンナリード９にそれぞれ一体的に連結されているアウタ
リード８と、ペレット２３、ヒートシンク１５の一部、
インナリード９群およびワイヤ２５群を樹脂封止してい
る樹脂封止体２７とを備えている。樹脂封止体２７は絶
縁性を有する樹脂が使用されてペレット２３によりも充
分に大きい正方形の平盤形状に樹脂成形されている。ヒ
ートシンク１５は熱伝導性の良好な材料が使用されて、
樹脂封止体２７よりも小さくペレット２３よりも大きい
正方形の平板形状に形成されている。ヒートシンク１５
の４箇所のコーナ部には各バンパ１８が一体的にそれぞ
れ突設されており、各バンパ１８は樹脂封止体２７の４
箇所のコーナ部から外方へ対角線に沿って突出されてい
る。各バンパ１８における樹脂封止体２７の各辺に平行
な端辺は、ガルウイング形状に屈曲されたアウタリード
８の先端列よりも外側にそれぞれ配置されている。そし
て、この低熱抵抗形ＱＦＰ・ＩＣ２９は次に説明される
製造方法によって製造されている。
【００２０】以下、本発明の一実施例であるこの低熱抵
抗形ＱＦＰ・ＩＣの製造方法を説明する。この説明によ
り、前記低熱抵抗形ＱＦＰ・ＩＣ２９についての構成の
詳細が共に明らかにされる。
【００２１】本実施例において、低熱抵抗形ＱＦＰ・Ｉ
Ｃの製造方法には、図２に示されている多連リードフレ
ーム１が使用されている。この多連リードフレーム１は
銅系材料（銅または銅合金）からなる薄板が用いられ
て、打ち抜きプレス加工またはエッチング加工等の適当
な手段により一体成形されている。この多連リードフレ
ーム１の表面には後述するワイヤボンディングを適正に
実施するためのめっき被膜（図示せず）が、銀（Ａｇ）
等を用いためっき加工によって被着されている。この多
連リードフレーム１は複数の単位リードフレーム（以
下、リードフレームという。）２が横方向に１列に並設
されて構成されている。なお、多連リードフレーム１は
図２の一点鎖線間において同じパターンが繰り返される
ため、説明および図示は原則として一単位について行わ
れている。
【００２２】リードフレーム２は第１フレーム外枠（ト
ップレール）３、第２フレーム外枠（ボトムレール）
４、第３フレーム外枠（サイドレール）５および第４フ
レーム外枠（サイドレール）６を備えており、これらフ
レーム外枠３、４、５、６は正方形の枠形状に形成され
ている。第１フレーム外枠３および第２フレーム外枠４
にはパイロットホール３ａ、４ａがそれぞれ開設されて
おり、第３フレーム外枠５および第４フレーム外枠６に
は機械的結合用の小孔（以下、結合孔という。）５ａ、
６ａと、位置決め用の小孔（以下、位置決め孔とい
う。）５ｂ、６ｂとが、一対の対角位置のそれぞれに分
配されて開設されている。第１フレーム外枠３と第３フ
レーム外枠５と接続位置にはサブランナ配置用の切欠部
３ｂが切設されており、第１フレーム外枠３はこの切欠
部３ｂの箇所において片持ちの状態になっている。
【００２３】４本のフレーム外枠３、４、５、６によっ
て形成された正方形の枠内には、ペレットに対応する大
きさの正方形の半導体ペレット配置用空所７が相似形に
配されて仮想的に形成されている。４本のフレーム外枠
３、４、５、６の内周辺にはアウタリード８が複数本ず
つ、各フレーム外枠の辺において互いに平行で等間隔に
配されて直角にそれぞれ突設されている。各アウタリー
ド８にはインナリード９がそれぞれ一体的に連結されて
おり、各インナリード９は空所７に対して放射状にそれ
ぞれ配置されているとともに、その内側先端が空所７の
各辺において略一直線状にそれぞれ揃えられている。隣
合うアウタリード８、８間にはダム・バー１０が直角に
架設されており、各ダム・バー１０は一列のアウタリー
ド群において一直線状に整列された状態になっている。
【００２４】本実施例において、低熱抵抗形ＱＦＰ・Ｉ
Ｃの製造方法には、図３に示されている多連ヒートシン
ク組立体１１が使用されている。この多連ヒートシンク
組立体１１は銅系材料（銅または銅合金）からなる板材
であって、厚さが多連リードフレーム１よりも４倍程度
厚い板材が用いられて、打ち抜きプレス加工により一体
成形されている。この多連ヒートシンク組立体１１は複
数の単位ヒートシンク組立体（以下、ヒートシンク組立
体という。）１２が横方向に１列に並設されて構成され
ており、各ヒートシンク組立体１２は前記した多連リー
ドフレーム１の各リードフレーム２に整合するように配
列されている。なお、多連ヒートシンク組立体１１は図
３の一点鎖線間において同じパターンが繰り返されるた
め、説明および図示は原則として一単位について行われ
ている。
【００２５】ヒートシンク組立体１２は第１外枠（トッ
プレール）１３および第２外枠（ボトムレール）１４を
備えており、両外枠１３、１４は互いに平行に配設され
ている。第１外枠１３と第２外枠１４とによって形成さ
れた平行の空間内にはヒートシンク１５が正方形の板形
状に形成されており、このヒートシンク１５の正方形は
樹脂封止体よりも小さくペレットよりも大きくなるよう
に設定されている。このヒートシンク１５におけるペレ
ットボンディング側主面の表面には後述するペレットボ
ンディングを適正に実施するためのめっき被膜（図示せ
ず）が銀（Ａｇ）等を用いためっき加工によって被着さ
れている。
【００２６】ヒートシンク１５の四辺には各切欠部１６
Ａが各辺の中央部にそれぞれ配されて、短辺側が内側に
なった台形形状に切設されている。また、ヒートシンク
１５の側面には段付部１６Ｂが、上面側に鍔が構成され
るように形成されている。ヒートシンク１５の四隅には
各バンパ吊りバー１７が対角線方向外向きにそれぞれ突
出されて、一定幅一定厚さの板形状に形成されている。
各バンパ吊りバー１７の外側には正方形で一定厚さの板
形状に形成されたバンパ１８が、対角線をヒートシンク
１５の対角線に一致されてそれぞれ突設されている。各
バンパ１８の正方形の大きさは、外側で互いに交わる２
辺の先端がガルウイング形状に屈曲されたアウタリード
の先端よりも外側になるように設定されている。４個の
バンパ１８は第１外枠１３および第２外枠１４に一体的
にそれぞれ連結されており、第１外枠１３および第２外
枠１４は各バンパ１８、各バンパ吊りバー１７およびヒ
ートシンク１５を介して相対的に連結された状態になっ
ている。
【００２７】第１外枠１３および第２外枠１４にはイン
ナリードをヒートシンクから浮かせるための段差部１９
が、第１外枠１３の片側を除く３箇所のバンパ１８の外
側にそれぞれ配されて、各段差部１９の上面が同一平面
となるようにプレス加工によって形成されている。段差
部１９の高さは、インナリードとヒートシンク１５との
間の絶縁ギャップを確保し得る寸法の最小値に設定され
ている。第１外枠１３および第２外枠１４における３箇
所の段差部１９の上面には、機械的結合用の一対の凸部
（以下、結合凸部という。）１３ａ、１４ａと、位置決
め用の凸部（以下、位置決め凸部という。）１４ｂと
が、ヒートシンク１５の中心周りに９０度の位相差を持
つ各位置のそれぞれに分配されてプレス加工によって突
設されている。また、第１外枠１３の段差部１９が形成
されていない位置には第２外枠１４の位置決め凸部１４
ｂと対になる凸部１３ｂが、ヒートシンク１５の中心に
対して対角線上に突設されている。そして、これら凸部
１３ａ、１４ａおよび１３ｂ、１４ｂは前記した結合孔
５ａ、６ａおよび位置決め孔５ｂ、６ｂにそれぞれ対応
されている。
【００２８】第１外枠１３における位置決め凸部１３ｂ
の近傍位置にはサブランナ配置用の突出部２０が直角方
向に外向きに突設されており、この突出部２０は前記し
たリードフレーム２におけるサブランナ配置用の切欠部
３ｂに対応するようになっている。この突出部２０の第
１外枠１３から離れる方向の長さは後記するサブランナ
の長さに対応するように設定されており、この長さ方向
に直交する横幅はサブランナの幅よりも大きくなるよう
に設定されている。
【００２９】前記構成に係る多連リードフレーム１と多
連ヒートシンク組立体１１とは一体化工程において、各
単位が図４に示されているように重なり合うように一体
化される。すなわち、リードフレーム２とヒートシンク
組立体１２とはペレット配置用空所７とヒートシンク１
５とが同心になるように配置されて上下に重ね合わされ
る。この際、リードフレーム２側の結合孔５ａ、６ａお
よび位置決め孔５ｂ、６ｂにヒートシンク組立体１２側
の結合凸部１３ａ、１４ａおよび位置決め凸部１３ｂ、
１４ｂがそれぞれ挿入され、各段差部１９が両結合孔５
ａ、６ａおよび両位置決め孔６ｂの裏面開口縁辺に係合
される。これにより、リードフレーム２とヒートシンク
組立体１２とは精密に位置合わせされた状態になる。続
いて、両結合凸部１３ａ、１４ａの上端部がかしめ加工
されることにより、両結合孔５ａ、６ａよりも大径のリ
ベット頭形状の結合部２１がそれぞれ形成される。両結
合部２１、２１が両段差部１９、１９との間でリードフ
レーム２における両結合孔５ａ、６ａの開口縁辺部を挟
むことにより、リードフレーム２とヒートシンク組立体
１２とは重ね合わされて固定化された状態になる。
【００３０】なお、重ね合わせ作業、挿入作業およびか
しめ加工は、複数個のリードフレーム２およびヒートシ
ンク組立体１２について同時に実施することができる。
したがって、作業性はきわめて良好である。
【００３１】このようにしてリードフレーム２とヒート
シンク組立体１２とが上下に重ね合わされて結合された
結合体２２において、上側のリードフレーム２における
インナリード９群の内側先端部は下側のヒートシンク組
立体１２におけるヒートシンク１５の外周縁部に上から
見て所定の寸法だけ内側に入って重なった状態になって
いるとともに、ヒートシンク１５の上面に対しては段差
部１９の高さだけ極僅かに浮かされた状態になってい
る。
【００３２】以上のようにして多連リードフレーム１と
多連ヒートシンク組立体１１とが結合された結合体２２
には、ペレットボンディング工程においてペレットボン
ディング作業が各ヒートシンク１５毎に実施され、続い
て、ワイヤボンディング工程において各ペレットおよび
リードフレーム２毎にワイヤボンディングが実施され
る。この際、結合体２２が多連に構成されているため、
これらボンディング作業は結合体２２が長手方向にピッ
チ送りされることにより各単位毎に順次実施される。こ
のとき、多連リードフレーム１の厚さや外形は従来の多
連リードフレームと同一であるため、これら作業の実施
に際しては、従来のペレットボンディング装置、ワイヤ
ボンディング装置を使用することができる。
【００３３】図５に示されているように、ペレット２３
はヒートシンク１５よりも小さい正方形の板形状に形成
されている。このペレット２３はヒートシンク１５の上
面に相似形に配されて、ヒートシンク１５とペレット２
３との間に形成されたボンディング層２４によって固着
されている。本実施例において、ボンディング層２４は
はんだ層によって形成されている。すなわち、ヒートシ
ンク１５の上面にはんだ箔が置かれて加熱された状態で
はんだ箔にペレット２３が擦り付けられて形成されたは
んだボンディング層２４によって、ペレット２３はヒー
トシンク１５上にボンディングされている。
【００３４】なお、このボンディング層としては、はん
だ層以外に、金−シリコン共晶層や銀ペースト接着層等
々を使用することができる。但し、形成されたボンディ
ング層はペレット２３からヒートシンク１５への熱伝達
の障壁にならないように形成することが望ましい。ちな
みに、はんだボンディング層２４は熱伝達率が高いばか
りでなく、柔軟性に富むため、ペレット２３とヒートシ
ンク１５との間に作用する機械的応力を吸収することが
できる。
【００３５】また、ペレット２３は半導体装置の製造工
程における所謂前工程においてウエハの状態で半導体素
子群や配線回路等からなる集積回路を作り込まれた後
に、ダイシング工程において所定の形状に分断されて製
造される。
【００３６】図５に示されているように、ペレット２３
と各インナリード９とを電気的に接続するためのワイヤ
２５は、その両端部をペレット２３の電極パッド２３ａ
とインナリード９の先端部とにそれぞれボンディングさ
れて両者間に橋絡されている。ここで、インナリード９
の内側先端部がヒートシンク１５の外周辺部に重なった
状態になっていることにより、インナリード側のワイヤ
ボンディング作業に際して、ワイヤ２５の押接に対する
反力をヒートシンク１５に求めることができるため、こ
のワイヤボンディング作業の実施に際して、従来の熱圧
着式ワイヤボンディング装置や超音波熱圧着式ワイヤボ
ンディング装置および超音波式ワイヤボンディング装置
を使用することができる。
【００３７】以上のペレットボンディング作業およびワ
イヤボンディング作業によって、ペレット２３に作り込
まれている集積回路は、電極パッド２３ａ、ボンディン
グワイヤ２５、インナリード９を介して電気的に外部に
引き出されることになる。
【００３８】このようにして結合体２２にペレット２３
およびワイヤ２５がボンディングされた図５に示されて
いる組立体（以下、成形ワークという。）２６には、樹
脂封止体成形工程において、図６〜図８に示されている
トランスファ成形装置３０が使用されて図９に示されて
いる樹脂封止体２７が各単位について同時に成形され
る。
【００３９】図６〜図８に示されているトランスファ成
形装置３０はシリンダ装置等（図示せず）によって互い
に型締めされる一対の上型３１と下型３２とを備えてい
る。上型３１と下型３２との合わせ面には上型キャビテ
ィー凹部３３ａと下型キャビティー凹部３３ｂとが複数
組、互いに協働してキャビティー３３を形成するように
それぞれ没設されている。但し、図示および説明は多連
リードフレームおよび多連ヒートシンク組立体と同様に
一単位について行われている。このキャビティー３３は
成形ワーク２６におけるリードフレーム２のダム・バー
１０が画成する正方形に対応されている。キャビティー
３３の全高は成形ワーク２６の全高よりも僅かに大きく
設定されている。上型キャビティー凹部３３ａの深さ
は、成形ワーク２６におけるワイヤ２５のリードフレー
ム２からの上方突出高さよりも僅かに大きくなるように
設定されている。下型キャビティー凹部３３ｂの深さ
は、成形ワーク２６におけるヒートシンク１５の下面か
ら段差部１９の上面迄の高さと等しくなるように設定さ
れている。
【００４０】下型３２の合わせ面にはポット３４が開設
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。上型３１の合わせ面にはカル３６がポット３
４との対向位置に配されて没設されているとともに、互
いに連通されたメインランナ３７およびサブランナ３８
がメインランナ３７の一端をカル３６に接続されて没設
されている。サブランナ３８の他端は上側キャビティー
凹部３３ａにおける後記する所定のコーナ部に形成され
たゲート３９に接続されており、ゲート３９はレジンを
キャビティー３３内に注入し得るように形成されてい
る。
【００４１】本実施例において、下型３２の合わせ面に
はバンパ吊りバー収容穴４０が４個、下型キャビティー
凹部３３ｂの４箇所のコーナ部に配されて、その深さが
キャビティー凹部３３ｂに一体的に連続するようにそれ
ぞれ没設されている。したがって、下型キャビティー凹
部３３ｂの各コーナ部は角を切り欠かれて開口した状態
になっている。各バンパ吊りバー収容穴４０の平面形状
はヒートシンク組立体１２のバンパ吊りバー１７の平面
形状に対応されており、したがって、各バンパ吊りバー
収容穴４０は各バンパ吊りバー１７をそれぞれ収容する
ようになっている。下型３２の合わせ面における各バン
パ吊りバー収容穴４０の外側位置にはバンパ収容穴４１
が、その深さがバンパ吊りバー収容穴４０に一体的に連
続するようにそれぞれ没設されている。各バンパ収容穴
４１の平面形状はヒートシンク組立体１２のバンパ１８
の平面形状に対応されており、したがって、各バンパ収
容穴４１は各バンパ１８をそれぞれ収容するようになっ
ている。
【００４２】さらに、下型３２の合わせ面における上型
３１のゲート３９に対応する位置のバンパ収容穴４１の
外側には突出部収容穴４２が、その深さがバンパ収容穴
４１に連続し、かつ、その一部がバンパ収容穴４１に重
なるように没設されている。突出部収容穴４２はヒート
シンク組立体１２の突出部２０の平面形状に対応されて
おり、したがって、この収容穴４２は突出部２０を収容
するようになっている。また、下型３２の合わせ面には
逃げ溝４３が一対、キャビティー凹部３３ｂから適度に
離れた両脇位置に没設されている。
【００４３】他方、上型３１の合わせ面にはバンパ吊り
バー収容穴埋め戻し用の凸部４４が４個、上型キャビテ
ィー凹部３３ａの４箇所のコーナ部にそれぞれ配されて
没設されている。各凸部４４の平面形状はバンパ吊りバ
ー収容穴４０の平面形状に対応されており、各凸部４４
の高さは、バンパ吊りバー収容穴４０の深さからバンパ
吊りバー１７の厚さを減じた値に設定されている。した
がって、バンパ吊りバー収容穴４０はこの凸部４４とバ
ンパ吊りバー１７とによって埋め戻されるようになって
いる。つまり、下型キャビティー凹部３３ｂの各コーナ
部にバンパ吊りバー収容穴４０によって開設された切欠
部は、各凸部４４によって閉塞されるようになってい
る。上型３１の合わせ面における各バンパ吊りバー収容
穴埋め戻し用凸部４４の外側位置にはバンパ収容穴埋め
戻し用の凸部４５が、その高さがバンパ吊りバー収容穴
埋め戻し用凸部４４に一体的に連続するようにそれぞれ
没設されている。この凸部４５の平面形状はヒートシン
ク組立体１２のバンパ１８の平面形状に対応されてお
り、したがって、この凸部４５はバンパ１８と協働して
バンパ収容穴４１を埋め戻すようになっている。
【００４４】さらに、上型３１の合わせ面におけるゲー
ト３９に対応する位置のバンパ収容穴埋め戻し用の凸部
４５の外側には突出部収容穴埋め戻し用の凸部４６が、
その高さがバンパ収容穴埋め戻し用の凸部４５に連続す
るように突設されている。この凸部４６の平面形状はヒ
ートシンク組立体１２の突出部２０の平面形状に対応さ
れており、したがって、凸部４６は突出部２０と協働し
て突出部収容穴４２を埋め戻すようになっている。この
凸部４６の突出部２０との合わせ面にはサブランナ３８
が没設されており、この凸部４６に連続する凸部４５と
４４におけるバンパ１８およびバンパ吊りバー１７との
合わせ面には、ゲート３９が没設されている。また、上
型３１の合わせ面には逃げ溝４７が一対、キャビティー
凹部３３ａから適度に離れた両脇位置に没設されてい
る。
【００４５】次に、前記構成に係るトランスファ成形装
置３０による成形ワーク２６への樹脂封止体２７の成形
方法について説明する。
【００４６】まず、成形ワーク２６は下型３２に装填さ
れる。この際、ヒートシンク１５は下型キャビティー凹
部３３ｂ内に収容され、各コーナ部のバンパ吊りバー１
７、バンパ１８および突出部２０は各収容穴４０、４１
および４２にそれぞれ収容される。この収容状態におい
て、ヒートシンク１５、バンパ吊りバー１７、バンパ１
８および突出部２０の下面はキャビティー凹部３３ｂ、
各収容穴４０、４１、４２の底面に当接した状態になっ
ている。また、リードフレーム２の下面は下型３２にお
ける上型３１との合わせ面に当接した状態になってい
る。
【００４７】続いて、上型３１と下型３２とが型締めさ
れる。型締めされると、リードフレーム２のダム・バー
１０の周りは上型３１と下型３２の合わせ面間で上下か
ら挟まれた状態になる。また、上型３１の合わせ面にそ
れぞれ突設された各凸部４４、４５、４６は下型３２の
合わせ面にそれぞれ没設された各収容穴４０、４１、４
２にそれぞれ嵌入され、各凸部４４、４５、４６の下面
は各収容穴４０、４１、４２に収容されたバンパ吊りバ
ー１７、バンパ１８および突出部２０の上面に押接した
状態になる。この状態において、下型キャビティー凹部
３３ｂの各コーナ部にバンパ吊りバー収容穴４０によっ
て開設された切欠部は、各凸部４４によって閉塞された
状態になるため、上型キャビティー凹部３３ａと下型キ
ャビティー凹部３３ｂとによって形成されたキャビティ
ー３３は、実質的に完全に密封された状態になる。
【００４８】次いで、成形材料としてのレジン４８がポ
ット３４からプランジャ３５によりメインランナ３７、
サブランナ３８およびゲート３９を通じてキャビティー
３３に送給されて注入される。サブランナ３８を流通す
るレジン４８はヒートシンク組立体１２における突出部
２０の上面に沿って流れ、突出部２０と下型３２に没設
されたゲート３９とによって囲まれた流路を通ってキャ
ビティー３３内に注入される。
【００４９】そして、樹脂封止体２７はレジン４８がキ
ャビティー３３に充填されるとともに、レジン４８が熱
硬化されることにより樹脂成形される。樹脂封止体２７
が樹脂成形された後に、上型３１および下型３２は型開
きされる。この型開きと同時に、樹脂封止体２７は上型
３１および下型３２に対してエジェクタ・ピン（図示せ
ず）により突き上げられて離型される。この離型に際し
て、エジェクタ・ピンは成形ワーク２６のヒートシンク
１５の部位も突き上げるように設定することが望まし
い。
【００５０】以上のようにして成形ワーク２６に樹脂封
止体２７が樹脂成形されて離型された状態において、図
９に示されている成形品２８が製造された状態になる。
この成形品２８におけるペレット２３、インナリード
９、ワイヤ２５、ヒートシンク１５の一部および４個の
バンパ吊りバー１７の一部は、樹脂封止体２７の内部に
樹脂封止された状態になっている。すなわち、ヒートシ
ンク１５および各バンパ吊りバー１７の一主面は樹脂封
止体２７の一主面から露出し、他の主面および側面は樹
脂封止体２７の内部に植え込まれた状態になっている。
また、４個のバンパ１８は樹脂封止体２７の４箇所のコ
ーナ部から外部へ放射状に突出した状態になっている。
【００５１】詳細な説明および図示は省略するが、樹脂
成形時のランナやカルの成形痕およびばり（ｆｌａｓ
ｈ）は、除去工程において適宜除去され、その後、はん
だめっき工程において、成形品２８は樹脂封止体２７か
らの露出面全体にわたってはんだめっき被膜（図示せ
ず）を被着される。はんだめっき加工の際、成形品２８
は多連リードフレーム１および多連ヒートシンク組立体
１１において電気的に全て接続されているため、電解め
っき処理は一括して実施することができる。
【００５２】その後、成形品２８はリード切断成形工程
において、低熱抵抗形ＱＦＰを成形される。すなわち、
ダム・バー１０は隣合うアウタリード８、８間において
切り落とされる。各アウタリード８は各フレーム外枠
３、４、５、６から切り離された後に、ガルウイング形
状に屈曲成形される。各バンパ１８は各外枠１３、１４
から切り離される。ここで、各バンパ１８と各外枠１
３、１４との切断は、バンパ１８において樹脂封止体２
７の対角線上に位置するコーナ部を対角線に直交するよ
うに実施することが望ましい。つまり、この切断方法は
各バンパ１８の形状を整え易く、各バンパ１８における
樹脂封止体２７の辺と平行な端辺がガルウイング形状に
成形されたアウタリード８群の先端の外側に位置するよ
うに常に維持することができる。
【００５３】以上のようにして図１に示されている前記
構成に係る低熱抵抗形ＱＦＰ・ＩＣ２９が製造されたこ
とになる。この低熱抵抗形ＱＦＰ・ＩＣ２９は図１０に
示されているようにプリント配線基板に実装される。
【００５４】図１０に示されているプリント配線基板５
０は、ガラス含浸エポキシ樹脂等の絶縁性の板材が使用
されて形成された本体５１を備えている。本体５１の一
主面にはアウタリード８の平坦部に対応する長方形の小
平板形状に形成されたマウントパッド５２が複数個、実
装対象物となる低熱抵抗形ＱＦＰ・ＩＣ２９におけるア
ウタリード８群の列に対応する正方形枠形状にそれぞれ
配列されている。また、本体５１の一主面（上面とす
る。）には放熱用のランド５３が、マウントパッド５２
群列が構成する正方形枠の中央部および四隅に配設され
ており、これらランド５３は低熱抵抗形ＱＦＰ・ＩＣ２
９におけるヒートシンク１５および各バンパ１８にそれ
ぞれ対応されている。
【００５５】低熱抵抗形ＱＦＰ・ＩＣ２９がこのプリン
ト配線基板５０に表面実装されるに際して、各マウント
パッド５２およびランド５３の上にはクリームはんだ等
のはんだ材料（図示せず）がスクリーン印刷法等の適当
な手段によって塗布される。この際、各ランド５３のは
んだ材料は局部的に塗布される。
【００５６】次いで、はんだ材料が塗布されたマウント
パッド５２およびランド５３に低熱抵抗形ＱＦＰ・ＩＣ
２９の各アウタリード８の平坦部およびヒートシンク１
５、各バンパ１８がそれぞれ接着される。この状態で、
リフローはんだ処理によってはんだ材料は溶融された後
に固化される。この処理によって、アウタリード８とマ
ウントパッド５２との間、ヒートシンク１５とランド５
３との間およびバンパ１８とランド５３との間のそれぞ
れには、各はんだ付け部５４および５５がそれぞれ形成
される。この状態において、低熱抵抗形ＱＦＰ・ＩＣ２
９はプリント配線基板５０に電気的かつ機械的に接続さ
れて表面実装された状態になる。
【００５７】この実装状態での稼働中、ペレット２３が
発熱すると、ペレット２３はヒートシンク１５に直接ボ
ンディングされているため、その熱はヒートシンク１５
に熱伝導によって伝達される。ヒートシンク１５はリー
ドフレームの厚さに比較して遙かに厚く、かつ、面積が
大きいため、熱容量がきわめて大きい。したがって、ペ
レット２３の発熱はきわめて高い効率をもってヒートシ
ンク１５に汲み上げられ、相対的に、ペレット２３はき
わめて効果的に冷却される。そして、ヒートシンク１５
に直接伝達された熱は、ヒートシンク１５から４個のバ
ンパ１８に拡散するとともに空気中に放出される。ま
た、ヒートシンク１５および各バンパ１８に拡散された
熱は、ヒートシンク１５および４個のバンパ１８から各
ランド５３に熱伝導によって伝達されてプリント配線基
板５０に放出される。さらに、ペレット２３の発熱はヒ
ートシンク１５に直接的に熱伝導されるとともに、ヒー
トシンク１５の広い表面積から樹脂封止体２７全体に拡
散される。したがって、ヒートシンク１５によるペレッ
ト２３の冷却効果はきわめて高くなる。
【００５８】前記実施例によれば次の効果が得られる。 （１） ペレット２３がヒートシンク１５に直接的にボ
ンディングされていることにより、ペレット２３の発熱
はヒートシンク１５に熱伝導によって伝達されるため、
相対的にペレット２３はきわめて効果的に冷却されるこ
とになる。
【００５９】（２） ヒートシンク１５の一部およびヒ
ートシンク１５の各コーナ部に一体的に連結された各バ
ンパ１８が樹脂封止体２７の外部に露出されていること
により、ヒートシンク１５が汲み上げた熱を外気中に放
出させることができるため、前記（１）の効果をより一
層高めることができる。
【００６０】（３） 樹脂封止体２７の４箇所のコーナ
部に配設された各バンパ１８の先端がアウタリード８の
先端よりも外側へ突出されているため、製品組立時やユ
ーザ納入時およびユーザでの実装時にパッケージに外力
が不測に加わった場合にバンパ１８が外力を吸収するこ
とにより、アウタリード８が変形するのを防止すること
ができる。
【００６１】（４） 低熱抵抗形ＱＦＰ・ＩＣ２９の製
造に工程において、リードフレーム２とヒートシンク組
立体１２との機械的結合部２１は樹脂封止体２７の内部
に埋め込まれないため、機械的結合部２１によって樹脂
封止体２７の内部におけるインナリード９の配線レイア
ウトが規制されることはない。
【００６２】（５） 前記（４）により、放熱フィンお
よびそれをタブに連結するための放熱フィンリードを有
しないＱＦＰ・ＩＣであっても低熱抵抗形ＱＦＰ・ＩＣ
として製造することができる。
【００６３】（６） リードフレーム２とヒートシンク
組立体１２との結合は機械的結合部２１によって実施さ
れるため、結合時におけるガス発生等がなく、当該ガス
発生等による体ペレット等の汚染を未然に回避すること
ができる。
【００６４】（７） ヒートシンク組立体１２がリード
フレーム２に結合されることにより、ペレット２３およ
びインナリード９に対する各種作業を実施する組立装置
は、従来のものとの共用化を図ることができる。また、
リードフレーム２およびヒートシンク組立体１２が多連
構造に構成されているため、生産性を高めることができ
る。
【００６５】（８） 結合前には、ヒートシンク組立体
１２はリードフレーム２と別体になっているため、ヒー
トシンク１５およびバンパ１８をリードフレーム２に比
べて厚く形成することができ、その結果、放熱性能を簡
単により一層向上させることができる。他方、リードフ
レーム２は薄く形成することができるため、配線密度を
高めることができる。
【００６６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００６７】例えば、樹脂封止体およびヒートシンクの
形状は、正方形に限らず、長方形等の四辺形に形成して
もよい。特に、ヒートシンクは正四辺形に限らず、円形
や多角形に形成してもよい。
【００６８】ヒートシンク組立体は多連構造に構成する
に限らず、単体に構成して多連リードフレームに順次組
み付けて行ってもよい。
【００６９】ヒートシンクとリードフレームとの機械的
結合部は、かしめ加工による締結構造により構成するに
限らず、はんだ材料による溶着構造等により構成しても
よい。これらの場合、結合孔は省略することができる。
【００７０】ヒートシンクは樹脂封止体の内部に一部が
埋め込まれるように構成するに限らず、全体が埋め込ま
れるように構成してもよい。ヒートシンクの一部が樹脂
封止体の一主面が露出される場合には、外付けの放熱フ
ィンを付設することができるように構成してもよい。こ
のような場合には、アウタリードはヒートシンクと反対
側の主面の方向に屈曲させてもよい。
【００７１】バンパにはボルト挿通孔や雌ねじ等々を設
けることができる。
【００７２】ヒートシンク組立体を形成する材料として
は、銅系材料を使用するに限らず、アルミニウム系材料
（アルミニウムまたはその合金）等のような熱伝導性の
良好な他の金属材料を使用することができる。特に、炭
化シリコン（ＳｉＣ）等のように熱伝導性に優れ、か
つ、熱膨張率がペレットの材料であるシリコンのそれと
略等しい材料を使用することが望ましい。
【００７３】前記実施例では、ヒートシンクおよび各バ
ンパがプリント配線基板のランドにはんだ付けされる場
合について説明したが、ヒートシンクおよび各バンパは
はんだ付けしなくとも充分な放熱性能を発揮する。
【００７４】また、ヒートシンクはグランド端子や給電
端子等のための導電部材と使用してもよい。
【００７５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＱＦＰ
・ＩＣに適用した場合について説明したが、それに限定
されるものではなく、ＱＦＪ・ＩＣ、ＱＦＩ・ＩＣ等の
ような表面実装形樹脂封止パッケージを備えたＩＣ、さ
らには、そのパッケージを備えたパワートランジスタ
や、その他の電子装置全般に適用することができる。特
に、本発明は、小型軽量、多ピンで、しかも、低価格で
あり、高い放熱性能が要求される半導体装置に利用して
優れた効果が得られる。
【００７６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００７７】半導体ペレットをヒートシンクの一主面に
ボンディングすることにより、半導体ペレットの発熱を
ヒートシンクに熱伝導によって伝達させることができる
ため、半導体ペレットをきわめて効果的に冷却させるこ
とができる。
【００７８】ヒートシンクの４箇所のコーナ部に各バン
パをそれぞれ突設し、各バンパの先端をアウタリード群
の先端列よりも外側へ突出させることにより、製品組立
時やユーザ納入時およびユーザでの実装時にパッケージ
に外力が不測に加わった場合にバンパによって外力を吸
収させることができるため、アウタリードが変形するの
を防止することができる。
【００７９】ヒートシンクとリードフレームとの結合部
は樹脂封止体の内部に埋め込まれないため、その結合部
によって樹脂封止体の内部におけるインナリードの配線
レイアウトが規制されることはない。したがって、放熱
フィンを有しない半導体装置であっても製造することが
できる。
【図面の簡単な説明】
【図１】本発明の一実施例である低熱抵抗形ＱＦＰ・Ｉ
Ｃを示しており、（ａ）は一部切断平面図、（ｂ）は一
部切断正面図、（ｃ）は対角線に沿う断面図である。
【図２】本発明の一実施例であるそのＱＦＰ・ＩＣの製
造方法に使用される多連リードフレームを示す一部省略
平面図である。
【図３】同じく多連ヒートシンク組立体を示しており、
（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に
沿う断面図である。
【図４】その製造方法におけるリードフレームとヒート
シンク組立体の結合工程後の結合体を示しており、
（ａ）は一部省略平面図、（ｂ）は正面図である。
【図５】その製造方法におけるペレットおよびワイヤ・
ボンディング工程後の組立体を示しており、（ａ）は一
部省略平面図、（ｂ）は縦断面図である。
【図６】その製造方法における樹脂封止体成形工程を示
しており、（ａ）は一部省略正面断面図、（ｂ）はキャ
ビティーの略対角線に沿う縦断面図であル。
【図７】その成形工程で使用される上型を示しており、
（ａ）は一部省略底面図、（ｂ）は（ａ）のｂ−ｂ線に
沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図で
ある。
【図８】同じく下型を示しており、（ａ）は一部省略平
面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）
は（ａ）のｃ−ｃ線に沿う断面図である。
【図９】樹脂封止体成形後を示しており、（ａ）は一部
省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図で
ある。
【図１０】本発明の一実施例である低熱抵抗形ＱＦＰ・
ＩＣの実装状態を示しており、（ａ）は平面図、（ｂ）
は一部切断正面図である。
【符合の説明】
１…多連リードフレーム、２…単位リードフレーム（リ
ードフレーム）、３、４、５、６…フレーム外枠、３
ａ、４ａ…パイロットホール、３ｂ…切欠部、５ａ、６
ａ…結合孔、５ｂ、６ｂ…位置決め孔、７…半導体ペレ
ット配置用空所、８…アウタリード、９…インナリー
ド、１０…ダム・バー、１１…多連ヒートシンク組立
体、１２…単位ヒートシンク組立体（ヒートシンク組立
体）、１３、１４…第１外枠、１３ａ、１４ａ…機械的
結合用凸部（結合凸部）、１３ｂ、１４ｂ…位置決め用
凸部、１５…ヒートシンク、１６Ａ…切欠部、１６Ｂ…
段付部、１７…バンパ吊りバー、１８…バンパ、１９…
段差部、２０…突出部、２１…結合部、２２…リードフ
レームとヒートシンク組立体の結合体、２３…ペレッ
ト、２４…ボンディング層、２５…ワイヤ、２６…結合
体とペレットとワイヤの組立体（成形ワーク）、２７…
樹脂封止体、２８…成形品、２９…低熱抵抗形ＱＦＰ・
ＩＣ（半導体装置）、３０…トランスファ成形装置、３
１…上型、３２…下型、３３…キャビティー、３３ａ…
上型キャビティー凹部、３３ｂ…下型キャビティー凹
部、３４…ポット、３５…プランジャ、３６…カル、３
７…メインランナ、３８…サブランナ、３９…ゲート、
４０…バンパ吊りバー収容穴、４１…バンパ収容穴、４
２…突出部収容穴、４３…逃げ溝、４４…バンパ吊りバ
ー収容穴埋め戻し用凸部、４５…バンパ収容穴埋め戻し
用凸部、４６…突出部収容穴埋め戻し用凸部、４７…逃
げ溝、４８…レジン、５０…プリント配線基板、５１…
基板本体、５２…マウントパッド、５３…ランド、５
４、５５…はんだ付け部。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年２月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】樹脂封止体成形後を示しており、（ａ）は一部
省略平面図、（ｂ）は（ａ）の正面断面図、（ｃ）は
（ａ）のｃ−ｃ線に沿う断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 純一 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 波多 俊幸 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 小池 信也 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 清水 一男 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体ペレットと、半導体ペレットに電
    気的に接続された複数本のインナリードと、各インナリ
    ードにそれぞれ一体的に連結された各アウタリードと、
    半導体ペレットおよびインナリード群を樹脂封止する樹
    脂封止体とを備えており、樹脂封止体が四辺形の平盤形
    状に形成されているとともに、アウタリード群が樹脂封
    止体の四辺からそれぞれ引き出されている半導体装置に
    おいて、 前記半導体ペレットがヒートシンクの一主面にボンディ
    ングされており、このヒートシンクの少なくともその半
    導体ペレットボンディング面は前記樹脂封止体に埋め込
    まれており、 さらに、このヒートシンクには４個のバンパが一体的に
    突設されており、各バンパは前記樹脂封止体の４箇所の
    コーナー部からそれぞれ突出されているとともに、その
    先端が前記アウタリード群の先端列よりも外側に配置さ
    れていることを特徴とする半導体装置。
  2. 【請求項２】 前記ヒートシンクの半導体ペレットボン
    ディング面と反対側の主面が、前記樹脂封止体の一主面
    から露出されていることを特徴とする請求項１に記載の
    半導体装置。
  3. 【請求項３】 前記各バンパは前記アウタリード群の先
    端列に平行な端辺がその先端列の外側に位置する四辺形
    に形成されており、その端辺が互いに交差する側のコー
    ナ部は斜めに切断されていることを特徴とする請求項１
    に記載の半導体装置。
  4. 【請求項４】 半導体ペレットと、半導体ペレットに電
    気的に接続された複数本のインナリードと、各インナリ
    ードにそれぞれ一体的に連結された各アウタリードと、
    半導体ペレットおよびインナリード群を樹脂封止する樹
    脂封止体とを備えており、樹脂封止体が四辺形の平盤形
    状に形成されているとともに、アウタリード群が樹脂封
    止体の四辺からそれぞれ引き出されている半導体装置の
    製造方法において、 アウタリード群およびインナリード群が半導体ペレット
    配置用空所を中心にして四方に放射状に配設されている
    とともに、フレームに一体的に保持されている単位リー
    ドフレームが複数配列された多連リードフレームが成形
    される工程と、 半導体ペレットがボンディングされる主面を有するとと
    もに、４個のバンパが互いに９０度の間隔で放射状に配
    されて一体的に形成されている単位ヒートシンクが複数
    配列された多連ヒートシンクが成形される工程と、 単位ヒートシンクの少なくとも一対のバンパの外側にお
    いて多連リードフレームと多連ヒートシンクとがそれぞ
    れ結合される工程と、 半導体ペレットが各単位ヒートシンクの一主面にボンデ
    ィングされる工程と、 半導体ペレットにインナリード群が電気的に接続される
    工程と、 樹脂封止体が半導体ペレットと、インナリード群と、各
    単位ヒートシンクの少なくとも半導体ペレット側主面と
    を樹脂封止するように樹脂成形される工程と、 多連リードフレームから単位リードフレームを切り離す
    工程と、 各単位ヒートシンクのバンパ間において多連ヒートシン
    クから単位ヒートシンクを切り離す工程とを備えている
    ことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 樹脂封止体の成形工程において、成形型
    の一部が各バンパの一主面に型合わせされることを特徴
    とする請求項４に記載の半導体装置の製造方法。
JP6288793A 1994-10-28 1994-10-28 半導体装置およびその実装構造 Expired - Lifetime JP2844316B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP6288793A JP2844316B2 (ja) 1994-10-28 1994-10-28 半導体装置およびその実装構造
TW084110800A TW319905B (ja) 1994-10-28 1995-10-14
KR1019950037133A KR100390094B1 (ko) 1994-10-28 1995-10-25 반도체장치 및 그 제조방법
US08/547,774 US5808359A (en) 1994-10-28 1995-10-25 Semiconductor device having a heat sink with bumpers for protecting outer leads
US09/299,663 US6104085A (en) 1994-10-28 1999-04-27 Semiconductor device and method of producing the same
US09/500,536 US6320270B1 (en) 1994-10-28 2000-02-09 Semiconductor device and method of producing the same
KR1020000060125A KR100392713B1 (ko) 1994-10-28 2000-10-12 전자장치
US09/794,040 US6392308B2 (en) 1994-10-28 2001-02-28 Semiconductor device having bumper portions integral with a heat sink
US10/103,988 US6492739B2 (en) 1994-10-28 2002-03-25 Semiconductor device having bumper portions integral with a heat sink
KR1020020056855A KR100396130B1 (ko) 1994-10-28 2002-09-18 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6288793A JP2844316B2 (ja) 1994-10-28 1994-10-28 半導体装置およびその実装構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP19808698A Division JP3599566B2 (ja) 1998-06-30 1998-06-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08130273A true JPH08130273A (ja) 1996-05-21
JP2844316B2 JP2844316B2 (ja) 1999-01-06

Family

ID=17734806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6288793A Expired - Lifetime JP2844316B2 (ja) 1994-10-28 1994-10-28 半導体装置およびその実装構造

Country Status (4)

Country Link
US (5) US5808359A (ja)
JP (1) JP2844316B2 (ja)
KR (3) KR100390094B1 (ja)
TW (1) TW319905B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501160B1 (en) 1999-01-29 2002-12-31 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same and a mount structure
JP2010118577A (ja) * 2008-11-14 2010-05-27 Sumitomo Electric Ind Ltd 樹脂封止型半導体装置およびその製造方法
JP2016076640A (ja) * 2014-10-08 2016-05-12 カルソニックカンセイ株式会社 半導体冷却構造
JP2017139290A (ja) * 2016-02-02 2017-08-10 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2844316B2 (ja) * 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造
JPH11145364A (ja) * 1997-11-12 1999-05-28 Denso Corp 樹脂封止型半導体装置及びその製造方法
US5981310A (en) * 1998-01-22 1999-11-09 International Business Machines Corporation Multi-chip heat-sink cap assembly
US6114190A (en) * 1998-04-14 2000-09-05 Micron Technology, Inc. Method of forming heat sink and semiconductor chip assemblies
US6252772B1 (en) 1999-02-10 2001-06-26 Micron Technology, Inc. Removable heat sink bumpers on a quad flat package
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
US6841857B2 (en) * 2001-07-18 2005-01-11 Infineon Technologies Ag Electronic component having a semiconductor chip, system carrier, and methods for producing the electronic component and the semiconductor chip
US7135768B2 (en) * 2001-09-06 2006-11-14 Silicon Bandwidth Inc. Hermetic seal
US7485952B1 (en) * 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US20080169541A1 (en) * 2001-09-19 2008-07-17 Jeffrey Alan Miks Enhanced durability multimedia card
EP1318544A1 (en) * 2001-12-06 2003-06-11 STMicroelectronics S.r.l. Method for manufacturing semiconductor device packages
TW544894B (en) * 2002-04-10 2003-08-01 Siliconware Precision Industries Co Ltd Chip carrier with dam bar
US6910635B1 (en) 2002-10-08 2005-06-28 Amkor Technology, Inc. Die down multi-media card and method of making same
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
JP2006518553A (ja) * 2003-02-19 2006-08-10 ハネウエル・インターナシヨナル・インコーポレーテツド 熱相互接続システムの生成方法およびその使用法
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7863730B2 (en) * 2003-08-28 2011-01-04 St Assembly Test Services Ltd. Array-molded package heat spreader and fabrication method therefor
US7556986B1 (en) 2004-04-21 2009-07-07 Amkor Technology, Inc. Tape supported memory card leadframe structure
US7149088B2 (en) * 2004-06-18 2006-12-12 International Rectifier Corporation Half-bridge power module with insert molded heatsinks
JP2006041238A (ja) * 2004-07-28 2006-02-09 Toshiba Corp 配線基板及び配線基板の製造方法
CN100342530C (zh) * 2004-07-30 2007-10-10 奇鋐科技股份有限公司 具有导引风管及风罩的散热模组
US20060037995A1 (en) * 2004-08-20 2006-02-23 Texas Instruments Incorporated Heatslug to leadframe attachment
US7201327B1 (en) 2004-10-18 2007-04-10 Amkor Technology, Inc. Memory card and its manufacturing method
US7193305B1 (en) 2004-11-03 2007-03-20 Amkor Technology, Inc. Memory card ESC substrate insert
DE102004062939B4 (de) * 2004-12-28 2019-02-21 Volkswagen Ag Verfahren und Vorrichtung zum optimierten Starten eines Verbrennungsmotors
US20060170080A1 (en) * 2005-02-03 2006-08-03 Zuniga-Ortiz Edgar R Semiconductor device having directly attached heat spreader
US7220915B1 (en) 2005-02-17 2007-05-22 Amkor Technology, Inc. Memory card and its manufacturing method
US7112875B1 (en) 2005-02-17 2006-09-26 Amkor Technology, Inc. Secure digital memory card using land grid array structure
US20090021921A1 (en) * 2005-04-26 2009-01-22 Amkor Technology, Inc. Memory card and its manufacturing method
US7719845B1 (en) 2005-04-26 2010-05-18 Amkor Technology, Inc. Chamfered memory card module and method of making same
TWI269414B (en) * 2005-06-20 2006-12-21 Via Tech Inc Package substrate with improved structure for thermal dissipation and electronic device using the same
US7375975B1 (en) 2005-10-31 2008-05-20 Amkor Technology, Inc. Enhanced durability memory card
US7837120B1 (en) 2005-11-29 2010-11-23 Amkor Technology, Inc. Modular memory card and method of making same
US7359204B1 (en) 2006-02-15 2008-04-15 Amkor Technology, Inc. Multiple cover memory card
JP2007281146A (ja) * 2006-04-05 2007-10-25 Sharp Corp 半導体発光装置
US20070270040A1 (en) * 2006-05-05 2007-11-22 Jang Sang J Chamfered Memory Card
US20070290303A1 (en) * 2006-06-07 2007-12-20 Texas Instruments Deutschland Gmbh Dual leadframe semiconductor device package
US7655527B2 (en) * 2006-11-07 2010-02-02 Infineon Technologies Austria Ag Semiconductor element and process of manufacturing semiconductor element
US20080230880A1 (en) * 2007-03-21 2008-09-25 Kazuaki Ano Leadframe Array with Riveted Heat Sinks
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN101936708B (zh) * 2010-08-13 2012-05-23 河海大学常州校区 Qfp芯片的定位检测方法
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
CN108022899B (zh) * 2016-10-28 2020-02-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399610A (en) * 1981-04-01 1983-08-23 Western Electric Company, Inc. Assembling an electronic device
US4819041A (en) * 1983-12-30 1989-04-04 Amp Incorporated Surface mounted integrated circuit chip package and method for making same
JPS62104056A (ja) * 1985-07-08 1987-05-14 Nec Corp 半導体部品の実装構造
KR880002260A (ko) * 1986-07-09 1988-04-30 로버트 에스. 헐스 열적으로 향상된 대규모 집적회로 패키지 및 집적회로 다이의 장착방법
JPH07109024B2 (ja) * 1987-11-16 1995-11-22 日立粉末治金株式会社 内燃機関の弁座用焼結合金
JP2593702B2 (ja) * 1988-11-09 1997-03-26 株式会社日立製作所 半導体装置の製造方法
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
JPH03266456A (ja) 1990-03-15 1991-11-27 Nippon Steel Corp 半導体チップ用放熱部材及び半導体パッケージ
JPH03286558A (ja) * 1990-04-02 1991-12-17 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5036381A (en) * 1990-06-15 1991-07-30 Motorola, Inc. Multiple electronic devices within a single carrier structure
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
US5350713A (en) * 1990-12-19 1994-09-27 Vlsi Technology, Inc. Design and sealing method for semiconductor packages
US5138430A (en) * 1991-06-06 1992-08-11 International Business Machines Corporation High performance versatile thermally enhanced IC chip mounting
US5263245A (en) * 1992-01-27 1993-11-23 International Business Machines Corporation Method of making an electronic package with enhanced heat sinking
JP3025093B2 (ja) * 1992-02-03 2000-03-27 株式会社日立製作所 半導体装置およびその実装構造体
US5289344A (en) * 1992-10-08 1994-02-22 Allegro Microsystems Inc. Integrated-circuit lead-frame package with failure-resistant ground-lead and heat-sink means
US5402006A (en) * 1992-11-10 1995-03-28 Texas Instruments Incorporated Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound
US5318451A (en) * 1993-01-25 1994-06-07 Augat Inc. Stackable interconnection socket
US5394607A (en) * 1993-05-20 1995-03-07 Texas Instruments Incorporated Method of providing low cost heat sink
US5397746A (en) * 1993-11-03 1995-03-14 Intel Corporation Quad flat package heat slug composition
US5457605A (en) * 1993-11-23 1995-10-10 Motorola, Inc. Electronic device having coplanar heatsink and electrical contacts
JP2844316B2 (ja) * 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501160B1 (en) 1999-01-29 2002-12-31 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same and a mount structure
JP2010118577A (ja) * 2008-11-14 2010-05-27 Sumitomo Electric Ind Ltd 樹脂封止型半導体装置およびその製造方法
JP2016076640A (ja) * 2014-10-08 2016-05-12 カルソニックカンセイ株式会社 半導体冷却構造
JP2017139290A (ja) * 2016-02-02 2017-08-10 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置

Also Published As

Publication number Publication date
US6492739B2 (en) 2002-12-10
JP2844316B2 (ja) 1999-01-06
US5808359A (en) 1998-09-15
US20010006259A1 (en) 2001-07-05
US6320270B1 (en) 2001-11-20
US20020096791A1 (en) 2002-07-25
US6104085A (en) 2000-08-15
US6392308B2 (en) 2002-05-21
KR100392713B1 (ko) 2003-07-28
KR960015827A (ko) 1996-05-22
KR100396130B1 (ko) 2003-08-27
TW319905B (ja) 1997-11-11
KR100390094B1 (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
JP2844316B2 (ja) 半導体装置およびその実装構造
US6873041B1 (en) Power semiconductor package with strap
JP3526788B2 (ja) 半導体装置の製造方法
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
JP2005191240A (ja) 半導体装置及びその製造方法
JP2982126B2 (ja) 半導体装置およびその製造方法
US6175150B1 (en) Plastic-encapsulated semiconductor device and fabrication method thereof
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
JP2593702B2 (ja) 半導体装置の製造方法
JP2651427B2 (ja) 半導体装置の製造方法
JP3527162B2 (ja) 電子部品の放熱構造および電子部品の製造方法
US7808088B2 (en) Semiconductor device with improved high current performance
JP2660732B2 (ja) 半導体装置
JPH0637217A (ja) 半導体装置
JP3599566B2 (ja) 半導体装置の製造方法
JPH09312372A (ja) 半導体装置の製造方法
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP5119092B2 (ja) 半導体装置の製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JPS63293928A (ja) 電子装置
JPH01270335A (ja) 半導体装置
US20220199477A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JP2816496B2 (ja) 電子部品搭載用基板
JP2001352008A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980922

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071030

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101030

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111030

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111030

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111030

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111030

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 15

EXPY Cancellation because of completion of term