KR100396130B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100396130B1
KR100396130B1 KR1020020056855A KR20020056855A KR100396130B1 KR 100396130 B1 KR100396130 B1 KR 100396130B1 KR 1020020056855 A KR1020020056855 A KR 1020020056855A KR 20020056855 A KR20020056855 A KR 20020056855A KR 100396130 B1 KR100396130 B1 KR 100396130B1
Authority
KR
South Korea
Prior art keywords
heat sink
bumper
pads
lead
semiconductor chip
Prior art date
Application number
KR1020020056855A
Other languages
English (en)
Inventor
무토오구니하루
니시키자와아츠시
쓰치야쥰이치
하타도시유키
고이케노부야
시미즈이치오
Original Assignee
히타치 도오부 세미콘덕터 가부시키가이샤
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 도오부 세미콘덕터 가부시키가이샤, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 히타치 도오부 세미콘덕터 가부시키가이샤
Application granted granted Critical
Publication of KR100396130B1 publication Critical patent/KR100396130B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

저열저항 또 다수핀화에 적합한 QFP 및 그 제조방법이 개시된다. 구체적으로 QFP는 4개의 모서리에 일체형성된 범퍼(bumper)를 가지는 방열금속 프레임과 상기 방열금속 프레임상에 탑재된 반도체 칩과, 상기 방열금속 프레임상에 설치되고, 또, 상기 반도체칩의 주위를 에워싸는 리드와, 상기 리드와 반도체칩을 접속하는 본딩와이어와, 상기 반도체칩, 리드의 이너리드부, 본딩와이어 및 방열금속 프레임의 일부를 밀봉하는 수지밀봉체를 가지고, 상기 방열금속 프레임과 일체로 형성된 범퍼의 단부가 상기 수지밀봉체에서 돌출하는 아우터리드의 단부보다 외측에 위치한다. 또한, QFP의 제조방법은 상기 범퍼를 가지는 방열금속 프레임과 상기 리드를 가지는 리드프레임의 고정을 수지밀봉체의 외측에서 행한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조기술, 특히, 표면실장형 수지밀봉 패키지를 구비하는 반도체 장치에 관한 것으로, 예를 들면, 다수의 핀 및 저열저항이고, 소형이며 저가격화가 요구되는 반도체 장치에 이용해서 유효한 것에 관한 것이다.
IC의 다기능화, 고집적화, 고속화가 진전되는 최근에는 리드핀의 수가 많은 표면 실장형 수지밀봉 패키지에 있어서는, 열방산성이 양호하거나 또는 저열저항형의 패키지 개발이 요망되고 있다. 예를 들면, 표면실장형 수지밀봉 패키지로서, 일본국 특허청 공개공보 특개평 3-286558호에는 다음과 같이 구성되어 있는 것이 제안되고 있다.
즉, 이 패키지는, 반도체 펠릿이 본딩되는 탭(tab)과 방열핀 리드가 일체로 형성되고, 이 방열핀 리드와 패키지의 수지밀봉체의 외부로 돌출되는 방열핀이 일체로 형성되어 있다. 또한, 패키지 내에는 히트싱크(heat sink)가 상기 탭의 이면측에 매설되고, 또, 이 히트싱크는 패키지의 내부에서 상기 방열핀 리드에 기계적으로 결합되어 있다.
또한, 방열성이 양호하고, 아우터리드(outer leads)의 변형을 방지하는 QFP(quad flat package)로서, 일본국 특허청 공개공보 특개평 5-218262호에는 다음과 같이 구성되는 것이 제안되어 있다.
이 QFP는 1개의 리드프레임을 이용한 것으로 반도체 펠릿이 본딩되어 있는 탭과 방열핀 리드가 일체로 형성되고, 이 방열핀 리드와 패키지의 수지밀봉체의 외부로 돌출되는 방열핀이 일체로 형성되어 있으며, 게다가, 이 방열핀의 선단은 아우터리드의 선단보다도 외측으로 돌출되어 있다.
그러나, 전자에 있어서는, 히트싱크와 방열핀 리드가 수지밀봉체 내부에서 기계적으로 결합되어 있기 때문에 그의 결합부가 리드배치의 자유도와 핀의 다수화를 제약하는 문제점이 있다. 또한, 다연 리드프레임에 복수개의 히트싱크를 결합한 후에, 펠릿 본딩, 와이어 본딩, 수지밀봉을 실시하지 않으면 안되기 때문에, 제품의 스루풋(throughput)이 저하하는 문제점도 있다.
또한, 후자에서는 리드와 방열핀은 1개의 리드프레임에 의해 구성되어 있기 때문에, 충분한 방열성능을 고려한 패키지 설계가 불가능한 문제점이 있다.
본 발명의 목적은 방열성능을 높이면서 아우터리드의 변형을 방지할 수 있는 반도체 장치를 제공하는 것에 있다.
또, 본 발명의 다른 목적은 제조코스트를 저감할 수 있는 반도체 장치의 제조방법을 제공하는 것에 있다.
본 발명의 상기 및 그 이외의 다른 목적과 신규의 특징은, 본 명세서의 기술 및 첨부도면에서 명확하게 밝혀질 것이다.
제 1 도는 본 발명의 일실시예인 QFP를 도시하며, (a)는 주요부 평면도, (b)는 (a)의 A-A선에 따른 단면도, (c)는 (a)의 B-B 대각선에 따른 단면도,
제 2 도는 본 발명의 일실시예인 QFP의 제조방법에 사용되는 다연 리드프레임의 일부를 도시하는 평면도,
제 3 도는 다연 히트싱크(heat sink)조립체를 도시하며, (a)는 일부 평면도, (b)는 (a)의 b-b선에 따른 단면도,
제 4 도는 리드프레임과 히트싱크 조립체의 결합공정 후의 결합체를 도시하며, (a)는 일부 평면도, (b)는 정면도,
제 5 도는 펠릿 본딩 및 와이어 본딩공정 후의 조립체를 도시하며, (a)는 일부 평면도, (b)는 종단면도,
제 6 도는 수지봉지체 성형공정을 도시하며, (a)는 일부 정면단면도, (b)는 캐비티(cavity)의 개략 대각선에 따른 종단면도,
제 7 도는 성형공정에서 사용되는 몰드금형을 도시하며, (a)는 일부 저면도, (b)는 (a)의 b-b선에 따른 단면도, (c)는 (a)의 c-c선에 따른 단면도,
제 8 도는 몰드금형의 상형(Top force)을 도시하며, (a)는 일부 평면도, (b)는 (a)의 b-b선에 따른 단면도, (c)는 (a)의 c-c선에 따른 단면도,
제 9 도는 수지봉지체 성형후를 도시하며, (a)는 일부 평면도, (b)는 (a)의 b-b선에 따른 단면도,
제 10 도는 본 발명의 일실시예인 QFP의 실장 상태를 도시하며, (a)는 평면도, (b)는 일부 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
1...다연 리드프레임, 2...단위 리드프레임(리드프레임),
3,4,5,6...외부프레임, 3a,4a...파일럿홀(pilot hole),
3b...노치부(notch), 5a,6a...소구멍,
5b,6b...소구멍, 7...반도체 펠릿 배치용 영역,
8...아우터리드, 9...이너리드,
10...댐바, 11...다연 히트싱크 조립체,
12...단위 히트싱크 조립체, 13...제1외부프레임,
14...제2외부프레임, 15...히트싱크,
16A...노치부, 16B...단차부,
17...범퍼걸이용 바, 18...범퍼,
19...단차부, 20...돌출부,
23...펠릿, 23a...전극패드,
24...본딩층, 25...본딩와이어,
27...수지봉지체, 29...QFP,
30...트랜스퍼몰드장치, 31...상형,
32...하형, 33...캐비티,
34...포트, 35...플런저,
36...컬, 37...메인런너,
38...서브런너, 39...게이트,
48...수지, 50...프린트배선기판,
51...기판본체, 52...실장용 패드,
53...랜드(land), 54,55...땜납부착부.
본원에 있어서 개시되는 발명 중 대표적인 것의 개요를 설명하면, 다음과 같다.
즉, 반도체 장치는 반도체 펠릿이 히트싱크의 일주면에 본딩되어 있고, 이 히트싱크는 사각형상의 수지밀봉체에 그의 일부가 매설되어 있으며, 게다가, 이 히트싱크에는 복수개의 범퍼(bumper)가 일체로 형성되어 있고, 각 범퍼는 수지밀봉체의 모서리부로부터 각각 돌출되어, 그 선단이 수지밀봉체의 네 변에서 인출된 아우터리드의 선단열보다도 외측에 배치되어 있는 것을 특징으로 한다.
반도체 장치의 제조방법은, 아우터리드 및 이너리드가 반도체 펠릿 배치용 영역을 중심으로 해서 방사상으로 배열 설치되는 단위 리드프레임이 복수 배열된 다연 리드프레임을 준비하는 공정과,
반도체 펠릿이 본딩되는 주면을 가지고, 복수개의 범퍼가 일체로 형성되어 있는 단위 히트싱크가 복수 배열된 다연 히트싱크를 준비하는 공정과,
단위 히트싱크의 적어도 한 쌍의 범퍼 외측에서 다연 리드프레임과 다연 히트싱크를 결합하는 공정과,
반도체 펠릿을 각 단위 히트싱크의 주면에 본딩하는 공정과,
반도체 펠릿의 전극과 이너리드를 본딩와이어에 의해서 전기적으로 접속하는 공정과,
반도체 펠릿과, 이너리드와, 각 단위 히트싱크의 적어도 반도체 펠릿측 주면을 수지밀봉하는 공정과,
다연 리드프레임을 절단해서, 단위 리드프레임을 형성하는 공정 및,
다연 히트싱크로부터 단위 히트싱크를 절단하는 공정을 구비하는 것을 특징으로 한다.
상기한 반도체 장치에 의하면, 반도체 펠릿의 발열은 히트싱크에 열전도에 의해 전달되기 때문에, 반도체 펠릿은 아주 효과적으로 냉각된다.
또한, 수지밀봉체의 모서리부에 배열 설치된 범퍼의 선단이 아우터 리드의 선단보다 외측으로 돌출되어 있기 때문에 제품조립시나 유저(user) 납입시 및 유저에서의 실장시 패키지에 외력이 예상치 못하게 가해졌을 경우, 범퍼가 외력을 흡수하는 것에 의해 아우터 리드의 변형을 방지할 수 있다.
상기한 반도체 장치에 의하면, 히트싱크와 리드프레임의 결합부는 수지밀봉체의 내부에 매설되지 않기 때문에, 그의 결합부에 의해 수지밀봉체의 내부에서 이너리드의 레이아웃트가 규제되지 않는다. 또한, 배선레이아웃트의 자유도가 증가한 만큼, 범퍼를 배치할 수 있기 때문에 방열핀용 리드를 갖지 않는 반도체라도 제조할 수 있다.
또한, 히트싱크가 리드프레임에 결합되는 것에 의해 반도체 펠릿 및 이너리드에 대한 각종 작업을 실시하는 조립장치는 종래의 것과 공용화를 도모할 수 있다.또, 결합 전에는, 히트싱크는 리드 프레임과 별개로 되어 있기 때문에, 히트싱크만의 두께 증가를 아주 용이하게 실행할 수 있고, 그 결과 방열성능을 간단하게 한층 더 향상시킬 수 있다.
제1도는 본 발명의 일실시예인 QFP를 도시하며, (a)는 주요부 평면도, (b)는 (a)의 A-A선에 따른 주요부 단면도, (c)는 (a)의 B-B 대각선에 따른 단면도이다. 제2도의 이후는 본 발명의 일실시예인 QFP의 제조방법을 도시하는 각 설명도이다.
본 실시예에서, 본 발명에 의한 반도체 장치는 저열저항을 실현하기 위한 반도체 집적회로장치인 방열성이 양호한 수지밀봉형 QFP로서 구성되어 있다. 본 발명의 QFP(29)를 제1도에 도시한다.
즉, QFP(29)는 정방형의 소판형상이고, 그 주면에 반도체 소자가 형성된 실리콘 반도체 펠릿(이하, 펠릿이라고 함)(23)과 펠릿(23)이 탑재되어 있는 히트싱크(15)와, 펠릿(23)의 네 변에서 방사상으로 배선되어 있는 복수개의 이너리드(9)와, 펠릿(23)의 주면에 형성된 외부단자인 각 전극패드(23a)와 각 이너리드(9)를 전기적으로 접속하는 본딩와이어(25)와, 각 이너리드(9)에 각각 일체로 연결되어 있는 아우터리드(8)와, 펠릿(23), 히트싱크(15)의 일부, 이너리드(9) 및 와이어(25)를 수지밀봉하고 있는 수지밀봉체(27)를 구비하고 있다. 수지밀봉체(27)는 절연성을 갖는 에폭시계 수지가 사용되고, 펠릿(23)보다도 충분히 큰 정방형의 평판형상을 갖는다. 히트싱크(15)는 열전도성이 양호한 재료가 사용되고, 수지밀봉체(27)보다도 작고, 펠릿(23)보다도 큰 정방형의 평판형상을 갖는다. 히트싱크(15)의 4곳의 모서리부에서 돌출하도록, 범퍼(18)가 히트싱크(15)와일체로 형성되고, 각 범퍼(18)는 수지밀봉체(27)의 4곳의 모서리부에서 바깥쪽으로 대각선을 따라서 돌출되어 있다. 각 범퍼(18)의 선단부는 수지밀봉체(27)의 각변에서 돌출하고, 또, 걸윙(gull-wing)형상으로 구부러진 아우터리드(8)의 선단보다 더 외측에 각각 배치되어 있다.
이하, 본 발명의 실시예인 이 QFP의 제조방법을 설명한다.
본 실시예에 있어서, QFP의 제조에는 제2도에 도시된 다연 리드프레임이 사용되고 있다. 이 다연 리드프레임(1)은 동(銅)계 재료(동 또는 동합금)로 된 박판이 사용되며, 펀칭(punching)가공 또는 에칭 가공 등의 적당한 수단에 의해서 일체 성형된다. 이 다연 리드프레임(1)의 표면에는 후술하는 와이어 본딩을 적정하게 실시하기 위한 도금피막(도시되지 않음)이, 은(Ag)등을 이용한 도금가공에 의해 피착되어 있다. 이 다연 리드프레임(1)은 복수의 단위리드프레임(2)이 횡방향으로 1열로 배열되어 구성되어 있다. 또, 다연 리드프레임(1)은 제2도의 일점쇄선 C-C, C'-C'로 구획되는 영역을 단위 리드프레임으로해서 동일한 패턴이 반복되어 구성되어 있다. 리드 프레임의 설명 및 도시는 원칙적으로 단위리드프레임에 대해서 행한다.
리드프레임(2)은 제1외부프레임(top rail)(3), 제2외부프레임(bottom rail)(4), 제3외부프레임(side rail)(5), 및 제4외부프레임(side rail)(6)을 구비하고, 이들 외부프레임(3,4,5,6)은 정방형의 프레임형상으로 형성되어 있다. 제1외부프레임(3) 및 제2외부프레임(4)에는 파일럿홀(pilot hole)(3a,4a)이 각각 개설되고, 제3외부프레임(5) 및 제4외부프레임(6)에는 기계적 결합용의 소구멍(5a,6a), 위치결정용 소구멍(5b,6b)등이 한쌍의 대각위치에 형성되어 있다.제1외부프레임(3)과 제3외부프레임(5)의 접속위치에는 서브런너(sub-runner)배치용 노치부(notch)(3b)가 설치되고, 제1외부프레임(3)은 이 노치부(3b)의 각각에서 캔틸레버(cantilever) 상태로 되어 있다.
4개의 외부프레임(3,4,5,6)을 갖는 리드프레임(2)은 펠릿에 대응하는 크기의 정방형 반도체 펠릿 배치용 영역(7)을 둘러싸도록 형성되어 있다. 4개의 외부프레임(3,4,5,6)의 내측 주변에는 아우터리드(8)가 복수개 서로 평행하게 등간격으로 배치 형성되고, 각 아우터 리드(8)에는 이너리드(9)가 각각 일체로 연결되어 있다. 각 이너리드(9)는 영역(7)을 둘러싸도록 배치되어, 그 내측 선단이 영역(7)의 각변에 있어서 거의 일직선상으로 각각 배열되어 있다. 인접아우터 리드(8) 사이에는 댐바(dam bar)(10)가 형성되어 있다.
본 실시예에 있어서는, QFP의 제조에는 제3도에 도시되어 있는 다연 히트싱크 조립체(11)가 사용되고 있다. 이 다연 히트싱크 조립체(11)는 동계 재료(동 또는 동합금)로 된 판재이고, 두께가 다연 리드프레임(1)보다 약 4배 정도 두꺼운 판재가 이용되어, 펀칭가공에 의해 일체 성형되어 있다. 이 다연 히트싱크조립체(11)는 복수의 단위 히트싱크 조립체(12)가 횡방향으로 1열로 배열되어 구성되고, 각 히트싱크 조립체(12)는 상기한 다연 리드프레임(1)의 각 단위 리드프레임(2)에 정합하도록 배열되어 있다. 또, 다연히트 싱크조립체(11)는 제3도의 일점쇄선 D-D, D'-D'로 구획된 영역을 단위 히트싱크 조립체로해서 동일한 패턴이 반복되어 구성되어 있다. 히트싱크의 설명 및 도시는 원칙적으로 단위 히트싱크에 대해서 행한다.
히트싱크 조립체(12)는 제1외부프레임(top rail)(13) 및 제2외부프레임(bottomrail)(14)을 구비하고, 양 외부프레임(13,14)은 서로 평행하게 배열 설치되어 있다. 제1외부프레임(13)과 제2외부프레임(14)에는 거의 정방향의 히트싱크(15)가 일체로 되어 형성되고, 이 히트싱크(15)의 크기는 수지밀봉체보다 작고 펠릿보다 크게 설정되어 있다. 이 히트싱크(15)에 있어서 펠릿 본딩측 주면의 표면에는 후술되는 펠릿 본딩을 적정하게 실시하기 위한 도금피막(도시하지 않음)이 은(Ag)등을 이용한 도금가공에 의해서 형성되어 있다.
히트싱크(15)의 4변에는 사다리꼴 형상의 각 노치부(16A)가 각변의 중앙부에 각각 형성된다. 또한, 히트싱크(15)의 측면에는 단차부(16B)가 형성되어 상면측이 돌출하도록 형성된다. 히트싱크(15)의 4모서리에는 각 범퍼걸이용 바(17)가 형성되어 있다. 각 범퍼걸이용 바(17)의 외측에는 정방형으로 일정두께의 판형상으로 형성된 범퍼(18)가 설치되어 있다. 각 범퍼(18)의 크기는 그 선단이 걸윙(gull wing)형상으로 구부러진 아우터 리드의 선단보다도 외측에 위치되도록 설정된다. 4개의 범퍼(18)는 제1외부프레임(13) 및 제2외부프레임(14)에 일체로 각각 연결되고, 제1외부프레임(13) 및 제2외부프레임(14)은 각 범퍼(18), 각 범퍼걸이용 바(17) 및 히트싱크(15)와 일체로 형성되는 상태로 된다.
제1외부프레임(13) 및 제2외부프레임(14)에는 이너리드를 히트싱크로부터 플로우트(float)하기 위한 단차부(19)가, 제1외부프레임(13)의 한쪽을 제외한 3곳의 범퍼(18)의 외측에 각각 배치되고, 각 단차부(19)의 상면이 동일 평면으로 되도록 프레스 가공에 의해 형성된다. 단차부(19)의 높이는 이너리드와 히트싱크(15) 사이의 절연갭(gap)을 확보할 수 있는 칫수의 최소값으로 설정된다. 제1외부프레임(13) 및제2외부프레임(14)에서 3곳의 단차부(19)의 상면에는 기계적 결합용의 한쌍의 凸부(13a,14a)와, 위치결정용의 凸부(14b)가 프레스 가공에 의해 형성된다. 또한, 제1외부프레임(13)의 단차부(19)가 형성되지 않는 위치에는 제2외부프레임(14)의 위치결정용 凸부(14b)와 쌍으로 되는 凸부(13b)가 히트싱크(15)의 중심에 대하여 대각선상에 형성된다. 그리고, 이들 凸부(13a,14a,13b,14b)는 상기한 결합구멍(5a,6a) 및 위치결정구멍(5b,6b)에 각각 대응하도록 형성된다.
제1외부프레임(13)에서 위치결정용 凸부(13b)의 근접위치에는 서브런너 배치용의 돌출부(20)가 바깥쪽으로 형성되고, 이 돌출부(20)는 상기한 리드프레임(2)에서 서브런너 배치용의 노치부(3b)에 대응한다. 이 돌출부(20)의 제1외부프레임(13)에서 멀어지는 방향의 길이는 후술되는 서브런너의 길이에 대응되도록 설정되고, 이 길이방향에 직교하는 횡폭은 서브런너의 폭보다도 크게 되도록 설정된다.
다연 리드프레임(1)과 다연 히트싱크 조립체(11)는 일체화 공정에 있어서, 각 단위가 제4도에 도시된 것처럼 겹쳐지도록 일체화된다. 즉, 리드프레임(2)과 히트싱크 조립체(12)는 펠릿배치용 영역(7)과 히트싱크(15)가 동심으로 되도록 배치되어 상하로 겹쳐진다. 이 경우에, 리드프레임(2)측의 결합구멍(5a,6b) 및 위치결정구멍(5b,6b)에 히트싱크 조립체(12)측의 결합凸부(13a,14a) 및 위치결정凸부(13b,14b)가 각각 삽입된다. 이것에 의해, 리드프레임(2)과 히트싱크 조립체(12)는 정밀하게 위치맞춤된 상태로 된다. 계속해서, 양결합凸부(13a,14a)의 상단부가 코킹(caulking)가공(기계적으로 변형가공)되는 것에 의해서, 양결합구멍(5a,6a)보다도 대구경의 리베트헤드(rivet head)형상의 결합부(21)가 각각 형성된다. 양결합부(21)가 양단차부(19)와의 사이에서, 리드프레임(2)에 있어서 양결합구멍(5a,6a)의 주변부를 사이에 두는 것에 의해, 리드프레임(2)과 히트싱크조립체(12)는 겹쳐져서 고정화되는 형태로 된다.
더우기 겹침작업, 삽입작업 및 코킹가공은 복수개의 리드프레임(2) 및 히트싱크 조립체(12)에 대해서 동시에 실시할 수 있다. 따라서, 작업성은 매우 양호하게 된다.
이와 같이해서 리드프레임(2)과 히트싱크 조립체(12)가 상하로 겹치게 결합된 결합체(22)에 있어서, 상측의 리드프레임(2)에서 이너리드(9)군의 내측선단부는 하측의 히트싱크 조립체(12)에서 히트싱크(15)의 바깥둘레부에 위에서 볼 때 소정의 칫수만큼 내측으로 들어가 겹쳐진 상태로 됨과 동시에, 히트싱크(15)의 상면에 대해서는 단차부(19)의 높이만큼 플로우트되는 상태로 된다.
이상과 같이하여 다연 리드프레임(1)과 다연 히트싱크 조립체(11)가 결합된 결합체(22)에는, 제5도에 도시된 것처럼, 펠릿 본딩 공정에 있어서 펠릿 본딩작업이 각 히트싱크(15)마다 실시되고, 계속해서 와이어 본딩 공정에 있어서, 각 펠릿 및 리드프레임(2)마다 와이어 본딩이 실시된다. 이 경우에, 결합체(22)가 다연으로 구성되기 때문에, 이들 본딩작업은 결합체(22)가 길이방향으로 핏치(pitch)씩 보내지는 것에 의해 각 단위마다에 순차적으로 실시된다. 이때, 다연 리드프레임(1)의 두께와 외형은 종래의 다연 리드프레임과 동일하기 때문에, 이들 작업의 실시에 즈음해서는 종래의 펠릿 본딩장치, 와이어본딩장치를 사용할 수 있다.
제5도에 도시된 것처럼, 펠릿(23)은 히트싱크(15)보다도 작은 정방형의 판형상으로 형성된다. 이 펠릿(23)은 히트싱크(15)의 상면에 배치되고, 히트싱크(15)와 펠릿(23)의 사이에 형성된 본딩층(24)에 의해 고착된다. 본 실시예에 있어서, 본딩층(24)은 땜납층에 의해 형성된다. 즉, 히트싱크(15)의 상면에 땜납조각이 위치해서 가열되는 상태로 땜납조각에 펠릿(23)이 달라붙어 형성된 땜납 본딩층(24)에 의해서, 펠릿(23)은 히트싱크(15)상에 본딩된다.
또, 이 본딩층으로서는 땜납층 이외에 금실리콘공융층 또는 은패이스트(paste)접착층을 사용할 수 있다. 단, 형성된 본딩층은 펠릿(23)에서 히트싱크(15)로 열전달이 방해되지 않도록 형성하는 것이 바람직하다. 이와 관련하여 땜납본딩층(24)은 열전달율이 높을 뿐만 아니라 유연성이 풍부하기 때문에, 펠릿(23)과 히트싱크(15)의 사이에 작용하는 기계적응력을 흡수할 수 있다.
또한, 펠릿(23)은 반도체 장치의 제조공정에서 통상의 웨이퍼 프로세스로 반도체 소자군이나 배선회로 등으로 된 집적회로를 제조한 후에, 다이싱(dicing)공정에 있어서 소정의 형상으로 분단되어 제조된다.
또한, 펠릿(23)과 각 이너리드(9)를 전기적으로 접속하기 위한 와이어(25)는, 그 양단부를 펠릿(23)의 전극패드(23a)와 이너리드(9) 선단부에 각각 본딩되어 양자간을 전기적으로 접속한다. 여기서, 이너리드(9)의 내측 선단부가 히트싱크(15)의 주변부에 겹쳐진 상태로 되는 것에 의해서, 이너리드측의 와이어 본딩 작업에 즈음해서 와이어(25)의 압력에 대한 반발력을 히트싱크(15)로부터 구할 수 있기 때문에, 이 와이어 본딩작업의 실시에 즈음해서 종래의 열압착식 와이어 본딩장치나 초음파 열압착식 와이어 본딩장치 및 초음파식 와이어 본딩장치를사용할 수 있다.
이와 같이해서 결합체(22)에 펠릿(23) 및 와이어(25)가 본딩된 제5도에 도시되어 있는 조립체(26)에는, 수지밀봉공정에 있어서, 제6도 내지 제8도에 도시되어 있는 트랜스퍼 몰드장치(30)가 사용되어 제9도에 도시되어 있는 수지밀봉체(27)가 각 단위에 대해서 동시에 형성된다.
제6도 내지 제8도에 도시된 트랜스퍼 몰드장치(30)는 실린더장치등(도시되지 않음)에 의해서 서로 조여지는 한쌍의 상형(31)과 하형(32)을 구비한다. 상형(31)과 하형(32)의 맞춤면에는 상형캐비티 凹부(33a)와 하형 캐비티 凹부(33b)가 복수조로 캐비티(33)를 형성하도록 설치되어 있다. 다만, 도시 및 설명은 다연 리드프레임 및 다연히트싱크조립체와 같이 한단위에 대해서 행한다. 이 캐비티(33) 형상은 조립체(26)에서 리드프레임(2)의 댐바(10)가 구획하는 정방형에 대응한다. 캐비티(33)의 높이는 조립체(26)의 높이 보다도 크게 설정된다. 상형 캐비티凹부(33a)의 깊이는 조립체(26)에서 와이어(25)의 루프(loop) 높이 보다도 크게 되도록 설정된다. 하형 캐비티 凹부(33b)의 깊이는 조립체(26)에서 히트싱크(15)의 하면에서 단차부(19)의 상면에 이르는 높이와 동등하게 되도록 설정된다.
하형(32)의 맞춤면에는 포트(pot)(34)가 설치되고, 포트(34)에는 실린더장치(도시되지 않음)에 의해 진퇴되는 플런저(plunger)(35)가 성형재료로서 수지를 공급할 수 있도록 삽입된다. 상형(31)의 맞춤면에는 컬(cull)(36)이 포트(34)와 대향위치에 형성되고, 서로 연이어 통하는 메인런너(37) 및 서브런너(38)가 형성된다. 서브런너(38)의 단은 상측 캐비티 凹부(33a)에서 후술하는 소정의 모서리부에 형성되는 게이트(39)에 접속되고, 게이트(39)는 수지를 캐비티(33)내에 주입할 수 있도록 형성된다.
본 실시예에 있어서, 하형(32)의 맞춤면에는 범퍼걸이용 바 수용구멍(40)이 4개, 하형 캐비티 凹부(33b)의 4곳의 모서리부에 배치 형성되고, 캐비티 凹부(33b)에 일체로 형성된다. 따라서, 하형 캐비티 凹부(33b)의 각 모서리부는 모서리를 절단하여 개구한 상태로 된다. 각 범퍼걸이용 바 수용구멍(40)의 평면형상은 히트싱크 조립체(12)의 범퍼걸이용 바(17)의 평면형상에 대응하고, 따라서 각 범퍼걸이용 바 수용구멍(40)은 각 범퍼걸이용 바(17)를 각각 수용하도록 된다. 하형(32)의 맞춤면에서 각 범퍼걸이용 바 수용구멍(40)의 외측위치에는 범퍼수용구멍(41)이 범퍼걸이용 바 수용구멍(40)과 일체로 연속하도록 형성된다. 각 범퍼 수용구멍(41)의 평면형상은 히트싱크 조립체(12)의 범퍼(18)의 평면형상에 대응하고, 따라서 각 범퍼 수용구멍(41)은 각 범퍼(18)를 각각 수용하도록 된다.
더욱이, 하형(32)의 맞춤면에서 상형(31)의 게이트(39)에 대응하는 위치의 범퍼수용구멍(41)의 외측에는 돌출부 수용구멍(42)이 형성되고, 수용구멍(42)의 일부가 범퍼수용구멍(41)에 겹쳐지도록 형성된다. 돌출부 수용구멍(42)은 히트싱크 조립체(12)의 돌출부(20)의 평면형상에 대응되고, 따라서 이 수용구멍(42)은 돌출부(20)를 수용하도록 된다. 또한, 하형(32)의 맞춤면에는 배수홈(43)이 한쌍, 캐비티 凹부(33b)로부터 적당하게 떨어진 양옆 위치에 형성된다.
한편, 상형(31)의 맞춤면에는 범퍼걸이용바 수용구멍 메움용의 凸부(44)가 4개, 상형 캐비티 凹부(33a)의 4곳의 모서리부에 각각 형성되어 있다. 각 凸부(44)의 평면형상은 범퍼 걸이용바 수용구멍(40)의 평면형상에 대응하고 있으며, 각 凸부(44)의 높이는, 범퍼걸이용바 수용구멍(40)의 깊이에서 범퍼걸이용 바(17)의 두께를 뺀 값으로 설정되어 있다. 따라서, 범퍼걸이용 바 수용구멍(40)은 이 凸부(44)와 범퍼걸이용 바(17)에 의해 다시 메워지게 되어 있다. 결국, 하형 캐비티 凹부(33b)의 각 모서리부에 범퍼걸이용 바 수용구멍(40)에 의해 개설된 노치부는, 각 凸부(44)에 의해 폐쇄되도록 되어 있다. 상형(31)의 맞춤면에서의 각 범퍼걸이용 바 수용구멍 메움용 凸부(44)의 외측위치에는 범퍼수용구멍 메움용 凸부(45)가, 범퍼걸이용 바 수용구멍 메움용 凸부(44)에 일체로 형성되어 있다. 이 凸부(45)의 평면형상은 히트싱크 조립체(12)의 범퍼(18)의 평면 형상에 대응되어 있으며, 따라서, 이 凸부(45)는 범퍼(18)와 협동하여 범퍼수용구멍(41)을 다시 메우도록 되어 있다.
더우기, 상형(31)의 맞춤면에서 게이트(39)에 대응하는 위치의 범퍼수용구멍 메움용의 凸부(45)의 외측에는 돌출부 수용구멍 메움용의 凸부(46)가, 범퍼 수용구멍 메움용의 凸부(45)에 연속하도록 형성되어 있다. 이 凸부(46)의 평면형상은 히트싱크 조립체(12)의 돌출부(20)의 평면형상에 대응하고 있고, 따라서 凸부(46)와 돌출부(20)는 돌출부 수용구멍(42)을 메우도록 되어 있다. 이 凸부(46)의 돌출부(20)와의 맞춤면에는 서브런너(38)가 형성되어 있으며, 이 凸부(46)에 연속하는 凸부(45,44)에서 범퍼(18) 및 범퍼 걸이용바(17)와의 맞춤면에는 게이트(39)가 형성되어 있다. 또한, 상형(31)의 맞춤면에는 배수홈(47)이 한쌍, 캐비티凹부(33a)에서 적당히 떨어진 양옆 위치에 형성되어 있다.
다음에 트랜스퍼 몰드장치(30)에 의한 조립체(26)의 수지밀봉 방법에 대해 설명한다.
우선, 조립체(26)는 하형(32)에 장전된다. 이 때, 히트싱크(15)는 하형 캐비티 凹부(33b)내에 수용되고, 각 모서리부의 범퍼걸이용 바(17), 범퍼(18) 및 돌출부(20)는 각 수용구멍(40,41,42)에 각각 수용된다. 이 수용상태에 있어서, 히트싱크(15), 범퍼걸이용 바(17), 범퍼(18) 및 돌출부(20)의 하면은 캐비티 凹부(33b), 각 수용구멍(40,41,42)의 저면에 맞닿는 상태로 되어 있다. 또한, 리드프레임(2)의 하면은 하형(32)의 맞춤면에 맞닿은 상태로 되어 있다.
계속해서 상형(31)과 하형(32)이 조여진다. 조여지면 리드프레임(2)의 댐바(10)의 주위는 상형(31)과 하형(32)의 맞춤면 사이에서 상하로부터 좁혀진 상태가 된다. 또한, 상형(31)의 맞춤면에 각각 형성된 각 凸부(44,45,46)는 하형(32)의 맞춤면에 각각 형성된 각 수용구멍(40,41,42)에 각각 끼워 넣어지고, 각 凸부(44,45,46)의 하면은 각 수용구멍(40,41,42)에 수용된 범퍼걸이용 바(17), 범퍼(18) 및 돌출부(20)의 상면에 압접한 상태로 된다. 이 상태에 있어서, 하형 캐비티 凹부(33b)의 각 모서리부에 범퍼걸이용 바 수용구(40)에 의해 개설된 노치부는 각 凸부(44)에 의해 폐쇄된 상태가 되므로 상형 캐비티 凹부(33a)와 하형 캐비티 凹부(33b)에 의해 형성된 캐비티(33)는 실질적으로 완전히 밀봉된 상태로 된다.
다음에, 성형재료로서 수지(48)가 포트(34)에서 플런저(35)에 의해 메인런너(37), 서브런너(38) 및 게이트(39)를 통하여 캐비티(33)에 주입된다. 서브런너(38)를 유통하는 수지(48)는 히트싱크 조립체(12)에서 돌출부(20)의 상면을 따라 흐르고, 돌출부(20)와 하형(32)에 형성된 게이트(39)에 의해 둘러 쌓인 유로를 통하여 캐비티(33)내에 주입된다.
그리고, 수지밀봉체(27)는 수지(48)가 캐비티(33)에 채워지고 수지(48)가 열경화되는 것에 의해 형성된다. 수지밀봉체(27)가 형성된 후에, 상형(31) 및 하형(32)은 열리게 된다. 이 열림과 동시에, 수지밀봉체(27)는 상형(31) 및 하형(32)에 대해 이젝터(ejector) 핀(도시하지 않음)에 의해 밀어 올려져 분리된다. 이 분리시에 즈음해서 이젝터핀은 조립체(6)의 히트싱크(15)의 부위도 밀어올려지도록 설정하는 것이 바람직하다.
이상과 같이하여 조립체(26)의 몰드후 분리되고, 제9도에 도시되어 있는 성형품(28)이 제조된다. 이 성형품(28)에서 펠릿(23), 이너리드(9), 와이어(25), 히트싱크(15)의 일부 및 4개의 범퍼걸이용 바(17)의 일부는 수지밀봉체(27)의 내부에 수지밀봉된 상태로 되어 있다. 즉, 히트싱크(15) 및 각 범퍼걸이용 바(17)의 일주면은 수지밀봉체(27)의 일주면에서 노출하고, 다른 주면 및 측면은 수지밀봉체(28)의 내부에 끼워 넣어진 상태가 된다. 또한, 4개의 범퍼(18)는 수지밀봉체(28)의 4곳의 모서리부에서 외부로 방사상으로 돌출한 상태가 되어 있다.
트랜스퍼몰드 시의 런너나 컬의 성장흔적(flash)은 제거공정에 있어서 적절하게 제거된다. 그 후, 땜납도금공정에서, 성형품(28)에는 수지밀봉체(27)의 노출면 전체에 걸쳐 땜납도금이 행해진다. 땜납 도금가공시, 성형품(28)은 다연 리드프레임(1) 및 다연히트싱크조립체(11)에 있어서 전기적으로 모두 접속되어 있으므로,전해 도금처리는 일괄하여 실시할 수 있다.
그 후, 성형품(28)은 리드절단 성형공정으로 진행한다. 이 공정에 있어서, 댐바(10)는 인접 아우트리드(8) 사이에서 떼어내 진다. 각 아우터리드(8)는 각 외부프레임(3,4,5,6)에서 떨어진 후, 걸윙(gull wing) 형상으로 굴곡 성형된다. 각 범퍼(18)는 각 외부프레임(13,14)에서 떼어내 진다. 여기서, 각 범퍼(18)와 각 외부프레임(13,14)과의 절단은 수지밀봉체(27)의 대각선에 직교하도록 실시하는 것이 바람직하다. 결국, 이 절단방법은 각 범퍼(18)의 형상을 조절하기 쉽고, 각 범퍼(18)에서의 수지밀봉체(27)의 변과 평행한 단변이 아우터리드(8)의 선단보다 외측에 위치하도록 항상 유지할 수 있다.
이상과 같이 하여 제1도에 도시한 QFP(29)가 제조된다. 이 QFP(29)는, 예를들면 제10도에 도시되어 있는 바와 같이 프린트 배선기판에 실장된다.
제10도에 도시되어 있는 프린트 배선기판(50)은 유리, 에폭시 등의 절연성 판재가 사용된 본체(51)를 구비하고 있다. 본체(51)의 일주면에는 아우터리드(8)의 평탄부에 대응하는 장방형의 실장용 패드(52)가 복수개 형성되고, 아우터리드(8)의 열에 대응하도록 배열되어 있다. 또한, 본체(51)의 상면에는 방열용의 랜드(land)(53)가 형성되고, 실장용 패드(52)의 열을 구성하는 정방형프레임의 중앙부 및 4귀퉁이에 설치된다. 이들 랜드(53)는 QFP(29)의 히트싱크(15) 및 각 범퍼(18)의 위치에 각각 대응하고 있다.
QFP(29)가 이 프린트 배선기판(50)에 표면 실장될 때, 각 실장용 패드(52) 및 랜드(53)의 위에는 크림 땜납 등의 땜납재료(도시하지 않음)가 스크린 인쇄법 등의수단에 의해 도포된다. 이때 각 랜드(53)의 땜납재료는 국부적으로 도포된다.
다음에, 땜납재료가 도포된 실장용 패드(52) 및 랜드(53)에 QFP(29)의 아우터리드(8)의 평탄부 및 히트싱크(15), 각 범퍼(18)가 각각 접착된다. 이 상태에서, 리플로(reflow) 땜납 처리에 의해 땜납재료는 용융된 후 고화된다. 이 처리에 의해, 아우터리드(8)와 실장용 패드(52)와의 사이, 히트싱크(15)와 랜드(53)와의 사이 및 범퍼(18)와 랜드(53)와의 사이의 각각에는 각 땜납부착부(54,55)가 각각 형성된다. 이것에 의해 QFP(29)는 프린트 배선기판(50)에 전기적, 또 기계적으로 접속되어 표면실장된다.
이 땜납 리플로의 열로 펠릿(23)이 발열하면, 펠릿(23)은 히트싱크(15)에 직접 본딩되어 있으므로, 그 열은 히트싱크(15)에 열전도에 의해 전달된다. 히트싱크(15)는 리드프레임의 두께와 비교하여 두껍고, 동시에, 면적이 크므로, 열저항이 극히 낮다. 따라서, 펠릿(23)의 발열은 높은 효율로써 히트싱크(15)에 전달되어, 히트싱크(15)에서 실장기판(50) 및 공기중에 그 열을 방출시키는 것으로, 펠릿(23)은 효과적으로 냉각된다. 히트싱크(15)에 직접 전달된 열은 히트싱크(15)에서 4개의 범퍼(18)로 확산함과 동시에 공기중에 방출된다. 또한, 히트싱크(15) 및 각 범퍼(18)로 확산된 열은, 히트싱크(15) 및 4개의 범퍼(18)에서 각 랜드(53)에 열전도에 의해 전달되어 프린트 배선기판(50)으로 방출된다. 더우기, 펠릿(23)의 발열은 히트싱크(15)에 직접적으로 열전도됨과 동시에 히트싱크(15)의 넓은 표면적에서 수지밀봉체(27) 전체로 확산된다. 이와 같이 QFP(29)는 열방출이 양호하므로 리플로 크랙(crack)을 방지할 수 있다.
상기 실시예에 의하면 다음과 같은 효과를 얻을 수 있다.
(1) 펠릿(23)이 히트싱크(15)에 직접적으로 본딩되어 있는 것에 의해, 펠릿(23)의 발열은 히트싱크(15)로 열전도에 의해 전달되기 때문에, 열적 안전성의 향상이 도모된다.
(2) 히트싱크(15)의 일부 및 히트싱크(15)의 각 모서리부에 일체로 연결되는 각 범퍼(18)가 수지밀봉체(27)의 외부로 노출되는 것에 의해, 히트싱크(15)가 흡수되는 열을 외기중에 방출할 수 있기 때문에, 상기 (1)의 효과를 한층 더 향상시킬 수 있다.
(3) 수지밀봉체(27)의 4곳의 모서리부에 배열 설치된 각 범퍼(18)의 선단이 아우터 리드(8)의 선단보다 외측으로 돌출되어 있기 때문에, 제품조립시나 유저 납입시 및 유저에서 실장시에 패키지에 외력이 예기치않게 가해지는 경우에 범퍼(18)가 외력을 흡수하는 것에 의해, 아우터 리드(8)가 변형하는 것을 방지할 수 있다.
(4) QFP(29)의 제조공정에 있어서, 리드프레임(2)과 히트싱크 조립체(12)의 기계적 결합부(21)는 수지밀봉체(27)의 내부에 매설되지 않기 때문에, 기계적 결합부(21)에 의해서 수지밀봉체(27)의 내부에서 이너리드(9)의 레이아웃이 규제되지 않는다.
(5) 상기 (4)에 의해서, 방열핀 및 그것을 탭에 연결하기 위한 방열핀 리드를 갖지 않는 QFP에도 적용될 수 있다.
(6) 리드프레임(2)과 히트싱크 조립체(12)의 결합은 기계적 결합부(2)에 의해 실시되기 때문에, 결합시에 가스발생등이 없고, 해당 가스발생 등에 의한 펠릿의오염을 미연에 회피할 수 있다.
(7) 히트싱크 조립체(12)가 리드프레임(2)에 결합되는 것에 의해 펠릿(23) 및 이너리드(9)에 대한 각 종 작업을 실시하는 조립장치는 종래의 것과 공용화를 도모할 수 있다. 또한, 리드프레임(2) 및 히트싱크 조립체(12)가 다연구조로 구성되기 때문에, 생산성을 높일 수 있다.
(8) 결합전에는, 히트싱크 조립체(12)는 리드프레임(2)과 별개로 되기 때문에, 히트싱크(15) 및 범퍼(18)를 리드프레임(2)에 비해 두껍게 형성할 수 있고, 그 결과, 방열성능을 간단하게 한층 더 향상시킬 수 있다. 한편, 리드프레임(2)은 얇게 형성할 수 있기 때문에, 배선밀도를 높일 수 있다.
이상 본 발명자에 의해 이루어진 발명을 실시예를 기초로해서 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되지 않고, 그 요지를 벗어나지 않는 범위에서 여러가지로 변경가능한 것은 말할 필요도 없다.
예를들면, 수지밀봉체 및 히트싱크의 형상은 정방형으로 한정되지 않고, 장방형 등의4변형으로 형성되어도 좋다. 특히, 히트싱크는 정4변형으로 한정되지 않고 원형 또는 다각형으로 형성되어도 좋다.
히트싱크 조립체는 다연구조로 구성하는 것에 한정되지 않고, 단일체로 구성해서 다연 리드프레임에 순차적으로 조립해도 좋다.
히트싱크와 리드프레임의 기계적 결합부는, 코킹 가공에 의한 체결구조에 의한 구성으로 한정되지 않고, 땜납 재료에 의한 용착구조 등에 의해 구성해도 좋다. 이 경우에, 결합구멍은 생략할 수 있다.
히트싱크는 수지밀봉체의 내부에 일부가 매설되는 구성에 제한되지 않고, 전체가 매설되도록 구성해도 좋다. 히트싱크의 일부가 수지밀봉체의 일주면이 노출되는 경우에는, 외부의 방열핀을 부설할 수 있도록 구성해도 좋다. 상기와 같은 경우에는, 아우터 리드는 히트싱크와 반대측의 주면방향으로 굴곡져도 좋다.
범퍼에는 볼트삽입구멍이나 암나사 등을 설치할 수 있다.
히트싱크 조립체를 형성하는 재료로서는 동계재료를 사용하는 것에 한정되지 않고, 알루미늄계 재료(알루미늄 또는 그 합금)등과 같이 열전도성이 양호한 다른 금속재료를 사용할 수 있다. 특히, 실리콘카바이드(Sic) 등처럼 열전도성이 우수하고, 또, 열팽창율이 펠릿의 재료인 실리콘의 그것과 거의 동일한 재료를 사용하는 것이 바람직하다.
상기 실시예에서는, 히트싱크 및 각 범퍼가 프린트 배선기판의 랜드에 납땜되는 경우에 관해서 설명했지만, 히트싱크 및 각 범퍼는 납땜되지 않고도 충분하게 방열성능을 발휘한다.
또한, 히트싱크는 그라운드 단자와 급전단자 등을 위한 도전부재로 사용해도 좋다.
이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경으로 된 이용분야인 QFP·IC에 적용된 경우에 관해서 설명했지만, 그것에 한정되지 않고, QFJ, QFI 등과 같은 표면실장형 수지밀봉 패키지, 또 파워트랜지스터용 패키지나, 그 외의 전자장치 전반에 적용할 수 있다. 특히, 본 발명은 소형경량, 다수의 핀, 더욱이 저가격이며, 높은 방열성능이 요구되는 반도체 장치에 이용할 때 우수한 효과가 얻어진다.
본 발명에 의해 얻어지는 대표적인 효과에 대해 간략하게 설명하자면, 다음과 같다.
반도체 펠릿을 히트싱크의 일주면에 본딩하는 것에 의해, 반도체 펠릿의 발열을 히트싱크에 열전도에 의해 전달시킬 수 있기 때문에, 반도체 펠릿을 효과적으로 냉각시킬 수 있다.
히트싱크의 4개소의 코너부에 각 범퍼를 설치하고, 각 범퍼의 선단을 아우터리드군의 선단열보다도 외측으로 돌출시킴으로써, 제품조립시나 납품시 및 실장시에 패키지에 외력이 가해진 경우, 범퍼에 의해 외력을 흡수시킬 수 있기 때문에, 아우터리드가 변형되는 것을 방지할 수 있다.
히트싱크와 리드프레임과의 결합부는 수지봉지체의 내부에 매립되기 때문에, 그 결합부에 의해 수지봉지체의 내부에서의 이너리드의 배선레이아웃이 규제되지 않는다. 따라서, 방열핀을 가지지 않는 반도체장치로도 제조할 수 있다.

Claims (13)

  1. 칩 탑재영역 및 네 개의 범퍼영역이 일체로 형성된 히트싱크와;
    상기 칩 탑재영역에 탑재된 반도체 칩과;
    상기 반도체 칩을 밀봉하는 사각형의 수지체와;
    각각 상기 수지체의 네 변으로부터 돌출한 아우터리드를 가지는, 상기 반도체 칩에 전기적으로 연결된 복수의 리드를 포함하여 이루어지고,
    상기 네 개의 범퍼영역이 각각 상기 수지체의 네 모서리로부터 돌출하고, 상기 네 개의 범퍼영역은 각각 상기 아우터리더보다 더 두께가 두껍고 폭이 넓으며, 상기 아우터리드의 뒷면은 상기 네 개의 범퍼영역의 뒷면보다 더 낮게 배치되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    복수의 실장용 패드와 네 개의 랜드패드를 가지는 프린트배선기판을 더 포함하고,
    상기 네 개의 범퍼영역은 각각 상기 랜드패드에 납땜되고, 상기 아우터리드는 각각 상기 실장용 패드에 납땜되는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 네 개의 랜드패드는 각각 상기 실장용 패드보다 폭이 더 넓은 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 히트싱크와 네 개의 범퍼영역은 상기 수지체로부터 돌출한 일체의 평평한 뒷면을 가지고, 상기 아우터리드의 각각은 걸윙(gull-wing)형상으로 구부러져 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 반도체 칩은 땜납에 의해 상기 히트싱크의 칩 탑재영역에 접착되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 복수의 리드의 이너리드는 각각 상기 칩 탑재영역 상부에 배치되고, 상기 히트싱크는 상기 복수의 리드와는 다른 판으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 칩 탑재영역 및 네 개의 범퍼영역이 일체로 형성된 히트싱크와;
    상기 칩 탑재영역에 탑재된 반도체 칩과;
    상기 반도체 칩을 밀봉하는 사변형의 수지체와;
    각각 상기 수지체의 네 변으로부터 돌출한 아우터리드를 가지는, 상기 반도체 칩에 전기적으로 연결된 복수의 리드를 포함하여 이루어지고,
    상기 네 개의 범퍼영역이 각각 상기 수지체의 네 모서리로부터 돌출하며,
    상기 네 개의 범퍼영역은 각각 상기 아우터리드보다 더 두께가 두껍고 폭이 넓으며,
    상기 네 개의 범퍼영역은 상기 칩 탑재영역의 뒷면과 같은 레벨의 뒷면을 가지고,
    상기 네 개의 범퍼영역의 뒷면과 상기 칩 탑재영역의 뒷면이 상기 수지체로부터 돌출하며,
    상기 아우터리드 각각은 걸윙(gull-wing)형상으로 구부러져 있고, 상기 아우터리드의 각 뒷면은 상기 네 개의 범퍼영역보다 낮게 배치되는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 반도체 칩은 납땝층을 통해 상기 칩 탑재영역에 본드되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제 7 항에 있어서,
    복수의 실장용 패드와 복수의 랜드패드를 가지는 프린트배선기판을 더 포함하고,
    상기 네 개의 범퍼영역은 상기 랜드패드에 납땜되고, 상기 아우터리드는 상기 복수의 실장용 패드에 각각 납땜되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 반도체 칩은 땜납층을 통해 상기 칩 탑재영역에 본드되는 것을 특징으로 하는 반도체 장치.
  11. 제 9 항에 있어서,
    상기 랜드패드 각각은 상기 복수의 실장용 패드보다 폭이 넓은 것을 특징으로 하는 반도체 장치.
  12. 제 9 항에 있어서,
    상기 프린트배선기판은 상기 칩 탑재영역의 뒷면에 대응하는 랜드패드를 가지는 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 칩 탑재영역의 뒷면은 대응하는 랜드패드에 납땜되어 있는 것을 특징으로 하는 반도체 장치.
KR1020020056855A 1994-10-28 2002-09-18 반도체 장치 KR100396130B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-1994-00288793 1994-10-28
JP6288793A JP2844316B2 (ja) 1994-10-28 1994-10-28 半導体装置およびその実装構造
KR1019950037133A KR100390094B1 (ko) 1994-10-28 1995-10-25 반도체장치 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037133A Division KR100390094B1 (ko) 1994-10-28 1995-10-25 반도체장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100396130B1 true KR100396130B1 (ko) 2003-08-27

Family

ID=17734806

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019950037133A KR100390094B1 (ko) 1994-10-28 1995-10-25 반도체장치 및 그 제조방법
KR1020000060125A KR100392713B1 (ko) 1994-10-28 2000-10-12 전자장치
KR1020020056855A KR100396130B1 (ko) 1994-10-28 2002-09-18 반도체 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1019950037133A KR100390094B1 (ko) 1994-10-28 1995-10-25 반도체장치 및 그 제조방법
KR1020000060125A KR100392713B1 (ko) 1994-10-28 2000-10-12 전자장치

Country Status (4)

Country Link
US (5) US5808359A (ko)
JP (1) JP2844316B2 (ko)
KR (3) KR100390094B1 (ko)
TW (1) TW319905B (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2844316B2 (ja) * 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造
JPH11145364A (ja) * 1997-11-12 1999-05-28 Denso Corp 樹脂封止型半導体装置及びその製造方法
US5981310A (en) * 1998-01-22 1999-11-09 International Business Machines Corporation Multi-chip heat-sink cap assembly
US6114190A (en) 1998-04-14 2000-09-05 Micron Technology, Inc. Method of forming heat sink and semiconductor chip assemblies
JP3839178B2 (ja) 1999-01-29 2006-11-01 株式会社ルネサステクノロジ 半導体装置
US6252772B1 (en) 1999-02-10 2001-06-26 Micron Technology, Inc. Removable heat sink bumpers on a quad flat package
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
DE10232788B4 (de) * 2001-07-18 2010-01-14 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
US7135768B2 (en) * 2001-09-06 2006-11-14 Silicon Bandwidth Inc. Hermetic seal
US7485952B1 (en) * 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US20080169541A1 (en) * 2001-09-19 2008-07-17 Jeffrey Alan Miks Enhanced durability multimedia card
EP1318544A1 (en) * 2001-12-06 2003-06-11 STMicroelectronics S.r.l. Method for manufacturing semiconductor device packages
TW544894B (en) * 2002-04-10 2003-08-01 Siliconware Precision Industries Co Ltd Chip carrier with dam bar
US6910635B1 (en) 2002-10-08 2005-06-28 Amkor Technology, Inc. Die down multi-media card and method of making same
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
WO2004075261A2 (en) * 2003-02-19 2004-09-02 Honeywell International Inc. Thermal interconnect systems methods of production and uses thereof
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7863730B2 (en) * 2003-08-28 2011-01-04 St Assembly Test Services Ltd. Array-molded package heat spreader and fabrication method therefor
US7556986B1 (en) 2004-04-21 2009-07-07 Amkor Technology, Inc. Tape supported memory card leadframe structure
US7149088B2 (en) * 2004-06-18 2006-12-12 International Rectifier Corporation Half-bridge power module with insert molded heatsinks
JP2006041238A (ja) * 2004-07-28 2006-02-09 Toshiba Corp 配線基板及び配線基板の製造方法
CN100342530C (zh) * 2004-07-30 2007-10-10 奇鋐科技股份有限公司 具有导引风管及风罩的散热模组
US20060037995A1 (en) * 2004-08-20 2006-02-23 Texas Instruments Incorporated Heatslug to leadframe attachment
US7201327B1 (en) 2004-10-18 2007-04-10 Amkor Technology, Inc. Memory card and its manufacturing method
US7193305B1 (en) 2004-11-03 2007-03-20 Amkor Technology, Inc. Memory card ESC substrate insert
DE102004062939B4 (de) * 2004-12-28 2019-02-21 Volkswagen Ag Verfahren und Vorrichtung zum optimierten Starten eines Verbrennungsmotors
US20060170080A1 (en) * 2005-02-03 2006-08-03 Zuniga-Ortiz Edgar R Semiconductor device having directly attached heat spreader
US7112875B1 (en) 2005-02-17 2006-09-26 Amkor Technology, Inc. Secure digital memory card using land grid array structure
US7220915B1 (en) 2005-02-17 2007-05-22 Amkor Technology, Inc. Memory card and its manufacturing method
US7719845B1 (en) 2005-04-26 2010-05-18 Amkor Technology, Inc. Chamfered memory card module and method of making same
US20090021921A1 (en) * 2005-04-26 2009-01-22 Amkor Technology, Inc. Memory card and its manufacturing method
TWI269414B (en) * 2005-06-20 2006-12-21 Via Tech Inc Package substrate with improved structure for thermal dissipation and electronic device using the same
US7375975B1 (en) 2005-10-31 2008-05-20 Amkor Technology, Inc. Enhanced durability memory card
US7837120B1 (en) 2005-11-29 2010-11-23 Amkor Technology, Inc. Modular memory card and method of making same
US7359204B1 (en) 2006-02-15 2008-04-15 Amkor Technology, Inc. Multiple cover memory card
JP2007281146A (ja) * 2006-04-05 2007-10-25 Sharp Corp 半導体発光装置
US20070270040A1 (en) * 2006-05-05 2007-11-22 Jang Sang J Chamfered Memory Card
US20070290303A1 (en) * 2006-06-07 2007-12-20 Texas Instruments Deutschland Gmbh Dual leadframe semiconductor device package
US7655527B2 (en) * 2006-11-07 2010-02-02 Infineon Technologies Austria Ag Semiconductor element and process of manufacturing semiconductor element
US20080230880A1 (en) * 2007-03-21 2008-09-25 Kazuaki Ano Leadframe Array with Riveted Heat Sinks
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
JP2010118577A (ja) * 2008-11-14 2010-05-27 Sumitomo Electric Ind Ltd 樹脂封止型半導体装置およびその製造方法
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN101936708B (zh) * 2010-08-13 2012-05-23 河海大学常州校区 Qfp芯片的定位检测方法
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
JP2016076640A (ja) * 2014-10-08 2016-05-12 カルソニックカンセイ株式会社 半導体冷却構造
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
CN108022899B (zh) * 2016-10-28 2020-02-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399610A (en) * 1981-04-01 1983-08-23 Western Electric Company, Inc. Assembling an electronic device
US4819041A (en) * 1983-12-30 1989-04-04 Amp Incorporated Surface mounted integrated circuit chip package and method for making same
JPS62104056A (ja) * 1985-07-08 1987-05-14 Nec Corp 半導体部品の実装構造
KR880002260A (ko) * 1986-07-09 1988-04-30 로버트 에스. 헐스 열적으로 향상된 대규모 집적회로 패키지 및 집적회로 다이의 장착방법
JPH07109024B2 (ja) * 1987-11-16 1995-11-22 日立粉末治金株式会社 内燃機関の弁座用焼結合金
JP2593702B2 (ja) * 1988-11-09 1997-03-26 株式会社日立製作所 半導体装置の製造方法
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
JPH03266456A (ja) 1990-03-15 1991-11-27 Nippon Steel Corp 半導体チップ用放熱部材及び半導体パッケージ
JPH03286558A (ja) * 1990-04-02 1991-12-17 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5036381A (en) * 1990-06-15 1991-07-30 Motorola, Inc. Multiple electronic devices within a single carrier structure
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
US5350713A (en) * 1990-12-19 1994-09-27 Vlsi Technology, Inc. Design and sealing method for semiconductor packages
US5138430A (en) * 1991-06-06 1992-08-11 International Business Machines Corporation High performance versatile thermally enhanced IC chip mounting
US5263245A (en) * 1992-01-27 1993-11-23 International Business Machines Corporation Method of making an electronic package with enhanced heat sinking
JP3025093B2 (ja) * 1992-02-03 2000-03-27 株式会社日立製作所 半導体装置およびその実装構造体
US5289344A (en) * 1992-10-08 1994-02-22 Allegro Microsystems Inc. Integrated-circuit lead-frame package with failure-resistant ground-lead and heat-sink means
US5402006A (en) * 1992-11-10 1995-03-28 Texas Instruments Incorporated Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound
US5318451A (en) * 1993-01-25 1994-06-07 Augat Inc. Stackable interconnection socket
US5394607A (en) * 1993-05-20 1995-03-07 Texas Instruments Incorporated Method of providing low cost heat sink
US5397746A (en) * 1993-11-03 1995-03-14 Intel Corporation Quad flat package heat slug composition
US5457605A (en) * 1993-11-23 1995-10-10 Motorola, Inc. Electronic device having coplanar heatsink and electrical contacts
JP2844316B2 (ja) * 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造

Also Published As

Publication number Publication date
KR100390094B1 (ko) 2003-09-26
US5808359A (en) 1998-09-15
US6392308B2 (en) 2002-05-21
US20020096791A1 (en) 2002-07-25
KR960015827A (ko) 1996-05-22
TW319905B (ko) 1997-11-11
US6104085A (en) 2000-08-15
KR100392713B1 (ko) 2003-07-28
US6492739B2 (en) 2002-12-10
JP2844316B2 (ja) 1999-01-06
US20010006259A1 (en) 2001-07-05
US6320270B1 (en) 2001-11-20
JPH08130273A (ja) 1996-05-21

Similar Documents

Publication Publication Date Title
KR100396130B1 (ko) 반도체 장치
US6873041B1 (en) Power semiconductor package with strap
US7410834B2 (en) Method of manufacturing a semiconductor device
US6410363B1 (en) Semiconductor device and method of manufacturing same
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
KR20050071524A (ko) 블럭 몰드 조립체용 열 강화 패키지
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
JP2593702B2 (ja) 半導体装置の製造方法
JP2651427B2 (ja) 半導体装置の製造方法
JP2660732B2 (ja) 半導体装置
JPH09312372A (ja) 半導体装置の製造方法
JP3599566B2 (ja) 半導体装置の製造方法
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPS63293928A (ja) 電子装置
US20220199477A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JP2001352008A (ja) 半導体装置およびその製造方法
KR101120718B1 (ko) 듀얼 게이지 리드프레임
JP3747991B2 (ja) 半導体装置の製造方法
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JPH11340400A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH077120A (ja) 半導体装置の実装構造体並びに実装基板および半導体装置
JPH0774197A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2000243878A (ja) 半導体装置
JPH09213728A (ja) 半導体装置およびその製造に使用される成形装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 12

EXPY Expiration of term