JP2000243878A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000243878A
JP2000243878A JP2000074431A JP2000074431A JP2000243878A JP 2000243878 A JP2000243878 A JP 2000243878A JP 2000074431 A JP2000074431 A JP 2000074431A JP 2000074431 A JP2000074431 A JP 2000074431A JP 2000243878 A JP2000243878 A JP 2000243878A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
pellet
lead
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000074431A
Other languages
English (en)
Inventor
Katsuo Arai
克夫 新井
Tadatoshi Danno
忠敏 団野
Mayumi Kaneko
真弓 金子
Kazuya Takahashi
和也 高橋
Tadaki Sakuraba
忠基 桜庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000074431A priority Critical patent/JP2000243878A/ja
Publication of JP2000243878A publication Critical patent/JP2000243878A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

(57)【要約】 【課題】 実装基板上の占有面積を小さくする。 【解決手段】 半導体装置15は、複数のボンディング
パッド12aを有するペレット12と、ボンディングパ
ッド12aにワイヤ13で電気的に接続されたインナリ
ード7およびこれに連結したアウタリード8と、ペレッ
ト12、ワイヤ13、インナリード7を樹脂封止した樹
脂封止体14とを備えており、樹脂封止体14は第1の
面と、第2の面より小面積の第2の面と、アウタリード
8が突出する4つの側面とを備えており、ペレット12
はボンディングパッド12aを第1の面側にして固定さ
れ、アウタリード8が第1の面で露出されている。実装
に際しては、実装基板本体23に開設された収容孔24
に第2の面側を下にして収容され、アウタリード8が収
容孔24の開口縁辺部に形成されたランド25に上から
当接されてはんだ付けされる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の実装
技術、特に、半導体装置が実装基板の主面から突出しな
いように実装することができる画期的な半導体装置の実
装技術に関し、例えば、半導体集積回路装置(以下、I
Cという。)の実装技術に利用して有効なものに関す
る。
【0002】
【従来の技術】従来のIC実装技術としては、次のよう
なものがある。 (1) シングル・インライン・パッケージや、デュア
ル・インライン・パッケージを備えているIC(SIP
・IC、DIP・IC)等のように、インライン構造の
アウタリードを備えているICが実装基板に実装される
場合、実装基板本体にはコンタクト構造を有する挿入口
が複数個開設されており、この挿入口群に前記アウタリ
ード群がそれぞれ挿入され、この挿入口のコンタクトと
アウタリードとの間がそれぞれはんだ付けされることに
より、ICが実装基板上に持ち上げられた状態で実装さ
れる。
【0003】なお、DIP形部品自動挿入技術を述べて
ある例としては、日刊工業新聞社発行「電子部品の自動
組立入門」昭和56年7月30日発行 P135〜P1
37、がある。
【0004】(2) スモール・アウトライン・パッケ
ージやクワッド・フラット・パッケージを備えているI
C(SOP・IC、QFP・IC)等のように、アウト
ライン構造のアウタリードを備えているICが実装基板
に実装される場合、実装基板本体の主面上にはコンタク
ト構造を有するランドが複数個形成されており、このラ
ンド群に前記アウタリード群がそれぞれ当接され、この
ランドとアウタリードとの間がそれぞれはんだ付けされ
ることにより、ICが実装基板上に支持(表面実装)さ
れた状態で実装される。
【0005】なお、表面実装技術を述べてある例として
は、株式会社プレスジャーナル発行「1989サーフェ
イスマウントテクノロジー」昭和63年8月25日発
行、がある。
【0006】
【発明が解決しようとする課題】しかし、前記従来の半
導体装置の実装技術においては、次のような問題点があ
る。
【0007】(1) インライン構造のアウタリードを
備えている半導体装置においては、半導体装置の実装基
板への実装状態において、半導体装置が実装基板の本体
表面から突出するため、実装後の厚みが全体として厚く
なる。
【0008】(2) アウトライン構造のアウタリード
を備えている半導体装置においては、アウタリードがラ
ンドにはんだ付けされるため、実装基板上における半導
体装置の占有面積が大きくなるばかりでなく、パッケー
ジの厚さ分が実装基板上にどうしても突出してしまう。
【0009】本発明の目的は、半導体装置が実装基板か
ら突出するのを回避することができる半導体装置の実装
技術を提供することにある。
【0010】本発明の第2の目的は、実装基板上におけ
る半導体装置の占有面積を小さくすることができる半導
体装置の実装技術を提供することにある。
【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0012】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。すなわち、本体に収容凹部が形成されていると
ともに、この本体の一主面における収容凹部の開口縁辺
部にコンタクトが配設されている実装基板と、この実装
基板の収容凹部に収容されるパッケージを備えていると
ともに、このパッケージの外周面における一主面側端部
にアウタリードが前記コンタクトに対向するように突設
されている半導体装置とを備えており、前記半導体装置
が前記実装基板に前記パッケージを前記収容凹部に全体
的に没するように収容され、かつ、前記アウタリードが
前記コンタクトに電気的に接続された状態で実装されて
いることを特徴とする。
【0013】前記した手段によれば、半導体装置は実装
基板本体の収容凹部に全体的に没するように収容されて
いるため、半導体装置が実装基板の表面から突出するの
はきわめて小さく抑制される。
【0014】また、半導体装置のアウタリード群は実装
基板の一主面における収容凹部の開口縁辺に配設される
ため、アウタリード群の実装基板上における占有面積は
最小限度に抑制することができる。
【0015】
【発明の実施の形態】図1は本発明の一実施の形態であ
る半導体装置の実装構造体を示しており、(a)は正面
断面図、(b)は一部省略一部切断平面図である。図2
はそれに使用されている実装基板を示しており、(a)
は斜視図、(b)は(a)のb−b線に沿う断面図であ
る。図3以降は本発明の一実施の形態である半導体装置
の製造方法を示す各説明図である。
【0016】本実施の形態において、本発明に係る半導
体装置の実装構造体21は実装基板22、および半導体
集積回路装置から成る半導体装置15を備えている。
【0017】本発明の一実施の形態である実装基板22
は本体23を備えており、本体23は樹脂またはセラミ
ック等のような絶縁材料を用いられて所望の平板形状に
形成されている。本体23には収容凹部としての収容孔
24が所望の場所に配されて、厚さ方向に貫通するよう
に一体的に開設されており、この収容孔24の内部空間
は半導体装置15を収容し得る略正方形の柱形状に形成
されている。
【0018】本体23の一主面(以下、上面とする。)
における収容孔24の開口縁辺部の四辺には、コンタク
トとしてのランド25が複数個宛配されて形成されてい
る。ランド25のそれぞれは周方向に所定のピッチをも
って等間隔に配されて、径方向に延在するように形成さ
れている。そして、各ランド25群のピッチは後記する
半導体装置のアウタリードのピッチと対応されるように
設定されている。
【0019】また、ランド25は略長方形の小さい板形
状に形成されており、その大きさは後記する半導体装置
のアウタリードよりも若干大きめに設定されている。そ
して、各ランド25の上面にははんだクリーム(図示せ
ず)がスクリーン印刷法等の適当な手段によって塗布さ
れている。このはんだクリームによってはんだ盛り層2
7が形成されるようになっている。
【0020】そして、各ランド25は本体23の収容孔
24が開口された上面に形成されている電気配線26に
電気的に接続されている。この電気配線6は本体23の
上面にスクリーン印刷法等のような適当な厚膜形成技術
により、予め形成しておいてもよいが、後述するよう
に、半導体装置が収容孔24に没入された後、スクリー
ン印刷法等により形成することもできる。
【0021】他方、本実施の形態に係る半導体装置15
は、シリコン半導体ペレット(以下、ペレットとい
う。)12と、ペレットの周囲に配設されている複数本
のインナリード7と、各インナリード7にそれぞれ一体
的に接続されている各アウタリード8と、ペレット12
の各ボンディングパッド12aおよびインナリード7の
先端部にその両端部をそれぞれボンディングされて橋絡
されているワイヤ13と、これらを樹脂封止するパッケ
ージ14とを備えている。そして、樹脂封止パッケージ
14の外周面における一主面側端部にアウタリード8群
が径方向外向きに突設されているとともに、各アウタリ
ード8の径方向の長さが約0.8mm以下になるように
短く形成されている。
【0022】以下、本発明の一実施の形態であるこの半
導体装置の製造方法を説明する。この説明により、前記
半導体装置ついての構成の詳細が共に明らかにされる。
【0023】本実施の形態において、前記構成に係る半
導体装置についての製造方法には、図3に示されている
多連リードフレーム1が使用されている。この多連リー
ドフレーム1は銅系(銅またはその合金)材料からなる
薄板が用いられて、打ち抜きプレス加工またはエッチン
グ加工等の適当な手段により一体成形されている。
【0024】この多連リードフレーム1には複数の単位
リードフレーム2が横方向に1列に並設されている。但
し、一単位についてのみ図示および説明される。単位リ
ードフレーム2は位置決め孔3aが開設されている外枠
3を一対備えており、両外枠3、3は所定の間隔で平行
になるように配されて一連にそれぞれ延設されている。
隣り合う単位リードフレーム2、2間には一対のセクシ
ョン枠4が両外枠3、3間に互いに平行に配されて一体
的に架設されており、これら外枠3、3、セクション枠
4、4により形成される略正方形の枠体内に単位リード
フレーム2が構成されている。
【0025】各単位リードフレーム2において、外枠3
およびセクション枠4の接続部にはダム吊り部材5が略
直角方向にそれぞれ配されて一体的に突設されており、
ダム吊り部材5には4本のダム部材6が略正方形の枠形
状になるように配されて、一体的に吊持されている。
【0026】ダム部材6には複数本のインナリード7が
長手方向に等間隔に配されて、略放射状に延在するよう
に径方向内向きに突設されており、インナリード7のそ
れぞれはその先端が一列に整列されて配置されている。
【0027】他方、ダム部材6におけるインナリード7
と反対側にはアウタリード8が複数本、それぞれが各イ
ンナリード7と一体的に連続するように配されて、互い
に平行で、かつ、ダム部材6に対して直角になるように
一体的に突設されている。そして、各アウタリード8の
外側先端は外枠3またはセクション枠4にそれぞれ連結
されている。また、アウタリード8のダム部材6から外
枠3またはセクション枠4までの距離はきわめて短く設
定されている。したがって、アウタリード8の外側先端
は外枠3またはセクション枠4から予め切り離しておい
てもよい。
【0028】そして、ダム部材6における隣り合うイン
ナリード7、7およびアウタリード8、8間の部分は、
後述する樹脂封止パッケージの成形時にレジンの流れを
せき止めるダム6aを実質的に構成している。
【0029】本実施の形態において、インナリード7群
はそのダム部材6の付近においてダム部材6を含む平面
から一方向(以下、下方向とする。)に離れるように約
45度の傾斜角度をもって屈曲されている。また、イン
ナリード7群はの先端付近である傾斜下端付近において
水平方向内向きに屈曲されている。したがって、インナ
リード7群の内側端部はダム部材6を含む平面から下方
向に下げられており、その下げられる高さは、ペレット
の厚み分以上になるように設定されている。
【0030】そして、インナリード7群の下げられて水
平に形成された部分によってタブ部材取付部9が実質的
に形成されており、この取付部9の下面にはタブ部材1
0が固着されるようになっている。タブ部材10は絶縁
性を有する樹脂から成るテープが用いられて形成されて
おり、接着等の適当な手段によって取付部9の下面に固
着されるようになっている。
【0031】前記構成にかかる多連リードフレームには
ペレット・ボンディング作業、続いて、ワイヤ・ボンデ
ィング作業が実施され、これら作業により、図4に示さ
れているような組立体が製造されることになる。
【0032】まず、ペレットボンディング作業により、
前工程においてバイポーラ形の集積回路素子等(図示せ
ず)を作り込まれた半導体集積回路構造体としてのペレ
ット12が、各単位リードフレーム2におけるタブ部材
10の上の略中央部に配されて、銀ペースト等の適当な
ボンディング材料が用いられて形成されるボンディング
層11を介して固着される。銀ペーストは、エポキシ系
樹脂接着剤、硬化促進剤、および溶剤に銀粉が混入され
て構成されているボンディング材料であり、タブ部材1
0上に塗布された銀ペーストにペレットが押接された
後、適当な温度により硬化(キュア)されることによ
り、ボンディング層11を形成するようになっている。
【0033】なお、本実施の形態においては、ペレット
12はタブ部材10にボンディングされるため、タブ部
材10にペレット12を予めボンディングしておき、こ
のペレット12がボンディングされたタブ部材10を単
位リードフレーム2のタブ取付部9にボンディングする
ようにしてもよい。この場合には、複数枚のタブ部材1
0を多連リードフレーム1の各単位リードフレーム2に
対応するように配置されているテープ形状に連結してお
くことにより、複数個のペレット12を多連リードフレ
ーム1に一括にボンディングすることができる。また、
タブ部材10群のテープと、多連リードフレーム1とを
同一方向に同期させて送ることにより、ペレットボンデ
ィング作業を順次かつ連続的に実行することができる。
【0034】そして、タブ部材10に固定的にボンディ
ングされたペレット12のボンディングパッド12a
と、単位リードフレーム2における各インナリード7と
の間に、金系材料、銅系材料およびアルミニウム系材料
等を使用されて形成されているワイヤ13が、超音波熱
圧着式等のような適当なワイヤボンディング装置が使用
されることにより、その両端部をそれぞれボンディング
されて橋絡される。これにより、ペレット12に作り込
まれている集積回路は、ボンディングパッド12a、ワ
イヤ13、インナリード7およびアウタリード8を介し
て電気的に外部に引き出されることになる。
【0035】このようにしてペレットおよびワイヤ・ボ
ンディングされた多連リードフレームには、各単位リー
ドフレーム毎に樹脂封止するパッケージ群が、図5に示
されているようなトランスファ成形装置を使用されて単
位リードフレーム群について同時成形される。
【0036】図5に示されているトランスファ成形装置
50はシリンダ装置等(図示せず)によって互いに型締
めされる上型51と下型52とを備えている。下型52
の上型51との合わせ面には下型キャビティー凹部53
bが上型51の合わせ面53aと協働して、前記実装基
板22における収容孔24と略同一の深さを有するキャ
ビティー53を形成するようにそれぞれ複数組没設され
ている。但し、一単位のみが図示されている。
【0037】上型51の合わせ面にはポット54が開設
されており、ポット54にはシリンダ装置(図示せず)
により進退されるプランジャ55が成形材料としての樹
脂から成るタブレットが投入され、このタブレットが溶
融されて成る樹脂(以下、レジンという。)を送給し得
るようになっている。
【0038】下型52の合わせ面にはカル56がポット
54との対向位置に配されて没設されているとともに、
複数条のランナ57がポット54にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ57の
他端部は下側キャビティー凹部53bにそれぞれ接続さ
れており、その接続部にはゲート58がレジンをキャビ
ティー53内に注入し得るように形成されている。ま
た、下型52の合わせ面には逃げ凹所59がリードフレ
ームの厚みを逃げ得るように、多連リードフレーム1の
外形よりも若干大きめの長方形で、その厚さと略等しい
寸法の一定深さに没設されている。
【0039】前記構成にかかる多連リードフレーム1が
用いられて樹脂封止型パッケージがトランスファ成形さ
れる場合、上型51および下型52における各キャビテ
ィー53は各単位リードフレーム2における一対のダム
6a、6a間の空間にそれぞれ対応される。
【0040】トランスファ成形時において、前記構成に
かかる多連リードフレーム1は下型52に没設されてい
る逃げ凹所59内に、各単位リードフレーム2における
ペレット12が各下型キャビティー凹部53b内にそれ
ぞれ収容されるように配されてセットされる。この状態
において、ペレット12は下方に下げられインナリード
7群のタブ部材10上にボンディングされているため、
下型キャビティー凹部53bの底面付近に位置した状態
になっている。
【0041】続いて、上型51と下型52とが型締めさ
れて各キャビティー53がそれぞれ形成されると、ポッ
ト54からプランジャ55により成形材料としてのレジ
ン60がランナ57およびゲート58を通じて各キャビ
ティー53に送給されて注入される。
【0042】注入後、レジンが熱硬化されて樹脂封止パ
ッケージ14が成形されると、上型51および下型52
は型開きされるとともに、エジェクタ・ピン(図示せ
ず)により樹脂封止パッケージ14群が離型される。こ
のようにして、樹脂封止パッケージ14群が成形された
多連リードフレーム1はトランスファ成形装置50から
脱装される。
【0043】そして、このように樹脂成形された樹脂封
止パッケージ14は実装基板22に開設された前記収容
孔24の内部空間よりも僅かに小さい略正方形の平盤形
状にされている。この樹脂封止パッケージ14の内部に
は、ペレット12、タブ部材10、インナリード7およ
びワイヤ13が樹脂封止された状態になっている。ま
た、各アウタリード8は樹脂封止パッケージ14におけ
る上面側の四辺から外部に直角にそれぞれ突出した状態
になっている。
【0044】樹脂封止パッケージを成形された多連リー
ドフレーム1は、リード切断成形工程において各単位リ
ードフレーム毎に順次、リード切断装置(図示せず)に
より、外枠3、セクション枠4およびダム6aが切り落
される。
【0045】外枠3およびセクション枠4が切り落とさ
れると、各アウタリード8がそれぞれ成形された状態に
なる。この際、アウタリード8のそれぞれは樹脂封止パ
ッケージ14の上面側の四辺に外部にきわめて短く突出
するように切断されて成形される。例えば、アウタリー
ド8の長さは、0.8mm以下になるように設定されて
いる。
【0046】次に、前記構成に係る実装基板および半導
体装置が使用される本発明の一実施の形態である半導体
装置の実装構造体の実装作業について説明する。この説
明により、本発明の一実施の形態である半導体装置の実
装構造体の構成が明らかにされる。
【0047】前記構成に係る半導体装置15は前記構成
に係る実装基板22の収容孔24に、パッケージ14の
アウタリード8群が突設された端面側を上側にされて挿
入される。この挿入により、半導体装置15の各アウタ
リード8の下面は実装基板22の上面における収容孔2
4の開口縁辺に形成された各ランド25のはんだクリー
ムの上にそれぞれ接着される。
【0048】その後、ランド25の上に塗布されたはん
だクリームがリフローはんだ処理によって溶融されて固
化されると、各アウタリード8とランド25とがリフロ
ーはんだ処理により形成されたはんだ盛り層27によっ
て電気的かつ機械的に接続される。このようにしてアウ
タリード8とランド25とは電気的かつ機械的に接続さ
れた状態になるため、半導体装置15は実装基板22に
電気的かつ機械的に実装された状態になる。
【0049】半導体装置15が実装基板22の収容孔2
4に挿入され、アウタリード8群がランド25群に機械
的かつ電気的に接続された状態において、半導体装置1
0は実装基板22における本体23の上面から全く突出
されていない状態になっている。したがって、実装基板
22に半導体装置15が実装された後においても、実装
基板本体23の上面上に電気配線26をスクリーン印刷
法により形成することもできる。
【0050】以上説明した前記実施の形態によれば次の
効果が得られる。 (1) 実装基板本体に収容孔を形成し、この収容孔に
半導体装置を挿入するとともに、収容孔の開口縁辺に形
成されたランドにこの半導体装置のアウタリードを電気
的かつ機械的に接続することにより、半導体装置を実装
基板の収容孔に確実に保持させることができるため、半
導体装置を実装基板にその本体上面から突出しない状態
で実装することができるとともに、半導体装置の各アウ
タリードを実装基板の各コンタクトとしてのランドに電
気的に接続することができる。
【0051】(2) 半導体装置を実装基板にその本体
上面から突出しない状態で実装させることにより、実装
後の厚さを薄くすることができ、また、実装後に電気配
線を実装基板本体上面にスクリーン印刷法等のような適
当な厚膜形成技術により形成することもできる。
【0052】(3) 半導体装置のアウタリードの径方
向の長さを短く形成することにより、実装基板上におけ
る半導体装置の占有面積を小さく抑制することができる
ため、実装密度をより一層高めることができる。
【0053】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【0054】例えば、半導体装置15は実装基板の収容
孔に収容した状態で実装基板に実装するに限らず、図6
に示されているように、実装基板22Aの実装面の上に
実装してもよい。このように半導体装置15が実装基板
22Aの実装面の上に実装された場合であっても、アウ
タリード8の径方向の長さが短いため、実装基板22A
における半導体装置15の占有面積は充分に抑制するこ
とができ、実装密度を高めることができる。
【0055】また、図7に示されているように、ペレッ
ト12がボンディングされているタブ部材10のペレッ
トボンディング主面と反対側の主面にヒートシンク16
を固着してもよい。このヒートシンク16を有する半導
体装置15Aにおいては、ペレット12の発熱をヒート
シンク16を通じて樹脂封止パッケージ14の外部にき
わめて効果的に放熱することができるため、半導体装置
15Aの放熱性能を高めることができる。
【0056】前記実施の形態においては、アウタリード
が樹脂封止パッケージから四方に突出するように構成さ
れている場合について説明したが、これに限らず、アウ
タリードは樹脂封止パッケージから二方に突出するよう
に構成してもよい。
【0057】また、ペレットはインナリードに取り付け
られたタブ部材にボンディングするように構成するに限
らず、リードフレームに予め吊持されているタブにペレ
ットボンディングするように構成してもよい。
【0058】前記実施の形態においては、実装基板に収
容孔が開設されている場合について説明したが、半導体
装置を収容する収容凹部は、実装基板に厚さ方向に貫通
するように開設された透孔によって構成するに限らず、
底を有する穴によって構成してもよい。
【0059】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置に適用した場合について説明したが、それ
に限定されるものではなく、樹脂封止パッケージを備え
ているトランジスタやハイブリットIC等のような半導
体装置および実装基板への実装技術全般に適用すること
ができる。特に、本発明は高密度で、かつ、薄型の実装
が要求される場合に使用して優れた効果が得られる。
【0060】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0061】実装基板本体に収容凹部を形成し、この収
容凹部に半導体装置を挿入するとともに、収容凹部の開
口縁辺に形成されたコンタクトにこの半導体装置のアウ
タリードを電気的かつ機械的に接続することにより、半
導体装置を実装基板の収容凹部内において各コンタクト
に電気的に接続させることができるため、半導体装置を
実装基板にその本体上面から突出しない状態で実装する
ことができ、半導体装置の実装構造体の厚さを薄くする
ことができる。
【0062】半導体装置のアウタリードの径方向の長さ
を短く形成することにより、実装基板上におけるアウタ
リードの占有面積を小さく抑制することができるため、
実装密度をより一層高めることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体装置の実装
構造体を示しており、(a)は正面断面図、(b)は一
部省略一部切断平面図である。
【図2】それに使用されている実装基板を示しており、
(a)は斜視図、(b)は(a)のb−b線に沿う断面
図である。
【図3】本発明の一実施の形態である半導体装置の製造
に使用される多連リードフレームを示しており、(a)
は一部省略平面図、(b)は正面断面図である。
【図4】ペレットおよびワイヤボンディング後を示して
おり、(a)は一部省略拡大部分平面図、(b)は正面
断面図である。
【図5】樹脂封止型パッケージの成形工程を示す縦断面
図である。
【図6】本発明の一実施の形態である半導体装置の他の
実装例を示しており、(a)は正面断面図、(b)は一
部省略一部切断平面図である。
【図7】本発明の他の実施の形態である半導体装置を示
しており、(a)は正面断面図、(b)は半分が平面
図、他の半分が底面図である。
【符号の説明】
1…多連リードフレーム、2…単位リードフレーム、3
…外枠、4…セクション枠、5…ダム吊り部材、6…ダ
ム部材、6a…ダム、7…インナリード、8…アウタリ
ード、9…タブ部材取付部、10…タブ部材、11…ペ
レットボンディング層、12…ペレット、13…ボンデ
ィングワイヤ、14…樹脂封止パッケージ、15…半導
体装置、15A…ヒートシンク付き半導体装置、16…
ヒートシンク、21…半導体装置の実装構造体、22…
実装基板、23…実装基板本体、24…収容孔(収容凹
部)、25…ランド(コンタクト)、26…電気配線、
27…はんだ盛り層、50…トランスファ成形装置、5
1…上型、52…下型、53…キャビティー、54…ポ
ット、55…プランジャ、56…カル、57…ランナ、
58…ゲート、59…リードフレーム逃げ凹所、60…
樹脂(レジン、成形材料)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 真弓 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 高橋 和也 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 桜庭 忠基 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数のリード、第1の面、該第1の面よ
    り小さい第2の面および該複数のリードの先端面が露出
    する4つの側面を備える樹脂封止体を具備する半導体装
    置において、該リードが該第1の面と該第2の面との間
    において該第2の面より外へ突出し、該樹脂封止体の該
    第1の面で露出することを特徴とする半導体装置。
  2. 【請求項2】 該リードの該第1の面と該第2の面との
    間において露出する部分の面積は、該樹脂封止体の該第
    1の面側で露出する部分の面積よりも狭いことを特徴と
    する請求項1に記載の半導体装置。
  3. 【請求項3】 複数のリードと、該複数のリードとボン
    ディングされる複数のボンディングパッドを有するペレ
    ットと、第1の面、該第1の面より面積が小さい第2の
    面および該複数のリードが突出する4つの側面とを備え
    る樹脂封止体とを具備する半導体装置において、該ペレ
    ットは該ボンディングパッドを該第1の面側にして固定
    され、該リードが該樹脂封止体の該第1の面で露出する
    ことを特徴とする半導体装置。
JP2000074431A 2000-01-01 2000-03-16 半導体装置 Pending JP2000243878A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000074431A JP2000243878A (ja) 2000-01-01 2000-03-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000074431A JP2000243878A (ja) 2000-01-01 2000-03-16 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5167413A Division JPH077120A (ja) 1993-06-14 1993-06-14 半導体装置の実装構造体並びに実装基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2000243878A true JP2000243878A (ja) 2000-09-08

Family

ID=18592481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000074431A Pending JP2000243878A (ja) 2000-01-01 2000-03-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2000243878A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720636B2 (en) 2002-05-14 2004-04-13 Renesas Technology Corp. Semiconductor device with a staggered pad arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720636B2 (en) 2002-05-14 2004-04-13 Renesas Technology Corp. Semiconductor device with a staggered pad arrangement

Similar Documents

Publication Publication Date Title
KR100396130B1 (ko) 반도체 장치
US6410363B1 (en) Semiconductor device and method of manufacturing same
CN103325779B (zh) 制造微电子封装的方法
US6506625B1 (en) Semiconductor package having stacked dice and leadframes and method of fabrication
JP2001094020A (ja) ストリップ形状のヒート・スプレッダを備えたフリップ・チップ・パッケージおよび製造方法
JP2003282809A (ja) 半導体装置およびその製造方法
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH11191561A (ja) 半導体装置の製造方法
JP2593702B2 (ja) 半導体装置の製造方法
JPH09121015A (ja) 半導体装置
JPS59208755A (ja) 半導体装置のパツケ−ジ及びその製造方法
JPH08241940A (ja) 半導体装置およびその製造方法
JP2000243878A (ja) 半導体装置
JPH11186481A (ja) リードフレーム
JP2000003981A (ja) 半導体装置およびその製造方法
JPH077120A (ja) 半導体装置の実装構造体並びに実装基板および半導体装置
JPH09312372A (ja) 半導体装置の製造方法
JP2001352008A (ja) 半導体装置およびその製造方法
JPH11195743A (ja) 半導体装置およびその製造方法
JPH1187408A (ja) 半導体装置の製造方法
JPS61253840A (ja) 半導体装置
JPH06177313A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH0411755A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置
JPH05299563A (ja) 半導体装置およびその製造方法
JP2000091363A (ja) 半導体装置の製造方法