CN115148612A - 一种扇出型系统级封装结构及制作方法 - Google Patents

一种扇出型系统级封装结构及制作方法 Download PDF

Info

Publication number
CN115148612A
CN115148612A CN202211075889.0A CN202211075889A CN115148612A CN 115148612 A CN115148612 A CN 115148612A CN 202211075889 A CN202211075889 A CN 202211075889A CN 115148612 A CN115148612 A CN 115148612A
Authority
CN
China
Prior art keywords
layer
conductive bump
wiring layer
metal
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211075889.0A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202211075889.0A priority Critical patent/CN115148612A/zh
Publication of CN115148612A publication Critical patent/CN115148612A/zh
Priority to PCT/CN2023/097799 priority patent/WO2024051225A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种扇出型系统级封装结构及制作方法，该方法包括：提供支撑载体、形成第一重新布线层、金属连接柱、第二重新布线层，形成导电凸块与第一重新布线层电连接，提供第一功能芯片和元器件分别与第二重新布线层电连接，提供一封装晶圆，将导电凸块与封装晶圆连接。本发明通过金属连接柱实现上下层互连，在第二重新布线层上连接第一功能芯片及元器件做高密度连接，在一片封装晶圆中将处理器、记忆体等功能芯片和光电元器件、光学元件及MEMS元件等集成在一个封装体内实现一个基本完整的功能，能够提高制程结构整合性；另外，还可在导电凸块上连接第二功能芯片与连接器，在实现高密度密封连接的同时，提高灵活性与相容性，增加封装体性能。

Description

一种扇出型系统级封装结构及制作方法
技术领域
本发明属于半导体封装领域，涉及一种扇出型系统级封装结构及制作方法。
背景技术
随着科技的进步，电子终端产品的小型化和多功能化成为产业发展的大趋势，如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
人们对更高功能、更好性能、更高能源效率、更低制造成本和更小尺寸的不断需求，一些先进的封装技术如芯片级封装（CSP）、晶圆级封装（WLP）、系统级封装（SIP）等应运而生。系统级封装技术作为新兴异质集成技术，成为越来越多芯片的封装形式，系统级封装是将多种功能芯片和元器件集成在一个封装内，从而实现一个基本完整的功能，有开发周期短，功能更多，功耗更低，性能更优良，体积更小，质量轻等优点。然而，随着对封装组件及功能越来越高的要求，现有的系统级封装还存在整合性差、相容性差、集成度小等缺陷，无法满足超高密度封装需求。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型系统级封装结构及制作方法，于一片封装晶圆中将多种功能芯片和元器件集成封装，用于解决现有技术中的系统级封装存在整合性差、相容性差、集成度小的问题。
为实现上述目的，本发明提供一种扇出型系统级封装结构的制作方法，包括以下步骤：
提供一支撑载体，于所述支撑载体上形成分离层；
于所述分离层上形成第一重新布线层，所述第一重新布线层包括层叠的第一介质层和第一金属布线层；
于所述第一重新布线层上形成金属连接柱，所述金属连接柱与所述第一金属布线层电连接；
于所述第一重新布线层上形成封装层，所述封装层覆盖所述第一重新布线层及所述金属连接柱，并减薄所述封装层以显露所述金属连接柱；
于所述封装层上形成第二重新布线层，所述第二重新布线层包括层叠的第二介质层及第二金属布线层，所述第二金属布线层与所述金属连接柱电连接；
基于所述分离层剥离所述支撑载体，以暴露所述第一重新布线层远离所述封装层的一面；
于所述第一重新布线层远离所述封装层的一面形成导电凸块，所述导电凸块与所述第一重新布线层电连接；
提供至少一第一功能芯片与至少一元器件，将所述第一功能芯片和所述元器件分别与所述第二重新布线层远离所述封装层的一面电连接；
于所述第二重新布线层上形成冷却层，所述冷却层与所述第二重新布线层之间形成空腔，所述第一功能芯片与所述元器件均位于所述空腔中；
提供一封装晶圆，将所述导电凸块与所述封装晶圆连接。
可选地，形成所述金属连接柱之前，还包括于所述第一重新布线层远离所述分离层的一面形成第一开口的步骤，所述第一开口显露所述第一金属布线层，所述金属连接柱伸入所述第一开口与所述第一金属布线层连接。
可选地，形成所述导电凸块之前，还包括于所述第一重新布线层远离所述封装层的一面形成第二开口的步骤，所述第二开口显露所述第一金属布线层，所述导电凸块伸入所述第二开口与所述第一金属布线层连接。
可选地，所述第一功能芯片的个数为多个，多个所述第一功能芯片在水平方向上呈阵列排布；所述元器件的个数为多个，多个所述元器件在水平方向上呈阵列排布。
可选地，所述第一重新布线层包括在垂直方向上堆叠的至少一所述第一介质层及至少一所述第一金属布线层；所述第二重新布线层包括在垂直方向上堆叠的至少一所述第二介质层及至少一所述第二金属布线层。
可选地，所述提供一封装晶圆，将所述导电凸块与所述封装晶圆连接之前，还包括以下步骤：
提供至少一第二功能芯片，将所述第二功能芯片与所述导电凸块连接；
提供一连接器，将所述连接器与所述导电凸块连接，所述第二功能芯片与所述连接器间隔预设距离，其中，所述导电凸块通过所述连接器与所述封装晶圆连接。
本发明还提供一种扇出型系统级封装结构，包括：
第一重新布线层，所述第一重新布线层包括层叠的第一介质层和第一金属布线层；
第二重新布线层，位于所述第一重新布线层上方并与所述第一重新布线层间隔预设距离，所述第二重新布线层包括层叠的第二介质层及第二金属布线层；
封装层，位于所述第一重新布线层与所述第二重新布线层之间；
金属连接柱，在垂直方向上贯穿所述封装层，所述金属连接柱的底端与所述第一金属布线层电连接，所述金属连接柱的顶端与所述第二金属布线层电连接；
导电凸块，位于所述第一重新布线层下方，所述导电凸块与所述第一重新布线层电连接；
至少一第一功能芯片，所述第一功能芯片与所述第二重新布线层电连接；
至少一元器件，所述元器件与所述第二重新布线层电连接，所述元器件与所述第一功能芯片间隔预设距离；
冷却层，位于所述第二重新布线层上，所述冷却层与所述第二重新布线层之间形成空腔，所述第一功能芯片和所述元器件均位于所述空腔中；
封装晶圆，位于所述第一重新布线层具有所述导电凸块的一侧，所述封装晶圆与所述导电凸块连接。
可选地，所述第一功能芯片的个数为多个，多个所述第一功能芯片在水平方向上呈阵列排布；所述元器件的个数为多个，多个所述元器件在水平方向上呈阵列排布。
可选地，所述第一重新布线层包括在垂直方向上堆叠的至少一所述第一介质层及至少一所述第一金属布线层；所述第二重新布线层包括在垂直方向上堆叠的至少一所述第二介质层及至少一所述第二金属布线层。
可选地，所述封装晶圆与所述导电凸块之间还包括连接器与至少一第二功能芯片，所述连接器与所述导电凸块连接，所述第二功能芯片与所述导电凸块连接，所述第二功能芯片与所述连接器间隔预设距离，其中，所述封装晶圆通过所述连接器与所述导电凸块连接。
如上所述，本发明的扇出型系统级封装结构及制作方法中，通过金属连接柱实现上下层的互连，可以进行超高级程系统级封装，在第二重新布线层上连接第一功能芯片及元器件做高密度连接封装，可以在一片封装晶圆（例如8寸或12寸）中将处理器、记忆体等功能芯片和光电元器件、光学元件及MEMS元件等集成在一个封装体内实现一个基本完整的功能，不仅提高制程结构的整合性，有利于缩小封装尺寸。并且可以在导电凸块上连接第二功能芯片，在实现高密度密封连接的同时，提高灵活性与相容性，增加封装体性能。
附图说明
图1显示为本发明的扇出型系统级封装结构的制作方法的工艺流程图。
图2显示为本发明的扇出型系统级封装结构的制作方法中提供支撑载体，并于所述支撑载体上形成分离层的示意图。
图3显示为本发明的扇出型系统级封装结构的制作方法中于所述分离层上形成第一重新布线层，并形成第一开口的示意图。
图4显示为本发明的扇出型系统级封装结构的制作方法中于所述第一重新布线层上形成金属连接柱的示意图。
图5显示为本发明的扇出型系统级封装结构的制作方法中于所述第一重新布线层上形成封装层的示意图。
图6显示为本发明的扇出型系统级封装结构的制作方法中减薄所述封装层的示意图。
图7显示为本发明的扇出型系统级封装结构的制作方法中于所述封装层上形成第二重新布线层的示意图。
图8显示为本发明的扇出型系统级封装结构的制作方法中基于所述分离层去除所述支撑载体，以显露所述第一重新布线层的示意图。
图9显示为本发明的扇出型系统级封装结构的制作方法中于所述第一重新布线层远离所述封装层的一面形成第二开口的示意图。
图10显示为本发明的扇出型系统级封装结构的制作方法中于所述第一重新布线层远离所述封装层的一面形成导电凸块的示意图。
图11显示为本发明的扇出型系统级封装结构的制作方法中提供第一功能芯片和元器件，将所述第一功能芯片和所述元器件分别与所述第二重新布线层连接的示意图。
图12显示为本发明的扇出型系统级封装结构的制作方法中于所述第一功能芯片与所述第二重新布线层的连接间隙处形成第一填充层的示意图。
图13显示为本发明的扇出型系统级封装结构的制作方法中于所述第二重新布线层上形成冷却层的示意图。
图14显示为本发明的扇出型系统级封装结构中所述第一功能芯片和所述元器件的平面布局图。
图15显示为本发明的扇出型系统级封装结构的制作方法中提供第二功能芯片与连接器，将所述第二功能芯片和所述连接器分别与所述导电凸块连接的示意图。
元件标号说明：10-支撑载体，20-分离层，30-第一重新布线层，31-第一介质层，32-第一金属布线层，301-第一开口，302-第二开口，40-金属连接柱，50-封装层，60-第二重新布线层，61-第二介质层，62-第二金属布线层，70-导电凸块，80-第一功能芯片，81-芯片焊盘，90-元器件，100-第一填充层，110-冷却层，120-热传递介质层，130-第二功能芯片，140-连接器，150-第二填充层，S1~S10-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种扇出型系统级封装结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一支撑载体，于所述支撑载体上形成分离层；
S2：于所述分离层上形成第一重新布线层，所述第一重新布线层包括层叠的第一介质层和第一金属布线层；
S3：于所述第一重新布线层上形成金属连接柱，所述金属连接柱与所述第一金属布线层电连接；
S4：于所述第一重新布线层上形成封装层，所述封装层覆盖所述第一重新布线层及所述金属连接柱，并减薄所述封装层以显露所述金属连接柱；
S5：于所述封装层上形成第二重新布线层，所述第二重新布线层包括层叠的第二介质层及第二金属布线层，所述第二金属布线层与所述金属连接柱电连接；
S6：基于所述分离层剥离所述支撑载体，以暴露所述第一重新布线层远离所述封装层的一面；
S7：于所述第一重新布线层远离所述封装层的一面形成导电凸块，所述导电凸块与所述第一重新布线层电连接；
S8：提供至少一第一功能芯片与至少一元器件，将所述第一功能芯片和所述元器件分别与所述第二重新布线层远离所述封装层的一面电连接；
S9：于所述第二重新布线层上形成冷却层，所述冷却层与所述第二重新布线层之间形成空腔，所述第一功能芯片与所述元器件均位于所述空腔中；
S10：提供一封装晶圆，将所述导电凸块与所述封装晶圆连接。
首先，请参阅图2，执行步骤S1：提供一支撑载体10，于所述支撑载体10上形成分离层20。
作为示例，所述支撑载体10包括但不限于玻璃载体、金属载体、半导体载体、聚合物载体及陶瓷载体中的任意一种，用于防止封装过程中层结构开裂、翘曲、断裂等，所述支撑载体10的形状可以是晶圆状、面板状和其他任何需要的形状。本实施例中，所述支撑载体10采用玻璃载体，其成本较低，容易在其表面形成所述分离层20，且能降低后续的剥离工艺的难度。
作为示例，所述分离层20的材质包括胶带或聚合物，通过旋涂工艺涂覆于所述支撑载体10表面，然后采用紫外光固化或热固化方式成型。
请参阅图3，接着执行步骤S2：于所述分离层20上形成第一重新布线层30，所述第一重新布线层30包括层叠的第一介质层31和第一金属布线层32。
作为示例，形成所述第一重新布线层30的步骤包括：
（1）采用化学气相沉积法、物理气相沉积法或其它合适的方法于所述分离层20表面形成第一介质层31，所述第一介质层31的材质包括但不限于环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃、含氟玻璃中的一种或两种以上组合；
（2）采用溅射、电镀、化学镀或其它合适的方法于所述第一介质层31表面形成第一金属层，并对所述第一金属层进行刻蚀形成图形化的第一金属布线层32。所述第一金属布线层32的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
需要说明的是，可以根据需要重复上述步骤，以形成具有多层堆叠结构的所述第一重新布线层30，以实现不同的布线需求，多层第一金属布线层32之间通过导电栓塞电连接。
作为示例，于所述第一重新布线层30远离所述分离层20的一面形成第一开口301以显露所述第一重新布线层32，形成所述第一开口301的方法包括光刻刻蚀法、激光打孔法或其它合适的方法，所述第一开口301自下而上逐渐增大，呈漏斗状。
请参阅图4，接着执行步骤S3：于所述第一重新布线层上30形成金属连接柱40，所述金属连接柱40与所述第一金属布线层32电连接。
作为示例，所述金属连接柱40伸入所述第一开口301中与所述第一金属布线层32连接。
作为示例，形成所述金属连接柱40的方法包括电镀、化学镀、焊线或其它合适的方法，所述金属连接柱40的材质包括铜、铝、镍、金、银、钛中的一种或两种以上组合，本实施例优选电镀铜柱。
需要说明的是，于所述第一重新布线层30的表面直接形成所述金属连接柱40，由于没有任何阻碍，不用担心制作过程中对其他结构造成不良影响，且可以实现与所述第一金属布线层32的对准，相较于传统的先形成介质层再在介质层中形成通孔后沉积金属的方法，工艺过程极大简化，且能够实现细线宽线距布局，利于进行高密度连接。
接着执行步骤S4：于所述第一重新布线层30上形成封装层50，所述封装层50覆盖所述第一重新布线层30及所述金属连接柱40，并减薄所述封装层50以显露所述金属连接柱40。
作为示例，如图5所示，于所述第一重新布线层30上形成所述封装层50，形成所述封装层50的方法包括但不限于压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的任意一种，所述封装层50的材质包括可固化材料，如聚合物基材料、树脂基材料、聚酰胺及其任何组合。
作为示例，如图6所示，减薄所述封装层50以显露所述金属连接柱40，减薄所述封装层50的方法包括研磨、抛光或其它合适的方法，减薄后的所述封装层50的上表面与所述金属连接柱40的上表面齐平。
请参阅图7，接着执行步骤S5：于所述封装层50上形成第二重新布线层60，所述第二重新布线层60包括层叠的第二介质层61及第二金属布线层62，所述第二金属布线层62与所述金属连接柱40电连接。
作为示例，形成所述第二重新布线层60的方法与形成所述第一重新布线层30的方法相同，这里不做详细赘述。
请参阅图8，接着执行步骤S6：基于所述分离层20剥离所述支撑载体10，以暴露所述第一重新布线层30远离所述封装层50的一面。
具体的，根据所述分离层20的类型采用相应的方法使得所述分离层20粘性下降，进而剥离所述支撑载体10及所述分离层20。例如，当所述分离层20采用光热转换材料时，可采用激光照射所述光热转换层，以使所述光热转换层与所述第一重新布线层30及所述支撑载体10分离。
作为示例，如图9所示，于所述第一重新布线层30远离所述封装层50的一面形成第二开口302以显露所述第一重新布线层32；形成所述第二开口302的方法包括光刻刻蚀法、激光打孔法或其它合适的方法，所述第二开口302自下而上逐渐减小，呈倒漏斗状。
请参阅图10，接着执行步骤S7：于所述第一重新布线层30远离所述封装层50的一面形成导电凸块70，所述导电凸块70与所述第一重新布线层32电连接。
作为示例，所述导电凸块70伸入所述第二开口302中与所述第一金属布线层32连接，所述导电凸块70可由金属柱、焊点组成，也可以只是锡球。
请参阅图11，接着执行步骤S8：提供至少一第一功能芯片80与至少一元器件90，将所述第一功能芯片80和所述元器件90分别与所述第二重新布线层60远离所述封装层50的一面电连接。
作为示例，所述第一功能芯片80的个数为多个，其种类包括处理器、记忆体等；所述元器件90的个数为多个，其种类包括光电元器件，光学元件和MEMS元件等。须知，本实施例仅示例性列举几种所述第一功能芯片80和所述元器件90的类型，不以本实施例为限制，在实际生产制造中，根据封装体的功能需求选择所述第一功能芯片80和所述元器件90的种类与数量。
具体的，所述第一功能芯片80通过芯片焊盘（芯片引脚）81与所述第二重新布线层60电连接，所述元器件90通过表面贴装技术（Surface Mounted Technology，SMT）连接于所述第二重新布线层60。
作为示例，如图12所示，可进一步采用点胶工艺或其它合适的工艺于所述第一功能芯片80与所述第二重新布线层60之间的连接间隙处形成第一填充层100，所述第一填充层100一方面可以对所述第一功能芯片80与所述第二重新布线层60的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述第一功能芯片80与所述第二重新布线层60的粘结性能，提高机械强度。
请参阅图13，接着执行步骤S9：于所述第二重新布线层60上形成冷却层110，所述冷却层110与所述第二重新布线层60之间形成空腔，所述第一功能芯片80与所述元器件90均位于所述空腔中。
作为示例，所述冷却层110的材质包括银、铜、金及铝中的一种，也可以是其它合适的高导热系数材料。
作为示例，于所述第一功能芯片80的表面和所述冷却层110之间形成有热传递介质层120，所述热传递介质层120可以是散热膏或其他高导热材料，一方面所述热传递介质层120可以作为所述第一功能芯片80和所述冷却层110之间的粘结剂，另一方面，来自所述第一功能芯片80的热量可以通过所述热传递介质层120更有效的热传导至所述冷却层110。
接着，执行步骤S10：提供一封装晶圆，将所述导电凸块70与所述封装晶圆连接。
作为示例，所述封装晶圆包括8寸或12寸的封装晶圆，具体的，本实施例中，所述封装晶圆采用12寸的封装晶圆，所述导电凸块70与所述封装晶圆连接，用以后续对封装体的电性引出，例如与外部电源连接等。
作为示例，如图14所示，显示为所述第一功能芯片80与所述元器件90的平面布局图，多个所述第一功能芯片80与多个所述元器件90呈阵列排布，可以在一片封装晶圆中将多种功能芯片包括处理器、记忆体等和多种元器件包括光电元器件、光学元件、MEMS元件等集成在一个封装体内，从而实现一个基本完整的功能。
可选地，如图15所示，提供第二功能芯片130和连接器140，将所述第二功能芯片130和所述连接器140分别与所述导电凸点70连接。
作为示例，所述第二功能芯片120包括但不限于处理器、记忆体、电源管理芯片、发射器芯片、接收器芯片等。
作为示例，于所述第二功能芯片130和所述导电凸块70的连接间隙处形成第二填充层150，所述第二填充层150一方面可以对所述第二功能芯片130与所述导电凸块70的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述第二功能芯片150与所述导电凸块70的粘结性能，提高机械强度。
作为示例，所述连接器140包括针座连接器，所述连接器140用以后续与所述封装晶圆连接，进而连接外部电源。
需要说明的是，通过设置两层芯片层（即第一功能芯片80层区和第二功能芯片130层区），在实现高密度密封连接的同时，具有更高的灵活性与更广泛的相容性。例如，实现封装体完整功能的同时，设置两层芯片层，可以提高芯片之间的间距，降低芯片之间的串扰，提高灵活性与相容性。
本实施例提供的扇出型系统级封装结构的制作方法中，通过金属连接柱实现上下层的互连，可以进行超高级程系统级封装，在第二重新布线层上连接第一功能芯片及元器件做高密度连接封装，可以在一片封装晶圆中将处理器、记忆体等功能芯片和光电元器件、光学元件及MEMS元件等集成在一个封装体内实现一个基本完整的功能，能够提高制程结构的整合性，缩小封装尺寸；另外，还可以在导电凸块连接第二功能芯片与连接器，在实现高密度密封连接的同时，具有更高的灵活性与更广泛的相容性，增加封装体性能。
实施例二
请参阅图13，本实施例提供一种扇出型系统级封装结构，所述扇出型系统级封装结构可由实施例一所述的制作方法制作而成，但不局限于实施例一中所述的制作方法。
所述扇出型系统级封装结构包括第一重新布线层30、第二重新布线层60、封装层50、金属连接柱40、导电凸块70、至少一第一功能芯片80、至少一元器件90、冷却层110及封装晶圆，其中，所述第一重新布线层30包括层叠的第一介质层31和第一金属布线层32，所述第二重新布线层60位于所述第一重新布线层30上方并与所述第一重新布线层30间隔预设距离，所述第二重新布线层60包括层叠的第二介质层61及第二金属布线层62，所述封装层50位于所述第一重新布线层30与所述第二重新布线层60之间，所述金属连接柱40在垂直方向上贯穿所述封装层50，所述金属连接柱40的底端与所述第一金属布线层32电连接，所述金属连接柱40的顶端与所述第二金属布线层62电连接，所述导电凸块70位于所述第一重新布线层30下方并与所述第一重新布线层30电连接，所述第一功能芯片80与所述第二重新布线层60电连接，所述元器件90与所述第二重新布线层60电连接，所述元器件90与所述第一功能芯片80间隔预设距离，所述冷却层110位于所述第二重新布线层60上，所述冷却层110与所述第二重新布线层60之间形成空腔，所述第一功能芯片80及所述元器件90均位于所述空腔中，所述封装晶圆位于所述第一重新布线层60具有所述导电凸块70的一侧，所述封装晶圆与所述导电凸块70连接。
作为示例，所述第一重新布线层30包括在垂直方向上堆叠的至少一所述第一介质层31及至少一所述第一金属布线层32，所述第二重新布线层60包括在垂直方向上堆叠的至少一第二介质层61及至少一第二金属布线层62。
作为示例，所述封装层50包括但不限于聚合物基材料层、树脂基材料层、聚酰胺层、环氧树脂层及其任何组合。
作为示例，所述金属连接柱40包括但不限于铜柱。
作为示例，所述导电凸块70可由金属柱、焊点组成，也可以只是锡球。
作为示例，所述第一功能芯片80的个数为多个，其种类包括处理器、记忆体等；所述元器件90的个数为多个，其种类包括光电元器件，光学元件和MEMS元件等。须知，本实施例仅示例性列举几种所述第一功能芯片80和所述元器件90的类型，不以本实施例为限制，在实际应用中，根据封装体的功能需求选择所述第一功能芯片80和所述元器件90的种类与数量。
作为示例，所述第一功能芯片80包括芯片焊盘81，所述第一功能芯片80通过所述芯片焊盘81与所述第二金属布线层62电连接。
作为示例，所述第一功能芯片80及所述第二重新布线层60之间的连接间隙处设有第一填充层100，所述第一填充层100一方面可以对所述第一功能芯片80与所述第二重新布线层60的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述第一功能芯片80与所述第二重新布线层60的粘结性能，提高机械强度。
作为示例，所述第一功能芯片80和所述冷却层110之间设有热传递介质层120，所述热传递介质层120可以是散热膏或其他高导热材料，一方面所述热传递介质层120可以作为所述第一功能芯片80和所述冷却层110之间的粘结剂，另一方面，来自所述第一功能芯片80的热量可以通过所述热传递介质层120更有效的热传导至所述冷却层110。
作为示例，所述封装晶圆包括8寸或12寸的封装晶圆，具体的，本实施例中，所述封装晶圆采用12寸的封装晶圆，所述导电凸块70与所述封装晶圆连接，用以后续对封装体的电性引出，例如与外部电源连接等。
作为示例，如图14所示，显示为所述第一功能芯片80与所述元器件90的平面布局图，多个所述第一功能芯片80与多个所述元器件90呈阵列排布，可以在一片封装晶圆中将多种功能芯片包括处理器、记忆体等和多种元器件包括光电元器件、光学元件、MEMS元件等集成在一个封装体内，从而实现一个基本完整的功能。
可选地，如图15所示，还包括第二功能芯片130和连接器140，所述第二功能芯片130和所述连接器140分别与所述导电凸点70连接。
作为示例，所述第二功能芯片130包括但不限于处理器、记忆体、电源管理芯片、发射器芯片、接收器芯片等。
作为示例，所述第二功能芯片130与所述导电凸块70之间设有第二填充层150，所述第二填充层150一方面可以对所述第二功能芯片130与所述导电凸块70的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述第二功能芯片150与所述导电凸块70的粘结性能，提高机械强度。
作为示例，所述连接器140包括针座连接器，所述连接器140用以后续与所述封装晶圆连接，进而连接外部电源。
需要说明的是，通过设置两层芯片层（即第一功能芯片80层区和第二功能芯片130层区），在实现高密度密封连接的同时，具有更高的灵活性与更广泛的相容性。例如，实现封装体完整功能的同时，设置两层芯片层，可以提高芯片之间的间距，降低芯片之间的串扰，提高灵活性与相容性。
综上所述，本发明提供的扇出型系统级封装结构及制作方法中，通过金属连接柱实现上下层的互连，可以进行超高级程系统级封装，在第二重新布线层上连接第一功能芯片及元器件做高密度连接封装，可以在一片封装晶圆（例如8寸或12寸）中将处理器、记忆体等功能芯片和光电元器件、光学元件及MEMS元件等集成在一个封装体内实现一个基本完整的功能，能够提高制程结构的整合性，缩小封装尺寸；另外，还可以在导电凸块连接第二功能芯片与连接器，在实现高密度密封连接的同时，具有更高的灵活性与更广泛的相容性，增加封装体性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种扇出型系统级封装结构的制作方法，其特征在于，包括以下步骤：
提供一支撑载体，于所述支撑载体上形成分离层；
于所述分离层上形成第一重新布线层，所述第一重新布线层包括层叠的第一介质层和第一金属布线层；
于所述第一重新布线层上形成金属连接柱，所述金属连接柱与所述第一金属布线层电连接；
于所述第一重新布线层上形成封装层，所述封装层覆盖所述第一重新布线层及所述金属连接柱，并减薄所述封装层以显露所述金属连接柱；
于所述封装层上形成第二重新布线层，所述第二重新布线层包括层叠的第二介质层及第二金属布线层，所述第二金属布线层与所述金属连接柱电连接；
基于所述分离层剥离所述支撑载体，以暴露所述第一重新布线层远离所述封装层的一面；
于所述第一重新布线层远离所述封装层的一面形成导电凸块，所述导电凸块与所述第一重新布线层电连接；
提供至少一第一功能芯片与至少一元器件，将所述第一功能芯片和所述元器件分别与所述第二重新布线层远离所述封装层的一面电连接；
于所述第二重新布线层上形成冷却层，所述冷却层与所述第二重新布线层之间形成空腔，所述第一功能芯片与所述元器件均位于所述空腔中；
提供一封装晶圆，将所述导电凸块与所述封装晶圆连接。
2.根据权利要求1所述的扇出型系统级封装结构的制作方法，其特征在于：形成所述金属连接柱之前，还包括于所述第一重新布线层远离所述分离层的一面形成第一开口的步骤，所述第一开口显露所述第一金属布线层，所述金属连接柱伸入所述第一开口与所述第一金属布线层连接。
3.根据权利要求1所述的扇出型系统级封装结构的制作方法，其特征在于：形成所述导电凸块之前，还包括于所述第一重新布线层远离所述封装层的一面形成第二开口的步骤，所述第二开口显露所述第一金属布线层，所述导电凸块伸入所述第二开口与所述第一金属布线层连接。
4.根据权利要求1所述的扇出型系统级封装结构的制作方法，其特征在于：所述第一功能芯片的个数为多个，多个所述第一功能芯片在水平方向上呈阵列排布；所述元器件的个数为多个，多个所述元器件在水平方向上呈阵列排布。
5.根据权利要求1所述的扇出型系统级封装结构的制作方法，其特征在于：所述第一重新布线层包括在垂直方向上堆叠的至少一所述第一介质层及至少一所述第一金属布线层；所述第二重新布线层包括在垂直方向上堆叠的至少一所述第二介质层及至少一所述第二金属布线层。
6.根据权利要求1-5中任意一项所述的扇出型系统级封装结构的制作方法，其特征在于，所述提供一封装晶圆，将所述导电凸块与所述封装晶圆连接之前，还包括以下步骤：
提供至少一第二功能芯片，将所述第二功能芯片与所述导电凸块连接；
提供一连接器，将所述连接器与所述导电凸块连接，所述第二功能芯片与所述连接器间隔预设距离，其中，所述导电凸块通过所述连接器与所述封装晶圆连接。
7.一种扇出型系统级封装结构，其特征在于，包括：
第一重新布线层，所述第一重新布线层包括层叠的第一介质层和第一金属布线层；
第二重新布线层，位于所述第一重新布线层上方并与所述第一重新布线层间隔预设距离，所述第二重新布线层包括层叠的第二介质层及第二金属布线层；
封装层，位于所述第一重新布线层与所述第二重新布线层之间；
金属连接柱，在垂直方向上贯穿所述封装层，所述金属连接柱的底端与所述第一金属布线层电连接，所述金属连接柱的顶端与所述第二金属布线层电连接；
导电凸块，位于所述第一重新布线层下方，所述导电凸块与所述第一重新布线层电连接；
至少一第一功能芯片，所述第一功能芯片与所述第二重新布线层电连接；
至少一元器件，所述元器件与所述第二重新布线层电连接，所述元器件与所述第一功能芯片间隔预设距离；
冷却层，位于所述第二重新布线层上，所述冷却层与所述第二重新布线层之间形成空腔，所述第一功能芯片和所述元器件均位于所述空腔中；
封装晶圆，位于所述第一重新布线层具有所述导电凸块的一侧，所述封装晶圆与所述导电凸块连接。
8.根据权利要求7所述的扇出型系统级封装结构，其特征在于：所述第一功能芯片的个数为多个，多个所述第一功能芯片在水平方向上呈阵列排布；所述元器件的个数为多个，多个所述元器件在水平方向上呈阵列排布。
9.根据权利要求7所述的扇出型系统级封装结构，其特征在于：所述第一重新布线层包括在垂直方向上堆叠的至少一所述第一介质层及至少一所述第一金属布线层；所述第二重新布线层包括在垂直方向上堆叠的至少一所述第二介质层及至少一所述第二金属布线层。
10.根据权利要求7-9中任意一项所述的扇出型系统级封装结构，其特征在于：所述封装晶圆与所述导电凸块之间还包括连接器与至少一第二功能芯片，所述连接器与所述导电凸块连接，所述第二功能芯片与所述导电凸块连接，所述第二功能芯片与所述连接器间隔预设距离，其中，所述封装晶圆通过所述连接器与所述导电凸块连接。
CN202211075889.0A 2022-09-05 2022-09-05 一种扇出型系统级封装结构及制作方法 Pending CN115148612A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211075889.0A CN115148612A (zh) 2022-09-05 2022-09-05 一种扇出型系统级封装结构及制作方法
PCT/CN2023/097799 WO2024051225A1 (zh) 2022-09-05 2023-06-01 一种扇出型系统级封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211075889.0A CN115148612A (zh) 2022-09-05 2022-09-05 一种扇出型系统级封装结构及制作方法

Publications (1)

Publication Number Publication Date
CN115148612A true CN115148612A (zh) 2022-10-04

Family

ID=83415764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211075889.0A Pending CN115148612A (zh) 2022-09-05 2022-09-05 一种扇出型系统级封装结构及制作方法

Country Status (2)

Country Link
CN (1) CN115148612A (zh)
WO (1) WO2024051225A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051225A1 (zh) * 2022-09-05 2024-03-14 盛合晶微半导体(江阴)有限公司 一种扇出型系统级封装结构及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231743A (zh) * 2016-12-15 2018-06-29 矽格股份有限公司 晶圆级金属屏蔽封装结构及其制造方法
CN108389823A (zh) * 2018-01-31 2018-08-10 浙江卓晶科技有限公司 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN111370387A (zh) * 2020-04-13 2020-07-03 中芯长电半导体（江阴）有限公司 扇出型系统级封装结构及其制作方法
CN113192936A (zh) * 2021-04-23 2021-07-30 泓林微电子（昆山）有限公司 一种双面芯片封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514087A (zh) * 2016-01-26 2016-04-20 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构
CN115148612A (zh) * 2022-09-05 2022-10-04 盛合晶微半导体(江阴)有限公司 一种扇出型系统级封装结构及制作方法
CN115458417A (zh) * 2022-09-14 2022-12-09 盛合晶微半导体(江阴)有限公司 扇出型系统级封装结构及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231743A (zh) * 2016-12-15 2018-06-29 矽格股份有限公司 晶圆级金属屏蔽封装结构及其制造方法
CN108389823A (zh) * 2018-01-31 2018-08-10 浙江卓晶科技有限公司 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN111370387A (zh) * 2020-04-13 2020-07-03 中芯长电半导体（江阴）有限公司 扇出型系统级封装结构及其制作方法
CN113192936A (zh) * 2021-04-23 2021-07-30 泓林微电子（昆山）有限公司 一种双面芯片封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051225A1 (zh) * 2022-09-05 2024-03-14 盛合晶微半导体(江阴)有限公司 一种扇出型系统级封装结构及制作方法

Also Published As

Publication number Publication date
WO2024051225A1 (zh) 2024-03-14

Similar Documents

Publication Publication Date Title
US11152344B2 (en) Integrated circuit package and methods of forming same
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
TWI714913B (zh) 封裝結構及其製造方法
WO2017075929A1 (zh) 一种扇出型封装结构及其制作方法
CN107706521B (zh) 扇出型天线封装结构及其制备方法
CN114914208A (zh) 半导体装置封装体及其制造方法
CN111952274B (zh) 电子封装件及其制法
CN111370385A (zh) 扇出型系统级封装结构及其制作方法
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
CN113497009A (zh) 半导体封装结构及其制备方法
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
WO2024051225A1 (zh) 一种扇出型系统级封装结构及制作方法
CN114937643A (zh) 半导体封装中的模塑管芯及其形成方法
US20240088000A1 (en) Fan-out system-level packaging structure and packaging method
US20240063029A1 (en) Packaging structure having organic interposer layer and method for manufacturing same
JP2023538538A (ja) ハイブリッドファンアウトを使用する混合密度相互接続アーキテクチャ
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN207852897U (zh) 扇出型天线封装结构
CN217062063U (zh) 堆叠封装体
CN110660752A (zh) 半导体装置封装体及其制造方法
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
CN213242537U (zh) 一种晶圆系统级三维扇出型封装结构
CN115642092B (zh) 系统级扇出型封装结构及其制作方法
CN219575637U (zh) 一种系统集成3dfo结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20221004