CN113192936A - 一种双面芯片封装结构 - Google Patents
一种双面芯片封装结构 Download PDFInfo
- Publication number
- CN113192936A CN113192936A CN202110442208.9A CN202110442208A CN113192936A CN 113192936 A CN113192936 A CN 113192936A CN 202110442208 A CN202110442208 A CN 202110442208A CN 113192936 A CN113192936 A CN 113192936A
- Authority
- CN
- China
- Prior art keywords
- chip
- electrical connection
- substrate
- heat dissipation
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000017525 heat dissipation Effects 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 claims abstract description 14
- 239000012778 molding material Substances 0.000 claims abstract description 12
- 238000009429 electrical wiring Methods 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000011135 tin Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 230000005496 eutectics Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 12
- 238000012536 packaging technology Methods 0.000 abstract description 10
- 238000004364 calculation method Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 20
- 238000011161 development Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种双面芯片封装结构，基板包括正面的第一电连接面、背面的第二电连接面、电气布线层、基板绝缘介质和电互连孔，倒装芯片设置在第一电连接面上，散热盖的底端设置在第一电连接面上，散热盖与倒装芯片之间连接有热界面材料；第二电连接面上设置有芯片安装区域和模塑材料结构，芯片安装区域内设置引线键合芯片，焊球设置在第二电连接面上。本发明利用现有高密度基板封装技术，在封装基板背面设置了芯片安装区域和模塑材料结构，同时基板正面保留了散热盖结构，兼顾了存储芯片引线键合的需求，和高功耗的数据处理、数据计算芯片的散热需求，在性能与加工难度、加工成本之间做出很好的平衡，具有广阔的应用前景。
Description
技术领域
本发明涉及半导体集成电路的封装与集成领域，具体涉及一种双面芯片封装结构。
背景技术
集成电路（Integrated Circuit，IC，又称芯片）在现代电子系统、计算机系统、通信系统中被广泛的应用。按照应用领域不同，业界一般将IC分为数字芯片、模拟芯片、存储芯片、射频芯片、电源芯片、光芯片、无源芯片等。其中由数字芯片和存储芯片构成的逻辑系统、计算系统、通信系统一直引领着IC制造及其集成技术的发展。
通常一款IC产品从构想到量产被分为三个大的阶段，即芯片设计、晶圆加工制造和芯片封装与测试。当前数字芯片的晶圆加工制造已经发展到3nm阶段，即将达到物理极限。同时，存储芯片也面临着发展速度变缓的问题，例如容量提升、单比特能耗与成本降低、存取速度提升等指标均发展变缓。早在多年前，业界已经开始投入大量资源进行先进封装集成技术的研究，以期延续摩尔定律。
进一步而言，数字芯片和存储芯片各自经过多年的高速发展，其性能得到了极大的提升，但是二者之间的通信速率却受限于封装集成技术发展缓慢等因素而无法发挥最佳性能，即所谓的“内存墙”问题。近二三十年来，通过昂贵但高性能的静态随机存取存储器（Static Random Access Memory，SRAM）缓存一直是重要解决方案之一。但是随着数字芯片和存储芯片的发展，该方案日益捉襟见肘。
为了延续摩尔定律、提高数字芯片与存储芯片之间通信效率、进一步释放系统整体性能，业界发展出了多种先进封装解决方案。例如用于手机应用处理器（ApplicationProcessor，AP）的封装堆叠技术（Package on Package，PoP）、用于高性能计算处理器、高性能图形处理器、高带宽通信处理器等的2.5D封装技术。又如正在研发中的扇出封装技术（Fan-out Package，FOP）和3D封装技术。
PoP技术是伴随着智能手机而发展起来的封装技术，其尺寸一般不超过15×15mm、功耗一般不超过10W，特别适用于采用电池供电场合。
2.5D封装技术是基于晶圆加工工艺的先进封装技术，分为两大流派，其一是嵌入到树脂基板中的硅桥技术，例如英特尔公司的Embedded Multi-die Interconnect Bridge（EMIB）。其二是采用TSV的转接板技术，例如台积电公司的Chip on Wafer on Substrate（CoWoS）、三星公司的I-Cube等。
FOP技术是近年来兴起的一种先进封装技术，与之相对应的是扇入封装技术（Fan-in Package),例如圆片级芯片尺寸封装（Wafer Level Chip Scale Package，WLCSP）。目前业界可以提供FOP技术的厂商有很多。FOP技术以其高互连密度、支持多芯片封装、小外形尺寸、厚度薄等优势受到了物联网芯片、手机应用处理器、高性能计算等产品的青睐，但在高性能计算方面尚处于研发阶段。
用于大规模集成电路（Large Scale Integrated Circuit，LSIC）芯片和存储芯片集成的3D封装技术以台积电公司的System on Integrated Circuit最为成熟，其技术路径为结合异构键合（Hybrid Bonding，HB）技术、TSV技术。
当前技术条件下所形成的封装结构要么受限于封装堆叠技术无法进一步提高集成度、系统性能，要么受限于先进的晶圆加工技术成本较高、集成难度大。
发明内容
为解决上述问题，本发明的目的是提供一种双面芯片封装结构，通过以下技术方案实现：
一种双面芯片封装结构，包括基板、倒装芯片、散热盖、引线键合芯片和焊球，所述基板包括正面的第一电连接面、背面的第二电连接面、电气布线层、基板绝缘介质和电互连孔，所述基板绝缘介质位于所述第一电连接面与所述第二电连接面之间，所述电气布线层至少为两层，部分设置在所述第一电连接面上、部分设置在所述第二电连接面上；所述电互连孔设置在所述基板内；所述倒装芯片设置在所述第一电连接面上，所述散热盖的底端设置在所述第一电连接面上，所述散热盖与所述倒装芯片之间连接有热界面材料；所述第二电连接面上设置有芯片安装区域和模塑材料结构，所述芯片安装区域内设置所述引线键合芯片，所述焊球设置在所述第二电连接面上。
进一步的，所述倒装芯片与所述基板之间设置有芯片底部填充胶。
进一步的，所述散热盖通过散热盖粘接剂固定在所述第一电连接面一侧。
进一步的，所述倒装芯片与所述基板之间电气互连形式包括但不限于共晶焊料凸点、铜柱凸点、微凸点、铟凸点。
进一步的，所述引线键合芯片通过芯片粘接结构固定在所述第二电连接面一侧，通过互连引线与所述第二电连接面形成电互连。
进一步的，所述倒装芯片至少为一个。
进一步的，所述倒装芯片的材质为硅、砷化镓、铟镓砷、碳化硅、氮化镓其中之一或几种的组合。
进一步的，所述散热盖包括但不限于HAT型散热盖、Stamp型散热盖、蒸汽腔散热盖。
进一步的，所述电气布线层与所述电互连孔的材料包括但不限于铜、钨、金、银、锡、钯其中之一或几种的组合形成的合金。
进一步的，所述基板绝缘介质至少为一层，所述基板绝缘介质的材料包括但不限于有机树脂、有机膜材料、玻璃布、低温共烧陶瓷、高温共烧陶瓷其中之一或几种的组合。
本发明的有益效果是：
本发明利用现有高密度基板封装技术形成，在封装基板背面设置了芯片安装区域和模塑材料结构，同时基板正面保留了散热盖结构，兼顾了存储芯片引线键合的需求，和高功耗的数据处理、数据计算芯片的散热需求，相较于PoP封装技术可以进一步提高系统性能，降低封装厚度；相较于2.5D硅桥技术、2.5D转接板技术、FOP技术、3D技术可以显著降低加工难度和加工成本；本发明所采用结构在性能与加工难度、加工成本之间做出很好的平衡，具有广阔的应用前景。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。
附图说明
图1为本发明实施例1封装结构示意图；
图2为本发明实施例2封装结构示意图；
图3为本发明封装所采用基板结构示意图。
图中标号说明：
101、基板，102、倒装芯片，103、芯片底部填充胶，104、散热盖，105、散热盖粘接剂，106、热界面材料，107、引线键合芯片，108、芯片粘接结构，109、互连引线，110、模塑材料结构，111、焊球，1011、第一电连接面，1012、第二电连接面，1013、电气布线层，1014、基板绝缘介质，1015、电互连孔。
具体实施方式
下面将参考附图并结合实施例，来详细说明本发明。
参见图1-3所示，一种双面芯片封装结构，包括基板101、倒装芯片102、散热盖104、引线键合芯片107和焊球111，基板101包括正面的第一电连接面1011、背面的第二电连接面1012、电气布线层1013、基板绝缘介质1014和电互连孔1015，基板绝缘介质1014位于第一电连接面1011与第二电连接面1012之间，电气布线层1013至少为两层，部分设置在第一电连接面1011上、部分设置在第二电连接面1012上；电互连孔1015设置在基板101内；倒装芯片102设置在第一电连接面1011上，散热盖104的底端设置在第一电连接面1011上，散热盖104与倒装芯片102之间连接有热界面材料106，通过热界面材料106为倒装芯片102提供散热。热界面材料106可以采用硅脂；第二电连接面1012上设置有芯片安装区域和模塑材料结构110，芯片安装区域内设置引线键合芯片107，倒装芯片102与基板101之间设置有芯片底部填充胶103；散热盖104通过散热盖粘接剂105固定在第一电连接面1011一侧；引线键合芯片107通过芯片粘接结构108固定在第二电连接面1012一侧，通过互连引线109与第二电连接面1012形成电互连。
参见图1所示，为实施例1，模塑材料结构110布在第二电连接面1012的整个面上，焊球111设置在第二电连接面1012上并贯穿模塑材料结构110；参见图2所示，为实施例2，模塑材料结构110布在第二电连接面1012上覆盖引线键合芯片107的位置，焊球111设置在第二电连接面1012上模塑材料结构110外的位置。模塑材料结构110为引线键合芯片107和互连引线109提供保护。模塑材料结构110可以采用树脂材料。
基板101可以采用树脂基板，树脂材料可以采用环氧玻璃布和ABF（AjinomotoBuild-up Film，味之素堆积膜）材料的组合。基板101可以采用八层电气布线层1013或者更多。
进一步的，倒装芯片102可以采用现场可编程门阵列芯片（FPGA），为系统提供数据处理、数据计算功能。在当前技术条件下，其功耗通常大于5瓦，需要封装提供低热阻的散热路径。
进一步的，散热盖粘接剂105可以采用环氧树脂。
进一步的，倒装芯片102与基板101之间电气互连形式包括但不限于共晶焊料凸点、铜柱凸点、微凸点、铟凸点。
进一步的，引线键合芯片107可以采用两颗双倍速率同步动态随机存储器（DDR）芯片，为系统提供数据缓存、数据存储功能。芯片粘接结构108可以采用树脂材料。
进一步的，倒装芯片102至少为一个。
焊球111可以采用锡基无铅焊料，一端与基板101的第二电连接面1012实现电气互连，另外一端作为封装对外的电气互连结构。
进一步的，倒装芯片102的材质为硅、砷化镓、铟镓砷、碳化硅、氮化镓其中之一或几种的组合。
进一步的，散热盖104包括但不限于HAT型散热盖、Stamp型散热盖、蒸汽腔散热盖。
进一步的，电气布线层1013与电互连孔1015的材料包括但不限于铜、钨、金、银、锡、钯其中之一或几种的组合形成的合金。
进一步的，基板绝缘介质1014至少为一层，基板绝缘介质1014的材料包括但不限于有机树脂、有机膜材料、玻璃布、低温共烧陶瓷、高温共烧陶瓷其中之一或几种的组合。
以上仅为发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种双面芯片封装结构，包括基板（101）、倒装芯片（102）、散热盖（104）、引线键合芯片（107）和焊球（111），其特征在于：所述基板（101）包括正面的第一电连接面（1011）、背面的第二电连接面（1012）、电气布线层（1013）、基板绝缘介质（1014）和电互连孔（1015），所述基板绝缘介质（1014）位于所述第一电连接面（1011）与所述第二电连接面（1012）之间，所述电气布线层（1013）至少为两层，部分设置在所述第一电连接面（1011）上、部分设置在所述第二电连接面（1012）上；所述电互连孔（1015）设置在所述基板（101）内；所述倒装芯片（102）设置在所述第一电连接面（1011）上，所述散热盖（104）的底端设置在所述第一电连接面（1011）上，所述散热盖（104）与所述倒装芯片（102）之间连接有热界面材料（106）；所述第二电连接面（1012）上设置有芯片安装区域和模塑材料结构（110），所述芯片安装区域内设置所述引线键合芯片（107），所述焊球（111）设置在所述第二电连接面（1012）上。
2.根据权利要求1所述的双面芯片封装结构，其特征在于：所述倒装芯片（102）与所述基板（101）之间设置有芯片底部填充胶（103）。
3.根据权利要求1或2所述的双面芯片封装结构，其特征在于：所述散热盖（104）通过散热盖粘接剂（105）固定在所述第一电连接面（1011）一侧。
4.根据权利要求3所述的双面芯片封装结构，其特征在于：所述倒装芯片（102）与所述基板（101）之间电气互连形式包括但不限于共晶焊料凸点、铜柱凸点、微凸点、铟凸点。
5.根据权利要求3所述的双面芯片封装结构，其特征在于：所述引线键合芯片（107）通过芯片粘接结构（108）固定在所述第二电连接面（1012）一侧，通过互连引线（109）与所述第二电连接面（1012）形成电互连。
6.根据权利要求3所述的双面芯片封装结构，其特征在于：所述倒装芯片（102）至少为一个。
7.根据权利要求1或2所述的双面芯片封装结构，其特征在于：所述倒装芯片（102）的材质为硅、砷化镓、铟镓砷、碳化硅、氮化镓其中之一或几种的组合。
8.根据权利要求1或2所述的双面芯片封装结构，其特征在于：所述散热盖（104）包括但不限于HAT型散热盖、Stamp型散热盖、蒸汽腔散热盖。
9.根据权利要求1或2所述的双面芯片封装结构，其特征在于：所述电气布线层（1013）与所述电互连孔（1015）的材料包括但不限于铜、钨、金、银、锡、钯其中之一或几种的组合形成的合金。
10.根据权利要求1或2所述的双面芯片封装结构，其特征在于：所述基板绝缘介质（1014）至少为一层，所述基板绝缘介质（1014）的材料包括但不限于有机树脂、有机膜材料、玻璃布、低温共烧陶瓷、高温共烧陶瓷其中之一或几种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110442208.9A CN113192936B (zh) | 2021-04-23 | 2021-04-23 | 一种双面芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110442208.9A CN113192936B (zh) | 2021-04-23 | 2021-04-23 | 一种双面芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113192936A true CN113192936A (zh) | 2021-07-30 |
| CN113192936B CN113192936B (zh) | 2024-02-13 |
Family
ID=76978240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110442208.9A Active CN113192936B (zh) | 2021-04-23 | 2021-04-23 | 一种双面芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192936B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148612A (zh) * | 2022-09-05 | 2022-10-04 | 盛合晶微半导体(江阴)有限公司 | 一种扇出型系统级封装结构及制作方法 |
| CN115332224A (zh) * | 2022-10-14 | 2022-11-11 | 北京华封集芯电子有限公司 | 3d封装结构及其制作方法 |
| CN116093075A (zh) * | 2023-04-10 | 2023-05-09 | 北京华封集芯电子有限公司 | 一种芯片和实现多种芯片互连的设计方法 |
| CN116487344A (zh) * | 2023-06-21 | 2023-07-25 | 湖北芯研投资合伙企业(有限合伙) | 三维封装结构及封装方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040195700A1 (en) * | 2003-04-04 | 2004-10-07 | Advanced Semiconductor Engineering Inc. | Multi-chip package combining wire-bonding and flip-chip configuration |
| US20100002407A1 (en) * | 2008-07-04 | 2010-01-07 | Samsung Electro-Mechanics Co., Ltd. | System-in-package module and mobile terminal having the same |
| CN101840896A (zh) * | 2010-04-29 | 2010-09-22 | 南通富士通微电子股份有限公司 | 一种倒装焊高散热球型阵列封装结构 |
| CN105428260A (zh) * | 2015-12-22 | 2016-03-23 | 成都锐华光电技术有限责任公司 | 一种基于载体的扇出2.5d/3d封装结构的制造方法 |
| CN105428331A (zh) * | 2015-12-22 | 2016-03-23 | 成都锐华光电技术有限责任公司 | 一种基于载体的扇出2.5d/3d封装结构 |
| WO2017124671A1 (zh) * | 2016-01-22 | 2017-07-27 | 中芯长电半导体（江阴）有限公司 | 一种扇出型芯片的封装方法及封装结构 |
| CN109427759A (zh) * | 2017-08-29 | 2019-03-05 | 华为技术有限公司 | 一种芯片封装结构及其制作方法、电子设备 |
| CN111430327A (zh) * | 2020-03-05 | 2020-07-17 | 广东工业大学 | 一种高散热扇出型封装结构及封装方法 |
| US10896877B1 (en) * | 2018-12-14 | 2021-01-19 | Flex Ltd. | System in package with double side mounted board |
| CN212750883U (zh) * | 2020-09-23 | 2021-03-19 | 中国电子科技集团公司第五十八研究所 | 一种引线键合和倒装焊混合集成结构 |
-
2021
- 2021-04-23 CN CN202110442208.9A patent/CN113192936B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040195700A1 (en) * | 2003-04-04 | 2004-10-07 | Advanced Semiconductor Engineering Inc. | Multi-chip package combining wire-bonding and flip-chip configuration |
| US20100002407A1 (en) * | 2008-07-04 | 2010-01-07 | Samsung Electro-Mechanics Co., Ltd. | System-in-package module and mobile terminal having the same |
| CN101840896A (zh) * | 2010-04-29 | 2010-09-22 | 南通富士通微电子股份有限公司 | 一种倒装焊高散热球型阵列封装结构 |
| CN105428260A (zh) * | 2015-12-22 | 2016-03-23 | 成都锐华光电技术有限责任公司 | 一种基于载体的扇出2.5d/3d封装结构的制造方法 |
| CN105428331A (zh) * | 2015-12-22 | 2016-03-23 | 成都锐华光电技术有限责任公司 | 一种基于载体的扇出2.5d/3d封装结构 |
| WO2017124671A1 (zh) * | 2016-01-22 | 2017-07-27 | 中芯长电半导体（江阴）有限公司 | 一种扇出型芯片的封装方法及封装结构 |
| CN109427759A (zh) * | 2017-08-29 | 2019-03-05 | 华为技术有限公司 | 一种芯片封装结构及其制作方法、电子设备 |
| US10896877B1 (en) * | 2018-12-14 | 2021-01-19 | Flex Ltd. | System in package with double side mounted board |
| CN111430327A (zh) * | 2020-03-05 | 2020-07-17 | 广东工业大学 | 一种高散热扇出型封装结构及封装方法 |
| CN212750883U (zh) * | 2020-09-23 | 2021-03-19 | 中国电子科技集团公司第五十八研究所 | 一种引线键合和倒装焊混合集成结构 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148612A (zh) * | 2022-09-05 | 2022-10-04 | 盛合晶微半导体(江阴)有限公司 | 一种扇出型系统级封装结构及制作方法 |
| WO2024051225A1 (zh) * | 2022-09-05 | 2024-03-14 | 盛合晶微半导体(江阴)有限公司 | 一种扇出型系统级封装结构及制作方法 |
| CN115332224A (zh) * | 2022-10-14 | 2022-11-11 | 北京华封集芯电子有限公司 | 3d封装结构及其制作方法 |
| CN116093075A (zh) * | 2023-04-10 | 2023-05-09 | 北京华封集芯电子有限公司 | 一种芯片和实现多种芯片互连的设计方法 |
| CN116487344A (zh) * | 2023-06-21 | 2023-07-25 | 湖北芯研投资合伙企业(有限合伙) | 三维封装结构及封装方法 |
| CN116487344B (zh) * | 2023-06-21 | 2023-09-29 | 湖北芯研投资合伙企业(有限合伙) | 三维封装结构及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113192936B (zh) | 2024-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11276645B2 (en) | Encapsulation of a substrate electrically connected to a plurality of pin arrays | |
| US9812425B2 (en) | Multi-die semiconductor structure with intermediate vertical side chip and semiconductor package for same | |
| CN113192936B (zh) | 一种双面芯片封装结构 | |
| US9391013B2 (en) | 3D integrated circuit package with window interposer | |
| US10381326B2 (en) | Structure and method for integrated circuits packaging with increased density | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US20130043587A1 (en) | Package-on-package structures | |
| KR20220116426A (ko) | 적층형 하부 다이의 냉각을 개선하기 위한 열전도성 슬러그/액티브 다이 | |
| CN114899184A (zh) | 双面倒装芯片封装结构 | |
| US20220352121A1 (en) | Semiconductor package having passive support wafer | |
| US10381288B2 (en) | Packaged semiconductor die and CTE-engineering die pair | |
| US7235870B2 (en) | Microelectronic multi-chip module | |
| Zheng et al. | 3D stacked package technology and its application prospects | |
| US20200051956A1 (en) | Fine pitch z connections for flip chip memory architectures with interposer | |
| CN104701292A (zh) | 一种高速ic-qfn封装协同优化设计方法 | |
| TWI774357B (zh) | 具有高散熱效能的半導體裝置 | |
| CN219321345U (zh) | 一种多芯片晶圆级扇出封装结构 | |
| WO2022261812A1 (zh) | 三维堆叠封装及三维堆叠封装制造方法 | |
| Koh | Memory device packaging-from leadframe packages to wafer level packages | |
| US20230063295A1 (en) | Package structure with stiffener ring having slant sidewall | |
| US20230238300A1 (en) | Grindable heat sink for multiple die packaging | |
| TWI381512B (zh) | 多晶片堆疊結構 | |
| JP2021119630A (ja) | チップパッケージ構造及び電子機器 | |
| TW516197B (en) | Heat sink structure of semiconductor package | |
| TWM620388U (zh) | 具有高散熱效能的半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |