CN107919333B - 一种三维pop封装结构及其封装方法 - Google Patents

一种三维pop封装结构及其封装方法 Download PDF

Info

Publication number
CN107919333B
CN107919333B CN201711458888.3A CN201711458888A CN107919333B CN 107919333 B CN107919333 B CN 107919333B CN 201711458888 A CN201711458888 A CN 201711458888A CN 107919333 B CN107919333 B CN 107919333B
Authority
CN
China
Prior art keywords
packaging body
packaging
package
bga
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711458888.3A
Other languages
English (en)
Other versions
CN107919333A (zh
Inventor
郭亚
陈栋
张黎
孙超
胡正勋
陈锦辉
赖志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201711458888.3A priority Critical patent/CN107919333B/zh
Publication of CN107919333A publication Critical patent/CN107919333A/zh
Application granted granted Critical
Publication of CN107919333B publication Critical patent/CN107919333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明公开了一种三维POP封装结构及其封装方法，属于半导体封装技术领域。其包含上下堆叠的至少两层封装体以及载有再布线金属层的高密度柔性转接板，其中下层封装体背面减薄露出BGA焊球及金属凸块起到互联导通的作用，高密度柔性转接板采用Liftoff工艺制备，能够满足高密度封装的需求。上层封装体和下层封装体之间通过封装体ⅢBGA支撑焊球实现连接，该结构将传统POP结构中的再布线金属层分离单独制备，一方面可解决传统工艺中的翘曲问题，另外高密度柔性转接板也能够满足高I/O比封装的需求。

Description

一种三维POP封装结构及其封装方法
技术领域
本发明涉及一种三维POP封装结构及其封装方法，属于半导体封装技术领域。
背景技术
随着电子技术的发展，半导体封装趋于向高密度、多功能、低功耗、小型化的方向发展，在此情形下，三维集成技术的系统级封装（SIP）近几年发展迅猛。其中，作为当今封装高密度集成的重要方式之一，堆叠结构（POP）优势明显,主要体现在集成度高、封装尺寸小、信号传输速率快等方面。
随着封装尺寸越来越小，封装件中的线路分布越来越复杂，POP封装结构中的封装体中的线路及焊球等间距越来越小，由于不同材料间的热匹配性的差异，在工艺过程中会发生不同程度的翘曲，影响封装工艺的稳定性，且不利于自动化生产。且随着封装体越来越薄，翘曲会越来越明显，翘曲问题可能导致POP封装结构的失效或性能降低以及可靠性等一系列问题。
发明内容
本发明的目的在于克服传统POP封装结构的不足，提供一种三维POP封装结构及其封装方法，以解决翘曲问题，并降低封装成本。
本发明通过下述方式实现：
本发明一种三维POP封装结构，其包括依次堆叠的至少两层封装体和一高密度柔性电路转接板，
所述高密度柔性电路转接板的上方设置若干个封装体Ⅱ、若干个封装体Ⅲ，
所述封装体Ⅱ包含封装体Ⅱ芯片单体、BGA焊球、封装体Ⅱ金属凸块、包封材料及封装体ⅡBGA焊球、填充材料，封装体Ⅱ芯片单体正面设有相应电路布局及若干个BGA焊球，封装体Ⅱ金属凸块设置在封装体Ⅱ芯片单体的四周，其高度为封装体Ⅱ芯片单体与BGA焊球的高度之和，其个数及分布根据实际需要确定；
所述包封材料将封装体Ⅱ芯片单体、封装体Ⅱ金属凸块包封在内，所述包封材料的下表面与BGA焊球及封装体Ⅱ金属凸块的下表面位于同一平面、其上表面与封装体Ⅱ芯片单体的背面、封装体Ⅱ金属凸块的上表面位于同一平面，所述封装体ⅡBGA焊球通过焊接的方式与BGA焊球及封装体Ⅱ金属凸块的下表面实现连接；
所述高密度柔性电路转接板设置在封装体Ⅱ的下方，其通过封装体ⅡBGA焊球与封装体Ⅱ实现连接，所述封装体ⅡBGA焊球间隙通过填充材料进行填充，在高密度柔性电路转接板的另一面设置BGA支撑焊球；
所述封装体Ⅱ的上方设置封装体Ⅲ，所述封装体Ⅲ包含封装体Ⅲ芯片单体、封装体Ⅲ金属凸块和封装体ⅢBGA支撑焊球，所述封装体Ⅲ芯片单体包括上表面附有芯片电极和相应电路布局，封装体Ⅲ金属凸块与芯片电极连接，将电信号引出，封装体ⅢBGA支撑焊球的一端通过封装体Ⅲ金属凸块与封装体Ⅲ芯片单体实现电信连接；
所述封装体ⅢBGA支撑焊球的另一端与封装体Ⅱ金属凸块的上表面连接，实现封装体Ⅱ和封装体Ⅲ间的互联。
进一步地，所述封装体Ⅱ金属凸块的材质包括但不限于铜，其高度范围为200~400um。
进一步地，所述封装体ⅡBGA焊球的个数是BGA焊球和封装体Ⅱ金属凸块的个数之和。
本发明一种三维POP封装结构的封装方法，具体步骤如下：
步骤一：在封装体Ⅲ芯片单体下表面焊盘上刷锡膏，钢网植BGA球并回流，形成封装体ⅢBGA支撑焊球；
步骤二：制作封装体Ⅱ，准备圆片玻璃载体，然后在玻璃载体上表面粘贴一层热剥离膜材料；
步骤三：在粘有热剥离膜的玻璃载体表面上通过晶圆级的凸块工艺生长封装体Ⅱ金属凸块，用于实现上下封装体间的电连接；
步骤四：在粘有热剥离膜的玻璃载体表面上通过正装的工艺贴装上表面包含封装体ⅢBGA支撑焊球及相应线路布局的封装体Ⅱ芯片单体；
步骤五：采用包覆工艺，使用包覆材料将带有封装体Ⅱ金属凸块及带有BGA焊球的芯片本体进行包覆保护，包覆体上表面高出BGA焊球及封装体Ⅱ金属凸块的上表面；
步骤六：采用磨片的工艺，研磨封装体Ⅱ的上表面，使封装体Ⅱ中的封装体Ⅱ金属凸块及BGA焊球与包封材料的上表面位于同一平面；
步骤七：通过晶圆级的植球工艺，在封装体Ⅱ中封装体Ⅱ金属凸块及BGA焊球上表面形成封装体ⅡBGA焊球；
步骤八：将粘有热剥离膜的玻璃晶圆载体与封装体Ⅱ加热实现分离；
步骤九：采用晶圆级的切割工艺，将封装体Ⅱ切割成复数个单颗；
步骤十：将封装体Ⅱ倒装焊接到已制备完成的载有再布线金属层的高密度柔性电路转接板；
步骤十一：通过点underfill的方式对封装体ⅡBGA焊球的间隙完成填充；
步骤十二：在高密度柔性转接板的另一面植球，形成BGA支撑焊球，并划片，实现连接形成本发明最终的POP封装结构。
进一步地，所述高密度柔性转接板采用Liftoff工艺制备。
本发明的有益效果如下：
（1）本发明中，与传统POP封装结构不同，无需封装体内再布线，能够很好地解决POP结构中间封装体金属线路制备过程中由于不同材料间热匹配性差异导致的翘曲问题，保证工艺稳定和封装产品的可靠性；
（2）另外，传统基板工艺受困于工艺及设备能力，布线最小尺寸限制为20um，而本转接板采用圆片级Liftoff光刻工艺，通过一块高密度柔性电路转接板排布再布线金属层，其由多层光阻材料和金属线路重复叠层而成，其最小尺寸可以达到3~5um，其线宽及线距与传统封装工艺相比更小，芯片互联路径更短，具有更好的电学性能,工艺效率也更高，能够满足复杂电路布线封装要求，实现更高数量引脚的连接。
附图说明
图1为本发明的一种三维POP封装结构的示意图；
图2A~图2L为实施例的封装方法的工艺过程示意图；
主要元件符号说明如下：
高密度柔性电路转接板102；
BGA支撑焊球110；
封装体Ⅱ200
圆片玻璃载体201；
热剥离膜202；
封装体Ⅱ芯片单体203；
BGA焊球204；
封装体Ⅱ金属凸块205；
包封材料206；
封装体ⅡBGA焊球207；
填充料209；
封装体Ⅲ300
封装体Ⅲ芯片单体301；
封装体Ⅲ金属凸块302；
封装体ⅢBGA支撑焊球303。
具体实施方式
为使本发明的目的、技术方案和有益效果更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。如图1所示，图1是按照本发明施例的示意图。
一种三维POP封装结构，包括依次堆叠的至少两层封装体以及与之连接的柔性电路转接板，图1中以封装体Ⅱ200和封装体Ⅲ300两层封装体示意。
封装体Ⅱ芯片单体203正面设有相应电路布局及若干个BGA焊球204，封装体Ⅱ金属凸块205设置在封装体Ⅱ芯片单体203的四周，其个数及分布根据实际需要确定。该封装体Ⅱ金属凸块205的材质包括但不限于铜，其高度范围为200~400um，具体地，封装体Ⅱ金属凸块205的高度为封装体Ⅱ芯片单体203与BGA焊球204的高度之和。
包封材料206将封装体Ⅱ芯片单体203、封装体Ⅱ金属凸块205包封在内，所述包封材料206的下表面与BGA焊球204及封装体Ⅱ金属凸块205的下表面位于同一平面，其上表面与封装体Ⅱ芯片单体203的背面、封装体Ⅱ金属凸块205的上表面位于同一平面，所述封装体ⅡBGA焊球207通过焊接的方式与BGA焊球204及封装体Ⅱ金属凸块205的下表面实现连接。一般地，封装体ⅡBGA焊球207的个数是BGA焊球204和封装体Ⅱ金属凸块205的个数之和。
所述高密度柔性电路转接板102由多层光阻材料和金属线路重复叠层而成，其最小尺寸可以达到3~5um，其线宽及线距与传统封装工艺相比更小，工艺效率更高，能够满足复杂电路布线封装要求，实现更高数量引脚的连接。高密度柔性电路转接板102设置在封装体Ⅱ200的下方，其通过封装体ⅡBGA焊球207与封装体Ⅱ200实现连接，所述封装体ⅡBGA焊球207间隙通过填充材料209进行填充。在高密度柔性电路转接板102的另一面设置BGA支撑焊球110。
封装体Ⅲ300设置在封装体Ⅱ200的上方。
所述封装体Ⅲ芯片单体301包括上表面附有芯片电极和相应电路布局，封装体Ⅲ金属凸块302与芯片电极连接，将电信号引出。封装体ⅢBGA支撑焊球303的一端通过封装体Ⅲ金属凸块302与封装体Ⅲ芯片单体301实现电信连接。
封装体ⅢBGA支撑焊球303的另一端与封装体Ⅱ金属凸块205的上表面连接，实现封装体Ⅱ200和封装体Ⅲ300之间的互联导通。
基于图1所示的POP封装结构，图2A到图2L示出了依照本发明施例的制备本POP封装结构的制造工艺流程图；
具体包括以下步骤：
步骤一：如图2A所示，在封装体Ⅲ芯片单体301下表面的封装体Ⅲ金属凸块302上刷锡膏，钢网植BGA焊球并回流，形成封装体ⅢBGA支撑焊球303，该封装体ⅢBGA支撑焊球303一方面实现封装体Ⅱ200和封装体Ⅲ300之间的电信号互联，另一方面起到支撑起封装体Ⅲ300的作用；
步骤二：如图2B所示，制作封装体Ⅱ200，准备圆片玻璃载体201，然后在圆片玻璃载体201上表面粘贴一层热剥离膜材料202；
步骤三：如图2C所示，在粘有热剥离膜202的圆片玻璃载体201表面上通过晶圆级的凸块工艺生长封装体Ⅱ金属凸块205，该封装体Ⅱ金属凸块205为铜柱凸块，高度范围为200~400um，用于实现上下封装体间的电连接，其个数及分布根据实际需要确定；
步骤四：如图2D所示，在粘有热剥离膜202的圆片玻璃载体201表面上通过正装的工艺贴装上表面包含BGA焊球204及相应线路布局的封装体Ⅱ芯片单体203，用于实现封装体Ⅱ200、封装体Ⅲ300间的信号连接及支撑作用；
步骤五：如图2E所示，采用包覆工艺，使用包覆材料206将带有封装体Ⅱ金属凸块205及带有BGA焊球204的芯片本体203进行包覆保护，包覆体上表面高出BGA焊球204及封装体Ⅱ金属凸块205的上表面；
步骤六：如图2F所示，采用磨片的工艺，研磨封装体Ⅱ200的上表面，使封装体Ⅱ200中的封装体Ⅱ金属凸块205及BGA焊球204的上表面露出，并与包封材料206的上表面位于同一平面；
步骤七：如图2G所示，通过晶圆级的植球工艺，在封装体Ⅱ200中封装体Ⅱ金属凸块205及BGA焊球204的上表面形成封装体ⅡBGA焊球207；
步骤八：如图2H所示，将粘有热剥离膜202的玻璃晶圆载体201与封装体Ⅱ200加热实现分离；
步骤九：采用晶圆级的切割工艺，将封装体Ⅱ200切割成复数个单颗；
步骤十：如图2I所示，将若干个封装体Ⅱ200焊倒装接到已制备完成的载有再布线金属层的高密度柔性电路转接板102，该高密度柔性转接板采用Liftoff工艺制备；
步骤十一：如图2J所示，通过点underfill填充料的方式用填充料209对封装体ⅡBGA焊球207的间隙完成填充；
步骤十二：如图2K和图2L所示，在高密度柔性电路转接板102的另一面植球，形成BGA支撑焊球110，并划片，实现连接形成本发明最终的POP封装结构。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种三维POP封装结构，其特征在于，其包括依次堆叠的至少两层封装体和一高密度柔性电路转接板，
所述高密度柔性电路转接板的上方设置若干个封装体Ⅱ、若干个封装体Ⅲ，
所述封装体Ⅱ包含封装体Ⅱ芯片单体、BGA焊球、封装体Ⅱ金属凸块、包封材料及封装体ⅡBGA焊球、填充材料，封装体Ⅱ芯片单体正面设有相应电路布局及若干个BGA焊球，封装体Ⅱ金属凸块设置在封装体Ⅱ芯片单体的四周，其高度为封装体Ⅱ芯片单体与BGA焊球的高度之和，其个数及分布根据实际需要确定；
所述包封材料将封装体Ⅱ芯片单体、封装体Ⅱ金属凸块包封在内，所述包封材料的下表面与BGA焊球及封装体Ⅱ金属凸块的下表面位于同一平面、其上表面与封装体Ⅱ芯片单体的背面、封装体Ⅱ金属凸块的上表面位于同一平面，所述封装体ⅡBGA焊球通过焊接的方式与BGA焊球及封装体Ⅱ金属凸块的下表面实现连接；
所述高密度柔性电路转接板设置在封装体Ⅱ的下方，其通过封装体ⅡBGA焊球与封装体Ⅱ实现连接，所述封装体ⅡBGA焊球间隙通过填充材料进行填充，在高密度柔性电路转接板的另一面设置BGA支撑焊球；
所述封装体Ⅱ的上方设置封装体Ⅲ，所述封装体Ⅲ包含封装体Ⅲ芯片单体、封装体Ⅲ金属凸块和封装体ⅢBGA支撑焊球，所述封装体Ⅲ芯片单体包括上表面附有芯片电极和相应电路布局，封装体Ⅲ金属凸块与芯片电极连接，将电信号引出，封装体ⅢBGA支撑焊球的一端通过封装体Ⅲ金属凸块与封装体Ⅲ芯片单体实现电信连接；
所述封装体ⅢBGA支撑焊球的另一端与封装体Ⅱ金属凸块的上表面连接，实现封装体Ⅱ和封装体Ⅲ间的互联。
2.根据权利要求1所述的三维POP封装结构，其特征在于，所述封装体Ⅱ金属凸块的材质为铜。
3.根据权利要求1所述的三维POP封装结构，其特征在于，所述封装体Ⅱ金属凸块高度范围为200～400um。
4.根据权利要求1所述的三维POP封装结构，其特征在于，所述封装体ⅡBGA焊球的个数是BGA焊球和封装体Ⅱ金属凸块的个数之和。
5.一种三维POP封装结构的封装方法，具体步骤如下：
步骤一：在封装体Ⅲ芯片单体下表面焊盘上刷锡膏，钢网植BGA球并回流，形成封装体ⅢBGA支撑焊球；
步骤二：制作封装体Ⅱ，准备圆片玻璃载体，然后在玻璃载体上表面粘贴一层热剥离膜材料；
步骤三：在粘有热剥离膜的玻璃载体表面上通过晶圆级的凸块工艺生长封装体Ⅱ金属凸块，用于实现上下封装体间的电连接；
步骤四：在粘有热剥离膜的玻璃载体表面上通过正装的工艺贴装上表面包含封装体ⅢBGA支撑焊球及相应线路布局的封装体Ⅱ芯片单体；
步骤五：采用包覆工艺，使用包覆材料将带有封装体Ⅱ金属凸块及带有BGA焊球的芯片本体进行包覆保护，包覆体上表面高出BGA焊球及封装体Ⅱ金属凸块的上表面；
步骤六：采用磨片的工艺，研磨封装体Ⅱ的上表面，使封装体Ⅱ中的封装体Ⅱ金属凸块及BGA焊球与包封材料的上表面位于同一平面；
步骤七：通过晶圆级的植球工艺，在封装体Ⅱ中封装体Ⅱ金属凸块及BGA焊球上表面形成封装体ⅡBGA焊球；
步骤八：将粘有热剥离膜的玻璃晶圆载体与封装体Ⅱ加热实现分离；
步骤九：采用晶圆级的切割工艺，将封装体Ⅱ切割成复数个单颗；
步骤十：将封装体Ⅱ倒装焊接到已制备完成的载有再布线金属层的高密度柔性电路转接板；
步骤十一：通过点underfill的方式对封装体ⅡBGA焊球的间隙完成填充；
步骤十二：在高密度柔性转接板的另一面植球，形成BGA支撑焊球，并划片，实现连接形成本发明最终的POP封装结构。
6.根据权利要求5所述的三维POP封装结构的封装方法，其特征在于，所述高密度柔性转接板采用Liftoff工艺制备。
CN201711458888.3A 2017-12-28 2017-12-28 一种三维pop封装结构及其封装方法 Active CN107919333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711458888.3A CN107919333B (zh) 2017-12-28 2017-12-28 一种三维pop封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711458888.3A CN107919333B (zh) 2017-12-28 2017-12-28 一种三维pop封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN107919333A CN107919333A (zh) 2018-04-17
CN107919333B true CN107919333B (zh) 2023-08-29

Family

ID=61894339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711458888.3A Active CN107919333B (zh) 2017-12-28 2017-12-28 一种三维pop封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN107919333B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108391374A (zh) * 2018-04-20 2018-08-10 西安微电子技术研究所 一种采用转接板进行表贴元器件焊接的工艺
CN112992776A (zh) * 2019-12-13 2021-06-18 中兴通讯股份有限公司 封装方法、封装结构及封装模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400767A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法
CN103400775A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法
TW201633494A (zh) * 2015-03-04 2016-09-16 力成科技股份有限公司 堆疊式封裝及其製造方法
CN106206327A (zh) * 2015-05-27 2016-12-07 飞思卡尔半导体公司 用于组装半导体封装的方法和设备
JP2016213315A (ja) * 2015-05-08 2016-12-15 日立化成株式会社 半導体装置の製造方法、及び半導体装置
CN207624678U (zh) * 2017-12-28 2018-07-17 江阴长电先进封装有限公司 一种三维pop封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400767A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法
CN103400775A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法
TW201633494A (zh) * 2015-03-04 2016-09-16 力成科技股份有限公司 堆疊式封裝及其製造方法
JP2016213315A (ja) * 2015-05-08 2016-12-15 日立化成株式会社 半導体装置の製造方法、及び半導体装置
CN106206327A (zh) * 2015-05-27 2016-12-07 飞思卡尔半导体公司 用于组装半导体封装的方法和设备
CN207624678U (zh) * 2017-12-28 2018-07-17 江阴长电先进封装有限公司 一种三维pop封装结构

Also Published As

Publication number Publication date
CN107919333A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
US11276645B2 (en) Encapsulation of a substrate electrically connected to a plurality of pin arrays
US10777502B2 (en) Semiconductor chip, package structure, and pacakge-on-package structure
US11037910B2 (en) Semiconductor device having laterally offset stacked semiconductor dies
US10867897B2 (en) PoP device
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US7847379B2 (en) Lightweight and compact through-silicon via stack package with excellent electrical connections and method for manufacturing the same
JP5215587B2 (ja) 半導体装置
US12002737B2 (en) Electronic package and method of fabricating the same
US10593568B2 (en) Thrumold post package with reverse build up hybrid additive structure
CN1453868A (zh) 多芯片封装体及其制造方法
US20040124513A1 (en) High-density multichip module package
CN112038330A (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN107919333B (zh) 一种三维pop封装结构及其封装方法
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR20100058359A (ko) 다층 반도체 패키지, 그것을 포함하는 반도체 모듈 및 전자신호 처리 시스템 및 다층 반도체 패키지의 제조 방법
CN114551364A (zh) 一种多芯片扇出型封装结构及封装方法
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN220652007U (zh) 多晶片垂直堆叠的小尺寸晶圆级封装结构
US20240014140A1 (en) Fan-out Wafer Level Package having Small Interposers
CN221080005U (zh) 一种高铜柱堆叠的面对面芯片封装结构
US20240153886A1 (en) Semiconductor package
CN107910310B (zh) 一种多芯片扇出型封装结构及其封装方法
WO2024120411A1 (en) Fan-out chip packaging method
CN116884937A (zh) 一种多芯片的封装结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant