JP2016213315A - 半導体装置の製造方法、及び半導体装置 - Google Patents
半導体装置の製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP2016213315A JP2016213315A JP2015095619A JP2015095619A JP2016213315A JP 2016213315 A JP2016213315 A JP 2016213315A JP 2015095619 A JP2015095619 A JP 2015095619A JP 2015095619 A JP2015095619 A JP 2015095619A JP 2016213315 A JP2016213315 A JP 2016213315A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- peelable foil
- fixing member
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】微細化や高密度化の要求が高い三次元対応の半導体パッケージを効率良く、低コストに製造するための半導体装置の製造方法、及び半導体装置を提供する。
【解決手段】(I)ピーラブル箔を有する固定部材の前記ピーラブル箔上に、接着材料を介して、半導体素子を固定する工程と、(II)封止材料で前記半導体素子を封止する工程と、(III)前記封止材料上に再配線絶縁層を形成する工程と、(IV)前記ピーラブル箔の、前記半導体素子が固定される面とは反対側の面を露出させる工程と、を備える半導体装置の製造方法。
【選択図】図14
【解決手段】(I)ピーラブル箔を有する固定部材の前記ピーラブル箔上に、接着材料を介して、半導体素子を固定する工程と、(II)封止材料で前記半導体素子を封止する工程と、(III)前記封止材料上に再配線絶縁層を形成する工程と、(IV)前記ピーラブル箔の、前記半導体素子が固定される面とは反対側の面を露出させる工程と、を備える半導体装置の製造方法。
【選択図】図14
Description
本発明は、半導体装置の製造方法、及びその方法を使って製造した半導体装置に関する。より詳しくは、微細化や高密度化の要求が高い三次元対応の半導体パッケージを効率良く、低コストに製造するための半導体パッケージの製造方法、及び半導体パッケージに関する。
代表的な三次元半導体パッケージとして、ロジック系パッケージの上にメモリ系パッケージを積層するパッケージ・オン・パッケージがある。パッケージ・オン・パッケージは、パッケージ上にパッケージを積層することで面方向の実装密度を高くできることから、スマートフォンやタブレット端末に広く採用されており、高速化・高機能化の必須アイテムとなっている。
ところで、パッケージ・オン・パッケージは、上下のパッケージを電気的に接続する必要がある。従来、下段のパッケージは基板上に半導体素子をフリップチップ実装しただけの単純な構造であり、上段のパッケージをはんだボールを介して接続すればよかった。
しかしながら、近年の軽薄短小化の要求から、下段のパッケージの反りが増大し、上段パッケージとの接続を確保することが困難になってきている。そこで、下段パッケージの半導体素子を封止材で封止し、パッケージ反りを抑制する構造が提案され、実用化されている(例えば、非特許文献1参照)。更に、生産性向上の観点から、有機基板を使用せず、チップを再配置して、再配線絶縁層を形成するパッケージも実用化され始めている(例えば、非特許文献2参照)。
非特許文献1及び2に記載されている半導体パッケージは、封止材にレーザーによりビアを設けるため、ビアを介して上下段パッケージを電気的に接続することができる。
図15は、有機基板を用いた従来の下段パッケージの製造方法を示す図である。図15(h)に示す下段パッケージ100Aは、基板、半導体素子、アンダーフィル材、封止材等で構成される。下段パッケージ100Aは、これら部材を用いて組み立てることによって得られる。
下段パッケージ100Aは、まず、コア基材111の両面に配線パターン112を形成する(図15(a)参照)。配線パターン112は銅箔をエッチングして形成してもよいし、セミアディティブのプロセスで形成してもよい。次いで、層間絶縁層113を両面に形成し、ビア開口114及び配線パターンを形成する(図15(b)参照)。層間絶縁層113はガラスクロスに樹脂を含浸させたプリプレグでもよいし、ガラスクロスを含まない、いわゆるビルドアップ材でも構わない。ビア開口114はYAG(イットリウム・アルミニウム・ガーネット)レーザーや炭酸ガスレーザーを用いて行われる。次いで、両面に液状又はフィルム状のソルダレジストを形成し、所定箇所を露光及び現像処理により開口する(図15(c)参照)。このようにして下段パッケージ用プリント配線板110を作製する。次いで、バンプ付き半導体素子120をプリント配線板110に実装する(図15(d)参照)。次いで、アンダーフィル材130をバンプ付き半導体素子120と、プリント配線板110の間に含浸させる(図15(e)参照)。アンダーフィル材130は液状の先塗布、又は後入れタイプでもよいし、バンプ付き半導体素子120、又はプリント配線板110に予めフィルムで貼り付けられた先供給タイプでも構わない。次いで、半導体素子120を覆うように封止材140で封止する(図15(f)参照)。その後、炭酸ガスレーザーを用いて、封止材140に封止開口141を設ける(図15(g)参照)。次いで、封止開口141にはんだや金属材料である接続材料142を供給する(図15(h)参照)。このようにして、下段パッケージ100Aを作製することができる。
Application of Through Mold Via (TMV) as PoP Base Package, Electronic Components and Technology Conference (ECTC), 2008
Advanced Low Profile PoP Solution with Embedded Wafer Level PoP (eWLB-PoP) Technology, ECTC, 2012
図15に示す有機基板を用いた従来の製造方法により得られた下段パッケージ100Aは、対応する箇所に封止開口141が形成されているため、上段パッケージを下段パッケージに載せて電気的に接続を確保することができる。しかしながら、このような方法で製造された下段パッケージ100Aは、製造方法が複雑で、多くの構成材料が必要であること、プリント配線板のビアはレーザーによって開口するため配線を高密度化しにくいこと、組立工程での反りを抑える必要があるため薄型化が難しいこと、レーザー等の設備導入が必要であること、上段パッケージとの接続ビアはレーザーによって開口するため残渣が残り易いこと、上段パッケージと接続する際に酸化物の除去に多くのフラックス材や活性の強いフラックス材が必要となり、その量や種類が適切でないと接続不良を生じ易いこと、等の問題があった。
本発明は、上記課題に鑑みてなされたものであり、微細化及び高密度化の要求が高い三次元対応の半導体パッケージを効率良く、低コストに製造するための半導体装置の製造方法、及び半導体装置を提供することを目的とする。
本発明に係る半導体装置の製造方法は、
(I)ピーラブル箔を有する固定部材の前記ピーラブル箔上に、接着材料を介して、半導体素子を固定する工程と、
(II)封止材料で前記半導体素子を封止する工程と、
(III)前記封止材料上に再配線絶縁層を形成する工程と、
(IV)前記ピーラブル箔の、前記半導体素子が固定される面とは反対側の面を露出させる工程と、
を備える。
(I)ピーラブル箔を有する固定部材の前記ピーラブル箔上に、接着材料を介して、半導体素子を固定する工程と、
(II)封止材料で前記半導体素子を封止する工程と、
(III)前記封止材料上に再配線絶縁層を形成する工程と、
(IV)前記ピーラブル箔の、前記半導体素子が固定される面とは反対側の面を露出させる工程と、
を備える。
また、本発明は、前記(II)の工程の後、前記(III)の工程の前に、封止材料の少なくとも一部を、固定部材のピーラブル箔、ピーラブル箔上に形成された導電配線、及び半導体素子の電極、あるいはそれらのいずれかに至るまで開口する工程と、必要に応じて開口部に金属めっきを施す工程を備えることを特徴とする、上記の半導体装置の製造方法に関する。
また、本発明は、前記(I)の工程において、半導体素子の能動面とは反対側の面を固定することを特徴とする、上記の半導体装置の製造方法に関する。
また、本発明は、前記(II)の工程の後、前記(III)の工程の前に硬化後の封止材料表面を研削することを特徴とする、上記の半導体装置の製造方法に関する。
また、本発明は、前記(I)の工程に用いるピーラブル箔を有する固定部材のピーラブル箔あるいはピーラブル箔上に導電配線パターンが形成されていることを特徴とする、上記の半導体装置の製造方法に関する。
また、本発明は、前記(IV)の工程の後に、上記のピーラブル箔あるいはピーラブル箔上に形成された導電配線パターンを、ピーラブル箔のすべてあるいは一部をエッチングあるいは研削することで、導電配線として露出させることを特徴とする、上記の半導体装置の製造方法に関する。
また、本発明は、上記の露出した導電配線上に、配線の絶縁保護層を設けることを特徴とする、上記の半導体装置の製造方法に関する。
また、本発明は、上記の固定部材として、金属箔と、ガラスクロスと樹脂からなるコア基材と、ピーラブル箔とからなる固定部材を用いることを特徴とする、上記の半導体装置の製造方法に関する。
また、本発明は、上記のコア基材として、25℃から150℃までの平均熱膨張係数が1×10−6/℃から15×10−6/℃の範囲であるコア基材を用いることを特徴とする、上記の半導体装置の製造方法に関する。
また、本発明は、上記のコア基材の25℃における弾性率が20GPaから40GPaの範囲であることを特徴とする、上記の半導体装置の製造方法に関する。
また、本発明は、上記の封止材料として、感光性を有し、露光・現像の工程によって、封止材料に開口部を形成可能である封止材料を用いることを特徴とする、上記の半導体装置の製造方法に関する。
更に、本発明は、上記の半導体装置の製造方法を用いて製造した半導体装置に関する。
上記方法の特徴は、半導体装置を製造するプロセスのほとんどを、固定部材に固定された状態で行うため、組立てプロセスの反りが非常に小さいところと、固定部材にピーラブル箔を用いることで、上段パッケージと電気的に接続するための導体を、ピーラブル箔を利用して電解めっきにより一括形成するところにある。かかる方法によれば、図15に示した従来の下段パッケージの製造方法と比較して、下段パッケージを効率的に形成できる。
本発明によれば、微細化や高密度化の要求が高い三次元対応の半導体パッケージを効率的に製造できる。
以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
ここでは、図14に示す半導体パッケージ100を製造する方法について説明する。なお、本実施形態の半導体装置の製造方法は、微細化及び多ピン化が必要とされる形態において特に好適である。特に、本発明の製造方法は、eWLB(embedded Wafer Level Ball Grid Array)を三次元化する形態において好適である。
図1から図14を参照しながら、半導体パッケージ100の製造方法について説明する。まず、コア基材1、キャリア箔2、ピーラブル箔3からなる固定部材を準備する(図1参照)。コア基材1は特に限定されるものではないが、ガラスクロスに樹脂を含浸させたガラスクロス入り基板、シリコンウエハ、ガラス、SUS(ステンレス)板等の高剛性材料が好適である。ピーラブル箔3の厚さは0.5μmから12μmの範囲であることが好ましい。0.5μmより薄い箔は作製が困難である傾向がある一方、12μmより厚い箔では微細化が困難になる傾向にある。ピーラブル箔3の材質は特に限定するものではないが、配線材料として一般的な銅が好適である。コア基材1の厚さは0.2mmから0.8mmの範囲であることが好ましい。0.2mmより薄い場合は組立てプロセス中の反りが大きく、ハンドリングが困難になる傾向がある一方、0.8mmより厚い場合は、固定部材の取り外しが困難になるうえ、材料費が高くなる傾向にある。コア基材1の室温(25℃)から150℃までの平均熱膨張係数は1×10−6/℃から15×10−6/℃の範囲であることが好ましい。1×10−6/℃より小さいコア基材1は材料費が高くなる傾向がある一方、15×10−6/℃より大きい場合はチップ実装後に反りが発生する傾向にある。コア基材1の室温(25℃)における弾性率は20GPaから40GPaの範囲であることが好ましい。20GPaより小さい場合、チップ実装後に反りが発生し易い傾向がある一方、40GPaより大きいコア基材1は作製が困難である傾向がある。
固定部材に形成した配線5の作製方法としては、特に限定はない。厚めに準備したピーラブル箔3をハーフエッチングするサブトラクティブ法を用いてもよいし、セミアディティブ法を用いることもできる。
ここでは、以下にセミアディティブ法を用いる方法を解説する。まず、ピーラブル箔3にドライフィルムレジスト4を形成する(図2参照)。ドライフィルムレジスト4は液状でもフィルム状でも構わない。液状の場合は、印刷やスピンコータで形成できる。フィルム状の場合はラミネートによって形成できる。次いで、マスクパターンを通して活性光線を照射することにより、ドライフィルムレジスト4の所定部分を露光し、光硬化させる。次いで、現像により露光部以外を除去することで、ドライフィルムレジスト4のパターンを形成する(図2参照)。
ここでは、以下にセミアディティブ法を用いる方法を解説する。まず、ピーラブル箔3にドライフィルムレジスト4を形成する(図2参照)。ドライフィルムレジスト4は液状でもフィルム状でも構わない。液状の場合は、印刷やスピンコータで形成できる。フィルム状の場合はラミネートによって形成できる。次いで、マスクパターンを通して活性光線を照射することにより、ドライフィルムレジスト4の所定部分を露光し、光硬化させる。次いで、現像により露光部以外を除去することで、ドライフィルムレジスト4のパターンを形成する(図2参照)。
次いで、形成したドライフィルムレジスト4のパターンに電解めっきにより配線パターンを形成する。これにより固定部材に形成した配線5が形成される。その後、ドライフィルムレジスト4のパターンは、はく離液等によって除去される(図3参照)。
次いで、半導体素子バンプ8を具備した半導体素子6を、ダイボンド材7を介して、ピーラブル箔3上に固定する(図4参照)。ダイボンド材7は予めウエハ状の半導体素子6の裏面にラミネート等で貼り付け、個片化したものを使用することが好ましい。半導体素子6を固定する際の向きは半導体素子バンプ8が上向きでも下向きでも構わないが、上向きにした場合にダイボンド材7を介して固定することで、パッケージ・オン・パッケージの下段パッケージ用の代替構造として適用可能である。ダイボンド材7は特に限定されるものではないが、半導体素子6の搭載時に高い圧力をかけなくても済むように、封止埋め込みタイプのものが好ましい。ダイボンド材7の厚さは、銅配線上の厚さが5〜20μmとなるように選択することが好ましい。5μmよりも薄い場合は、配線の埋め込みが難しくなる傾向にあり、20μmよりも厚い場合はパッケージの薄型化というトレンドに合致しないからである。搭載にはダイボンダ等の搭載機を用い、所定の熱と圧力をかけて圧着する。その後、150℃前後で1時間程度の熱硬化を行っても構わないし、後述の封止材料と併せて熱硬化を実施しても構わない。
次いで、封止フィルム9を用いて半導体素子6を覆うように封止する(図5参照)。封止フィルム9は熱硬化性でも熱可塑性でも感光性でも構わないが、微細な開口部10を設けることができる感光性の樹脂からなる封止フィルムが好ましい。封止フィルム9による封止はラミネート方式でもコンプレッション方式でも構わない。感光性の樹脂からなる封止フィルム9を用いた場合、開口部10は露光・現像処理によって開口される(図6参照)。露光処理については、マスクパターンを通して活性光線を照射することにより、封止フィルム9の所定部分を露光し、光硬化させる。活性光線の光源としては、公知の光源を用いることができるが、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。露光量は使用する装置や感光性樹脂組成物の組成によって異なるが、好ましくは10〜600mJ/cm2であり、より好ましくは20〜400mJ/cm2である。露光量が10mJ/cm2未満であると光硬化が不充分となり易くなる傾向があり、他方、600mJ/cm2を超えると光硬化が過剰となり、開口形状を安定して得ることが困難となる傾向となる。次いで、現像により露光部以外の封止フィルム9を除去することで、固定部材に形成した配線5を露出させる。現像処理に用いる現像液としては、例えば、20〜50℃の炭酸ナトリウムの希薄溶液(1〜5質量%水溶液)等のアルカリ現像液が用いられ、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法により現像する。これにより所定のパターンが形成される。開口部10を設けた後、150℃前後で1時間程度の熱硬化を行っても構わない。封止フィルム9の厚さは50μmから300μmの範囲であることが好ましい。50μmより薄い場合は半導体素子6を封止することが困難となる傾向がある一方、300μmより厚い場合は封止フィルム9に微細な開口部10を設けることが困難となる傾向にある。封止フィルム9の室温(25℃)から150℃までの平均熱膨張係数は25×10−6/℃から100×10−6/℃の範囲であることが好ましい。25×10−6/℃より小さい場合はフィラーを増量する必要があり封止フィルム9の解像性が低下する傾向がある一方、100×10−6/℃より大きい場合はパッケージに反りが生じ易くなり、ハンドリングが困難になる傾向となる。同様の理由から、封止フィルム9の室温(25℃)における弾性率は1GPaから10GPaの範囲であることが好ましい。その後、150℃前後で1時間程度の熱硬化を行っても構わない。
次いで、封止フィルム9の開口部10に金属めっき11を形成する(図7参照)。金属めっき11を形成する前に固定部材に形成した配線5上の酸化膜や残渣を除去する目的で、酸洗処理やプラズマ処理を施しても構わない。
次いで、封止フィルム9上に、再配線絶縁層12を形成するが、その前に研削を実施して平坦化をしても構わない(図8参照)。研削の方法としては、CMP(Chemical Mechanical Polishing)、グラインダ等があり、特に限定するものではない。半導体素子バンプ8を上向きにして半導体素子6を固定した場合、研削によってこの半導体素子6を露出させても構わない。
封止フィルム9上に形成する再配線絶縁層12に用いる材料は感光性でも熱硬化性でも構わない(図9参照)。また、液状でもフィルム状でも構わない。液状の感光性材料を用いる場合は、スピンコータで所定の厚さの層を形成し、その後、露光、現像処理により所定のパターンを形成し、窒素雰囲気で熱硬化させる。その後、必要に応じて、無電解めっきやスパッタ処理等によりシード層を形成する(図示省略)。その後、配線形成用レジストを形成し、露光、現像処理によりパターンを形成する。次いで、電解めっきにより配線パターン13を形成する(図10参照)。次いで、レジストをはく離し、シード層を除去する(図示省略)。その後、感光性材料で再配線絶縁層14を形成する(図11参照)。多層化が必要な場合は、これらサイクルを再度繰り返すことができる。無電解銅めっき法によりシード層を形成する場合、シード層の厚さは特に制限はないが、通常0.1〜1.0μmが好ましく使用される。配線パターン13を形成する前にシード層を形成することにより、電解銅めっき法が可能となり、選択的に配線パターン13を形成することができる。シード層の形成は無電解銅めっき法の他に、スパッタ法によっても形成できる。ターゲットは適宜選択できるが、Ti/Cuが一般的である。TiやCuの層の厚さは特に制限はないが、Tiで20〜100nm、Cuで100〜500nm程度が好適である。最外層の電極には市販の無電解ニッケル/金めっき液等を用いてめっき処理を施すこともできる。
次いで、図11に示すように、電極にはんだボール15を搭載する。はんだボール15の搭載は市販のN2リフロー装置等を用いて容易に行うことができる。はんだボール15の搭載のタイミングは特に限定するものではなく、必要に応じて後述する固定部材取り外し後でも、個片化後でもかまわない。
次いで、固定部材を取り外す工程について説明する。コア基材1上のキャリア箔2をピーラブル箔3との界面から機械剥離する(図12参照)。剥離方法については特に制限するものではないが、再配線絶縁層14の面を真空吸着等で平面に固定し、ピーラブル箔3とキャリア箔2の界面からコア基材1とキャリア箔2を剥がすように機械剥離させると、半導体素子6や再配線に余計なひずみがかからず好ましい。このとき、再配線絶縁層14の面に仮固定材を介してシリコンウエハ、ガラスフィルム、SUS板、コア基材を貼り付けてから機械剥離を実施しても構わない。このSUS板等は半導体パッケージに個片化されるまで貼り付けたままでも構わない。SUS板等を貼り付けることで、再配線絶縁層形成やはんだボール搭載時のハンドリング性が向上し、特に半導体パッケージが薄い場合に有効である。
次いで、ピーラブル箔3をすべてあるいは一部除去し、固定部材に形成した配線5を露出させる(図13参照)。ピーラブル箔3の除去方法については、エッチングや研削等を用いることができ、特に制限するものではない。
ここでは、エッチングによりピーラブル箔3を除去する方法について述べる。エッチング処理に用いるエッチング液は、ピーラブル箔3の種類によって選択される。例えば、ピーラブル箔3が銅の場合、塩化鉄と塩酸の混合水溶液や、塩化銅と塩酸の混合水溶液が一般的に用いられ、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法によりエッチングする。これにより所定の固定部材に形成した配線5を露出することができる。
ここでは、エッチングによりピーラブル箔3を除去する方法について述べる。エッチング処理に用いるエッチング液は、ピーラブル箔3の種類によって選択される。例えば、ピーラブル箔3が銅の場合、塩化鉄と塩酸の混合水溶液や、塩化銅と塩酸の混合水溶液が一般的に用いられ、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法によりエッチングする。これにより所定の固定部材に形成した配線5を露出することができる。
露出した固定部材に形成した配線5を保護するために、配線保護層16を形成する(図14参照)。配線保護層16は特に限定するものではなく、感光性材料、熱硬化性材料等を用いることができる。いわゆるソルダレジストを塗布あるいは貼り付けた後、露光、現像処理によって必要な部分に開口部を設けて配線保護層16としてもいいし、封止材料をプレス等で薄く貼り付けた後、レーザーによって必要な部分に開口部を設けて配線保護層16としてもよい(図示省略)。開口部には必要に応じて金属めっきを施してもよい。
最後に、図14に示すように、個片化することで、半導体パッケージ100を得ることができる。
最後に、図14に示すように、個片化することで、半導体パッケージ100を得ることができる。
上記の半導体パッケージ100は、微細化や多ピン化が必要とされる形態において特に好適である。特に、本発明の製造方法は、eWLB(embeded Wafer Level Ball Grid Array)を三次元化する形態において好適である。
以上、本発明に係る半導体パッケージの製造方法、及び半導体パッケージ用材料について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
<固定部材の準備>
まず、コア基材、キャリア箔、ピーラブル箔からなる固定部材(日立化成株式会社製、商品名:MCL−E−705(LH)N3DX(「MCL」は、登録商標。))を準備した。このとき、コア基材は厚さ0.4mmのものを用いた。コア基材の両面ともに厚さ18μmのキャリア箔(銅箔)を形成し、片面の最外層に厚さ3μmのピーラブル箔を形成した。コア基材は、厚さ0.4mmのものに加えて、厚さ0.2mm、0.8mmの計3種類を準備した。固定部材の大きさは180mm×180mmに加工した(図1参照)。
まず、コア基材、キャリア箔、ピーラブル箔からなる固定部材(日立化成株式会社製、商品名:MCL−E−705(LH)N3DX(「MCL」は、登録商標。))を準備した。このとき、コア基材は厚さ0.4mmのものを用いた。コア基材の両面ともに厚さ18μmのキャリア箔(銅箔)を形成し、片面の最外層に厚さ3μmのピーラブル箔を形成した。コア基材は、厚さ0.4mmのものに加えて、厚さ0.2mm、0.8mmの計3種類を準備した。固定部材の大きさは180mm×180mmに加工した(図1参照)。
<固定部材に形成した配線の準備>
感光性樹脂組成物としてドライフィルムレジスト(日立化成株式会社製、商品名:Photec H−7025(「Photec」は、登録商標。))を用いて、ロールラミネーターにより、銅箔又は銅板上にラミネートした(図1参照)。次いで、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名:EXM−1201型露光機を使用して、50mJ/cm2のエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、感光性樹脂組成物を開口させてパターンを形成した(図2参照)。
感光性樹脂組成物としてドライフィルムレジスト(日立化成株式会社製、商品名:Photec H−7025(「Photec」は、登録商標。))を用いて、ロールラミネーターにより、銅箔又は銅板上にラミネートした(図1参照)。次いで、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名:EXM−1201型露光機を使用して、50mJ/cm2のエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、感光性樹脂組成物を開口させてパターンを形成した(図2参照)。
<固定部材上の配線の形成>
<電解銅めっきの形成>
ドライフィルムレジスト4の開口部に、電解銅めっき法により金属材料(銅)を充填した(図2参照)。
<電解銅めっきの形成>
ドライフィルムレジスト4の開口部に、電解銅めっき法により金属材料(銅)を充填した(図2参照)。
<ドライフィルムレジストの除去>
次いで、はく離液によってドライフィルムレジストを除去した(図3参照)。ドライフィルムレジストを除去することで固定部材上の配線を形成した。
次いで、はく離液によってドライフィルムレジストを除去した(図3参照)。ドライフィルムレジストを除去することで固定部材上の配線を形成した。
<半導体素子の準備>
8inchウエハの半導体素子(株式会社ウォルツ製、商品名:WALTS−TEG CC80−0101JY_(PI)_ModelI)を準備した(図示省略)。ウエハ厚さはバックグラインド加工を行い、80μmの厚さに加工した。端子には高さ30μmの銅ポストが形成され、更にその上に高さ15μmのSn−3.0Ag−0.5Cuが形成されているものを準備した。
8inchウエハの半導体素子(株式会社ウォルツ製、商品名:WALTS−TEG CC80−0101JY_(PI)_ModelI)を準備した(図示省略)。ウエハ厚さはバックグラインド加工を行い、80μmの厚さに加工した。端子には高さ30μmの銅ポストが形成され、更にその上に高さ15μmのSn−3.0Ag−0.5Cuが形成されているものを準備した。
<ダイボンド材の半導体素子への貼付>
ダイシング・ダイボンド一体型フィルム(日立化成株式会社製、商品名:FH−900)を準備した。ダイシング・ダイボンド一体型フィルムの形成方法を以下に示す。半導体素子の能動面とは反対側の面にダイシング・ダイボンド一体型フィルムを、保護フィルムのポリエチレンフィルムをはく離して、プレス式真空ラミネータ(商品名:MVLP−500、株式会社名機製作所製(「MVLP」は、登録商標。))を用いて積層した。プレス条件は、プレス熱板温度40℃、真空引き時間30秒間、ラミネートプレス時間60秒間、気圧4kPa以下、圧着圧力0.5MPaの下で行った。
ダイシング・ダイボンド一体型フィルム(日立化成株式会社製、商品名:FH−900)を準備した。ダイシング・ダイボンド一体型フィルムの形成方法を以下に示す。半導体素子の能動面とは反対側の面にダイシング・ダイボンド一体型フィルムを、保護フィルムのポリエチレンフィルムをはく離して、プレス式真空ラミネータ(商品名:MVLP−500、株式会社名機製作所製(「MVLP」は、登録商標。))を用いて積層した。プレス条件は、プレス熱板温度40℃、真空引き時間30秒間、ラミネートプレス時間60秒間、気圧4kPa以下、圧着圧力0.5MPaの下で行った。
<半導体素子の実装>
10mm×10mmに加工した半導体素子6を能動面とは反対側の面(ダイボンド材面)がピーラブル箔3に貼り合わさるように実装した(図4(b)参照)。実装にはフリップチップボンダーを用いた。ステージ設定温度が120℃、フリップチップボンダーのヘッド温度が40℃、圧着時間1秒間の設定で実装した。荷重は10Nで行った。
10mm×10mmに加工した半導体素子6を能動面とは反対側の面(ダイボンド材面)がピーラブル箔3に貼り合わさるように実装した(図4(b)参照)。実装にはフリップチップボンダーを用いた。ステージ設定温度が120℃、フリップチップボンダーのヘッド温度が40℃、圧着時間1秒間の設定で実装した。荷重は10Nで行った。
<封止フィルムの準備>
封止フィルム9に使用する感光性樹脂組成物として、以下に示すものを調製した。カルボキシル基を含有するアルカリ現像性樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート(商品名:CCR−1219H、日本化薬株式会社製)を、光開始剤成分として、2,4,6−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド(商品名:ダロキュアTPO、BASF社製(「ダロキュア」は、登録商標。))、エタノン、1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル]−、1−(o−アセチルオキシム)(商品名:イルガキュアOXE−02、BASF社製(「イルガキュア」は、登録商標。))を、熱硬化剤成分として、ビフェニル型エポキシ樹脂(商品名:YX4000、三菱化学株式会社製)を用いた。無機フィラー成分としては、平均粒径が500nm、シランカップリング処理したシリカフィラーを用いた。なお、無機フィラー成分は、樹脂分に対し、40質量%になるように配合した。分散状態は、動的光散乱式ナノトラック粒度分布計、商品名:UPA−EX150(日機装株式会社製(「ナノトラック」は、登録商標。))、及びレーザー回折散乱式マイクロトラック粒度分布計、商品名:MT−3100(日機装株式会社製(「マイクロトラック」は、登録商標。))を用いて測定し、最大粒径が5μm以下となっていることを確認した。
封止フィルム9に使用する感光性樹脂組成物として、以下に示すものを調製した。カルボキシル基を含有するアルカリ現像性樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート(商品名:CCR−1219H、日本化薬株式会社製)を、光開始剤成分として、2,4,6−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド(商品名:ダロキュアTPO、BASF社製(「ダロキュア」は、登録商標。))、エタノン、1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル]−、1−(o−アセチルオキシム)(商品名:イルガキュアOXE−02、BASF社製(「イルガキュア」は、登録商標。))を、熱硬化剤成分として、ビフェニル型エポキシ樹脂(商品名:YX4000、三菱化学株式会社製)を用いた。無機フィラー成分としては、平均粒径が500nm、シランカップリング処理したシリカフィラーを用いた。なお、無機フィラー成分は、樹脂分に対し、40質量%になるように配合した。分散状態は、動的光散乱式ナノトラック粒度分布計、商品名:UPA−EX150(日機装株式会社製(「ナノトラック」は、登録商標。))、及びレーザー回折散乱式マイクロトラック粒度分布計、商品名:MT−3100(日機装株式会社製(「マイクロトラック」は、登録商標。))を用いて測定し、最大粒径が5μm以下となっていることを確認した。
得られた感光性樹脂組成物溶液を支持層である厚さ16μmのポリエチレンテレフタレートフィルム(商品名:G2−16、帝人株式会社製)上に均一に塗布することにより感光性樹脂組成物層を形成し、それを、熱風対流式乾燥機を用いて100℃で約10分間乾燥した。感光性樹脂組成物層の乾燥後の膜厚は、120μmのものを準備した。
続いて、感光性樹脂組成物層の支持層と接している側とは反対側の表面上に、ポリエチレンフィルム(商品名:NF−15、タマポリ株式会社製)を保護フィルムとして貼り合わせ、感光性の封止フィルム9を得た。
<封止フィルムの形成>
この封止フィルム9を用いて、半導体素子6上に封止フィルム9を形成した。封止フィルム9の形成方法を以下に示す。半導体素子6上に封止フィルム9を、保護フィルムのポリエチレンフィルムをはく離して、プレス式真空ラミネータ(商品名:MVLP−500、株式会社名機製作所製)を用いて積層した。プレス条件は、プレス熱板温度60℃、真空引き時間20秒間、ラミネートプレス時間30秒間、気圧4kPa以下、圧着圧力0.5MPaの下で行った(図3参照)。
この封止フィルム9を用いて、半導体素子6上に封止フィルム9を形成した。封止フィルム9の形成方法を以下に示す。半導体素子6上に封止フィルム9を、保護フィルムのポリエチレンフィルムをはく離して、プレス式真空ラミネータ(商品名:MVLP−500、株式会社名機製作所製)を用いて積層した。プレス条件は、プレス熱板温度60℃、真空引き時間20秒間、ラミネートプレス時間30秒間、気圧4kPa以下、圧着圧力0.5MPaの下で行った(図3参照)。
<開口部の形成>
形成した封止フィルム9上に、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名:EXM−1201型露光機を使用して、500mJ/cm2のエネルギー量で露光を行った。次いで、常温で1時間静置した後、当該積層体上のポリエチレンテレフタレートを剥離し、30℃の1質量%炭酸ナトリウム水溶液で、180秒間の時間でスプレー現像を行い、封止フィルム9に開口部10を設けた。続いて、株式会社オーク製作所製紫外線照射装置を使用して1.5J/cm2のエネルギー量で紫外線照射を行い、クリーンオーブンで175℃、2時間で熱硬化した(図6参照)。
形成した封止フィルム9上に、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名:EXM−1201型露光機を使用して、500mJ/cm2のエネルギー量で露光を行った。次いで、常温で1時間静置した後、当該積層体上のポリエチレンテレフタレートを剥離し、30℃の1質量%炭酸ナトリウム水溶液で、180秒間の時間でスプレー現像を行い、封止フィルム9に開口部10を設けた。続いて、株式会社オーク製作所製紫外線照射装置を使用して1.5J/cm2のエネルギー量で紫外線照射を行い、クリーンオーブンで175℃、2時間で熱硬化した(図6参照)。
<電解銅めっきの形成>
封止フィルム9の開口部10に、電解銅めっき法により金属材料(銅)を充填した(図7参照)。
封止フィルム9の開口部10に、電解銅めっき法により金属材料(銅)を充填した(図7参照)。
<封止フィルム表面の研削>
封止フィルム9の表面をグラインダにより研削し、半導体素子バンプ8を露出させた(図8参照)。
封止フィルム9の表面をグラインダにより研削し、半導体素子バンプ8を露出させた(図8参照)。
<再配線絶縁層の形成>
封止フィルム9の上に再配線絶縁層12,14を形成した(図9、10、11参照)。具体的には、スピンコータで感光性絶縁材料(日立化成株式会社製、商品名:AH−1170T)を塗布し、封止フィルム9の開口部10に形成した銅めっきの上や、半導体素子バンプ8の上など、任意の部分が開口するように露光・現像処理を行った。次いで、所定温度200℃で窒素雰囲気(酸素濃度50体積ppm以下)下、1時間の熱硬化を行った。次いで、スパッタ法により、Tiを100nmの厚さ蒸着し、連続してCuを300nmの厚さ蒸着し、シード層を形成した。次いで、ドライフィルムレジスト(日立化成株式会社製、商品名:Photec RY−3525)をロールラミネーターで貼着し、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名:EXM−1201型露光機を使用して、100mJ/cm2のエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、ドライフィルムレジストを開口させた。次いで、電解銅めっき法により、シード層上に、厚さ5μmの銅めっきを形成した。次いで、はく離液により、ドライフィルムレジストを剥離した。次いでシード層をエッチング液より除去した。次いで、スピンコータで再度、感光性絶縁材料(日立化成株式会社製、商品名:AH−1170T)を塗布し、露光・現像処理を行った。次いで、所定温度200℃で窒素雰囲気(酸素濃度50体積ppm以下)下、1時間の熱硬化を行った(図示省略)。
封止フィルム9の上に再配線絶縁層12,14を形成した(図9、10、11参照)。具体的には、スピンコータで感光性絶縁材料(日立化成株式会社製、商品名:AH−1170T)を塗布し、封止フィルム9の開口部10に形成した銅めっきの上や、半導体素子バンプ8の上など、任意の部分が開口するように露光・現像処理を行った。次いで、所定温度200℃で窒素雰囲気(酸素濃度50体積ppm以下)下、1時間の熱硬化を行った。次いで、スパッタ法により、Tiを100nmの厚さ蒸着し、連続してCuを300nmの厚さ蒸着し、シード層を形成した。次いで、ドライフィルムレジスト(日立化成株式会社製、商品名:Photec RY−3525)をロールラミネーターで貼着し、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名:EXM−1201型露光機を使用して、100mJ/cm2のエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、ドライフィルムレジストを開口させた。次いで、電解銅めっき法により、シード層上に、厚さ5μmの銅めっきを形成した。次いで、はく離液により、ドライフィルムレジストを剥離した。次いでシード層をエッチング液より除去した。次いで、スピンコータで再度、感光性絶縁材料(日立化成株式会社製、商品名:AH−1170T)を塗布し、露光・現像処理を行った。次いで、所定温度200℃で窒素雰囲気(酸素濃度50体積ppm以下)下、1時間の熱硬化を行った(図示省略)。
<はんだボール搭載>
リフロー装置を用いて、窒素雰囲気(酸素濃度100体積ppm以下)ではんだボール15を搭載した(図11参照)。
リフロー装置を用いて、窒素雰囲気(酸素濃度100体積ppm以下)ではんだボール15を搭載した(図11参照)。
<コア基材、キャリア箔の除去>
次いで、封止フィルム9の面を真空吸着してコア基材1、キャリア箔2を同時に機械剥離してピーラブル箔3を露出させた(図12参照)。
次いで、封止フィルム9の面を真空吸着してコア基材1、キャリア箔2を同時に機械剥離してピーラブル箔3を露出させた(図12参照)。
<ピーラブル箔のエッチング>
塩化第二鉄(30質量%)の水溶液を用いて、スプレー方式によりピーラブル箔3をエッチングした(図13参照)。
塩化第二鉄(30質量%)の水溶液を用いて、スプレー方式によりピーラブル箔3をエッチングした(図13参照)。
<配線保護層の形成>
感光性樹脂組成物としてソルダレジスト(日立化成株式会社製、商品名:FZ−2700G)を用いて、ロールラミネーターにより、固定部材に形成した配線5上にラミネートした(図14参照)。次いで、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名:EXM−1201型露光機を使用して、50mJ/cm2のエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、感光性樹脂組成物を開口させてパターンを形成して、配線保護層16を形成した(図14参照)。
最後に、ダイシングすることによって、パッケージサイズが14mm×14mmの半導体パッケージ100を得た。
感光性樹脂組成物としてソルダレジスト(日立化成株式会社製、商品名:FZ−2700G)を用いて、ロールラミネーターにより、固定部材に形成した配線5上にラミネートした(図14参照)。次いで、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名:EXM−1201型露光機を使用して、50mJ/cm2のエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、感光性樹脂組成物を開口させてパターンを形成して、配線保護層16を形成した(図14参照)。
最後に、ダイシングすることによって、パッケージサイズが14mm×14mmの半導体パッケージ100を得た。
再配線層の微細配線については以下の基準に基づいて評価した。
○:配線幅/配線間スペース幅が10μm/10μm以下のもの
△:○にあてはまらないもの
○:配線幅/配線間スペース幅が10μm/10μm以下のもの
△:○にあてはまらないもの
組立て時の反りについては、再配線層形成後の反り(大きさ180mm×180mm)を測定し、以下の基準に基づいて評価した。
◎:反りが1mm以下のもの
○:反りが1.5mm以下のもの
△:反りが2mm以下のもの
◎:反りが1mm以下のもの
○:反りが1.5mm以下のもの
△:反りが2mm以下のもの
固定部材の除去性に関しては、以下の基準に基づいて評価した。
◎:固定部材が湾曲し、容易にはく離できるもの
○:はく離できるもの
×:はく離できないもの
◎:固定部材が湾曲し、容易にはく離できるもの
○:はく離できるもの
×:はく離できないもの
仕様を表1に、評価結果を表2に示す。
表2に示すとおり、本発明の半導体装置の製造方法によれば、微細な配線パターンを有する半導体パッケージを、組み立て時の反りを抑えながら、効率良く製造できることが確認された。
1…コア基材、2…キャリア箔、3…ピーラブル箔、4…ドライフィルムレジスト、5…固定部材に形成した配線、6…半導体素子、7…ダイボンド材、8…半導体素子バンプ、9…封止フィルム、10…開口部、11…金属めっき、12…再配線絶縁層、13…配線パターン、14…再配線絶縁層、15…はんだボール、16…配線保護層、100…半導体パッケージ、100A …下段パッケージ、111…コア基材、112…配線パターン、113…層間絶縁層、114…ビア開口、110…下段パッケージ用プリント配線板、120…バンプ付き半導体素子、130…アンダーフィル材、140…封止材、141…封止開口、142…接続材料。
Claims (12)
- (I)ピーラブル箔を有する固定部材の前記ピーラブル箔上に、接着材料を介して、半導体素子を固定する工程と、
(II)封止材料で前記半導体素子を封止する工程と、
(III)前記封止材料上に再配線絶縁層を形成する工程と、
(IV)前記ピーラブル箔の、前記半導体素子が固定される面とは反対側の面を露出させる工程と、
を備える半導体装置の製造方法。 - 前記(II)の工程の後、前記(III)の工程の前に、封止材料の少なくとも一部を、固定部材のピーラブル箔、ピーラブル箔上に形成された導電配線、及び半導体素子の電極、あるいはそれらのいずれかに至るまで開口する工程と、必要に応じて開口部に金属めっきを施す工程を備えることを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記(I)の工程において、半導体素子の能動面とは反対側の面を固定することを特徴とする、請求項1又は2に記載の半導体装置の製造方法。
- 前記(II)の工程の後、前記(III)の工程の前に硬化後の封止材料表面を研削することを特徴とする、請求項1〜3のいずれかに記載の半導体装置の製造方法。
- 前記(I)の工程に用いるピーラブル箔を有する固定部材のピーラブル箔あるいはピーラブル箔上に導電配線パターンが形成されていることを特徴とする、請求項1〜4のいずれかに記載の半導体装置の製造方法。
- 前記(IV)の工程の後に、請求項5に記載のピーラブル箔あるいはピーラブル箔上に形成された導電配線パターンを、ピーラブル箔のすべてあるいは一部をエッチングあるいは研削することで、導電配線として露出させることを特徴とする、請求項5に記載の半導体装置の製造方法。
- 請求項6において露出した導電配線上に、配線の絶縁保護層を設けることを特徴とする、請求項6に記載の半導体装置の製造方法。
- 請求項1に記載の固定部材として、金属箔と、ガラスクロスと樹脂からなるコア基材と、ピーラブル箔とからなる固定部材を用いることを特徴とする、請求項1〜7のいずれかに記載の半導体装置の製造方法。
- 請求項8に記載のコア基材として、25℃から150℃までの平均熱膨張係数が1×10−6/℃から15×10−6/℃の範囲であるコア基材を用いることを特徴とする、請求項8に記載の半導体装置の製造方法。
- 請求項8に記載のコア基材の25℃における弾性率が20GPaから40GPaの範囲であることを特徴とする、請求項8又は9に記載の半導体装置の製造方法。
- 請求項1に記載の封止材料として、感光性を有し、露光・現像の工程によって、封止材料に開口部を形成可能である封止材料を用いることを特徴とする、請求項1〜10のいずれかに記載の半導体装置の製造方法。
- 請求項1〜11のいずれかに記載の半導体装置の製造方法を用いて製造した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015095619A JP2016213315A (ja) | 2015-05-08 | 2015-05-08 | 半導体装置の製造方法、及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015095619A JP2016213315A (ja) | 2015-05-08 | 2015-05-08 | 半導体装置の製造方法、及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016213315A true JP2016213315A (ja) | 2016-12-15 |
Family
ID=57551988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015095619A Pending JP2016213315A (ja) | 2015-05-08 | 2015-05-08 | 半導体装置の製造方法、及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016213315A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107919333A (zh) * | 2017-12-28 | 2018-04-17 | 江阴长电先进封装有限公司 | 一种三维pop封装结构及其封装方法 |
WO2018139407A1 (ja) * | 2017-01-24 | 2018-08-02 | 日立化成株式会社 | 半導体装置の製造方法、モールドアンダーフィル用感光性樹脂組成物及び半導体装置 |
JP2019033175A (ja) * | 2017-08-08 | 2019-02-28 | 日立化成株式会社 | 半導体装置の製造方法 |
JP2020107801A (ja) * | 2018-12-28 | 2020-07-09 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222164A (ja) * | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2012049481A (ja) * | 2010-08-30 | 2012-03-08 | Furukawa Electric Co Ltd:The | インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法 |
US20140093999A1 (en) * | 2012-09-29 | 2014-04-03 | Weng Hong Teh | Embedded structures for package-on-package architecture |
-
2015
- 2015-05-08 JP JP2015095619A patent/JP2016213315A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222164A (ja) * | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2012049481A (ja) * | 2010-08-30 | 2012-03-08 | Furukawa Electric Co Ltd:The | インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法 |
US20140093999A1 (en) * | 2012-09-29 | 2014-04-03 | Weng Hong Teh | Embedded structures for package-on-package architecture |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018139407A1 (ja) * | 2017-01-24 | 2018-08-02 | 日立化成株式会社 | 半導体装置の製造方法、モールドアンダーフィル用感光性樹脂組成物及び半導体装置 |
JP2019033175A (ja) * | 2017-08-08 | 2019-02-28 | 日立化成株式会社 | 半導体装置の製造方法 |
JP7172022B2 (ja) | 2017-08-08 | 2022-11-16 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法 |
CN107919333A (zh) * | 2017-12-28 | 2018-04-17 | 江阴长电先进封装有限公司 | 一种三维pop封装结构及其封装方法 |
CN107919333B (zh) * | 2017-12-28 | 2023-08-29 | 江阴长电先进封装有限公司 | 一种三维pop封装结构及其封装方法 |
JP2020107801A (ja) * | 2018-12-28 | 2020-07-09 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
JP7218575B2 (ja) | 2018-12-28 | 2023-02-07 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7120402B2 (ja) | 半導体装置及びその製造方法 | |
US7830004B2 (en) | Packaging with base layers comprising alloy 42 | |
TWI405309B (zh) | 散熱基板及其製造方法 | |
JP2011187800A (ja) | 半導体装置及びその製造方法 | |
JP2013537365A (ja) | ポリマー充填剤溝を有する半導体チップデバイス | |
JP2002170921A (ja) | 半導体装置およびその製造方法 | |
TW201128721A (en) | Manufacturing method of semiconductor device | |
TW201724424A (zh) | 用以致能多晶片覆晶封裝之基體、總成及技術 | |
JP2016213315A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2011061116A (ja) | 半導体装置及びその製造方法 | |
JP5295928B2 (ja) | 半導体装置及びその製造方法 | |
JP6468017B2 (ja) | 半導体装置の製造方法 | |
CN101154638B (zh) | 半导体模块、便携式设备及半导体模块的制造方法 | |
JP2011100793A (ja) | 半導体パッケージの製造方法 | |
JP2017050464A (ja) | 配線基板積層体、その製造方法及び半導体装置の製造方法 | |
TW201844065A (zh) | 電路板結構及其製造方法 | |
WO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
US7919843B2 (en) | Semiconductor device and its manufacturing method | |
JP2016139754A (ja) | 半導体装置の製造方法 | |
JP7347440B2 (ja) | 半導体パッケージ用配線基板の製造方法 | |
JP2016201414A (ja) | 半導体装置及びその製造方法 | |
JP2016139752A (ja) | 半導体装置の製造方法 | |
JP2020098825A (ja) | 配線基板及びその製造方法 | |
JP2017073441A (ja) | 感光性封止樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 | |
TW201011830A (en) | Self-adhesive semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190704 |