TW201724424A - 用以致能多晶片覆晶封裝之基體、總成及技術 - Google Patents

用以致能多晶片覆晶封裝之基體、總成及技術 Download PDF

Info

Publication number
TW201724424A
TW201724424A TW105126768A TW105126768A TW201724424A TW 201724424 A TW201724424 A TW 201724424A TW 105126768 A TW105126768 A TW 105126768A TW 105126768 A TW105126768 A TW 105126768A TW 201724424 A TW201724424 A TW 201724424A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
die
assembly
disposed
Prior art date
Application number
TW105126768A
Other languages
English (en)
Other versions
TWI704660B (zh
Inventor
郭貿
泰勒Ｃ 魯頓
名迪 賴
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201724424A publication Critical patent/TW201724424A/zh
Application granted granted Critical
Publication of TWI704660B publication Critical patent/TWI704660B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本文揭示用於致能多晶片覆晶封裝之基體、總成及技術。例如，在一些實施例中，封裝基體可包括第一側面；第二側面，其中該第二側面沿軸線與該第一側面相對；絕緣材料部分，其自該第一側面延伸至該第二側面；其中該絕緣材料部分之垂直於該軸線截取的橫截面具有階梯輪廓。焊墊可設置在該絕緣材料部分之基底表面及梯級表面處。一或多個晶粒可耦合至該封裝基體(例如，以形成多晶片覆晶封裝)，且在一些實施例中，額外IC封裝可耦合至該封裝基體。在一些實施例中，該封裝基體可為倒易對稱的或近似倒易對稱的。

Description

用以致能多晶片覆晶封裝之基體、總成及技術
本揭示案大體而言係關於積體電路之領域，且更特定而言係關於用以致能多晶片覆晶封裝之基體、總成及技術。
為增加特定覆蓋區之積體電路(IC)封裝中的晶粒之密度，晶粒可堆疊在彼此之頂部上且經焊線接合在一起。晶粒可經由額外焊線接合耦接至下層平坦基體，且基體可經焊接或以其他方式連接至其他裝置。
依據本發明之一實施例，係特地提出一種封裝基體，包含：一第一側面；一第二側面，其中該第二側面沿一軸線與該第一側面相對；一絕緣材料部分，其自該第一側面延伸至該第二側面，其中該絕緣材料部分之垂直於該軸線截取的一橫截面具有一階梯輪廓；一設置在該絕緣材料部分之一基底表面處之焊墊；以及一設置在該絕緣材料部分之一梯級表面處之焊墊。
100、100A、100B‧‧‧封裝基體
102‧‧‧第一側面
104‧‧‧第二側面
106‧‧‧第一軸線
108‧‧‧第二軸線
110、1310、1808‧‧‧絕緣材料部分/絕緣材料
112‧‧‧基底表面
114‧‧‧中間梯級表面
116、118‧‧‧中間梯級表面/頂部梯級表面
120‧‧‧梯級表面/頂部梯級表面
122、123‧‧‧區域
124~130‧‧‧上升
132~140‧‧‧高度
142~150‧‧‧深度
162~168、191‧‧‧導電途徑
170‧‧‧金屬層
172‧‧‧球柵陣列(BGA)附接表面
174‧‧‧焊墊
175‧‧‧焊球
176‧‧‧焊料抗蝕劑
177‧‧‧模製材料
178‧‧‧晶粒附接薄膜/膏
182‧‧‧第一晶粒
184‧‧‧第二晶粒
186‧‧‧第三晶粒
188、1308、1810‧‧‧導電材料
190‧‧‧線
192~197‧‧‧晶粒
400、500、600‧‧‧IC總成
700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2300、2400、2500、2600、2700、2800、2900‧‧‧總成
702、1302‧‧‧第一層
704、904、1304、1504、1804、2308‧‧‧第一表面
706、906、1306、1506、1806、2310‧‧‧第二表面
802‧‧‧離型材料區域/離型材料
902、1502‧‧‧第二層
1002、1102、1602、1902、1904、2402、2404‧‧‧間隙
1312、1510‧‧‧導電材料部分/導電材料
1402、1404、1702‧‧‧離型材料區域
1508‧‧‧絕緣材料
1802‧‧‧第三層
2102、2108、2106‧‧‧陰影部分
2302‧‧‧第一離型材料區域
2304‧‧‧第二離型材料區域
2306‧‧‧軸線
3000、3100‧‧‧方法
3002~3012、3102~3106‧‧‧操作
3200‧‧‧計算裝置
3202‧‧‧處理器
3204‧‧‧系統記憶體
3206‧‧‧大量儲存裝置
3208‧‧‧I/O裝置
3212‧‧‧系統匯流排
3222‧‧‧程式設計指令
藉由以下詳細描述連同隨附圖式，實施例將容易理解。為便於此描述，相同元件符號指定相同結構元件。在隨附圖式之諸圖中以實例方式而非以限制方式示出實施例。
圖1為根據各種實施例之具有階梯輪廓之封裝基體的透視圖。
圖2為圖1之根據各種實施例之封裝基體的橫截面側視圖。
圖3為根據各種實施例之具有階梯輪廓及金屬層之封裝基體的橫截面側視圖。
圖4為根據各種實施例之IC總成的橫截面側視圖，該IC總成包括模製材料及具有階梯輪廓之封裝基體。
圖5為根據各種實施例之IC總成的橫截面側視圖，該IC總成包括焊線接合至具有階梯輪廓之封裝基體的晶粒。
圖6為根據各種實施例之IC總成的橫截面側視圖，該IC總成包括具有階梯輪廓之兩個封裝基體。
圖7至圖12例示根據各種實施例之在具有階梯輪廓及倒易對稱性之封裝基體之製造中的各種階段。
圖13至圖22例示根據各種實施例之在具有階梯輪廓之封裝基體之製造中的各種階段。
圖23至圖25例示根據各種實施例之在具有 階梯輪廓及近似倒易對稱性之封裝基體之製造中的各種階段。
圖26至圖29例示根據各種實施例之在包括圖23至圖25之封裝基體之IC總成之製造中的各種階段。
圖30為根據各種實施例之製造封裝基體之方法的流程圖。
圖31為根據各種實施例之製造IC總成之方法的流程圖。
圖32為根據本文所揭示之實施例中之任何實施例之示例性計算裝置的方塊圖，該示例性計算裝置可包括IC總成或包括於該IC總成中，該IC總成具有階梯及/或倒易對稱的基體。
本文所揭示為用於致能多晶片覆晶封裝之基體、總成及技術。在一些實施例中，封裝基體在於橫截面中觀察時可具有階梯輪廓，且一或多個晶粒可耦接至封裝基體之梯級表面以形成多晶片覆晶IC封裝。額外晶粒可經焊線接合至此IC封裝，且多個此IC封裝可經堆疊來形成封裝疊加(PoP)結構。當封裝基體為倒易對稱或近似倒易對稱時，本文揭示製造技術來達成材料效率。
如以上所述，用以增加電子裝置中的晶粒之密度之習知方法已依賴於將晶粒彼此焊線接合且焊線接合至基體。此等方法包括多晶片及堆疊晶粒陣列技術利用具有至少兩個金屬層之平坦基體。基體提供用於晶粒之實體 基底且亦提供功率、接地及智力之電氣佈線。
此等習知焊線接合方法相對於其他結合技術可具有有限的電氣效能，且因此可不適合於下一代電子裝置之需求。例如，線相對於用於覆晶(FC)連接之「較平坦」且「較短」焊料凸塊(例如，大約4密耳寬且小於8密耳高)通常為薄的(例如，具有小於1密耳之直徑)且可為長的(例如，超過40密耳)。線之電阻及電感因此通常高於焊料凸塊之電阻及電感，此影響信號品質且限制電流攜載能力。諸如覆晶球柵陣列(FC BGA)封裝之替代性方法可具有改良之電氣效能但照慣例限於在每一封裝中包括僅一晶片。此限制有效地排除諸如晶片級封裝(CSP)之習知FC BGA技術在高密度產品中之使用。用以組合焊線接合及FC BGA技術之先前試圖(例如，藉由將習知焊線接合封裝堆疊在習知FC BGA封裝上)已遭受製造複雜性、組裝通量時間及成本之顯著增加。此外，此類先前試圖已通常導致對於較小形狀因數裝置(例如，智慧型電話及可穿戴式裝置)中之應用過「高」的結構。
本文所揭示之實施例中之各種實施例可允許多個晶粒之垂直堆疊而不需要焊線接合之使用。實情為，新穎的階梯基體結構可使用FC技術(例如，焊墊/焊球連接)在梯級表面處結合至多個晶粒。基體內的導電途徑可為功率、接地及往返於晶粒的資料傳輸提供路徑。
本文亦揭示用於形成封裝基體之新穎製造技術，該等封裝基體為倒易對稱或近似倒易對稱。此等技 術致能將要形成於材料之單個「方塊」中且朝向製程過程之末端分離的具有階梯輪廓(或其他適合輪廓)之多個封裝基體。此等技術與傳統技術相比可藉由利用通常對於形成另一封裝基體將為「浪費」的材料來顯著地改良材料效率。特定而言，對於階梯結構，兩個倒易對稱或近似倒易對稱的結構可在具有極少乃至無浪費的情況下自基體材料之單個方塊構造。儘管本文所揭示之階梯結構可使用習知技術(例如，藉由刨槽(routing)或以其他方式移除及丟棄並非最終基體之部分的基體材料)形成，但本文所揭示之新穎技術可在材料用量方面為有利地有效的。
在以下詳細描述中，對形成本發明之一部分的隨附圖式進行參考，在隨附圖式中相同數字在全篇中指定相同零件，且在隨附圖式中以例示方式展示可實踐之實施例。將理解，可利用其他實施例，且可在不脫離本揭示案之範疇的情況下做出結構或邏輯變化。因此，以下詳細描述不應以限制性意義來理解。
可能以最有助於理解所主張標的物之方式將各種操作依次描述為多個離散動作或操作。然而，描述之順序不應理解為暗示此等操作必須為依賴順序的。特定而言，可不按呈現之順序進行此等操作。可按與所描述實施例不同之順序來進行所描述操作。可進行各種額外操作，且/或在額外實施例中可省略所描述操作。
出於本揭示案之目的，片語「A及/或B」意味著(A)、(B)或(A及B)。出於本揭示案之目的，片語「A、 B及/或C」意味著(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
描述使用片語「在一實施例中」或「在多個實施例中」，該等片語可各自指代相同或不同實施例中之一或多者。此外，如關於本揭示案之實施例所使用的「包含」、「包括」、「具有」及類似者等詞係同義詞。如本文所使用，「封裝」及「IC封裝」係同義詞。如本文所使用，可以可互換地使用「晶片」及「晶粒」等詞。
圖1為根據各種實施例之具有階梯輪廓之封裝基體100的透視圖。封裝基體100可具有第一側面102及第二側面104。第二側面104可沿第一軸線106與第一側面102相對。絕緣材料部分110可自第一側面102延伸至第二側面104。絕緣材料110可為用於為電路板或封裝提供基體之任何適合絕緣材料，諸如介電材料。例如，在一些實施例中，絕緣材料110可包括具有玻璃纖維加強材料及填料之雙馬來亞醯胺-三嗪(BT)樹脂。可使用於適合應用中的特定實例包括來自由Mitsubishi Gas Chemical(日本，東京)製造的HL832系列之介電材料，或類似材料。
絕緣材料部分110之垂直於第一軸線106截取的橫截面可具有階梯輪廓。如本文所使用，當結構具有帶有暗示樓梯之梯級之圖案的橫截面時，結構可具有「階梯輪廓」。特定而言，階梯輪廓可包括基底表面(對應於樓梯所在的表面)及至少一梯級表面(對應於使用者在使用樓梯時所踩踏的至少一表面)。請注意，階梯輪廓中的「基底 表面」之識別可為相對的；例如，梯級表面114可經識別為基底表面，梯級表面116、118及120自該基底表面升高。特定而言，階梯輪廓中的任何梯級表面可經識別為基底表面，只要「在該基底表面上方」存在額外梯級表面。在一些實施例中，階梯輪廓可包括基底表面及單個梯級表面(對應於具有單個梯級之樓梯)。在其他實施例中，階梯輪廓可包括基底表面及多個梯級表面。階梯輪廓中「最遠離」基底表面的此梯級表面可在本文中被稱為「頂部梯級表面」。在階梯輪廓包括單個梯級表面的一實施例中，單個梯級表面可為「頂部梯級表面」。在階梯輪廓包括多個梯級表面的實施例中，並非頂部梯級表面的梯級表面可在本文中被稱為「中間梯級表面」。
例如，圖1例示具有基底表面112、頂部梯級表面120以及中間梯級表面114、116及118的實施例。上升124可設置在基底表面112與梯級表面114之間，上升126可設置在梯級表面114與梯級表面116，上升128可設置在梯級表面116與梯級表面118之間，且上升130可設置在梯級表面118與梯級表面120之間。
圖2為圖1之封裝基體100的橫截面側視圖，且特定而言，例示封裝基體100之各種部分之高度及深度。基底表面112可具有高度132，梯級表面114可具有高度134、梯級表面116可具有高度136、梯級表面118可具有高度138，且梯級表面120可具有高度140。如本文所使用，封裝基體之基底表面之「高度」可指代作為基底表面 112之基礎的絕緣材料(例如，絕緣材料110)之厚度。梯級表面之「高度」可指代含有梯級表面的平面與含有下一「最低」梯級表面(或若梯級表面為「第一」梯級表面，則基底表面)的平面之間的垂直距離。梯級表面之高度亦可對應於梯級表面與下一「最低」梯級表面之間的上升之高度。
在一些實施例中，具有階梯結構之絕緣材料部分110可形成整個封裝基體100(例如，圖1中所描繪之絕緣材料部分110可大體上提供封裝基體100之絕緣材料之全部，且區域122及123可藉由封裝基體100自其他封裝基體之切單來形成)。在其他實施例中，圖1中所描繪之絕緣材料部分110可為封裝基體100之絕緣材料之子集，且封裝基體100亦可包括額外絕緣材料結構(例如，在區域122及/或123處或以外，在圖1及圖2中未示出)。
基底表面112可具有深度142，梯級表面114可具有深度144，梯級表面116可具有深度146，梯級表面118可具有深度148，且梯級表面120可具有深度150。如本文所使用，封裝基體之基底表面或梯級表面之「深度」可指代基底表面或梯級表面沿第二軸線108(垂直於第一軸線106)的尺寸。
圖1及圖2之封裝基體100之實施例中所例示的梯級表面之數目以及特定高度及深度僅為例示性的，且封裝基體100可具有任何所需尺寸之一或多個梯級表面。例如，封裝基體100之所有梯級表面之高度(例如，高度134、136、138及140)在一些實施例中可為相同的，而在 其他實施例中，高度中一或多個可為不同的。在一些實施例中，封裝基體100之所有梯級表面之深度(例如，深度144、146、148及150)，而在其他實施例中，深度中一或多個可為不同的。
如以上所述，在一些實施例中，較大封裝基體之僅一部分可具有階梯輪廓；較大封裝基體之其他部分可具有其他輪廓。在其他實施例中，封裝基體之整體之橫截面可具有階梯輪廓。例如，在圖1及圖2中所例示之特定實施例中，絕緣材料部分110之區域123可提供封裝基體100之側面，絕緣材料部分110之區域122可提供封裝基體100之側面，且此等側面可沿第二軸線108彼此相對。換言之，大體上全部封裝基體100可具有階梯輪廓。
在一些實施例中，封裝基體100可具有倒易對稱性。如本文所使用，當結構之兩個複本可裝配在一起來形成大體上實心矩形方塊時，結構可具有「倒易對稱性」。在一些實施例中，倒易對稱的結構可藉由將矩形材料方塊(該矩形材料方塊可包括絕緣材料、導電材料及/或任何其適合的材料)劃分成兩個相同結構來形成。倒易對稱的封裝基體100之實例例示於圖12中。特定而言，圖12例示根據以下參考圖7至圖12所論述之製造過程形成的兩個倒易對稱的封裝基體100。
在圖1及圖2之封裝基體100具有倒易對稱性的一示例性實施例中，高度132及深度142可分行等於高度140及深度148，高度134及深度144可分別等於高度138 及深度146。在此示例性實施例中，封裝基體100之兩個複本可藉由使封裝基體100之一複本之上升124及126分別緊靠封裝基體100之第二複本之上升128及126來裝配在一起以形成矩形方塊。
在圖1及圖2之封裝基體100具有倒易對稱性的另一示例性實施例中，深度142及高度134可分別等於深度150及高度140，深度144及高度136可分別等於深度148及高度138。在此示例性實施例中，封裝基體100之兩個複本可藉由使封裝基體100之一複本之上升124及126分別緊靠封裝基體100之第二複本之上升130及128來裝配在一起以形成矩形方塊。
在一些實施例中，封裝基體100可具有近似倒易對稱性。如本文所使用，當結構之兩個複本可裝配在一起，使得裝配在一起的總成之外面大體上形成矩形方塊，但孔隙可存在於裝配在一起的總成中時，結構可具有「近似倒易對稱性」。在一些實施例中，近似倒易對稱的結構可藉由將矩形材料方塊(該矩形材料方塊可包括絕緣材料、導電材料及/或任何其他適合的材料)形成為兩個相同結構來形成，其中來自矩形方塊之「內部」的材料中之一些未包括在結構中之任一個中。近似倒易對稱的封裝基體100之一實例例示於圖25中。特定而言，圖25例示根據以下參考圖23至圖25所論述之製造過程形成的兩個倒易對稱的封裝基體100。
在一些實施例中，封裝基體100可包括一或 多個金屬層及/或穿過絕緣材料110的其他導電途徑。金屬層可經印刷或以其他方式圖案化來形成用於電氣流動之導電跡線。此等金屬層及/或其他導電途徑可促進電氣信號(例如，功率、接地及資料)穿過封裝基體100及至耦合至封裝基體100的裝置(例如，晶粒，如以下參考圖4至圖6所論述)之傳遞。例如，圖3為根據各種實施例之具有階梯輪廓及金屬層170之封裝基體100的橫截面側視圖。導電途徑在梯級表面中之各種梯級表面與金屬層170之間延伸。例如，導電途徑168在梯級表面118與金屬層170之間延伸，導電途徑166在梯級表面116與金屬層170之間延伸，且導電途徑164在梯級表面114與金屬層170之間延伸。如本文所使用，「導電途徑」可包括導電材料(例如，金屬，諸如銅)柱、以導電材料鍍層之貫穿孔、充滿導電材料之通孔、垂直或平版木跡線、線或電氣信號將沿其流動的任何其他導電途徑。在一些實施例中，導電途徑可包括表面上的焊墊，該等導電途徑自該等焊墊延伸。例如，導電途徑168可包括梯級表面118處的焊墊，導電途徑166可包括梯級表面116處的焊墊，且導電途徑164可包括梯級表面114處的焊墊。
在一些實施例中，金屬層170內的金屬部分可在封裝基體100之一或多個表面處暴露來提供導電途徑(例如，作為焊墊)。例如，基底表面112可包括金屬層170,使得金屬層170之一部分可在基底表面112處暴露來提供用於導電途徑162之焊墊。導電途徑162可包括例如焊墊。 儘管在圖3中例示單個金屬層170，但封裝基體100之各種實施例可包括多個金屬層。在具有多個金屬層之實施例中，導電途徑可自封裝基體100之各種表面延伸至多個金屬層中之一或多個。在一些實施例中，來自封裝基體100之各種表面(例如，圖3之梯級表面114及116)的所有導電途徑可延伸至共用金屬層(例如，圖3之金屬層170)，而在其他實施例中，導電途徑中之不同導電途徑可延伸至包括在封裝基體100中的多個金屬層中之不同金屬層。在一些實施例(例如，如圖3中所例示)中，無金屬層可設置在封裝基體100之頂部梯級表面118與包括基底表面112的平面之間。
圖3之封裝基體100亦包括球柵陣列(BGA)附接表面172。BGA附接表面172可包括藉由焊料抗蝕劑176之區域間隔開的焊墊174。任何適合的焊料抗蝕劑可與本文所揭示之實施例一起使用，該任何適合的焊料抗蝕劑諸如包括丙烯酸樹脂及單體、環氧樹脂、填料、顏料等的焊料抗蝕劑。可使用於各種應用中的焊料抗蝕劑之一實例包括來自由Taiyo Ink Manufacturing公司(日本，琦玉)製造的PFR-800 AUS410及PSR-4000 AUS320系列的焊料材料，或類似材料。在一些實施例中，焊墊174可均勻地間隔開，而在其他實施例中，焊墊174可並非均勻地間隔開。焊墊174可經由導電途徑耦合至封裝基體100中之其他結構，以致能電氣信號在焊墊174與其他結構之間流動。例如，圖3例示經由導電途徑耦合至金屬層170的焊墊 174。當使用於封裝中時，焊球(圖3中未示出)可耦合至圖3之封裝基體100之焊墊174，以形成用來將封裝基體100耦合至另一組件(例如，母板或另一IC封裝(以形成封裝疊加(PoP)結構))的習知BGA附接結構。
如以上參考圖1及圖2所述，圖3之封裝基體100之實施例中所例示的梯級表面之數目以及特定高度及深度僅為例示性的，且封裝基體100可具有任何所需尺寸之一或多個梯級表面。在一些實施例中，如以上參考圖3所論述之封裝基體100可具有倒易對稱性。在一些實施例中，如以上參考圖3所論述之封裝基體100可具有近似倒易對稱性。在一些實施例中，正以上參考圖3所論述之封裝基體100可並非倒易對稱的。
利用本文所揭示之封裝基體(例如，封裝基體100中之任何封裝基體)的電子裝置可具有優於具有傳統晶粒堆疊之習知平坦基體的許多優點中之任何優點中之一或多個。例如，一些實施例可達成焊線接合之消除、相對於傳統晶粒堆疊的改良之電氣效能、較少總成梯級(例如，與焊線接合之形成有關的總成梯級之消除)、用於相同數目的晶粒之裝置之減少的總高度(由於例如在單個封裝中包括超過一個晶粒之能力)，及/或每單位高度之較大晶粒密度。例如，本文所揭示之包括階梯基體及FC型晶粒層疊的IC封裝之實施例可相較於習知封裝技術為較薄的，且具有較好電氣效能。因此可有效地實現多晶片覆晶封裝。
另外，本文所揭示之封裝基體之一些實施例 可包括相較於習知晶粒堆疊方法所需要的較少金屬層。例如，在圖3之封裝基體100中，可使用僅兩個金屬化層(BGA附接表面172處的金屬層170及焊墊174)，且導電途徑(由例如金屬穿孔或盲通空形成的導電途徑164-168)可提供梯級表面與金屬化層之間的電氣連接(而非包括用於每一梯級表面之不同金屬層)。金屬層數目相對於傳統技術的此減少可減少製造封裝基體之時間及成本。
本文所揭示之封裝基體100可耦合至一或多個晶粒以形成IC總成。在一些實施例中，IC總成可為封裝、PoP總成或任何其他適合的結構。本文所揭示之封裝基體對於多個晶粒將包括於封裝中的應用可為尤其有利的。此應用之一實例為記憶體封裝(諸如動態隨機存取記憶體(DRAM)封裝)，其中晶粒代表記憶體單元，且多個此類單元包括於封裝中。
圖4至圖6例示包括具有階梯輪廓之封裝基體的IC總成之各種實例。特定而言，為易於例示，圖4至圖6中所例示之IC總成中每一個包括至少以上參考圖3所論述之封裝基體100之組件。圖4至圖6之IC總成之實施例中所例示的梯級表面之數目、特定高度及深度以及晶粒之數目及大小僅為例示性的，且本文所揭示之IC總成可包括根據本揭示案之任何適合數目的此等元件及該等元件之任何適合配置。在一些實施例中，如以下參考圖4至圖6所論述之封裝基體100可具有倒易對稱性。在一些實施例中，如以下參考圖4至圖6所論述之封裝基體100可具有近似倒 易對稱性。在一些實施例中，如以下參考圖4至圖6所論述之封裝基體100可並非倒易對稱的。圖4至圖5之IC總成可提供IC封裝，而圖6之IC總成可為PoP結構。
圖4為根據各種實施例之包括模製材料177及具有階梯輪廓之封裝基體100之IC總成400的橫截面側視圖。IC總成400之封裝基體100可採取以上參考圖1至圖3所論述之實施例中之任何實施例之形式。特定而言，圖4中所描繪之封裝基體100大體上與圖3中所描繪之封裝基體100相同，但不包括導電途徑168。
在IC總成400中，第一晶粒182可藉由導電材料188電氣耦合至基底表面112，該導電材料設置在第一晶粒182與基底表面112之間。特定而言，導電材料188可包括將第一晶粒182之導電接頭耦合至導電途徑162的焊料材料，該導電途徑與基底表面112相關聯。第二晶粒184可藉由導電材料188電氣耦合至梯級表面114，該導電材料設置在第二晶粒184與梯級表面114之間。特定而言，導電材料188可包括將第二晶粒184之導電接頭耦合至導電途徑164的焊料材料，該導電途徑設置在梯級表面114與金屬層170之間。第三晶粒186可藉由導電材料188電氣耦合至梯級表面116，該導電材料設置在第三晶粒186與梯級表面116之間。特定而言，導電材料188可包括將第三晶粒186之導電接頭耦合至導電途徑166的焊料材料，該導電途徑設置在表面116與金屬層170之間。
在IC總成400中，第二晶粒184可在第一晶 粒182上延伸，使得第一晶粒182至少部分地設置在第二晶粒184與基底表面112之間。第三晶粒186可在第二晶粒184上延伸，使得第二晶粒184至少部分地設置在第三晶粒186與梯級表面114之間。在一些實施例中，第三晶粒186可在第二晶粒184上延伸，使得第二晶粒184至少部分地設置在第三晶粒186與第一晶粒182之間(如圖4中所例示)。
晶粒附接薄膜或膏可設置在包括於IC總成400中的晶粒中每一個「下方」，以機械地穩定IC總成400中之晶粒。特定而言，晶粒附接薄膜/膏178可設置在第一晶粒182與基底表面112之間，晶粒附接薄膜/膏178可設置在第二晶粒184與第一晶粒182之間，且晶粒附接薄膜/膏178可設置在第三晶粒186與第二晶粒184之間。任何適合的晶粒附接薄膜、膏或其他材料可用於IC總成400(及本文所揭示之其他IC總成)中之機械穩定。可在一些應用中適合的示例性晶粒附接薄膜為由Nitto Denko公司(日本，大阪)製造的晶粒附接薄膜之EM-760L2系列。
如以上參考圖3所論述，圖4亦例示焊球175，該等焊球耦合至BGA附接表面172之焊墊174。焊球175可用來將IC總成400耦合至另一組件(例如，電路板)，如照慣例已知的。
第一晶粒182、第二晶粒184及第三晶粒186可具有任何適合的結構。例如，在一些實施例中，此等晶粒中一或多個可為覆晶晶粒，且可根據已知覆晶結構加以構造。
在將晶粒182-186耦合至封裝基體100之後，模製材料177可經提供至IC總成400。模製材料177可向IC總成400之電氣組件提供機械穩定及保護。任何適合的模製材料可使用於IC總成400(及本文所揭示之其他IC總成)中。在一些應用中可適合的示例性模製材料為由Sumitomo Bakelite公司(日本，東京)製造的環氧樹脂模製化合物之EME-G771系列。
在一些實施例中，額外晶粒可「堆疊」在經由焊料耦合至封裝基體100的晶粒之頂部上，且此等「堆疊」晶粒可經由焊線接合耦合至封裝基體100。例如，圖5為根據各種實施例之IC總成500的橫截面側視圖，該IC總成包括焊線接合至具有階梯輪廓之封裝基體100的晶粒192。IC總成500之封裝基體100可採取以上參考圖1至圖3所論述之實施例中之任何實施例之形式。特定而言，IC總成500例示如以上參考圖4之IC總成400所描述之三個晶粒182-186所耦合至的封裝基體100。已自圖5省略各種元件符號以便於例示。
IC總成500之晶粒192可經由自晶粒192上的導電接頭至梯級表面118(在此，為頂部梯級表面)的線190焊線接合至封裝基體100，以將晶粒192電氣耦合至自梯級表面118延伸至金屬層的導電途徑168。晶粒192可定位在IC總成500中，使得第三晶粒186至少部分地設置在晶粒192與第二晶粒184之間。晶粒194可經由自晶粒194上的導電接頭至晶粒192上的導電接頭的線190焊線接合至 封裝基體100，且晶粒194可定位在IC總成500中，使得晶粒192至少部分地設置在晶粒194與第三晶粒186之間。晶粒196可經由自晶粒196上的導電接頭至晶粒194上的導電接頭的線190焊線接合至封裝基體100，且晶粒196可定位在IC總成500中，使得晶粒194至少部分地設置在晶粒196與晶粒192之間。晶粒附接薄膜或膏可設置在相鄰晶粒之間。因此，如圖5中所例示，多個FC晶粒可嵌入在一或多個焊線接合晶粒「下方」的模製材料中，以增加IC總成500之覆蓋區上的晶粒之密度。
在一些實施例中，多個封裝基體100(及耦合至該等多個封裝基體之晶粒)可經堆疊。例如，圖6為根據各種實施例之IC總成600的橫截面側視圖，該IC總成包括具有階梯輪廓之兩個封裝基體100A及100B。在圖6中，封裝基體100A可採取圖5之封裝基體100之形式，且封裝基體100B可採取圖4之封裝基體100之形式，但此等僅為例示性的，且封裝基體100A及100B可採取本文所揭示之封裝基體100中之任何適合的封裝基體之形式。
在IC總成600中，晶粒182、184及186可耦合至封裝基體100A之基底表面及/或梯級表面(例如，如以上參考圖5所論述)，且晶粒193、195及197可耦合至封裝基體100B之基底表面及/或梯級表面(例如，如以上參考圖4所論述)。封裝基體100B可藉由導電途徑191電氣耦合至封裝基體100A，該導電途徑設置在封裝基體100A與封裝基體100B之間。特定而言，圖6例示其中導電途徑191可 包括耦合至封裝基體100A之頂部梯級表面上之焊墊的焊料，但封裝基體100A可使用任何適合的技術(例如，焊線接合)可選地耦合至封裝基體100B的實施例。晶粒附接薄膜/膏178可設置在IC封裝基體100B與晶粒186之間，以將IC封裝基體100B機械地緊固至IC封裝基體100A。IC總成600可為PoP結構之一實例，其中一IC封裝係由封裝基體100A及耦合至該封裝基體之晶粒182-186提供，且另一IC封裝係由封裝基體100B及耦合至該封裝基體之晶粒193-197提供。
任何適合的技術可用來形成本文所揭示之各種封裝基體及總成。例如，圖7至圖12例示根據某些實施例之在具有階梯輪廓及倒易對稱性之封裝基體100之製造中的各種階段。以下參考圖7至圖12所論述之製造階段及操作為例示性的，且任何其他適合的操作(及對應階段)可用來形成根據本文教示之封裝基體100之任何適合的實施例。
圖7描繪總成700，該總成包括第一層702。第一層702可包括絕緣材料(例如，以上參考絕緣材料110所論述之絕緣材料中之任何絕緣材料)，且可具有與第二表面706相對的第一表面704。
圖8描繪在將離型材料區域802提供於總成700之第一層702之第二表面706上之後的總成800。特定而言，離型材料區域802可在第一層702上「處於中心」，如所示。離型材料802(及本文所揭示之離型材料中之任何 離型材料)可為允許設置在離型材料區域802之任一側上的封裝基體結構在施加充分的力時將在離型材料802處分離而不使封裝基體變形(例如，如以下參考圖12所論述)的任何適合的材料。在一些實施例中，離型材料802可具有低反應性(例如，具有強內部結合)。在一些實施例中，離型材料802可具有低凡得瓦力(van der Waals force)感受性。在一些實施例中，離型材料802可具有極少乃至無開口晶胞多孔性。離型材料802之各種材料性質之特定值可基於封裝基體100之材料性質及結構以及可利用的分離方法來決定，以便在無封裝基體100之顯著變形或折衷的情況下達成分離。可用於離型材料802的材料之分類之實例為適合的氟聚合物及適合的氟碳聚合物。可在某些實施例中有用的離型材料之其他實例為矽氧烷(聚矽氧基聚合物)或片狀材料(例如，滑石)，該等片狀材料可由預浸絕緣材料中之黏合劑浸潤但可具有足夠弱的界面以允許斷裂及分離。離型材料區域802可使用任何適合的技術(例如，任何適合的印刷技術)提供至第一層702，該任何適合的技術諸如網版印刷。
圖9描繪在將第二層902提供於總成800上之後的總成900。第二層902可包括絕緣材料(例如，以上參考絕緣材料110所論述之絕緣材料中之任何絕緣材料)。在一些實施例中，第二層902之絕緣材料可為與第一層702中所使用的相同的絕緣材料。第二層902可具有第一表面904及與第一表面904相對的第二表面906。第二層 902可設置在第一層702之第二表面706上，使得離型材料區域802可設置在第二層902與第一層702之間。儘管離型材料區域802在圖8至圖11中描繪為具有參考第一層702及第二層902之「厚度」的顯著「厚度」，但此僅用於例示性目的。在實踐中，離型材料區域802之厚度可大體上小於第一層702及第二層902之厚度，諸如第一層702及第二層902可僅「夾層」離型材料區域802而無實質變形。
圖10描繪在穿過第一層702之第一表面704切割第一層702以至少到達離型材料區域802且形成間隙1002之後的總成1000。如圖10中所示，間隙1002可位於離型材料區域802之一末端處。在一些實施例中，間隙1002可藉由雷射切割形成。雷射可對於在第一層702之厚度小於或等於近似100μm時形成間隙1002尤其適當。在一些實施例中，間隙1002可藉由使用機械鋸或刨槽機(router)來形成。
圖11描繪在穿過第二層902之第二表面906切割第二層902以至少到達離型材料區域802且形成間隙1102之後的總成1100。如圖11中所示，間隙1102可位於離型材料區域802的與間隙1002相對的末端處。在一些實施例中，間隙1102可藉由雷射切割及/或藉由使用機械鋸或刨槽機來形成，如以上所論述。
圖12描繪在沿離型材料802及間隙1002及1102分離總成1100以形成兩個封裝基體100之後的總成1200。如以上參考圖8所論述，離型材料802可具有允許兩 個封裝基體100將在不引起兩個封裝基體100之變形的情況下藉由機械力之施加在離型材料802處分離的化學及物理性質。多個封裝基體100與總成之分離可使用任何適合的技術來進行。例如，封裝基體100中每一個及總成可藉由不同真空裝置緊固，且可藉由充分的真空或其他機械張力之施加來彼此分離。離型材料區域802之定位以及間隙1002及1102之形成的對稱性導致具有倒易對稱性之兩個相同封裝基體100。特定而言，圖11之總成1100描繪裝配在一起來形成大體上實心矩形方塊的兩個封裝基體100。在包括離型材料區域802及/或間隙1002及1102之形成的非對稱定位的其他實施例中，總成1200之兩個封裝基體100可並非倒易對稱的。
相對於習知三維基體製造方法(該等習知三維基體製造方法通常使用機械刨槽機來自矩形實心體移除不需要的材料以形成封裝基體)，使用圖7至圖12中所例示之技術的製造方法可藉由每層疊區域產生兩個或兩個以上封裝基體來在材料利用率方面達成顯著改良。另外，除用來分離封裝基體的材料及處理(例如，如圖12中所描繪)之外，以上參考圖7至圖12所論述之其他製造操作可為習知基體製造操作，且因此圖7至圖12中所例示之製造方法相較於無法利用習知技術的方法可更容易經實行。
在一些實施例中，具有多個梯級表面之封裝基體100可由絕緣材料之初始核心形成。例如，圖13至圖22例示根據各種實施例之在具有階梯輪廓之封裝基體之 製造中的各種階段。以下參考圖13至圖22所論述之製造階段及操作為例示性的，且任何其他適合的操作(及對應階段)可用來形成根據本文教示之封裝基體100之任何適合的實施例。例如，以下參考圖13至圖22所論述之操作可經重複以適合於形成具有多於兩個梯級表面之封裝基體。
圖13描繪總成1300，該總成為封裝基體材料之核心。特定而言，總成1300為封裝基體材料之第一層1302，該第一層包括絕緣材料1310、設置在第一層1302之第一表面1304處的導電材料1308，及設置在第一層1302之第二表面1306處的導電材料1312。第一層1302可為例如預浸層。在一些實施例中，導電材料1308及/或導電材料1312可經印刷或以其他方式圖案化來形成導電跡線(未示出)。絕緣材料1310可包括以上所論述之絕緣材料中之任何絕緣材料(例如，參考絕緣材料110所論述之材料中之任何材料)，且導電材料1308及1312可為任何適合的導電材料(例如，金屬)。在替代性實施例中，第一層1302可不包括導電材料1308或導電材料1312。
圖14描繪在將離型材料區域1402提供至總成1300之第一層1302之第一表面1304且將離型材料區域1404提供至第一層1302之第二表面1306之後的總成1400。離型材料1402可採取以上參考圖8所論述之離型材料802之任何實施例的形式。儘管離型材料區域在圖14至圖19中描繪為具有參考第一層1302、第二層1502及第三層1802之「厚度」的顯著「厚度」的，但此僅用於例示性 目的。在實踐中，參考圖14至圖19所論述之離型材料區域之厚度可大體上小於參考圖14至圖19所論述之層之厚度，且該等層可僅「夾層」離型材料區域而無實質變形。如圖14中所例示，離型材料1404之一末端可定位在第一層1302之水平中心處，且離型材料1402之另一末端可定位在第一層1302之水平中心處。
圖15描繪在將第二層1502提供於總成1400上之後的總成1500。第二層1502可包括絕緣材料1508(例如，以上參考絕緣材料110所論述之絕緣材料中之任何絕緣材料)及設置在第二表面1506處的導電材料1510。第二層1502可為例如預浸層。在一些實施例中，導電材料1510可經印刷或以其他方式圖案化來形成導電跡線(未示出)。在一些實施例中，第二層1502之絕緣材料1508可為與第一層1302中所使用的絕緣材料1310相同的絕緣材料。第二層1502可具有第一表面1504及與第一表面1504相對的第二表面1506。第二層1502可設置在第一層1302之第二表面1306上，使得離型材料區域1404可設置在第二層1502與第一層1302之間。在一些實施例中，提供第二層1502可包括在高溫下(如此項技術中已知的)或使用任何其他適合的供應技術將第二層1502疊層至總成1400。
圖16描繪在穿過第一層1302之第一表面1304切割第一層1302以至少到達離型材料區域1404且形成間隙1602之後的總成1600。如圖16中所示，間隙1602可位於總成1600近似水平中心處，且位於離型材料區域 1404之一末端及離型材料區域1402之一末端處。在一些實施例中，間隙1602可藉由雷射切割及/或藉由使用機械鋸或刨槽機來形成，如以上所論述。當間隙1602經形成時，圖16之總成1600可藉由第二層1502「保持在一起」。例如，當第一層1302及第二層1502由預浸材料形成時，第二層1502可在於高溫下疊層(例如，如以上參考圖15所論述)之後緊密地結合至第一層1302，且因此將在進一步處理後幫助將總成1500保持在一起。
圖17描繪在使總成1600之間隙1602充滿離型材料1702之後的總成1700。離型材料1702可為與用來形成離型材料區域1402及1404的相同的離型材料。任何適合的技術可用來使間隙1602充滿離型材料1702(且用來使任何其他間隙充滿離型材料，如本文所揭示)。例如，在一些實施例中，離型材料1702可經網版印刷至間隙1602中，使用以粉末或液體離型材料1702的絹印版畫技術提供至間隙1602，或使用注射器(當機器人平臺水平地及/或垂直地平移總成1700時，該注射器可具有離型材料之恆定或可變進料速率)注入至間隙1602中。
圖18描繪在將第三層1802提供於總成1700上之後的總成1800。第三層1802可包括設置在第一表面1804上的絕緣材料1808(例如，以上參考絕緣材料110所論述之絕緣材料中之任何絕緣材料)及導電材料1810。第三層1802可為例如預浸層。在一些實施例中，導電材料1810可經印刷或以其他方式圖案化來形成導電跡線(未示 出)。在一些實施例中，第三層1802之絕緣材料1808可為與第一層1302中所使用的絕緣材料1310及第二層1502中所使用的絕緣材料1508相同的絕緣材料。第三層1802可具有第一表面1804及與第一表面1804相對的第二表面1806。第三層1802可設置在第一層1302之第一表面1304上，使得離型材料區域1402可設置在第三層1802與第一層1302之間。
圖19描繪在穿過第二層1502之第二表面1506切割第二層1502以至少到達離型材料區域1404且形成間隙1904之後，且在穿過第三層1802之第一表面1804切割第三層1802以至少到達離型材料區域1402且形成間隙1902之後的總成1900。如圖19中所示，間隙1902可位於離型材料區域1402的與離型材料1702相對的末端處，且間隙1904可位於離型材料區域1404的與離型材料1702相對的末端處。在一些實施例中，間隙1902及1904可藉由雷射切割及/或藉由使用機械鋸或刨槽機來形成，如以上所論述。在一些實施例中，在間隙1902之形成之後但在間隙1904之形成之前，可將穩定層(例如，帶材或其他材料)(未示出)提供至第一表面1804以機械地穩定總成1900且在進一步處理期間(例如，在間隙1904之形成期間)將總成1900之組件保持在一起。穩定層可在適合時(例如，在間隙1902充滿離型材料時，如在需要相較於參考圖13至圖22所例示的更多梯級表面的情況下可進行的)經移除。替代地，在間隙1904之形成之後但在間隙1902之形成之前，可將穩定層 (未示出)提供至第二表面1506以在進一步處理期間(例如，在間隙1902之形成期間)將總成1900之組件保持在一起。
圖20描繪在沿離型材料1402、1404及1702以及間隙1902及1904分離總成1900以形成兩個封裝基體100之後的總成2000。離型材料區域1402及1404之定位以及間隙1602、1902及1904之形成的對稱性導致具有倒易對稱性之兩個相同封裝基體100。特定而言，圖19之總成1900描繪裝配在一起來形成大體上實心矩形方塊的兩個封裝基體100。在包括離型材料區域1402及1404及/或間隙1602、1902及1904之非對稱定位的其他實施例中，總成2000之兩個封裝基體100可並非倒易對稱的。
在總成2000之封裝基體100中，絕緣材料部分1808設置在基底表面112處，導電材料部分1312設置在梯級表面114處，且導電材料部分1510設置在頂部梯級表面116處。在一些實施例中，總成2000之封裝基體100可經進一步處理，使得導電材料設置在基底表面及梯級表面中每一個處。例如，圖21例示總成2000之封裝基體100中之一個，且包括3個陰影部分2102、2108及2106來指示封裝基體100之可經移除(例如，藉由機械鋸切或刨槽)以便形成圖22之封裝基體100的部分。圖22之封裝基體100具有設置在基底表面112處的導電材料1308、設置在梯級表面114處的導電材料1312及設置在頂部梯級表面116處的導電材料1510。圖22之封裝基體100可為或可並非倒易對稱 的。
如以上所論述，本文所揭示之封裝基體100之各種實施例可具有近似倒易對稱性。圖23至圖25例示根據各種實施例之在具有階梯輪廓及近似交互對稱性之封裝基體100之製造中的各種階段。以下參考圖23至圖25所論述之製造階段及操作為例示性的，且任何其他適合的操作(及對應階段)可用來形成根據本文教示之封裝基體100之任何適合的實施例。
圖23例示總成2300，該總成經成形為大體上實心矩形方塊，該大體上實心矩形方塊具有第一表面2308，該第一表面沿軸線2306與第二表面2310相對地設置。總成2300可包括設置在第一表面2308與第二表面2310之間的絕緣材料110以及兩組導電途徑162、164、166及168；焊墊174；以及焊料抗蝕劑176。總成2300亦包括第一離型材料區域2302及第二離型材料區域2304。總成2300可具有旋轉對稱性，因為，在總成2300在圖式頁面之平面中旋轉180°的情況下，該總成之結構為相同的。總成2300可使用習知封裝技術來形成。例如，第一離型材料區域2302及第二離型材料區域2304可經提供至絕緣材料110之核心之相對面，且可鑽出孔並沉積導電材料(例如，金屬)以形成導電途徑162-168。可沉積額外導電材料，且可提供額外絕緣材料110，且此等操作重複來形成總成2300，如由一般技術者所理解。亦可使用無核心製造技術。
圖24例示在切割至總成2300之第一表面 2308中以形成間隙2402且切割至總成2300之第二表面2310中以形成間隙2404之後的總成2400。如圖24中所示，間隙2402可自第一表面2308延伸至離型材料區域2304之一末端(且可鄰近於離型材料區域2302之一末端)，且間隙2404可自第二表面2310延伸至離型材料區域2302之另一末端(且可鄰近於離型材料區域2304之另一末端)。
圖25描繪在沿離型材料區域2302及2304以及間隙2402及2404分離總成2400以形成兩個封裝基體100之後的總成2500。離型材料區域1402及1404之定位以及間隙1602、1902及1904之形成的對稱性導致具有近似倒易對稱性之兩個相同封裝基體100。在圖25中所例示之實施例中，因為最終封裝基體100不包括設置在離型材料區域2302及2304與總成2300之間的絕緣材料110，所以倒易對稱性之「近似」本性出現。若圖25之封裝基體100經裝配在一起，則裝配在一起的總成之外面將大體上形成矩形方塊，但空隙將存在在裝配在一起的總成中。圖25中所例示之封裝基體100可各自具有大體上類似於以上參考圖3之封裝基體100所論述之該結構的結構。
額外處理可繼以上參考圖7至圖25所論述之製造方法中之任何製造方法之後。此額外處理可包括用於達成封裝基體100之相關部分上的結合就緒表面修飾之任何適當程序。在一些實施例中，此額外處理可包括電漿清潔、金屬鍍覆(例如，使用無電或電鍍技術)及/或以任何適 合的順序進行的任何其他適合技術。
以上論述包括一或多個封裝基體100的IC總成(例如，封裝)之若干實例。任何適合的技術可用來組裝此類總成之組件。例如，圖26至圖29例示根據各種實施例之在包括圖23至圖25之封裝基體100的IC總成之製造中的各種階段。
圖26例示在將導電材料188提供至與基底表面112及梯級表面114-118接觸的導電途徑之後的包括封裝基體100之總成2600。導電材料188可包括為焊料及助焊劑之混合物的焊錫膏，且可設置在表面112-118處之接觸墊片上。
圖27例示在經由總成2600之導電材料188分別將晶粒182、184、186及187耦合至基底表面112以及梯級表面114、116及118之後的總成2700。晶粒182-187至封裝基體100之耦合可包括兩步程序：經由導電材料188的初始耦合，接著塊迴焊，如此項技術中已知的。晶粒附接薄膜/膏178亦可在基底表面112與晶粒182之間，在晶粒182與晶粒184之間，在晶粒184與晶粒186之間且在晶粒186與晶粒187之間經提供至總成2600。
圖28例示在圍繞總成2700之晶粒182-187提供模製材料177之後的總成2800。在一些實施例中，模製材料177可藉由壓縮模製提供。在其他實施例中，模製材料177可藉由轉移模製(例如，其中最小化高度具有較少關注的應用)提供。在一些實施例中，無模製材料177可經 提供，且實情為晶粒182-187可保留「敞開」。在一些實施例中，無模製材料177可經提供，且實情為可提供未滿材料以用於進一步機械穩定性。總成2800可包括多個焊墊174，該等多個焊墊可經表面修飾。
圖29例示在將焊球175提供至總成2800之焊墊174之後的總成2900。在一些實施例中，可作為球附接迴焊及去焊劑(BARD)程序之部分來提供焊球175，如此項技術中已知的。在多個總成2900形成於連續陣列中的一些實施例中，總成2900可自該總成之相鄰總成(例如，當鋸自總成之相鄰總成切割總成2900時，以真空夾具保持在適當位置)單一化。總成2900可形成封裝，該封裝隨後可經由焊球175耦合至任何其他裝置系統。
儘管參考圖7至圖29所論述之操作經例示為形成特定封裝基體結構，但此僅用於例示性目的，且參考圖7至圖29所論述之操作及技術可經利用來形成任何適合的封裝基體(例如，具有階梯輪廓、倒易對稱性及/或近似倒易對稱性之基體)。
圖30為根據各種實施例之製造封裝基體之方法3000的流程圖。此過程之一實施例可用來形成以上參考圖7至圖25所論述之總成。雖然方法3000之操作在圖30中以特定順序配置且一次一個地例示，但在各種實施例中，操作中之一或多個可經重複、省略或亂序進行。方法3000之操作中之任何操作可根據本文所述之封裝基體100之任何實施例來進行。
在3002-3010處，可形成總成。特定而言，在3002處，可提供第一層。第一層可包括絕緣材料且可具有第一表面及相對的第二表面。在一實例中，第一層可為總成700之第一層702(圖7)。在另一實例中，第一層可為總成1300之第一層1302(圖13)。
在3004處，可將離型材料區域提供於第一層之第二表面上。在一實例中，離型材料區域可為總成800之離型材料區域802(圖8)。在另一實例中，離型材料區域可為總成1400之離型材料區域1404(圖14)。
在3006處，可提供第二層。第二層可包括絕緣材料且可具有第一表面及相對的第二表面。第二層可設置在第一層之第二表面上，使得離型材料區域設置在第一層與第二層之間，且使得第二層之第一表面設置在第二層之第二表面與第一層之間。在一實例中，第二層可為總成900之第二層902(圖9)。在另一實例中，第二層可為總成1500之第二層1502(圖15)。
在3008處，可穿過第一層之第一表面切割第一層以至少到達離型材料區域以形成第一間隙。在一實例中，第一間隙可為總成1000之間隙1002(圖10)。在另一實例中，第一間隙可為總成1600之間隙1602(圖16)。
在3010處，可穿過第二層之第二表面切割第二層以至少到達離型材料區域以形成第二間隙。在一實例中，第二間隙可為總成1100之間隙1102(圖11)。在另一實例中，第二間隙可為總成1900之間隙1904(圖19)。
在3012處，可沿離型材料以及第一間隙及第二間隙分離藉由3002-3010形成的總成以形成至少兩個封裝基體。在一實例中，至少兩個封裝基體可為總成1200之至少兩個封裝基體100(圖12)。在另一實例中，至少兩個封裝基體可為總成2000之至少兩個封裝基體100(圖20)。
在一些實施例中，方法3000可包括在封裝基體(在3012處形成)中至少一個之表面與該至少一封裝基體內之金屬層之間形成導電途徑。在一些實施例中，方法3000可包括在封裝基體(在3012處形成)中至少一個上形成BGA附接表面。此等僅為實例，且方法3000可包括本文參考製造封裝基體100所論述之製造操作(例如，以上參考圖7至圖25所論述之操作)中之任何製造操作。
圖31為根據各種實施例之製造IC總成之方法3100的流程圖。此過程之一實施例可用來形成以上參考圖26至圖29所論述之總成。雖然方法3100之操作在圖31中以特定順序配置且一次一個地例示，但在各種實施例中，操作中之一或多個可經重複、省略或亂序進行。方法3100之操作中之任何操作可根據本文所述之封裝基體100之任何實施例來進行。
在3102處，可提供封裝基體。封裝基體可包括第一側面及沿軸線與第一側面相對的第二側面。封裝基體可亦包括自第一側面延伸至第二側面的絕緣材料部分。絕緣材料部分之垂直於軸線截取的橫截面可具有階梯輪廓，且可包括至少一基底表面及梯級表面。例如，封裝基 體可為圖4、圖5及圖27中之任何圖之封裝基體100或圖6之封裝基體100A及100B中之任何封裝基體。
在3104處，可將第一晶粒耦合至基底表面。例如，第一晶粒可為圖4至圖6及圖27中之任何圖之晶粒182或圖6之晶粒193。另外，如以上所述，任何適合的表面可經識別為「基底表面」。
在3106處，可將第二晶粒耦合至梯級表面。例如，第二晶粒可為圖4至圖6及圖27之晶粒184或186中之任何晶粒、圖27之晶粒187或圖6之晶粒195或197中之任何晶粒。
本文所揭示之封裝基體及製造技術可用來實行任何適合的計算裝置。圖32為示例性計算裝置3200的方塊圖，該示例性計算裝置可包括具有階梯及/或倒易對稱的基體(例如，封裝基體100)之IC總成或包括於該IC總成中。例如，計算裝置3200可至少部分地實行於包括具有階梯輪廓之封裝基體的IC總成中。
如所示，計算裝置3200可包括一或多個處理器3202(例如，實行於一或多個晶粒上的一或多個處理器核心)及系統記憶體3204(實行於一或多個晶粒上)。如本文所使用，「處理器」或「處理裝置」一詞可指代處理來自暫存器及/或記憶體的電子資料以將該電子資料變換成可儲存在暫存器及/或記憶體中的其他電子資料的任何裝置或裝置之部分。處理器3202可包括一或多個微處理器、圖形處理器、數位信號處理器、密碼機處理器或其他適合 的裝置。更一般而言，計算裝置3200可包括任何適合的計算電路，諸如一或多個特定應用積體電路(ASIC)。
計算裝置3200可包括一或多個大量儲存裝置3206(諸如快閃記憶體裝置或任何其他適合的大量儲存裝置)。系統記憶體3204及大量儲存裝置3206可包括任何適合的儲存裝置，諸如依電性記憶體(例如，動態隨機存取記憶體(DRAM))、非依電性記憶體(例如，唯讀記憶體(ROM))及快閃記憶體。計算裝置3200可包括一或多個I/O裝置3208(諸如顯示器、使用者輸入裝置、網路介面卡、數據機等)。該等元件可經由系統匯流排3212來彼此耦合，該系統匯流排代表一或多個匯流排。
此等元件中每一個可進行此項技術中已知的該元件之習知功能。特定而言，系統記憶體3204及大量儲存裝置3206可用來儲存程式設計指令3222之工作複本及永久複本。程式設計指令3222之永久複本可在工廠中或經由包括在I/O裝置3208(例如，來自分散伺服器(未示出))中的通訊裝置置放至永久大量儲存裝置3206中。已知元件3202至3212之組成，且因此將不對其作進一步描述。
以下段落描述本文所揭示之實施例中之各種實施例的實例。
實例1為一種封裝基體，其包括：第一側面；第二側面，其中該第二側面沿軸線與該第一側面相對；絕緣材料部分，其自該第一側面延伸至該第二側面，其中該絕緣材料部分之垂直於該軸線截取的橫截面具有階梯輪 廓；焊墊，其設置在該絕緣材料部分之基底表面處；以及焊墊，其設置在該絕緣材料部分之梯級表面處。
實例2可包括實例1之標的，且可進一步指定導電途徑在各別焊墊與金屬層之間延伸。
實例3可包括實例2之標的，且可進一步指定導電途徑包括柱、金屬穿孔或通孔。
實例4可包括實例2之標的，且可進一步指定金屬層對於一或多個導電途徑中每一個為相同金屬層。
實例5可包括實例1之標的，且可進一步指定軸線為第一軸線，絕緣材料部分設置在封裝基體之第三側面處，絕緣材料部分之基底表面延伸至封裝基體之第四側面，且第四側面沿垂直於第一軸線的第二軸線與第三側面相對。
實例6可包括實例1至實例5中任何實例之標的，且可進一步指定絕緣材料部分之基底表面之深度等於絕緣材料部分之頂部梯級表面之深度。
實例7可包括實例1至實例5中任何實例之標的，且可進一步指定絕緣材料部分之基底表面之深度不等於絕緣材料部分之頂部梯級表面之深度。
實例8可包括實例1至實例5中任何實例之標的，且可進一步指定絕緣材料部分具有基底表面、頂部梯級表面及多個中間梯級表面，且該等多個中間梯級表面之深度為相等的。
實例9可包括實例1至實例5中任何實例之標 的，且可進一步指定無金屬層設置在絕緣材料部分之頂部梯級表面與包括絕緣材料部分之基底表面的平面之間。
實例10可包括實例9之標的，且可進一步指定基底表面包括金屬層。
實例11可包括實例1至實例5中之任何實例之標的，且可進一步指定封裝基體具有倒易對稱性。
實例12可包括實例1至實例5中任何實例之標的，且可進一步指定封裝基體具有近似倒易對稱性。
實例13可包括實例1至實例5中任何實例之標的，且可進一步包括球柵陣列(BGA)附接表面。
實例14為一種積體電路(IC)總成，其包括：基體，其包括該基體之第一側面、該基體之第二側面，且可進一步指定該第二側面沿軸線與該第一側面相對，絕緣材料部分自該第一側面延伸至該第二側面，其中該絕緣材料部分之垂直於該軸線截取的橫截面具有階梯輪廓且包括至少一基底表面及梯級表面；第一晶粒，其藉由設置在該第一晶粒與該基底表面之間的導電途徑電氣耦合至基底表面；以及第二晶粒，其藉由設置在該第二晶粒與該梯級表面之間的導電途徑電氣耦合至該梯級表面。
實例15可包括實例14之標的，且可進一步指定第二晶粒在第一晶粒上延伸，使得第一晶粒至少部分地設置在第二晶粒與基底表面之間。
實例16可包括實例15之標的，且可進一步指定梯級表面為第一梯級表面，絕緣材料部分包括第二梯級 表面，且IC總成包括第三晶粒，該第三晶粒藉由設置在第三晶粒與第二梯級表面之間的導電途徑電氣耦合至第二梯級表面。
實例17可包括實例16之標的，且可進一步指定第三晶粒在第二晶粒上延伸，使得第二晶粒至少部分地設置在第三晶粒與第一梯級表面之間。
實例18可包括實例14之標的，且可進一步包括第三晶粒，該第三晶粒經由焊線接合電氣耦合至基體且經定位使得第二晶粒設置在第三晶粒與基體之間。
實例19可包括實例18之標的，且可進一步指定第三晶粒經由焊線接合電氣耦合至基體之頂部梯級表面。
實例20可包括實例18之標的，且可進一步指定IC總成進一步包括第四晶粒，該第四晶粒經由焊線接合電氣耦合至第三晶粒且經定位使得第三晶粒設置在第四晶粒與基體之間。
實例21可包括實例14之標的，且可進一步指定：基體為第一基體；IC總成進一步包括第二基體，該第二基體電氣耦合至第一基體，其中第二基體包括第二基體之第一側面，第二基體之第二側面，其中第二基體之第二側面沿軸線與第二基體之第一側面相對，第二絕緣材料部分自第二基體之第一側面延伸至第二基體之第二側面，其中第二絕緣材料部分之垂直於軸線截取的橫截面具有階梯輪廓且包括至少一第二基底表面及第二梯級表面；第三晶 粒，其藉由設置在第三晶粒與第二基底表面之間的導電途徑電氣耦合至第二基底表面；以及第四晶粒，其藉由設置在第四晶粒與第二梯級表面之間的導電途徑電氣耦合至第二梯級表面。
實例22可包括實例21之標的，且可進一步指定第二基體電氣耦合至第一基體之頂部梯級表面。
實例23可包括實例14至實例17中任何實例之標的，且可進一步指定將第一晶粒耦合至基底表面的導電途徑包括焊料及焊墊。
實例24可包括實例14至實例17中任何實例之標的，且可進一步指定晶粒附接薄膜或膏設置在第一晶粒與第二晶粒之間。
實例25可包括實例14至實例17中任何實例之標的，且可進一步包括設置在基底表面與球柵陣列(BGA)附接表面之間的導電途徑。
實例26可包括實例14至實例17中任何實例之標的，且可進一步指定第一晶粒及第二晶粒為覆晶晶粒。
實例27可包括實例14至實例17中任何實例之標的，且可進一步指定基體具有倒易對稱性或近似倒易對稱性。
實例28為一種製造封裝基體之方法，該方法包括：藉由以下操作形成總成：提供包括絕緣材料之第一層，其中第一層具有第一表面及相對的第二表面，將離型 材料區域提供於第一層之第二表面上，提供包括絕緣材料之第二層，其中第二層具有第一表面及相對的第二表面，第二層設置在第一層之第二表面上，使得離型材料區域設置在第一層與第二層之間，且第二層之第一表面設置在第二層之第二表面與第一層之間，穿過第一層之第一表面切割第一層以至少到達離型材料區域以形成第一間隙，穿過第二層之第二表面切割第二層以至少到達離型材料區域以形成第二間隙；以及沿離型材料以及第一間隙及第二間隙分離總成以形成至少兩個封裝基體。
實例29可包括實例28之標的，且可進一步指定離型材料區域為第一離型材料區域，且其中形成總成進一步包括：使用第一間隙充滿離型材料；將第二離型材料區域提供於第一層之第一表面上；提供包括絕緣材料之第三層，其中第三層具有第一表面及相對的第二表面，第三層設置在第一層之第一表面上，使得第二離型材料區域設置在第一層與第三層之間，且第三層之第二表面設置在第三層之第一表面與第一層之間；穿過第三層之第一表面切割第三層以至少到達第二離型材料區域以形成第三間隙。
實例30可包括實例29之標的，且可進一步包括在封裝基體中至少一個之表面與至少一封裝基體內之金屬層之間形成導電途徑。
實例31可包括實例28之標的，且可進一步包括在封裝基體中至少一個上形成球柵陣列(BGA)附接表面。
實例32可包括實例28之標的，且可進一步指定兩個封裝基體為相同的。
實例33可包括實例28之標的，且可進一步指定封裝基體中至少一個包括：第一側面；第二側面，其中第二側面沿軸線與第一側面相對；絕緣材料部分，其自第一側面延伸至第二側面；其中絕緣材料部分之沿軸線在任何地方自第一側面至第二側面截取的橫截面具有階梯輪廓。
實例34可包括實例28之標的，且可進一步指定：離型材料區域為第一離型材料區域；形成總成進一步包括將第二離型材料區域提供於第一層之第一表面上，及提供包括電氣絕緣材料之第三層，其中第三層具有第一表面及相對的第二表面，第三層設置在第一層之第一表面上，使得第二離型材料區域設置在第一層與第三層之間，且第三層之第二表面設置在第三層之第一表面與第一層之間；穿過第一層之第一表面切割第一層以至少到達離型材料區域以形成第一間隙包括切割第一層及第二層以至少到達第二離型材料區域以形成第一間隙；且形成總成進一步包括切割第三層及第一層以至少到達第一離型材料區域以形成第二間隙。
實例35可包括實例34之標的，且可進一步指定形成總成進一步包括在第二層與第三層之間形成導電途徑。
實例36可包括實例35之標的，且可進一步包 括在沿離型材料以及第一間隙及第二間隙分離總成以形成至少兩個封裝基體之後表面修整導電途徑之表面。
實例37可包括實例34之標的，且可進一步包括藉由泡槽自封裝基體中至少一個移除絕緣材料。
實例38可包括實例28之標的，且可進一步指定形成總成進一步包括：在自第二層之第二表面切割第二層以至少到達離型材料區域以形成第二間隙之前，將穩定層提供至第一層之第一表面；以及在使第二間隙充滿離型材料之後，移除穩定層。
實例39可包括實例38之標的，且可進一步指定穩定層包括帶材。
實例40可包括實例28之標的，且可進一步指定第一層包括電氣絕緣材料之核心、在第一層之第一表面處的導電材料層及在第一層之第二表面處的導電材料層。
實例41可包括實例28至實例40中任何實例之標的，且可進一步指定離型材料包括氟碳聚合物或氟聚合物或矽氧烷。
實例42可包括實例28至實例40中任何實例之標的，且可進一步指定穿過第一層之第一表面切割第一層以形成第一間隙包括雷射切割、鋸切或機械刨槽。
實例43為一種製造積體電路(IC)總成之方法，該方法包括：提供封裝基體，該封裝基體包括封裝基體之第一側面、封裝基體之第二側面，其中第二側面沿軸線與第一側面相對，絕緣材料部分自第一側面延伸至第二 側面，其中絕緣材料部分之垂直於軸線截取的橫截面具有階梯輪廓且包括至少一基底表面及梯級表面；將第一晶粒耦合至基底表面；以及將第二晶粒耦合至梯級表面。
實例44可包括實例43之標的，且可進一步指定將第一晶粒耦合至基底表面包括藉由設置在第一晶粒與基底表面之間的導電途徑將第一晶粒電氣耦合至基底表面。
實例45可包括實例43之標的，且可進一步指定將第二晶粒耦合至梯級表面包括定位第二晶粒使得第一晶粒至少部分地設置在第二晶粒與基底表面之間。
實例46可包括實例43之標的，且可進一步包括將第三晶粒電氣耦合至封裝基體；其中第二晶粒至少部分地設置在第三晶粒與封裝基體之間。
實例47可包括實例46之標的，且可進一步指定將第三晶粒電氣耦合至封裝基體包括將第二封裝基體耦合至第一封裝基體，其中第三晶粒耦合至第二封裝基體。
實例48可包括實例46之標的，且可進一步指定將第三晶粒電氣耦合至封裝基體包括將第三晶粒焊線接合至封裝基體之梯級表面。
實例49可包括實例43至實例48中任何實例之標的，且可進一步包括在將第一晶粒耦合至基底表面之前，電漿清潔基底表面。
實例50可包括實例43至實例48中任何實例之標的，且可進一步包括在將第一晶粒耦合至基底表面及 將第二晶粒耦合至梯級表面之後，圍繞第一晶粒及第二晶粒提供模製材料。
實例51可包括實例43至實例48中任何實例之標的，且可進一步包括在將第一晶粒耦合至基底表面及將第二晶粒耦合至梯級表面之後，在第一晶粒與基底表面之間提供未滿材料。
實例52為一種封裝基體，其包括：第一側面；第二側面，其中該第二側面沿軸線與該第一側面相對；絕緣材料部分，其自該第一側面延伸至該第二側面；其中該絕緣材料部分之垂直於該軸線截取的橫截面具有階梯輪廓。
實例53可包括實例52之標的，且可進一步指定絕緣材料部分包括一或多個梯級表面，且其中一或多個導電途徑在各別一或多個梯級表面與金屬層之間延伸。
實例54可包括實例53之標的，且可進一步指定一或多個導電途徑包括柱、金屬穿孔或通孔。
實例55可包括實例53之標的，且可進一步指定金屬層對於一或多個導電途徑中每一個為相同金屬層。
實例56可包括實例52之標的，且可進一步指定軸線為第一軸線，絕緣材料部分設置在封裝基體之第三側面處，絕緣材料部分之基底表面延伸至封裝基體之第四側面，且第四側面沿垂直於第一軸線的第二軸線與第三側面相對。
實例57可包括實例52至實例56中任何實例 之標的，且可進一步指定絕緣材料部分之基底表面之深度等於絕緣材料部分之頂部梯級表面之深度。
實例58可包括實例52至實例56中任何實例之標的，且可進一步指定絕緣材料部分之基底表面之深度不等於絕緣材料部分之頂部梯級表面之深度。
實例59可包括實例52至實例56中任何實例之標的，且可進一步指定絕緣材料部分具有基底表面、頂部梯級表面及多個中間梯級表面，且該等多個中間梯級表面之深度為相等的。
實例60可包括實例52至實例56中任何實例之標的，且可進一步指定無金屬層設置在絕緣材料部分之頂部梯級表面與包括絕緣材料部分之基底表面的平面之間。
實例61可包括實例60之標的，且可進一步指定基底表面包括金屬層。
實例62可包括實例52至實例56中任何實例之標的，且可進一步指定封裝基體具有倒易對稱性。
實例63可包括實例52至實例56中任何實例之標的，且可進一步指定封裝基體具有近似倒易對稱性。
實例64可包括實例52至實例56中任何實例之標的，且可進一步包括球柵陣列(BGA)附接表面。
100‧‧‧封裝基體
102‧‧‧第一側面
104‧‧‧第二側面
106‧‧‧第一軸線
108‧‧‧第二軸線
110‧‧‧絕緣材料部分
112‧‧‧基底表面
114‧‧‧中間梯級表面
116、118‧‧‧中間梯級表面/頂部梯級表面
120‧‧‧梯級表面/頂部梯級表面
122、123‧‧‧區域
124~130‧‧‧上升

Claims (25)

  1. 一種封裝基體，包含：一第一側面；一第二側面，其中該第二側面沿一軸線與該第一側面相對；一絕緣材料部分，其自該第一側面延伸至該第二側面，其中該絕緣材料部分之垂直於該軸線截取的一橫截面具有一階梯輪廓；一設置在該絕緣材料部分之一基底表面處之焊墊，；以及一設置在該絕緣材料部分之一梯級表面處之焊墊。
  2. 如請求項1之封裝基體，其中導電途徑在該等各別焊墊與一金屬層之間延伸。
  3. 如請求項2之封裝基體，其中該等導電途徑包括柱、金屬穿孔或通孔。
  4. 如請求項1之封裝基體，其中該線為一第一軸線，該絕緣材料部分設置在該封裝基體之一第三側面處，該絕緣材料部分之一基底表面延伸至該封裝基體之一第四側面，且該第四側面沿垂直於該第一軸線的一第二軸線與該第三側面相對。
  5. 如請求項1之封裝基體，其中無金屬層設置在該絕緣材料部分之一頂部梯級表面與包括該絕緣材料部分之一基底表面的一平面之間。
  6. 如請求項5之封裝基體，其中該基底表面 包括一金屬層。
  7. 如請求項1之封裝基體，其中該封裝基體具有倒易對稱性。
  8. 一種積體電路(IC)總成，包含：一基體，包括：該基體之一第一側面，該基體之一第二側面，其中該第二側面沿一軸線與該第一側面相對，一絕緣材料部分，自該第一側面延伸至該第二側面，其中該絕緣材料部分之垂直於該軸線截取的一橫截面具有一階梯輪廓，且包括至少一基底表面及一梯級表面；一第一晶粒，藉由一設置在該第一晶粒與該基底表面之間的導電途徑電氣耦合至該基底表面；以及一第二晶粒，藉由一設置在該第二晶粒與該梯級表面之間的導電途徑電氣耦合至該梯級表面。
  9. 如請求項8之IC總成，其中該第二晶粒在該第一晶粒上延伸，使得該第一晶粒至少部分地設置在該第二晶粒與該基底表面之間。
  10. 如請求項9之IC總成，其中該梯級表面為一第一梯級表面，該絕緣材料部分包括一第二梯級表面，且該IC總成包括一第三晶粒，該第三晶粒藉由一設置在該第三晶粒與該第二梯級表面之間的導電途徑電氣耦合至該第二梯級表面。
  11. 如請求項10之IC總成，其中該第三晶粒 在該第二晶粒上延伸，使得該第二晶粒至少部分地設置在該第三晶粒與該第一梯級表面之間。
  12. 如請求項8之IC總成，進一步包含：一第三晶粒，經由焊線接合電氣耦合至該基體，且經定位使得該第二晶粒設置在該第三晶粒與該基體之間。
  13. 如請求項12之IC總成，其中該第三晶粒經由焊線接合電氣耦合至該基體之一頂部梯級表面。
  14. 如請求項12之IC總成，其中該IC總成進一步包括一第四晶粒，該第四晶粒經由焊線接合電氣耦合至該第三晶粒，且經定位使得該第三晶粒設置在該第四晶粒與該基體之間。
  15. 如請求項8之IC總成，其中：該基體為一第一基體；該IC總成進一步包括電氣耦合至該第一基體之一第二基體，其中該第二基體包括：該第二基體之一第一側面，該第二基體之一第二側面，其中該第二基體之第二側面沿該軸線與該第二基體之第一側面相對，一第二絕緣材料部分，自該第二基體之該第一側面延伸至該第二基體之該第二側面，其中該第二絕緣材料部分之垂直於該軸線截取的一橫截面具有一階梯輪廓且包括至少一第二基底表面及一第二梯級表面；一第三晶粒，藉由一設置在該第三晶粒與該第二基底 表面之間的導電途徑電氣耦合至該第二基底表面；以及一第四晶粒，其藉由一設置在該第四晶粒與該第二梯級表面之間的導電途徑電氣耦合至該第二梯級表面。
  16. 如請求項15之IC總成，其中該第二基體電氣耦合至該第一基體之一頂部梯級表面。
  17. 如請求項8之IC總成，進一步包含設置在該基底表面與一球柵陣列(BGA)附接表面之間的導電途徑。
  18. 一種製造一封裝基體之方法，該方法包含：藉由下述來形成一總成：提供包括一絕緣材料之一第一層，其中該第一層具有一第一表面及一相對的第二表面，提供一離型材料區域於該第一層之第二表面上，提供包括一絕緣材料之一第二層，其中該第二層具有一第一表面及一相對的第二表面，該第二層設置在該第一層之第二表面上，使得該離型材料區域設置在該第一層與該第二層之間，且該第二層之該第一表面設置在該第二層之第二表面與該第一層之間，切割該第一層穿過該第一層之第一表面以至少到達該離型材料區域俾形成一第一間隙，切割該第二層穿過該第二層之第二表面以至少到達該離型材料區域俾形成一第二間隙；以及沿該離型材料以及該第一與第二間隙分離該總成以 形成至少兩個封裝基體。
  19. 如請求項18之方法，其中該離型材料區域為一第一離型材料區域，且其中形成該總成進一步包含：以離型材料填充該第一間隙；提供一第二離型材料區域於該第一層之第一表面上；提供包括一絕緣材料之一第三層，其中該第三層具有一第一表面及一相對的第二表面，該第三層設置在該第一層之第一表面上，使得該第二離型材料區域設置在該第一層與該第三層之間，且該第三層之第二表面設置在該第三層之第一表面與該第一層之間；切割該第三層穿過該第三層之第一表面以至少到達該第二離型材料區域俾形成一第三間隙。
  20. 如請求項18之方法，其中該兩個封裝基體為相同的。
  21. 如請求項18之方法，其中該等封裝基體中至少一個包括：一第一側面；一第二側面，其中該第二側面沿一軸線與該第一側面相對；一絕緣材料部分，自該第一側面延伸至該第二側面；其中該絕緣材料部分之沿該軸線在任何地方自該第一側面至該第二側面截取的一橫截面具有一階梯輪廓。
  22. 如請求項18之方法，其中：該離型材料區域為一第一離型材料區域； 形成該總成進一步包含提供一第二離型材料區域於該第一層之該第一表面上，及提供包括一電氣絕緣材料的一第三層，其中該第三層具有一第一表面及一相對的第二表面，該第三層設置在該第一層之第一表面上，使得該第二離型材料區域設置在該第一層與該第三層之間，且該第三層之第二表面設置在該第三層之第一表面與該第一層之間；切割該第一層穿過該第一層之第一表面以至少到達該離型材料區域俾形成一第一間隙包含切割該第一層及該第二層以至少到達該第二離型材料區域俾形成該第一間隙；且形成該總成進一步包含切割該第三層及該第一層以至少到達該第一離型材料區域俾形成該第二間隙。
  23. 如請求項18之方法，其中該離型材料包括一氟碳聚合物、一氟聚合物或一矽氧烷。
  24. 一種製造一積體電路(IC)總成之方法，該方法包含：提供一封裝基體，包括：該封裝基體之一第一側面，該封裝基體之一第二側面，其中該第二側面沿一軸線與該第一側面相對，一絕緣材料部分，自該第一側面延伸至該第二側面，其中該絕緣材料部分之垂直於該軸線截取的一橫截面具有一階梯輪廓，且包括至少一基底表面及一梯級表面； 將一第一晶粒耦合至該基底表面；以及將一第二晶粒耦合至該梯級表面。
  25. 如請求項24之方法，其中將該第二晶粒耦合至該梯級表面包含定位該第二晶粒，使得該第一晶粒至少部分地設置在該第二晶粒與該基底表面之間。
TW105126768A 2015-09-23 2016-08-22 用以致能多晶片覆晶封裝之基體、總成及技術 TWI704660B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2015/090463 WO2017049510A1 (en) 2015-09-23 2015-09-23 Substrates, assemblies, and techniques to enable multi-chip flip chip packages
WOPCT/CN2015/090463 2015-09-23

Publications (2)

Publication Number Publication Date
TW201724424A true TW201724424A (zh) 2017-07-01
TWI704660B TWI704660B (zh) 2020-09-11

Family

ID=58385566

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126768A TWI704660B (zh) 2015-09-23 2016-08-22 用以致能多晶片覆晶封裝之基體、總成及技術

Country Status (4)

Country Link
US (1) US10748873B2 (zh)
CN (1) CN108028233B (zh)
TW (1) TWI704660B (zh)
WO (1) WO2017049510A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049510A1 (en) * 2015-09-23 2017-03-30 Intel Corporation Substrates, assemblies, and techniques to enable multi-chip flip chip packages
EP3430646B1 (en) 2016-03-16 2021-11-10 INTEL Corporation Stairstep interposers with integrated shielding for electronics packages
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
US10748872B2 (en) * 2017-08-22 2020-08-18 Micron Technology, Inc. Integrated semiconductor assemblies and methods of manufacturing the same
US10276545B1 (en) * 2018-03-27 2019-04-30 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
KR102652872B1 (ko) * 2018-09-04 2024-04-02 삼성전자주식회사 반도체 패키지
CN110996512B (zh) * 2019-12-30 2022-03-04 展讯通信（上海）有限公司 一种印制电路板及其制作方法、终端
CN114430626B (zh) 2020-10-29 2024-07-19 鹏鼎控股(深圳)股份有限公司 印刷线路板对印刷线路板连接结构及其制作方法
WO2022165749A1 (en) 2021-02-05 2022-08-11 Yangtze Memory Technologies Co., Ltd. Flip-chip stacking structures and methods for forming the same
US11600554B2 (en) * 2021-08-02 2023-03-07 Nvidia Corporation Interconnection structures to improve signal integrity within stacked dies
CN114535999A (zh) * 2022-01-29 2022-05-27 贵州华烽汽车零部件有限公司 空气压缩双极泵阀片装配装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492726B1 (en) * 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101616864B (zh) * 2006-12-21 2012-10-31 大陆-特韦斯贸易合伙股份公司及两合公司 封装模块，该封装模块的制造方法及应用
JP2009027068A (ja) * 2007-07-23 2009-02-05 Alps Electric Co Ltd 半導体装置
CN101681848B (zh) * 2008-05-21 2011-11-02 精材科技股份有限公司 电子元件封装体
TWI469278B (zh) * 2008-08-21 2015-01-11 Daishinku Corp A package for an electronic component, a substrate for packaging an electronic component, and a bonding structure between an electronic component package and a circuit substrate
TWI378545B (en) * 2008-12-16 2012-12-01 Powertech Technology Inc Chip stacked package having single-sided pads on chips
JP5472726B2 (ja) * 2009-02-24 2014-04-16 日立化成株式会社 配線基板、電子部品パッケージ及びこれらの製造方法
US8643164B2 (en) * 2009-06-11 2014-02-04 Broadcom Corporation Package-on-package technology for fan-out wafer-level packaging
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
CN102280428A (zh) * 2011-07-15 2011-12-14 三星半导体(中国)研究开发有限公司 封装件及其制造方法
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
US9429427B2 (en) * 2012-12-19 2016-08-30 Intel Corporation Inductive inertial sensor architecture and fabrication in packaging build-up layers
TW201508895A (zh) * 2013-08-28 2015-03-01 Innovative Turnkey Solution Corp 具有偏向堆疊元件的封裝模組
TW201526198A (zh) * 2013-12-18 2015-07-01 Innovative Turnkey Solution Corp 具有堆疊元件的封裝模組
US10049953B2 (en) * 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
WO2017049510A1 (en) 2015-09-23 2017-03-30 Intel Corporation Substrates, assemblies, and techniques to enable multi-chip flip chip packages

Also Published As

Publication number Publication date
TWI704660B (zh) 2020-09-11
CN108028233A (zh) 2018-05-11
US20180204821A1 (en) 2018-07-19
CN108028233B (zh) 2023-02-24
WO2017049510A1 (en) 2017-03-30
US10748873B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
TWI704660B (zh) 用以致能多晶片覆晶封裝之基體、總成及技術
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US11721678B2 (en) Semiconductor device package including stress buffering layer
TWI559443B (zh) 具有柱型互連接件之積體電路封裝系統及其製造方法
TWI614848B (zh) 電子封裝結構及其製法
TWI755652B (zh) 封裝方法、面板組件以及晶片封裝體
JP2013537365A (ja) ポリマー充填剤溝を有する半導体チップデバイス
JP2007059452A (ja) インターポーザ及びその製造方法ならびに電子装置
TW200908249A (en) Structure of semiconductor device package and the method of the same
US20150325509A1 (en) SUBSTRATE BLOCK FOR PoP PACKAGE
TW201911569A (zh) 半導體模組
KR101640078B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US11574857B2 (en) Semiconductor package and manufacturing method thereof
TW202021085A (zh) 半導體封裝
CN111508904A (zh) 半导体设备封装及其制造方法
KR20200026344A (ko) 반도체 패키지
US11211325B2 (en) Semiconductor device package and method for manufacturing the same
US9147670B2 (en) Functional spacer for SIP and methods for forming the same
TW201640976A (zh) 堆疊電子裝置及其製造方法
KR101803605B1 (ko) 패키지화된 반도체 디바이스 및 그 패키징 방법
KR101862004B1 (ko) 임베디드 몰드형 코어리스 기판 제조방법
TW201532230A (zh) 具有導電墨水的積體電路封裝系統及製造該積體電路的方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
US11088057B2 (en) Semiconductor package structure and method for manufacturing the same