KR102652872B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102652872B1
KR102652872B1 KR1020180105380A KR20180105380A KR102652872B1 KR 102652872 B1 KR102652872 B1 KR 102652872B1 KR 1020180105380 A KR1020180105380 A KR 1020180105380A KR 20180105380 A KR20180105380 A KR 20180105380A KR 102652872 B1 KR102652872 B1 KR 102652872B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
conductor
semiconductor
connection
Prior art date
Application number
KR1020180105380A
Other languages
English (en)
Other versions
KR20200027603A (ko
Inventor
오경석
김도현
강선원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180105380A priority Critical patent/KR102652872B1/ko
Priority to US16/385,363 priority patent/US10861826B2/en
Priority to CN201910731355.0A priority patent/CN110875291B/zh
Publication of KR20200027603A publication Critical patent/KR20200027603A/ko
Priority to US17/094,267 priority patent/US11664348B2/en
Application granted granted Critical
Publication of KR102652872B1 publication Critical patent/KR102652872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

기판; 상기 기판 위에 적층되는 제1 반도체 칩; 상기 제1 반도체 칩 위에 적층되는 제2 반도체 칩; 및 연결 구조체; 를 포함하고, 상기 제2 반도체 칩은 상기 제1 반도체 칩의 외측으로 돌출되는 제2 반도체 칩의 제1 부분을 포함하되, 상기 제2 반도체 칩의 제1 부분은 그 하면 상에 제공된 제2 연결패드를 포함하고, 상기 연결 구조체는 상기 제2 반도체 칩의 제1 부분과 상기 기판 사이에 위치하는 제1 구조체 및 상기 제1 구조체를 따라 전개되며 상기 제2 반도체 칩과 상기 기판을 전기적으로 연결하는 제1 전도체를 포함하는 반도체 패키지가 제공된다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 연장 구조체를 포함하는 반도체 패키지에 관한 것이다.
전자 산업의 발달로 전자 부품의 고기능화, 고속화 및 소형화 요구가 증대되고 있다. 이러한 추세에 대응하여 반도체 실장 기술은 하나의 기판에 여러 반도체 칩들을 적층하여 실장하거나 패키지 위에 패키지를 적층하는 방법이 사용되고 있다.
기판에 적층된 반도체 칩들은 각각 기판에 연결될 필요가 있을 수 있다. 반도체 칩들의 각각을 기판에 연결하기 위해 다양한 방법이 사용될 수 있다. 예를 들어, 와이어(wire)를 사용하여 반도체 칩들의 각각을 기판과 연결할 수 있다. 혹은, 반도체 칩들의 각각에 구멍을 뚫어 상단 칩과 기판 혹은 하단 칩을 전극으로 연결하는 TSV(Through Silicon Via)가 사용될 수 있다.
본 발명이 해결하고자 하는 과제는 신호 경로를 단축할 수 있는 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 제조단가를 낮출 수 있는 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 전력을 절약할 수 있는 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 응력 집중을 방지하여 칩 또는 패키지의 결함을 예방할 수 있는 반도체 패키지 제조방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 패키지는 기판; 상기 기판 위에 적층되는 제1 반도체 칩; 상기 제1 반도체 칩 위에 적층되는 제2 반도체 칩; 및 연결 구조체; 를 포함하고, 상기 제2 반도체 칩은 상기 제1 반도체 칩의 외측으로 돌출되는 제2 반도체 칩의 제1 부분을 포함하되, 상기 제2 반도체 칩의 제1 부분은 그 하면 상에 제공된 제2 연결패드를 포함하고, 상기 연결 구조체는 상기 제2 반도체 칩의 제1 부분과 상기 기판 사이에 위치하는 제1 구조체 및 상기 제1 구조체를 따라 전개되며 상기 제2 반도체 칩과 상기 기판을 전기적으로 연결하는 제1 전도체를 포함할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 패키지는 기판; 및 상기 기판의 상면에 결합된 연결 구조체; 를 포함하며, 상기 연결 구조체는 상기 기판에서 위로 연장되는 제1 구조체 및 상기 제1 구조체를 따라 전개되는 제1 전도체를 포함할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 패키지 제조방법은 연장 전도부가 제공된 기판을 준비하는 것; 및 상기 기판에 반도체 칩을 적층하는 것; 을 포함하며, 상기 연장 전도부는 상기 기판에서 위로 연장되는 제1 연장 전도체를 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 반도체 패키지에 따르면, 신호 경로를 단축할 수 있다.
본 발명의 반도체 패키지에 따르면, 제조단가를 낮출 수 있다.
본 발명의 반도체 패키지에 따르면, 전력을 절약할 수 있다.
본 발명의 반도체 패키지 제조방법에 따르면, 응력 집중을 방지하여 칩 또는 패키지의 결함을 예방할 수 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 2는 본 발명의 실시 예들에 따른 반도체 패키지 제조방법을 나타낸 순서도이다.
도 3은 본 발명의 실시 예들에 따른 기판을 나타낸 단면도이다.
도 4는 본 발명의 실시 예들에 따른 기판에 연결 구조체가 결합된 상태를 나타낸 단면도이다.
도 5는 본 발명의 실시 예들에 따른 연결 구조체에 구멍이 형성된 상태를 나타낸 단면도이다.
도 6은 본 발명의 실시 예들에 따른 연결 구조체의 구멍에 전도성 물질을 채워 넣은 상태를 나타낸 단면도이다.
도 7은 본 발명의 제1 반도체 칩 적층단계를 설명하기 위한 단면도이다.
도 8은 본 발명의 제2 반도체 칩 적층단계를 설명하기 위한 단면도이다.
도 9는 본 발명의 실시 예들에 따른 반도체 칩들의 적층이 완료된 상태를 나타낸 단면도이다.
도 10은 본 발명의 몰딩단계를 설명하기 위한 단면도이다.
도 11은 본 발명의 실시 예들에 따른 반도체 패키지에 외부 볼들이 결합된 상태를 나타낸 단면도이다.
도 12는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 13은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 14는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 15는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 16은 도 15의 실시 예들에 따른 반도체 패키지를 제조하는 방법을 설명하기 위한 순서도이다.
도 17은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 18은 도 17의 실시 예들에 따른 반도체 패키지를 제조하는 방법을 설명하기 위한 순서도이다.
도 19는 본 발명의 실시 예들에 따른 기판에 연결 구조체를 결합하는 과정을 나타낸 단면도이다.
도 20은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 21은 도 20의 실시 예들에 따른 반도체 패키지를 제조하는 방법을 설명하기 위한 순서도이다.
도 22는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 23은 도 20의 실시 예들에 따른 반도체 패키지를 제조하는 방법을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
도 1은 본 발명의 예시적인 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.
이하에서, 도 1의 D1 방향을 제1 방향, D2 방향을 제2 방향, D3 방향을 제3 방향이라 칭할 수 있다. 제1 방향은 윗 방향, 제1 방향의 반대 방향은 아랫 방향, 제2 방향은 우측, 제2 방향의 반대 방향은 좌측이라 칭할 수도 있다.
도 1을 참고하면, 반도체 패키지는 기판(1), 반도체 칩들(3), 연결 구조체(5), 몰딩부(7) 및 외부 볼(8)을 포함할 수 있다.
기판(1)은 반도체 칩들(3)과 전기적으로 연결될 수 있다. 실시 예에서, 기판(1)은 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다. 실시 예에서, 기판(1)은 웨이퍼(wafer)일 수 있다. 이 외에 기판(1)은 반도체 칩들(3)과 전기적으로 연결되는 다른 구성일 수 있다.
반도체 칩들(3)은 기판(1) 위에 적층될 수 있다. 반도체 칩들(3)은 두 개 이상의 칩을 포함할 수 있다. 도 1에는 제1 반도체 칩(31), 제2 반도체 칩(32), 제3 반도체 칩(33), 제4 반도체 칩(34), 제5 반도체 칩(35), 제6 반도체 칩(36), 제7 반도체 칩(37) 및 제8 반도체 칩(38)을 포함하는 실시 예를 도시하였다. 그러나 이에 한정하는 것은 아니며, 반도체 칩들(3)은 제1 반도체 칩(31) 및 제2 반도체 칩(32)만을 포함할 수도 있고, 또는 9개 이상의 칩들을 포함할 수도 있다. 반도체 칩들(3)의 각각은 로직 칩 또는 메모리 칩 등일 수 있다.
실시 예들에서, 반도체 칩들(3)의 각각은 같은 면적을 가질 수 있다. 실시 예들에서, 반도체 칩들(3)의 각각은 면적이 다를 수 있다. 혹은, 일부는 같은 면적을 갖고, 일부는 다른 면적을 가질 수 있다. 실시 예들에서, 반도체 칩들(3)의 각각은 동종의 칩일 수 있다. 실시 예들에서, 반도체 칩들(3)의 각각은 이종의 칩일 수 있다.
연결 구조체(5)는 기판(1)과 반도체 칩들(3)의 일부 또는 전부를 전기적으로 연결할 수 있다. 실시 예들에서, 연결 구조체(5)는 반도체 칩들(3)의 일부 또는 전부를 지지할 수 있다.
몰딩부(7)는 반도체 칩들(3)을 둘러쌀 수 있다. 몰딩부(7)는 반도체 칩들(3)을 외부로부터 보호할 수 있다. 반도체 칩들(3)은 몰딩부(7)에 의해 외부의 열, 수분, 충격 등으로부터 보호될 수 있다. 몰딩부(7)는 반도체 칩들(3) 혹은 기판(1)에서 발생하는 열을 외부로 방출할 수 있다. 실시 예들에서, 몰딩부(7)는 EMC(Epoxy Molding Compound)를 포함할 수 있다. 그러나 이에 한정하는 것은 아니며, 다른 절연체를 포함할 수도 있다.
외부 볼(8)은 기판(1)의 하면에 결합될 수 있다. 외부 볼(8)은 기판(1)을 다른 패키지 또는 보드 등의 구성과 전기적으로 연결시킬 수 있다.
기판(1), 반도체 칩들(3), 연결 구조체(5), 몰딩부(7) 및 외부 볼(8)에 대한 상세한 내용은 후술하도록 한다.
도 2는 본 발명의 예시적인 실시 예에 따른 반도체 패키지 제조방법을 나타낸 순서도이며, 도 3 내지 도 11은 도 2에 따른 반도체 패키지 제조방법을 순서대로 나타낸 단면도이다.
도 2를 참고하면, 반도체 패키지 제조방법(S)은 패키징 준비단계(S1) 및 패키징 단계(S2)를 포함할 수 있다. 패키징 준비단계(S1)는 기판 제조단계(S11) 및 연결 구조체 형성단계(S12)를 포함할 수 있다. 패키징 단계(S2)는 칩 적층단계(S21) 및 몰딩단계(S22)를 포함할 수 있다.
도 2 및 도 3을 참고하면, 기판 제조단계(S11)에서는 기판(1)이 제조될 수 있다. 기판(1)은 중간 절연층(11), 상부 전도층(131), 하부 전도층(133), 상부 절연층(151) 및 하부 절연층(153)을 포함할 수 있다.
중간 절연층(11)은 기판(1)의 몸체일 수 있다. 중간 절연층(11)은 절연물질을 포함할 수 있다. 실시 예들에서, 중간 절연층(11)은 기판(1)의 코어(core)일 수 있다. 실시 예들에서, 중간 절연층(11)은 수지(Resin)를 포함할 수 있다. 그러나 이에 한정하는 것은 아니며, 다른 물질을 포함할 수도 있다. 중간 절연층(11)의 단면은 직사각형일 수 있으나, 이에 한정하는 것은 아니다.
상부 전도층(131)은 중간 절연층(11)의 상측에 제공될 수 있다. 상부 전도층(131)은 다양한 패턴을 형성할 수 있다. 단면도인 도 3에는 복수의 상부 전도층(131)이 모두 끊긴 형태로 표현되었으나, 상부 전도층(131)의 일부는 제3 방향(D3)에서 연결될 수도 있다. 상부 전도층(131)은 금속을 포함할 수 있다. 실시 예들에서, 상부 전도층(131)은 구리(copper)를 포함할 수 있다.
하부 전도층(133)은 중간 절연층(11)의 하측에 결합될 수 있다. 하부 전도층(133)은 다양한 패턴을 형성할 수 있다. 도 3에는 복수의 하부 전도층(133)이 모두 끊긴 형태로 표현되었으나, 하부 전도층(133)의 일부는 제3 방향(D3)에서 연결될 수도 있다. 하부 전도층(133)은 전도체를 포함할 수 있다. 실시 예들에서, 하부 전도층(133)은 구리(copper)를 포함할 수 있다.
상부 절연층(151)은 상부 전도층(131)의 상측에 제공될 수 있다. 상부 절연층(151)은 절연물질을 포함할 수 있다. 상부 절연층(151)은 상부 전도층(131) 등을 외부로부터 보호할 수 있다. 실시 예들에서, 상부 절연층(151)은 SR(Solder Resist)을 포함할 수 있다. 보다 구체적으로, 상부 절연층(151)은 PSR(Photo Solder Resist)을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다. 상부 절연층(151)은 상부 홀들(151x)을 가질 수 있다. 상부 홀들(151x)은 상부 절연층(151)의 상면으로부터 상부 전도층(131)으로 연장될 수 있다. 실시 예들에서, 상부 홀들(151x)은 제1 상부 홀(151a), 제2 상부 홀(151b), 제3 상부 홀(151c), 제4 상부 홀(151d), 제5 상부 홀(151e), 제6 상부 홀(151f), 제7 상부 홀(151g) 및 제8 상부 홀(151h)을 포함할 수 있다. 그러나 8개에 한하는 것은 아니며, 한 개 혹은 그 이상을 포함할 수도 있다. 예시적인 실시 예들에서, 상부 절연층(151)은 스크린 인쇄(Screen Print) 또는 롤 코팅(Roll Coating) 등으로 형성될 수 있다.
하부 절연층(153)은 하부 전도층(133)의 하측에 제공될 수 있다. 하부 절연층(153)은 절연물질을 포함할 수 있다. 하부 절연층(153)은 하부 전도층(133) 등을 외부로부터 보호할 수 있다. 실시 예들에서, 하부 절연층(153)은 SR(Solder Resist)을 포함할 수 있다. 보다 구체적으로, 후부 절연층(153)은 PSR(Photo Solder Resist)을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다. 하부 절연층(153)은 하부 홀들(153y)을 가질 수 있다. 하부 홀들(153y)은 하부 절연층(153)의 하면으로부터 하부 전도층(133)으로 연장될 수 있다. 실시 예들에서, 하부 홀들(151y)은 제1 하부 홀(153a), 제2 하부 홀(153b), 제3 하부 홀(153c), 제4 하부 홀(153d) 및 제5 하부 홀(153e)을 포함할 수 있다. 그러나 5개에 한하는 것은 아니며, 한 개 혹은 그 이상을 포함할 수도 있다. 예시적인 실시 예들에서, 하부 절연층(153)은 스크린 인쇄(Screen Print) 또는 롤 코팅(Roll Coating) 등으로 형성될 수 있다.
실시 예들에서, 기판 제조단계(S11)는 패키징 단계(S2)와는 다른 장소에서 실시될 수 있다. 실시 예들에서, 기판 제조단계(S11)는 패키징 단계(S2)와 같은 장소에서 실시될 수 있다.
도 2 및 도 4를 참고하면, 연결 구조체 형성단계(S12)는 기판(1)에 연결 구조체(5)를 형성하는 것을 포함할 수 있다. 연결 구조체(5)는 절연물질을 포함할 수 있다. 실시 예들에서, 연결 구조체(5)는 SR(Solder Resist)을 포함할 수 있다. 보다 구체적으로, 연결 구조체(5)는 PSR(Photo Solder Resist)을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다. 실시 예들에서, 연결 구조체(5)는 상부 절연층(151) 위에 적층될 수 있다.
연결 구조체(5)는 상부 절연층(151)의 상면으로부터 제1 방향으로 일정 높이 연장될 수 있다. 연결 구조체(5)는 구조체를 하나 이상 포함할 수 있다. 예시적인 실시 예에서, 연결 구조체(5)는 제1 구조체(5a), 제2 구조체(5b), 제3 구조체(5c), 제4 구조체(5d), 제5 구조체(5e), 제6 구조체(5f), 제7 구조체(5g) 및 제8 구조체(5h)를 포함할 수 있다. 그러나 이에 한정하는 것은 아니며, 1개의 구조체만을 포함할 수도 있다. 구조체들(5a 내지 5g)의 각각은 그 길이가 서로 다를 수 있다.
구조체들(5a 내지 5g)의 각각은 상부 절연층(151)과 일체로 형성될 수 있다. 즉, 구조체들(5a 내지 5g)의 각각은 상부 절연층(151)과 경계면 없이 동일한 물질로 형성될 수 있다. 구조체들(5a 내지 5g)의 각각은 마스크(mask) 등을 이용하여 적층-식각(etching)을 반복하며 형성될 수 있다. 실시 예들에서, 구조체들(5a 내지 5g)의 각각은 금형 속에서 사출성형 등의 공정으로 형성될 수 있다. 그 밖에 다양한 공정이 구조체들(5a 내지 5g)을 형성하기 위해 사용될 수 있다.
제1 구조체(5a)는 상부 절연층(151)에서 위로 일정 길이 연장될 수 있다. 제1 구조체(5a)는 제2 상부 홀(151b) 위에 배치될 수 있다. 제1 구조체(5a)는 제1 상면(51a)을 포함할 수 있다. 실시 예들에서, 제1 상면(51a)은 기판(1)과 실질적으로 평행하게 전개될 수 있다. 그러나 이에 한정하는 것은 아니다.
실시 예들에서, 제2 구조체(5b)는 제1 구조체(5a)의 우측에 위치할 수 있다. 실시 예들에서, 제2 구조체(5b)는 제1 구조체(5a)를 기준으로 제3 방향(D3)에 위치할 수 있다. 실시 예들에서, 제2 구조체(5b)는 제1 구조체(5a)와 연결되어 있을 수 있다. 실시 예들에서, 제2 구조체(5b)는 제1 구조체(5a)과 이격되어 있을 수 있다.
제2 구조체(5b)는 상부 절연층(151)으로부터 제1 방향으로 일정 높이 연장될 수 있다. 제2 구조체(5b)는 제3 상부 홀(151c) 위에 배치될 수 있다. 제2 구조체(5b)는 제2 상면(51b)을 포함할 수 있다. 실시 예들에서, 제2 상면(51b)은 상부 절연층(151)의 상면과 실질적으로 평행하게 전개될 수 있다. 그러나 이에 한정하는 것은 아니다. 제2 상면(51b)은 제1 상면(51a)보다 위에 위치할 수 있다. 즉, 제2 상면(51b)과 상부 절연층(151)의 거리는, 제1 상면(51b)과 상부 절연층(151)과의 거리보다 멀 수 있다. 제2 구조체(5b)는 제1 구조체(5a)보다 길 수 있다.
제3 구조체(5c) 내지 제8 구조체(5g)도 같은 방식으로 형성될 수 있다. 제1 구조체(5a)에서 제8 구조체(5g)로 갈수록 높이는 증가할 수 있다. 제1 구조체(5a)에서부터 제8 구조체(5g)까지 각 구조체는 우측으로 나열될 수 있다. 실시 예들에서, 일부 구조체는 우측으로 나열되고, 일부 구조체는 제3 방향(D3)으로 나열될 수 있다.
실시 예들에서, 각 구조체의 하면은 동일 평면 상에 위치하여, 하나의 평면(55)을 형성할 수 있다. 그러나 이에 한정하는 것은 아니며, 각 하면은 다른 평면 상에 위치할 수도 있다.
도 5를 참고하면, 연결 구조체(5)에 구멍이 형성될 수 있다. 제1 상면(51a)에서부터 상부 절연층(151)까지 연장된 구멍은 제1 홀(511a)이라 칭할 수 있다. 제2 상면(51b)에서부터 상부 절연층(151)까지 연장된 구멍은 제2 홀(511b)이라 칭할 수 있다. 이와 같은 방식으로, 제3 홀(511c) 내지 제8 홀(511g)들의 각각이 제3 상면(51c) 내지 제8 상면(51g)들의 각각에서부터 상부 절연층(151)까지 각각 형성될 수 있다. 실시 예들에서, 각 홀들(511a 내지 511g)은 레이져 드릴링 혹은 기계적 드릴링을 통해 형성될 수 있다. 실시 예들에서, 연결 구조체(5)가 적층될 때 마스크 등을 이용하여 각 홀들(511a 내지 511g)이 동시에 형성될 수 있다.
각 홀들(511a 내지 511g)은 제2 상부 홀(151b) 내지 제8 상부 홀(151h)들의 각각과 연통될 수 있다. 각 홀들(511a 내지 511g)의 각각은 제2 상부 홀(151b) 내지 제8 상부 홀(151h)들의 각각을 통해 상부 전도층(131)을 노출시킬 수 있다.
도 6을 참고하면, 홀들(511a 내지 511g)의 각각에는 전도체가 형성될 수 있다. 제1 홀(511a)에는 제1 전도체(513a)가 형성될 수 있다. 제2 홀(511b)에는 제2 전도체(513b)가 들어갈 수 있다. 마찬가지 방식으로, 제3 홀(511c) 내지 제8 홀(511g)들의 각각에는 제3 전도체(513c) 내지 제8 전도체(513g)의 각각이 형성될 수 있다. 도 6에서는 각 전도체들(513a 내지 513g)이 각 구조체들(5a 내지 5g)의 내부에 형성된 각 홀들(511a 내지 511g) 안에 위치하는 것으로 도시되었지만, 이에 한정하는 것은 아니다. 각 전도체들(513a 내지 513g)은 각 구조체들(5a 내지 5g)을 따라 전개될 수 있다. 즉, 각 전도체들(513a 내지 513g)은 각 구조체들(5a 내지 5g)의 측면에 결합될 수도 있다. 각 전도체들(513a 내지 513g)은 각 구조체들(5a 내지 5g)에 의해 지지되는 방식으로 다양하게 배치될 수 있다.
실시 예들에서, 제1 전도체(513a)의 상면과 제1 상면(51a)은 동일 평면에 위치될 수 있다. 실시 예들에서, 제1 전도체(513a)의 상면은 제1 상면(51a)보다 위에 위치하거나, 밑에 위치할 수 있다. 나머지 각 전도체들(513b 내지 513g)도 마찬가지로 배치될 수 있다.
실시 예들에서, 연결 구조체 형성단계(S12)는 패키징 단계(S2)와는 다른 장소에서 실시될 수 있다. 실시 예들에서, 연결 구조체 형성단계(S12)는 패키징 단계(S2)와 같은 장소에서 실시될 수 있다.
도 2 및 도 7을 참고하면, 먼저 연결 구조체(5)가 제공된 기판(1)이 준비될 수 있다. 칩 적층단계(S1)는 제1 반도체 칩 적층단계(S11)를 포함할 수 있다. 제1 반도체 칩 적층단계(S11)에서, 제1 반도체 칩(31)은 기판(1) 위에 적층될 수 있다. 실시 예들에서, 제1 반도체 칩(31)은 기판(1) 위에 바로 적층되지 아니하고, 도시되지 아니한 연결 구조체(5) 또는 다른 구성을 매개로 기판(1) 위에 적층될 수 있다. 실시 예들에서, 제1 반도체 칩(31)은 기판(1) 위에 바로 적층될 수 있다. 제1 반도체 칩(31)은 제1 연결패드(311), 제1 연결단자(311a), 제1 일반패드(313) 및 제1 일반단자(313a)을 포함할 수 있다.
실시 예들에서, 제1 연결패드(311)는 제1 반도체 칩(31)의 하면에 제공될 수 있다. 제1 연결패드(311)는 전도체를 포함할 수 있다. 제1 연결패드(311)의 단면은 직사각형일 수 있으나, 이에 한정하지 않는다. 제1 연결단자(311a)은 제1 연결패드(311) 밑에 위치할 수 있다. 제1 연결단자(311a)은 전도체를 포함할 수 있다. 실시 예들에서, 제1 연결단자(311a)는 솔더(solder)를 포함할 수 있다. 제1 연결단자(311a)은 제1 상부 홀(151a)을 통해 노출된 상부 전도층(131) 위에 위치할 수 있다. 제1 연결패드(311)는 제1 연결단자(311a)을 매개로 상부 전도층(131)에 연결될 수 있다. 제1 반도체 칩(31)은 기판(1)과 전기적으로 연결될 수 있다.
제1 일반패드(313)는 제1 연결패드(311)를 기준으로 제1 반도체 칩(31)의 타단에 위치할 수 있다. 제1 일반패드(313)는 전도체를 포함할 수 있다. 실시 예들에서, 제1 일반패드(313)는 전도체를 포함하지 아니할 수 있다. 제1 일반단자(313a)은 제1 일반패드(313) 밑에 위치할 수 있다. 제1 일반단자(313a)은 전도체를 포함할 수 있다. 실시 예들에서, 제1 일반단자(313a)은 전도체를 포함하지 아니할 수 있다. 제1 일반단자(313a)은 기판(1)의 상부 절연층(151) 위에 위치할 수 있다. 제1 일반패드(313) 및 제1 일반단자(313a)는 제1 반도체 칩(31)과 기판(1)을 전기적으로 연결시키는 기능을 수행하지 아니할 수 있다. 제1 일반패드(313) 및 제1 일반단자(313a)은 제1 반도체 칩(31)을 단순히 지지할 수 있다.
제1 반도체 칩(31) 위에는 접착제(9)가 도포될 수 있다. 접착제(9)는 제1 반도체 칩(31)과 다른 구성을 접착시킬 수 있다. 그러나 이에 한정하는 것은 아니며, 접착제(9)는 존재하지 아니할 수도 있다.
도 2, 도 8 및 도 9를 참고하면, 칩 적층단계(S1)는 제n 칩 적층단계(S12)를 포함할 수 있다. n은 2 이상의 자연수일 수 있다.
도 8을 참고하면, 제2 반도체 칩 적층단계에서 제2 반도체 칩(32)은 제1 반도체 칩(31) 위에 적층되는 것을 포함할 수 있다. 제2 반도체 칩(32)은 제1 반도체 칩(31) 위에 적층될 때, 제2 반도체 칩(32)의 일부는 제1 반도체 칩(31)과 중첩되고, 다른 일부는 제1 반도체 칩(31)의 외측으로 돌출될 수 있다. 제2 반도체 칩(32)의 일부가 제1 반도체 칩(31)의 외측으로 돌출된다는 말은, 제2 반도체 칩(32)의 일부가 오른쪽 또는 제3 방향(D3)으로 튀어나와 있다는 것을 의미할 수 있다. 제1 반도체 칩(31)의 외측으로 튀어나온 제2 반도체 칩(32)의 일부분은 제2 반도체 칩의 제1 부분(32a)이라 칭할 수 있다.
제2 반도체 칩의 제1 부분(32a)은 제1 구조체(5a) 위에 배치될 수 있다. 제2 반도체 칩의 제1 부분(32a)은 제2 연결패드(321) 및 제2 연결단자(321a)을 포함할 수 있다. 제2 연결패드(321)는 전도체를 포함할 수 있다. 실시 예들에서, 제2 연결패드(321)는 제2 반도체 칩의 제1 부분(32a)의 하면에 위치할 수 있다. 제2 연결단자(321a)은 제2 연결패드(321) 밑에 위치할 수 있다. 제2 연결단자(321a)은 전도체를 포함할 수 있다. 실시 예들에서, 제2 연결단자(321a)은 솔더(solder)를 포함할 수 있다. 제2 연결단자(321a)은 제1 전도체(513a) 위에 위치할 수 있다. 제2 연결단자(321a)은 제2 연결패드(321)와 제1 전도체(513a)를 연결할 수 있다. 제2 연결단자(321a)와 제1 전도체(513a)를 통해 제2 반도체 칩(32)은 기판(1)과 전기적으로 연결될 수 있다.
제2 반도체 칩(32)은 제2 일반패드(323) 및 제2 일반단자(323a)을 더 포함할 수 있다. 제2 일반패드(323)는 제2 연결패드(321)를 기준으로 제2 반도체 칩(32)의 타단에 위치할 수 있다. 제2 일반패드(323)는 전도체를 포함할 수 있다. 실시 예들에서, 제2 일반패드(323)는 전도체를 포함하지 아니할 수 있다. 제2 일반단자(323a)은 제2 일반패드(323) 밑에 위치할 수 있다. 제2 일반단자(323a)은 전도체를 포함할 수 있다. 실시 예들에서, 제2 일반단자(323a)은 전도체를 포함하지 아니할 수 있다. 제2 일반단자(323a)은 제1 반도체 칩(31)의 접착제(9) 위에 위치할 수 있다. 실시 예들에서, 제2 일반단자(323a)은 제1 반도체 칩(31)의 상면에 접할 수 있다. 제2 일반패드(323) 및 제2 일반단자(323a)는 제2 반도체 칩(32)과 기판(1)을 전기적으로 연결시키는 기능을 수행하지 아니할 수 있다. 제2 일반패드(323) 및 제2 일반단자(323a)는 제2 반도체 칩(32)을 단순히 지지할 수 있다.
제1 반도체 칩(31) 위에 적층된 제2 반도체 칩(32)은 제1 반도체 칩(31)과 실질적으로 평행할 수 있다. 그러나 이에 한정하는 것은 아니다. 실시 예들에서, 도 8에 도시된 바와 같이 제2 반도체 칩(32)은 제1 반도체 칩(31)과 같은 크기일 수 있다. 실시 예들에서, 제2 반도체 칩(32)의 크기와 제1 반도체 칩(31)의 크기는 다를 수 있다. 제2 반도체 칩(32)의 면적은 제1 반도체 칩(31)의 면적보다 클 수 있다. 제1 반도체 칩(31)과 제2 반도체 칩(32)은 동종의 칩일 수도 있고, 다른 종류의 칩일 수도 있다.
제2 반도체 칩(32) 위에는 접착제(9)가 도포될 수 있다. 접착제(9)는 제2 반도체 칩(32)과 다른 구성을 접착시킬 수 있다. 그러나 이에 한정하는 것은 아니며, 접착제(9)는 존재하지 아니할 수도 있다.
제2 반도체 칩의 제1 부분(32a)이 제1 전도체(513a)에 의해 지지되므로, 제2 반도체 칩의 제1 부분(32a)의 존재에도 불구하고 제2 반도체 칩(32)은 견고하게 지지될 수 있다. 혹은, 제2 반도체 칩의 제1 부분(32a)이 제1 구조체(5a)에 의해 지지되므로, 제2 반도체 칩의 제1 부분(32a)의 존재에도 불구하고 제2 반도체 칩(32)은 견고하게 지지될 수 있다.
도 9를 참고하면, 제3 반도체 칩(33) 내지 제8 반도체 칩(38)도 제2 반도체 칩(32)과 같은 방식으로 적층될 수 있다. 칩들(33 내지 38)의 각각은 제2 전도체(513b) 내지 제7 전도체(513g)들의 각각에 의해 지지될 수 있다. 칩들(33 내지 38)의 각각은 제2 전도체(513b) 내지 제7 전도체(513g)들의 각각에 의해 기판(1)과 전기적으로 연결될 수 있다.
도 9에는 제2 반도체 칩(32) 내지 제8 반도체 칩(38)이 적층될 때, 제n 칩의 제1 부분은 제n-1칩의 제1 부분의 우측으로 돌출되는 것으로 도시하였다. 그러나 이에 한정하는 것은 아니며, 제n 칩의 제1 부분은 제n-1칩을 기준으로 제3 방향(D3)으로 돌출될 수도 있다. 또는, 일부는 우측으로, 일부는 제3 방향(D3)으로 돌출될 수 있다.
반도체 칩들(3)이 적층되면, 각각의 볼들과 각각의 전도체들을 접합시키기 위하여, 본딩단계가 진행될 수 있다. 본딩단계는 리플로우(reflow) 공정 또는 열 압착(thermo-compression) 공정으로 수행될 수 있다. 본딩단계에서 열 및/또는 압력에 의해 각각의 볼들과 각각의 전도체들은 전부 또는 일부가 녹아 서로 접합될 수 있다.
실시 예들에서, 본딩단계는 반도체 칩 적층단계(S21)가 모두 완료된 후 진행될 수 있다. 각각의 볼들과 각각의 전도체들은 한번에 접합될 수 있다. 실시 예들에서, 본딩단계는 각 칩(31 내지 38)이 하나 적층될 때마다 한번씩 진행될 수 있다. 각각의 볼들과 각각의 전도체들은 하나씩 접합될 수 있다.
도 2 및 도 10을 참고하면, 반도체 칩 적층단계(S21)가 끝나면 몰딩단계(S22)가 진행될 수 있다. 몰딩단계(S22)에서 반도체 칩들(3)은 몰딩부(7)에 의해 둘러 쌓일 수 있다. 실시 예들에서, 반도체 칩들(3)이 적층된 기판(1)을 금형 속에 넣고, 몰딩부(7)의 재료를 주입하여 몰딩부(7)를 형성할 수 있다. 몰딩부(7)는 반도체 칩들(3)을 외부의 열, 충격, 수분 등으로부터 보호할 수 있다. 몰딩부(7)를 통해 반도체 칩들(3) 등에서 발생하는 열은 외부로 방출될 수 있다.
도 11을 참고하면, 몰딩단계(S22)가 완료된 후, 외부 볼(8)이 형성될 수 있다. 하부 홀들을 통해 기판(1)의 하면 상에 노출된 하부 전도층(133)에, 외부 볼(8)들을 결합시킬 수 있다. 외부 볼(8)들은 전도체를 포함할 수 있다. 실시 예들에서, 외부 볼(8)들은 솔더를 포함할 수 있다. 외부 볼(8)과 하부 전도층(133) 간의 결합은 리플로우 공정 등으로 진행될 수 있다. 반도체 패키지는 외부 볼(8)을 통해 다른 패키지나 보드 등에 전기적으로 연결될 수 있다.
본 발명의 예시적인 실시 예에 따른 반도체 패키지 제조방법에 따르면, 적층된 칩들이 기판에 바로 연결될 수 있다. 와이어 본딩에서 필요한 와이어나 추가 공정은 생략될 수 있다. 반도체 패키지의 제조 공정은 단순화되고, 단가는 낮춰질 수 있다. 와이어 본딩에 필요한 본딩핑거(bonding finger)는 생략될 수 있다. 반도체 패키지의 크기는 축소될 수 있다. TSV 방식보다 저렴하게 반도체 패키지를 만들 수 있다.
본 발명의 예시적인 실시 예에 따른 반도체 패키지 제조방법에 따르면, 위에 적층된 칩들도 기판에 바로 연결되므로, 신호 경로는 단축될 수 있다. 따라서 전력도 적게 소모될 수 있으며, 전달 속도도 증가하고, noise도 줄일 수 있다. 또한 발생하는 열도 줄일 수 있다.
본 발명의 예시적인 실시 예에 따른 반도체 패키지 제조방법에 따르면, 위에 적층된 칩이 아래 위치한 칩의 외측으로 돌출된 제1 부분(overhang 구조)을 포함하더라도, 연결 구조체에 의해 지지되므로 안정적인 적층이 가능할 수 있다. 위에 적층된 칩이 아래 위치한 칩보다 크거나, 제1 부분이 존재하더라도, overhang 구조에 의해 응력(stress)이 일측에 집중되는 것을 방지할 수 있다. 본딩단계 또는 몰딩단계에서 열이 가해지더라도, 제1 부분이 연결 구조체에 의해 지지되므로 응력 집중 현상을 방지할 수 있다. 반도체 패키지의 휨(warpage) 또는 크랙(crack) 등의 결함은 방지될 수 있다. 이에 따라 반도체 패키징 공정의 수율은 향상될 수 있고, 반도체 패키지의 제조 단가는 낮춰질 수 있다.
도 12는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
이하에서, 도 1 내지 도 11을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 구성/단계에 대한 내용은, 설명의 편의를 위하여 생략될 수 있다.
도 12를 참고하면, 연결 구조체(5)의 각 전도체는 서로 연결될 수 있다. 제7 전도체(513g')는 제6 전도체(513f')에 연결될 수 있다. 연결 구조체(5)는 제7 전도체(513g')와 제6 전도체(513f')를 연결시키는 제7 연결부(513g'')를 더 포함할 수 있다. 제7 연결부(513g'')는 제7 전도체(513g')와 제6 전도체(513f')를 연결시킬 수 있다. 제7 연결부(513g'')는 전도체를 포함할 수 있다. 제7 연결부(513g'')는 제7 전도체(513g')의 전개방향과 수직으로 전개될 수 있다. 그러나 이에 한정하는 것은 아니며, 제7 연결부(513g'')와 제7 전도체(513g')는 비스듬하게 연결될 수도 있다. 이와 유사하게, 제n 전도체와 제n-1 전도체는 제n 연결부에 의해 연결될 수 있다. 제n 연결부는 제2 연결부(513b'') 내지 제7 연결부(513f'')일 수 있다.
제2 전도체(513b') 내지 제7 전도체(513g')들의 각각은 기판(1)의 상부 전도층(131)에 바로 연결되지 아니할 수 있다. 제2 전도체(513b') 내지 제7 전도체(513g')들의 각각은 제1 전도체(513a')를 통하여 상부 전도층(131)에 연결될 수 있다.
본 발명의 예시적인 실시 예에 따른 연결 구조체(5)는 몰딩단계에 선행되어 제조되므로, 내부 홀 및 그 안에 위치하는 각 전도체들(513a' 내지 513g')은 형상의 제약이 없을 수 있다. 각 전도체들(513a' 내지 513g')은 필요에 따라 다양하게 분기하여 다른 전도체와 연결될 수 있다.
도 13은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
이하에서, 도 1 내지 도 12를 참고하여 설명한 것과 실질적으로 동일 또는 유사한 구성/단계에 대한 내용은, 설명의 편의를 위하여 생략될 수 있다.
도 13을 참고하면, 연결 구조체(5)의 각 전도체는 일부만 서로 연결되고, 일부는 서로 연결되지 아니할 수 있다. 즉, 제2 연결부(513b'') 내지 제7 연결부(513g'') 중 일부는 존재하지 아니할 수 있다. 도 13의 경우, 제2 연결부(513b''), 제3 연결부(513c''), 제5 연결부(513e'') 내지 제7 연결부(513g'')는 존재하지만, 제 4 연결부(513d'', 도 12 참고)는 존재하지 아니할 수 있다. 제4 전도체(513d')는 기판(1)의 상부 전도층(131)에 연결될 수 있다. 제2 전도체(513b') 내지 제3 전도체(513g'), 제5 전도체(513e') 내지 제7 전도체(513g')의 각각은 기판(1)의 상부 전도층(131)에 바로 연결되지 아니할 수 있다. 제2 전도체(513b') 내지 제3 전도체(513c')는 각각 제1 전도체(513a')를 통하여 상부 전도층(131)에 연결될 수 있다. 제5 전도체(513e') 내지 제7 전도체(513g')들의 각각은 제4 전도체(513d)를 통해 기판(1)의 상부 전도층(131)에 연결될 수 있다.
이상에서는 제1 전도체(513a') 및 제4 전도체(513d)가 상부 전도층(131)에 직접 연결되고, 나머지 전도체들은 상부 전도층(131)에 직접 연결되지 아니하는 것으로 설명하였지만, 상부 전도층(131)에 연결되거나 연결되지 아니하는 전도체는 필요에 따라 다양하게 바뀔 수 있다.
도 14는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
이하에서, 도 1 내지 도 11을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 구성/단계에 대한 내용은, 설명의 편의를 위하여 생략될 수 있다.
도 14를 참고하면, 연결 구조체(5)의 각 전도체들(513a 내지 513g)은 각 칩들(32 내지 38)의 제n 연결패드(311, 321 등)에 직접 접할 수 있다. 실시 예들에서, 제1 전도체(513a)는 제1 전도체 단부(5131a)를 포함할 수 있다. 제1 전도체 단부(5131a)는 제1 상면(51a)에 노출될 수 있다. 제1 전도체 단부(5131a)의 상면은 제2 연결패드(321)의 하면과 접할 수 있다. 제2 연결패드(321)는 제1 전도체 단부(5131a)를 통해 제1 전도체(513a)에 전기적으로 연결될 수 있다. 제2 전도체(513b)는 제2 전도체 단부(5131b)를 포함할 수 있다. 제2 전도체 단부(5131b)는 제2 상면(51b)에 노출될 수 있다. 제2 전도체 단부(5131b)의 상면은 제3 연결패드(331)의 하면과 접할 수 있다. 제3 연결패드(331)는 제2 전도체 단부(5131b)를 통해 제2 전도체(513b)에 전기적으로 연결될 수 있다. 나머지 전도체들도 나머지 패드들과 접할 수 있다. 제1 전도체 단부(5131a) 내지 제7 전도체 단부(5131g)들의 각각은 제2 연결패드(321) 내지 제8 연결패드(381)들의 각각과 열 압착 공정 등을 통해 접합될 수 있다.
제2 반도체 칩(32)은 제1 반도체 칩(31)의 상면에 도포된 접착제(9)를 통해 접합될 수 있다. 나머지 칩들도 접착제(9)에 의해 직접 접합될 수 있다.
도 15는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이며, 도 16은 도 15의 실시 예들에 따른 반도체 패키지의 제조방법을 나타낸 순서도이다.
이하에서, 도 1 내지 도 14를 참고하여 설명한 것과 실질적으로 동일 또는 유사한 구성/단계에 대한 내용은, 설명의 편의를 위하여 생략될 수 있다.
도 16을 참고하면, 패키징 단계(S'2)는 더미 기판 준비단계(S'21), 기판 및 연결 구조체 적층단계(S'23)를 더 포함할 수 있다.
도 15를 참고하면, 더미 기판 준비단계(S'21)에서 더미 기판(1')이 제공될 수 있다. 더미 기판(1') 위에 반도체 칩들(3)이 적층될 수 있다. 반도체 칩들(3)은 페이스 업(face-up) 형태로 적층될 수 있다. 칩 적층단계(S'22)가 완료되면, 기판 및 연결 구조체 적층단계(S'23)가 진행될 수 있다. 기판(1)과 연결 구조체(5)는 페이스 업 형태로 적층된 반도체 칩들(3) 위에 위치할 수 있다.
도 17은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이고, 도 18은 도 17의 실시 예들에 따른 반도체 패키지 제조방법을 나타낸 순서도이다.
이하에서, 도 1 내지 도 14를 참고하여 설명한 것과 실질적으로 동일 또는 유사한 구성/단계에 대한 내용은, 설명의 편의를 위하여 생략될 수 있다.
도 18을 참고하면, 패키징 단계(S''2)는 칩 적층단계(S''21), 와이어 본딩단계(S''22)를 포함할 수 있다. 칩 적층단계(S''21)는 제1 반도체 칩 적층단계(S''211), 제n''칩 적층단계(S''212) 및 제m 칩 적층단계(S''213)를 포함할 수 있다. 제1 반도체 칩 적층단계(S''211)는 도 2에서 설명된 제1 반도체 칩 적층단계(S211)와 실질적으로 유사할 수 있다. 제n'' 칩 적층단계(S''212)는 도 2에서 설명된 제n 칩 적층단계(S212)와 실질적으로 유사할 수 있다.
제m 칩 적층단계(S''213)는 제n'' 칩 적층단계(S''212)가 완료된 뒤, 제1 부분의 방향을 반대로 하여 적층할 수 있다. 제m 칩은 페이스 업 형태로 적층될 수 있다. 실시 예들에서, m은 5 내지 8일 수 있다. 제8 반도체 칩(38)은 우측 상단에 제8 연결패드(381)를 포함할 수 있다. 제8 연결패드(381)는 제8 본딩 볼(381b)을 포함할 수 있다. 제8 본딩 볼(381b)은 제8 연결패드(381)의 상면에 배치될 수 있다.
와이어 본딩단계(S''22)에서 제8 본딩 볼(381b)에는 와이어(W)가 결합될 수 있다. 와이어(W)는 다른 본딩 볼들과 결합하거나, 혹은 바로 제4' 전도체(5132)의 상단(5133)에 결합될 수 있다. 제5 반도체 칩(35) 내지 제7 반도체 칩(37)도 제8 반도체 칩(38)과 유사하게 구성될 수 있다.
도 17 및 도 18에 따른 실시 예들에서, 연결 구조체(5)에 의한 연결과 와이어 본딩에 의한 연결이 동시에 사용될 수 있다.
도 19 및 도 20은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이고, 도 21은 도 20의 실시 예들에 따른 반도체 패키지의 제조방법을 나타낸 순서도이다.
이하에서, 도 1 내지 도 11을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 구성/단계에 대한 내용은, 설명의 편의를 위하여 생략될 수 있다.
도 19를 참고하면, 기판(1)과 연결 구조체(5)는 따로 만들어질 수 있다. 기판(1)과 연결 구조체(5)를 각각 만든 뒤, 기판(1)에 연결 구조체(5)를 결합시킬 수 있다. 기판(1)과 연결 구조체(5)의 결합은 다양한 방식으로 이루어질 수 있다. 실시 예들에서, 연결 구조체(5)의 전도체들(513a 등)과, 상부 홀들(151a 등)에 채워진 전도성 물질을 리플로우 공정 또는 열압착 공정 등을 통해 접합시킬 수 있다. 실시 예들에서, 연결 구조체(5)에 위치설정 지그 등에 형성되고, 기판(1)에는 위치대응 홀 등이 형성되어, 양자의 결합에 의해 연결 구조체(5)가 기판(1)에 결합될 수 있다. 기판(1)에 연결 구조체(5)를 결합시키는 과정은 패키징 단계에서 진행될 수도 있고, 준비 단계에서 진행될 수도 있다.
도 21을 참고하면, 반도체 패키지 제조방법(S''')은 기판 제조단계(S'''1), 제1 연결 구조체 형성단계(S'''2), 제1 반도체 칩 적층단계(S'''3), 제n''' 칩 적층단계(S'''4), 제2 연결 구조체 배치단계(S'''5), 제 m' 칩 적층단계(S'''6) 및 몰딩단계(S'''7)를 포함할 수 있다. 기판 제조단계(S'''1), 제1 연결 구조체 형성단계(S'''2) 및 제1 반도체 칩 적층단계(S'''3)는 도 2를 참고하여 설명된 기판 제조단계(S11), 연결 구조체 형성단계(S12) 및 제1 반도체 칩 적층단계(S211)와 각각 실질적으로 유사할 수 있다. 제n''' 칩 적층단계(S'''4)는 도 18을 참고하여 설명된 제n'' 칩 적층단계(S''212)와 실질적으로 유사할 수 있다.
제2 연결 구조체 배치단계(S'''5)에서 제2 연결 구조체(5'')는 제n'''칩 적층단계(S'''4)에서 적층된 제n''' 칩들 위에 배치될 수 있다. 실시 예들에서, n'''은 1 내지 4일 수 있다. 제2 연결 구조체(5'')는 제n''' 칩들의 위에 직접 접할 수도 있고, 접착제를 통해 결합될 수도 있으며, 제n''' 칩들과 이격될 수도 있다. 제2 연결 구조체(5'')는 제n''' 칩들의 제1 부분이 형성된 방향과 반대 방향에 배치될 수 있다. 제2 연결 구조체(5'')는 제1 연결 구조체(5')와 유사하게 계단형 구조일 수 있다. 제m' 칩 적층단계(S'''6)에서 제2 연결 구조체(5'') 위에 제m' 칩이 적층될 수 있다. 실시 예들에서, m'은 5 내지 8일 수 있다.
본 발명의 예시적인 실시 예에 따른 반도체 패키지 제조방법에 의하면, 기판과 연결 구조체가 별도로 형성되어 조립되므로 연결 구조체의 형상과 위치를 다양하게 변경시킬 수 있다. 도 20과 같은 제2 연결구조체(5'')를 사용하면 반도체 칩들의 적층 방향을 변경시키면서도 제m' 칩을 견고하게 지지할 수 있다. 도 20과 같이 적층 방향이 우측에서 좌측으로 변경됨에 따라, 반도체 패키지의 크기는 축소될 수 있다.
도 22는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이고, 도 23은 도 22의 실시 예들에 따른 반도체 패키지의 제조방법을 나타낸 순서도이다.
이하에서, 도 1 내지 도 11을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 구성/단계에 대한 내용은, 설명의 편의를 위하여 생략될 수 있다.
도 23을 참고하면, 패키징 준비단계(S''''1)는 연장 전도부 형성단계(S''''12)를 포함할 수 있다. 도 22를 참고하면, 연장 전도부 형성단계(S''''12)에서 기판(1) 위에 연장 전도부(5')가 형성될 수 있다. 연장 전도부(5')는 제1 연장 전도체(51') 내지 제7 연장 전도체(57')를 포함할 수 있다. 제1 연장 전도체(51')는 상부 전도층(131)에서 위로 연장될 수 있다. 제1 연장 전도체(51') 위에는 제2 반도체 칩(32)이 배치될 수 있다. 제2 반도체 칩(32)은 제1 연장 전도체(51')를 통해 기판(1)의 상부 전도층(131)에 연결될 수 있다. 제2 연장 전도체(52') 내지 제1 연장 전도체(51')와 이격될 수 있다. 제2 연장 전도체(52')의 길이는 제1 연장 전도체(51')의 길이보다 길 수 있다. 제2 연장 전도체(53') 내지 제7 연장 전도체(57')도 제1 연장 전도체(51') 및 제2 연장 전도체(52')와 유사하게 형성될 수 있다. 연장 전도체들의 각각은 반도체 칩들의 각각을 지지하며 기판(1)에 연결시킬 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 기판
11: 중간 절연층
131: 상부 전도층
133: 하부 전도층
151: 상부 절연층
153: 하부 절연층
3: 반도체 칩들
31: 제1 반도체 칩
311: 제1 연결패드
311a: 제1 연결단자
313: 제1 일반패드
313a: 제1 일반패드
32: 제2 반도체 칩
5: 연결 구조체
5a: 제1 구조체
51a: 제1 상면
511a: 제1 홀
513a: 제1 전도체
5b: 제2 구조체
7: 몰딩부
8: 외부 볼
9: 접착제

Claims (10)

  1. 기판;
    상기 기판 위에 적층되는 제1 반도체 칩;
    상기 제1 반도체 칩 위에 적층되는 제2 반도체 칩;
    상기 제2 반도체 칩 위에 적층되는 제3 반도체 칩; 및
    연결 구조체; 를 포함하고,
    상기 제2 반도체 칩은 상기 제1 반도체 칩의 외측으로 돌출되는 제2 반도체 칩의 제1 부분을 포함하되, 상기 제2 반도체 칩의 제1 부분은 그 하면 상에 제공된 제2 연결패드를 포함하고,
    상기 제3 반도체 칩은 상기 제2 반도체 칩의 제1 부분의 외측으로 돌출되는 제3 반도체 칩의 제1 부분을 포함하되, 상기 제3 반도체 칩의 제1 부분은 제3 연결패드를 포함하며,
    상기 연결 구조체는:
    상기 제2 반도체 칩의 제1 부분과 상기 기판 사이에 위치하는 제1 구조체;
    상기 제1 구조체를 따라 상하로 연장되어 상기 기판에 접하며, 상기 제2 반도체 칩과 상기 기판을 전기적으로 연결하는 제1 전도체;
    상기 제3 반도체 칩의 제1 부분과 상기 기판 사이에 위치하는 제2 구조체; 및
    상기 제2 구조체를 따라 상하로 연장되어 상기 기판에 접하며, 상기 제2 반도체 칩과 상기 기판을 전기적으로 연결하는 제2 전도체; 를 포함하되,
    상기 제1 전도체와 상기 제2 전도체는 서로 수평 방향으로 이격 배치되어, 상기 제1 전도체와 상기 제2 전도체는 접하지 아니하되,
    상기 기판은:
    상부 전도층; 및
    상기 상부 전도층 상에 위치하되, 상부 홀을 제공하는 상부 절연층; 을 포함하고,
    상기 제1 전도체는 상기 상부 홀을 통해 상기 상부 전도층에 연결되며,
    상기 제1 전도체의 너비는, 상기 상부 홀의 너비보다 큰 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 기판 상에 제공되며, 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 덮는 몰딩부를 더 포함하고,
    상기 제1 구조체는 상기 몰딩부와는 다른 재질을 포함하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제1 구조체는 PSR(Photo Solder Resist)을 포함하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 제1 구조체의 상면의 레벨과 상기 제1 전도체의 상면의 레벨은 동일하여, 상기 제1 구조체의 상기 상면과 상기 제1 전도체의 상기 상면은 동일 평면 상에 위치하고,
    상기 제2 구조체의 상면의 레벨과 상기 제2 전도체의 상면의 레벨은 동일하여, 상기 제2 구조체의 상기 상면과 상기 제2 전도체의 상기 상면은 동일 평면 상에 위치하는 반도체 패키지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 연결 구조체가 제공되는 기판을 준비하는 것; 및
    상기 기판 상에 제1 반도체 칩, 제2 반도체 칩 및 제3 반도체 칩의 각각을 차례로 적층하는 것; 을 포함하되,
    상기 제2 반도체 칩은 상기 제1 반도체 칩의 외측으로 돌출되는 제2 반도체 칩의 제1 부분을 포함하되, 상기 제2 반도체 칩의 제1 부분은 그 하면 상에 제공된 제2 연결패드를 포함하고,
    상기 제3 반도체 칩은 상기 제2 반도체 칩의 제1 부분의 외측으로 돌출되는 제3 반도체 칩의 제1 부분을 포함하되, 상기 제3 반도체 칩의 제1 부분은 제3 연결패드를 포함하며,
    상기 연결 구조체는:
    상기 제2 반도체 칩의 제1 부분과 상기 기판 사이에 위치하는 제1 구조체;
    상기 제1 구조체를 따라 상하로 연장되어 상기 기판에 접하며, 상기 제2 반도체 칩과 상기 기판을 전기적으로 연결하는 제1 전도체;
    상기 제3 반도체 칩의 제1 부분과 상기 기판 사이에 위치하는 제2 구조체; 및
    상기 제2 구조체를 따라 상하로 연장되어 상기 기판에 접하며, 상기 제2 반도체 칩과 상기 기판을 전기적으로 연결하는 제2 전도체; 를 포함하되,
    상기 기판 상에 상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 제3 반도체 칩의 각각을 차례로 적층하는 것은:
    상기 제1 반도체 칩을 상기 기판 상에 적층하는 것;
    상기 제2 반도체 칩을 상기 제1 반도체 칩 및 상기 제1 구조체 상에 적층하는 것; 및
    상기 제3 반도체 칩을 상기 제2 반도체 칩 및 상기 제2 구조체 상에 적층하는 것; 을 포함하되,
    상기 기판은:
    상부 전도층; 및
    상기 상부 전도층 상에 위치하되, 상부 홀을 제공하는 상부 절연층; 을 포함하고,
    상기 제1 전도체는 상기 상부 홀을 통해 상기 상부 전도층에 연결되며,
    상기 제1 전도체의 너비는, 상기 상부 홀의 너비보다 큰 반도체 패키지 제조방법.
  9. 제 8 항에 있어서,
    상기 기판 상에 제공되며, 상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 제3 반도체 칩을 덮는 몰딩부를 형성하는 것; 을 더 포함하는 반도체 패키지 제조방법.
  10. 삭제
KR1020180105380A 2018-09-04 2018-09-04 반도체 패키지 KR102652872B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180105380A KR102652872B1 (ko) 2018-09-04 2018-09-04 반도체 패키지
US16/385,363 US10861826B2 (en) 2018-09-04 2019-04-16 Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package
CN201910731355.0A CN110875291B (zh) 2018-09-04 2019-08-08 基板组件、半导体封装件和制造该半导体封装件的方法
US17/094,267 US11664348B2 (en) 2018-09-04 2020-11-10 Substrate assembly semiconductor package including the same and method of manufacturing 1HE semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180105380A KR102652872B1 (ko) 2018-09-04 2018-09-04 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200027603A KR20200027603A (ko) 2020-03-13
KR102652872B1 true KR102652872B1 (ko) 2024-04-02

Family

ID=69640689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105380A KR102652872B1 (ko) 2018-09-04 2018-09-04 반도체 패키지

Country Status (3)

Country Link
US (2) US10861826B2 (ko)
KR (1) KR102652872B1 (ko)
CN (1) CN110875291B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569815B1 (ko) * 2016-10-01 2023-08-22 인텔 코포레이션 전자 디바이스 패키지
KR20210029447A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
KR20210044508A (ko) * 2019-10-15 2021-04-23 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
CN111554669A (zh) * 2020-05-14 2020-08-18 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构制作方法
KR20210158257A (ko) * 2020-06-23 2021-12-30 삼성전자주식회사 패키지 신뢰성을 향상시킬 수 있는 칩 적층 반도체 패키지
US11289130B2 (en) * 2020-08-20 2022-03-29 Macronix International Co., Ltd. Memory device
KR20220126603A (ko) * 2021-03-09 2022-09-16 에스케이하이닉스 주식회사 스택 패키지 및 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100088514A (ko) * 2009-01-30 2010-08-09 주식회사 하이닉스반도체 반도체 패키지
US20100193930A1 (en) 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
US8552546B2 (en) 2009-10-06 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor package structure including the semiconductor package, and mobile phone including the semiconductor package structure
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
KR101887084B1 (ko) 2011-09-22 2018-08-10 삼성전자주식회사 멀티-칩 반도체 패키지 및 그 형성 방법
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
KR20130118175A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR102052255B1 (ko) 2013-09-27 2019-12-04 인텔 코포레이션 적층된 반도체 디바이스를 상호연결하는 방법
KR102110405B1 (ko) 2013-11-01 2020-05-14 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
US9396300B2 (en) * 2014-01-16 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
WO2016049940A1 (en) 2014-10-03 2016-04-07 Intel Corporation Overlapping stacked die package with vertical columns
KR20160149905A (ko) 2015-06-19 2016-12-28 에스케이하이닉스 주식회사 슬라이딩 접속 구조를 포함하는 반도체 패키지
US10748873B2 (en) 2015-09-23 2020-08-18 Intel Corporation Substrates, assembles, and techniques to enable multi-chip flip chip packages
TWI567897B (zh) 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
US10622340B2 (en) * 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US10861826B2 (en) 2020-12-08
US20200075551A1 (en) 2020-03-05
CN110875291A (zh) 2020-03-10
KR20200027603A (ko) 2020-03-13
CN110875291B (zh) 2024-03-26
US11664348B2 (en) 2023-05-30
US20210057388A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
KR102652872B1 (ko) 반도체 패키지
JP3685947B2 (ja) 半導体装置及びその製造方法
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US20140035161A1 (en) Semiconductor device and method of manufacturing the same
US20050194673A1 (en) Multi-chip package, a semiconductor device used therein and manufacturing method thereof
KR20060125574A (ko) 오버행 다이용 에폭시 범프
KR101835483B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
JP2007207802A (ja) 電子回路モジュールとその製造方法
US20220246542A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN101924047A (zh) 半导体器件及其制造方法
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
US7015591B2 (en) Exposed pad module integrating a passive device therein
CN104465580B (zh) 半导体封装
WO2014203739A1 (ja) 半導体装置及びその製造方法
US20100136747A1 (en) Method for manufacturing semiconductor package
CN114464611A (zh) 半导体封装
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
CN102412241B (zh) 半导体芯片封装件及其制造方法
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US9392696B2 (en) Semiconductor package
JP2007141947A (ja) 半導体装置およびその製造方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
KR101179514B1 (ko) 적층 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant