KR20060125574A - 오버행 다이용 에폭시 범프 - Google Patents

오버행 다이용 에폭시 범프 Download PDF

Info

Publication number
KR20060125574A
KR20060125574A KR20060049218A KR20060049218A KR20060125574A KR 20060125574 A KR20060125574 A KR 20060125574A KR 20060049218 A KR20060049218 A KR 20060049218A KR 20060049218 A KR20060049218 A KR 20060049218A KR 20060125574 A KR20060125574 A KR 20060125574A
Authority
KR
South Korea
Prior art keywords
die
substrate
package
semiconductor
assembly
Prior art date
Application number
KR20060049218A
Other languages
English (en)
Inventor
훈 텍 이
종 국 김
철 식 김
기 윤 장
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20060125574A publication Critical patent/KR20060125574A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

적층형 소자들을 구비한 반도체 어셈블리에서, 전기 절연형 에폭시같은 폴리머로 만든 개별적 범프들이, 기판의 상부면과 상승된 소자의 오버행 부분의 하부면 사이에 삽입된다. 범프들은 하부 기판의 상부면과, 제 2 다이나 상부 패키지의 하부면 사이에 틈새를 제공할만한 크기를 가진다. 본 발명은 지지물에 필요한 높이를 결정하는 단계, 기판 위 한개 이상의 적절한 위치에 폴리머 범프들 중 한개 이상을 증착하는 단계, 그리고 적층되는 특징부들 위에 오버행 다이나 패키지를 배치하는 단계를 실행함으로서 구현된다. 요구되는 높이는 다이나 패키지가 적층될 특징부의 누적 두께(가령, 다이, 패키지, 스페이서, 접착층 등의 두께들의 합)와 같다. 범프를 위한 적절한 위치들은 다이나 패키지가 적층될 특징부들의 위치 및 정도, 오버행의 정도, 그리고 공정 중 다이나 패키지에 부과될 수 있는 임의의 응력의 종류 및 크기에 따라 결정된다.

Description

오버행 다이용 에폭시 범프{Epoxy bump for overhang die}
도 1A는 기판의 하부 다이 위의 스페이서에 장착된 다이를 도시하며, 이 기판에 오버행되는 제 2 다이의 일부분을 도시하는 단면도.
도 1B는 와이어 본딩 과정 중 발생할 수 있는, 도 1A에 도시된 바와 같은 상부 적층 다이의 오버행 부분의 크랙, 파괴, 휨, 등등을 제시하는 단면도.
도 2A는 절연 스페이서에 의해 종래 방식으로 상부 다이의 오버행 부분이 지지되는 경우를 도시하는, 적층 다이 패키지의 단면도.
도 2B는 상부 다이가 하부 다이와 절연 스페이서 상에 장착되기 전에, 도 2A의 종래 패키지의 구조의 한 단계를 보여주는 평면도.
도 3A는 하부 다이 상에 장착된 네개의 스페이서와, 스페이서 상에 장착된 상부 다이를 구비한 적층형 다이 패키지의 단면도.
도 3B는 상부 다이가 네개의 스페이서에 장착되기 전에, 도 3A의 종래 패키지의 구조의 한 단계를 보여주는 평면도.
도 4A~4F는 적층형 다이 구조를 지지하기 위해, 범프를 포함한 본 발명의 한 실시예에 따른 패키지의 구조의 단계들을 제시하는 단면도.
도 5는 도 2B에서와 같은 종래 패키지 상의 구조물들의 레이아웃을 제시하는 평면도.
도 6은 도 4A~4F에서처럼, 본 발명의 한 실시예에 따른 패키지 상의 구조물들의 레이아웃에 대한 평면도.
도 7은 발명의 한 실시예에 따라 폴리머 범프들에 의해 지지되는 상부 다이의 오버행 부분들을 포함하는 적층형 다이의 평면도.
도 8은 발명의 한 실시예에 따라 폴리머 범프들에 의해 기판 위에 지지되는, 기판에서 오버행되는 연장부들을 가진, 제 1 다이 위의 스페이서 상에 장착되는 다이나 패키지의 배열에 대한 단면도.
도 9는 상부 다이나 패키지 아래에 종래의 스페이서 및 하부 다이의 배열을 제시하는 평면도.
도 10A는 본 발명의 한 태양에 따라, 상부 다이나 패키지 아래에 한개의 폴리머 범프 스페이서와, 한개의 종래의 스페이서, 그리고 하부 다이를 배열하는 구성의 평면도.
도 10B는 본 발명의 한 태양에 따라, 상부 다이나 패키지 아래에 여러개의 폴리머 범프 스페이서와 하부 다이를 구성하는 배열의 평면도.
본 출원은 "Epoxy bump for overhang die"를 발명의 명칭으로 하는 2005년 5월 31일자 미국 가특허출원 60/686,116 호를 기반으로 하여 우선권을 주장한다.
본 발명은 적층형 다이 반도체 패키지들과, 적층형 반도체 패키지 모듈들에 관한 발명이다.
종래의 칩 패키지는 기판의 표면에 고정되어 기판 표면 상의 본딩 패드에 전기적으로 상호연결된 반도체 다이로 구성되어 있다. 기판의 반대쪽 표면은 마더보드 등에 전기적으로 연결하기 위한 솔더 볼들의 어레이를 가진다. 기판은 무엇보다도, 다이와 마더보드 간의 적절한 연결을 매개하기 위한 루팅 회로(routing circuit)를 포함한다. 다이와, 다이에 연계된 인터커넥트 부분들은 보호 몰딩으로 캡슐화된다.
다이는 액티브 표면을 상향으로 하여 고정될 수 있고, "와이어-본딩"에 의해 상호연결될 수 있다. 이 경우에, 전도성 와이어들은 다이의 액티브 표면의 지점들로부터 기판의 다이 접합 (상부) 표면의 본드 패드까지 연결된다.
패키지의 용량 및 성능을 증가시키기 위해, 다이가 다이 위에 적층되어 적층형 다이 패키지를 구성할 수 있다. 하부 다이의 액티브 표면의 일부분(일반적으로 주변 둘레 영역)은 와이어 본드에 의해 점유되며, 와이어 스팬 영역 상에 어떤 고형 소자도 직접 배치되지 않는다. 충분히 작은 상부 다이가 하부 다이의 액티브 표면의 또다른 영역(가령, 중앙 영역) 바로 위에 배치될 수 있다. 그러나, 상부 다이가 하부 다이의 가용 영역 내에 배치되기에 너무 클 경우, 하부 다이의 가용 영역 바로 위에 작고 충분히 두꺼운 고형 스페이서(가령, 글래스나 실리콘 칩)가 배치될 수 있고, 그후 스페이서 상에 하부 다이가 적층된다(도 1A 참조). 상부 다이의 일부분이 오버행( overhang : 즉, 아래부분보다 튀어나오도록 걸쳐올려져 있는 상태) 된 다. 이 부분(즉, 오버행 부분)에 하중이 가해질 경우, 도 1B에 도시되는 바와 같이 크랙이 생기거나 부서질 수 있다(가령, 도관이 다이에 접촉할 때, 와이어 본드 프로세스 중, 등등). 또는, 다이가 매우 얇고 오버행 부분이 길게 뻗어 나올 경우, 오버행 부분에 크랙이 생기거나 파괴되지 않을 수 있다. 하지만 와이어 본딩 과정 중 과도하게 휠 수 있고, 따라서 다이 패드에서 수용할 수 없는 본드가 나타날 수 있다.
대안으로, 용량 및 성능을 증가시키기 위해, 다이(또는 하부 패키지) 위에 제 2 패키지가 적층되어 적층형 패키지 모듈을 형성할 수 있다. 스페이서가 필요한 경우, 또는, 다이나 하부 패키지 위에, 또는 스페이서 위에 제 2 패키지가 비대칭으로 놓인 경우, 상부 패키지의 일부분이 오버행된다. 상부 패키지의 오버행 부분에 하중이 걸릴 때, 상부 패키지의 오버행 부분에 크랙이 생기거나 파괴될 수 있고, 또는, 상부 패키지가 기울어질 수 있다.
이러한 파괴나 기울어짐을 방지하기 위한 한가지 방법은 상부 다이나 패키지의 오버행 부분에 지지물을 제공하는 것이다.
오버행을 지지하기 위한 종래의 방식은 하부 다이에 대해 주변 위치에서, 하부 기판에 고형 절연 스페이서를 제공하는 것이다. 오버행 지지를 위한 또다른 종래의 방식은 하부 다이의 활성 표면의 가용 영역 내에서, 하부 다이 위에 고형 절연 스페이서를 제공하는 것이다.
본 발명은 패키지 기판에서 오버행되는 다이나 패키지를 위한 지지물을 제공 하여, 기계적 파괴(크랙이나 항복)나 기울어짐을 방지하고자 하는 것이다. 오버행 특징부(가령, 다이나 패키지)는 다이나 패키지, 또는 스페이서 중 한가지 이상 위에 적층되고, 상기 특징부는 적층된 특징부들이 장착되는 기판의 표면에 오버행되는 부분을 가진다. 본 발명에 따르면, 기판의 상부면과 다이나 패키지의 오버행 부분의 하부면 사이에 폴리머(가령, 비전도성 에폭시)로 만들어진 개별적 범프들이 들어간다. 범프들은 하부 기판의 상부면과, 제 2 다이나 상부 기판의 하부면 사이에 틈새를 제공하도록 구성된다.
본 발명은 지지물용으로 필요한 높이를 결정하는 단계, 기판 위 한개 이상의 적절한 위치에 폴리머 범프들 중 한개 이상을 증착하는 단계, 그리고 적층되는 특징부들 위에 오버행 다이나 패키지를 배치하는 단계를 실행함으로서 구현된다. 요구되는 높이는 다이나 패키지가 적층될 특징부의 누적 두께(가령, 다이, 패키지, 스페이서, 접착층 등의 두께들의 합)와 같다. 범프를 위한 적절한 위치들은 다이나 패키지가 적층될 특징부들의 위치 및 정도, 오버행의 정도, 그리고 공정 중 다이나 패키지에 부과될 수 있는 임의의 응력의 종류 및 크기에 따라 결정된다.
범프들은 기판과 접촉하는 베이스를 가진다. 이 베이스는 큰 폭과 작은 폭을 가질 수 있다. 범프 베이스의 큰 폭은 일부 실시예에서 범프 높이보다 열배 이상 작고, 일부 실시예에서는 범프 높이보다 네배 이상 작고, 또 어떤 실시예에서는 범프 높이의 두배 이상 작고, 일부 실시예에서는 범프 높이보다 작다. 선호되는 범프의 경우, 베이스는 기판에 평행한 단면에서 둥근 형태(가령, 원형)를 가진다. 다양한 범프 형태들이 적절할 수 있다. 범프는 베이스로부터 더 먼 거리에서 더 좁을 수 있다. 그렇지만 베이스가 반드시 범프의 가장 넓은 부분일 필요는 없다.
본 발명은 종래의 다이 접합 머신과 다이 접합 에폭시 디스펜서 등과 같은 표준 장비를 활용할 수 있다. 폴리머 범프들은 오버행 다이나 패키지의 배치 중 공급되며, 다이나 패키지들이 적층될 특징부들에 다이 접합 접착제를 공급하는 단계의 일부분으로 구현될 수 있다.
한 태양에 따르면, 본 발명은 어셈블리 기판에 대해 상승된 위치에 장착되는 패키지나 다이같은 반도체 부분을 가진 반도체 어셈블리에 관한 것으로, 상승부(가령, 다이나 패키지)의 오버행이 한개 이상의 폴리머 범프들에 의해 지지된다.
적층된 특징부는 다이나, 상부 패키지 기판에 장착되어 전기적으로 상호연결된 다이를 포함하는 패키지일 수 있다. 적층된 특징부는 와이어 본드에 의해 어셈블리 기판에 전기적으로 상호연결될 수 있다. 특징부가 다이일 경우, 와이어 본드들은 다이 상의 패드들을 어셈블리 기판의 본드 위치들(가령, 리드나 본드 핑거 상의 본드 위치)과 연결한다. 적층된 특징부들이 패키지일 경우, 와이어 본드들은 상부 패키지 기판의 본드 위치들(가령, 리드나 본드 핑거 상의 본드 위치)을 어셈블리 기판의 본드 위치들(가령, 리드나 본드 핑거 상의 본드 위치)과 연결한다.
일부 실시예에서, 적층되는 특징부는 제 1 다이 위에 적층된다. 제 1 다이는 어셈블리 기판의 다이 접합면의 다이 장착 영역에 고정될 수 있고, 이때, 액티브 표면은 어셈블리 기판 반대쪽에 위치하고, 제 1 다이 상의 패드들을 어셈블리 기판의 본드 위치들과 연결하는 와이어 본드에 의해 기판에 전기적으로 상호연결된다. 또는, 제 1 다이가 플립 칩 방식으로 어셈블리 기판의 다이 접합면의 다이 장착 영 역에 장착될 수 있다. 이 경우에, 다이는 기판에 면하는 액티브 면으로 장착되고, 기판의 다이 접합 영역 상의 인터커넥트 위치들에, 그리고 다이 상의 패드에 접합되는 전도성 볼이나 범프에 의해 전기적 상호연결이 구현된다.
또다른 태양에 따르면, 본 발명은 반도체 어셈블리를 제작하는 방법에 관한 것으로, 이 방법은, 어셈블리 기판에 제 1 다이를 장착하는 단계, 제 1 다이에 접착제를 이용하여 다이 스페이서를 장착하는 단계, 어셈블리 기판에 개별적 에폭시 범프들을 증착하는 단계, 어셈블리 기판에 제 1 다이를 상호연결하는 단계, 그리고 접착제를 이용하여 다이 스페이서에, 그리고 범프에 제 2 다이나 (상부) 패키지를 장착하는 단계를 포함한다. 이 범프들은 제 2 다이나 상부 패키지의 하부면과 어셈블리 기판의 상부면 사이에 틈새를 제공하도록 제공된다. 더우기, 제 2 다이나 상부 패키지는 제 2 다이 상의 패드들을 어셈블리 기판의 본드 위치들에 연결하는 와이어 본드들에 의해 하부 기판에 상호연결된다. 일부 실시예에서, 제 1 다이는 제 1 다이의 패드들을 기판의 본드 위치들에 연결하는 와이어 본드들에 의해 어셈블리 기판에 전기적으로 연결된다. 또다른 실시예에서, 제 1 다이는 플립 칩 방식으로 어셈블리 기판에 전기적으로 연결된다.
본 발명은 멀티-칩 패키지(MCP), 시스템 인 패키지(SiP), 멀티-패키지 모듈(MPM), 패키지 구조 등과 같은 반도체 패키징에 유용하게 이용될 수 있다. 예를 들어, 컴퓨터, 통신, 소비자용 또는 산업용 전자 장치에 활용될 수 있다.
도 1A에서는, 기판(12)에 장착되는 제 1 (하부) 다이(14), 하부 다이(14)에 장착되는 스페이서(13), 스페이서(13)에 장착되는, 제 1 다이(14)보다 큰 제 2 (상부) 다이(114)를 포함하는 적층형 다이 구성이 도시된다. 하부 다이는 다이 접합 접착제를 이용하여 기판에 고정될 수 있고, 스페이서(가령, "더미(dummy)" 다이, 또는 글래스 칩)는 다이 접합 접착제같은 접착제를 이용하여 하부 다이에 장착될 수 있으며, 상부 다이는 다이 접합 접착제를 이용하여 스페이서에 장착될 수 있다. 다양한 접착제들이 도면에는 도시되지 않았다. 본 예의 하부 다이는 더 큰 상부 다이를 장착하기 전에 와이어 본드에 의해 기판과 전기적으로 상호연결된다(도면에 도시되지 않음). 디아 접합 접착제들은 가령, 다이 접합 에폭시 또는 다이 접합 필름일 수 있다. 도 1A의 상부 다이(114)가 하부 다이(14)보다 크기 때문에, 그리고 하부 다이(14)가 와이어 본딩에 의해 기판(12)에 전기적으로 상호연결되기 때문에, 스페이서(13)는 하부 다이의 가장자리 위로 와이어 본드 루프를 위한 틈새를 제공하게 된다. 상부 다이(1114)의 아래쪽 표면과 기판(12)의 윗쪽 표면 간의 높이(11)는 하부 다이와 스페이서의 두께와, 다양한 접합 접착제의 두께에 의해 결정된다. 상부 다이(114)는 상부 다이가 장착될 스페이서(13)보다 훨씬 크며, 상부 다이의 상당 부분이 스페이서의 변으로부터 바깥쪽으로 튀어나오게 되어, 하부 다이(14)의 변을 넘어 기판(12) 위에 오버행된다. 이는 다이 오버행(17)으로 표시된다.
도 1B는 와이어 본딩 과정 중 제 2 다이의 오버행 부분의 상부면의 다이 패드들과, 와이어 본딩 관(capillary)의 임팩트에 의해 야기될 수 있는 해로운 효과를 제시한다. 다이(116)의 오버행 부분(117)의 다이 패드들과, 관 팁(capillary tip)(15)과의 임팩트는 다이의 오버행 부분을 휘게할 수 있고(화살표(19) 참조), 크랙을 생기게 하거나 파괴할 수 있다. 힘은 다이 패드들에 대한 불량한 와이어 본드 연결을 야기하며, 다이의 크랙이나 파괴((118) 부분 참조)는 다이의 회로를 고장나게 할 수 있다.
도 2A와 2B는 다이 스택의 상부 다이의 오버행 부분을 지지하기 위한 종래의 접근법을 제시한다. 본 예에서, 제 1 (하부) 다이(24)가 액티브 면을 상향으로 하여 접착제를 이용하여 하부 기판(22)의 다이 접합 면에 고정된다. 하부 다이는 기판의 상부층의 금속층 위 와이어 본드 위치들과, 다이 상의 패드들 사이의 와이어 본드에 의해 기판에 전기적으로 연결된다. 제 2 (상부) 다이(224)의 전기적 상호연결을 위한 본드 위치들의 행에 평행하게, 그리고 하부 다이의 상호연결을 위한 와이어 본드 위치들 바깥쪽에 위치한 하부 기판에, 접착제를 이용하여, 전기절연형 블록/바 형태의 스페이서(25)가 장착된다. 하부 다이 위에, 그리고 스페이서의 상부면 위에, 절연 접착제(23)가 제공되고, 그후 하부 다이와 스페이서 위의 접착제(23)에 제 2 (상부) 다이(224)가 장착된다. 접착제(23)는 와이어 본드용 루프 높이를 위해 하부 다이(24) 위에 틈새를 제공하기 위해, 경화되었을 때 충분한 두께를 가진다. 이에 따라, 와이어 본드와 상부 다이(224) 간의 간섭을 방지할 수 있다. 또한 접착제(23)는 "스페이서 접착제"로 명명될 수 있다. 그후 상부 다이는 스페이서 외곽의 와이어 본드 패드들의 행에 대한 와이어 본딩에 의해 기판에 전기적으로 상호연결된다. 도 2B는 도 3A에서와 같은 패키지의 구성의 한 단계를 도시한다. 이 경우에 기판(22)에는 하부 다이(24)와 스페이서(25, 27)가 장착된다. 하부 다이(24)는 기판의 본드 핑거들과 다이의 패드들을 연결하는 와이어 본드들에 의해 기판(22)에 전기적으로 연결된다. 하부 다이의 상호연결을 위한 본드 핑거들 외곽의 위치에서 기판(22)에 스페이서(25, 27)가 장착된다. 상부 다이의 와이어 본드 상호연결을 위한 본드 핑거들은 스페이서 바깥쪽에 위치한다. 기판의 상당 부분이 하부 다이 와이어, 기판의 하부 다이 본드 패드, 그리고 이 특징부들 간의 간격, 그리고 와이어 본드 위치와 스페이서 간의 간격에 기여하여야 한다(도 2B 참조). 일반적으로, 하부 다이 본드 패드와 스페이서 간의 간격은 적어도 0.5-1.0mm 이어야 한다. 그리고 본드 핑거들의 폭은 약 0.4mm이다. 와이어 길이는 1mm 일 수 있다.
도 3A와 3B는 하부 다이 위에 상부 다이를 지지하기 위한 또다른 종래의 접근법을 제시한다. 여기서 상부 다이(314)는 하부 다이(34)와 같은 크기이다. 본 접근법에서, 네개의 소형 스페이서(35)들이 접착제를 이용하여, 하부 다이(34)의 상부 (액티브) 면에 고정된다. 도 3B에서처럼, 다이 패드들 내측에서 다이의 코너 근처에 고정된다. 상부 다이는 도 3A에 도시되는 바와 같이, 소형 스페이서들의 상부면에 접착제를 이용하여 고정된다. 이러한 배열은 상부 다이가 하부 다이보다 큰 경우에 기판 너머로 뻗어가는 상부 다이의 부분을 지지할 필요가 없다.
도 4A-4F에 도시되는 바와 같이, 오버행된 상부 다이나 패키지를 위한 지지물이 본 발명에 따라 제공된다. 즉, 하부 기판(42)의 다이 접합면의 다이 접합 영역에 접착제(43)를 이용하여 제 1 다이(414)를 장착하고(도 4A), 제 1 다이(414)에 접착제(45)를 이용하여 스페이서(46)를 장착하며(도 4B), 하부 기판(42)의 다이 접합면에 개별적인 에폭시 범프(49)들을 장착하고(도 4C), 다이(414) 상의 패드들을 기판의 본드 위치들과 연결하는 와이어 본드(417)에 의해 하부 기판(42)에 제 1 다이(414)를 상호연결하며(도 4D), 접착제(47)를 이용하여 스페이서(46)에 그리고 범프(49)에 제 2 다이(424)(또는 상부 패키지)를 장착한다(도 4E). 범프(49)들은 제 2 다이 또는 상부 패키지의 하부면과 하부 기판의 상부면 사이의 틈새(41)에서, 제 2 다이나 상부 패키지의 오버행 부분을 지지할 수 있는 크기를 가진다. 틈새(41)를 위한 크기는 하부 다이(414)와 스페이서(46)의 두께와, 접착제(43, 45, 47)의 두께의 합으로 결정된다. 범프 높이에 대한 사양은 접착제 경화 과정 중 접착제의 크기 변화에 대한 사양에 의해 영향받을 것이다. 그후 기판의 본드 위치들과 제 2 다이(424)(또는 상부 패키지)의 패드들을 연결하는 와이어 본드에 의해 제 2 다이나 상부 패키지가 하부 기판(42)에 상호연결된다(도 4F). 이 단계들의 순서가 조금 다를 수도 있다. 특히, 단계 4D와 4C가 역전될 수 있다. 차후 단계에서, 적층된 다이, 스페이서, 범프, 그리고 와이어 본드 인터커넥트들이 캡슐화되거나 몰딩된다.
어셈블리 기판용으로 다양한 기판 종류들이 존재한다. 이들은 기판 위에 장착되는 다양한 전기적 특징부들의 전기적 상호연결을 위한 위치들을 가지기만 하면 될 것이다. 이 어셈블리 기판은 가령, 2-6개의 금속층들을 구비한 래미네이트, 4-8개의 금속층들을 구비한 빌드업 기판, 1-2개의 금속층들을 구비한 가요성 폴리이미드 테이프, 또는 세라믹 다층 기판일 수 있다. 또는 예를 들어 기판이 리드프레임일 수 있다.
도 2B에서와 같은 종래의 구조를 도 4F에서와 같은 본 발명의 한 실시예에 따른 구조를 비교한 것이 도 5와 도 6에 제시된다. 각각의 도면은 기판에 장착되어 기판에 전기적으로 연결되는 제 1 다이와, 제 1 다이 위에 장착된 제 2 다이를 포함하는 어셈블리의 평면도를 도시한다. 도 5는 제 2 다이가 장착된 후, 제 2 다이가 기판에 와이어 본드에 의해 전기적으로 연결되기 전에, 도 2B에서와 같은 종래 패키지의 구조의 한 단계를 제시한다. 제 2 다이(524)와 하부 기판(52)의 일부분을 이 도면에서 관찰할 수 있다. 제 1 다이(514), 다이 스페이서 접착제(513), 제 1 다이 와이어 본드(가령, 517), 그리고 스페이서(59)들은 점선 등으로 표시된다. 왜냐하면, 이들은 제 2 다이(524)로 인해 가려지기 때문이다. 도 6은, 제 2 다이가 장착된 후 제 2 다이가 와이어 본드에 의해 기판에 전기적으로 연결되기 전에, 도 4F와 같은 실시예에 따른 패키지 구성의 한 단계를 도시한다. 제 2 다이(624)와 하부 기판(62)의 일부분이 이 도면에 도시된다. 제 1 다이(614), 다이 스페이서(616), 제 1 다이 와이어 본드(617), 그리고 스페이서(69)가 점선 등으로 표시된다. 왜냐하면, 이들은 제 2 다이(624) 아래에 놓여 가려지기 때문이다. 본 예에서, 하부 기판(62) 위에 8개의 에폭시 범프(69)들이 제공된다. 이들은 제 2 다이 풋프린트의 가장자리에서 하부 기판 상에 배열되어, 오버행에 대한 최대 지지를 제공한다. 도 6에서 도시되는 바와 같이, 폴리머 범프들은 기판 위의 와이어 본드 패드 및 와이어의 배열을 위해 기판 표면 위에 좀더 자유로운 공간을 제공한다. 와이어 본드 패드 및 폴리머 지지 범프들을 위한 위치의 선택은 특정 다이나 패키지의 설계 고려사항에 따라 조정될 수 있다. 따라서 패키지 설계가 보다 유연할 수 있다.
도 7은 장방형 다이나, 장방형 패키지가 장방형 다이 위에 적층되는 발명의 한 실시예를 도시한다. 여기서 제 2 (상부) 다이나 패키지(724)의 폭은 충분히 작 아서, 제 1 (하부) 다이(714)의 와이어 스팬 영역으로부터 내측에 놓이는 다이의 한 영역에 수용될 수 있게 된다. 따라서, 이들은 다이 사이에 어떤 스페이서도 필요없게 배열될 수 있다. 하부 기판(72) 상의 에폭시 범프(79)들이 상부 다이의 말단의 오버행을 지지한다. 본 구성의 한가지 예로서, 다이는 다이의 한 변을 따라 배열되는, 또는, 다이의 두 맞은편 변들을 따라 배열되는 다이 패드들에 연결되는 와이어 본드(가령, 717, 727)에 의해 기판에 전기적으로 상호연결될 수 있다. 하부 다이는 플래시 메모리일 수 있고, 상부 다이는 SRAM일 수 있다. SRMA은 두 다이 간에 어떤 공간도 요하지 않을 만큼 충분히 좁을 수 있다. 그럼에도 불구하고, 제 2 다이(또는 패키지)가 하부 다이의 폭보다 훨씬 길기 때문에, 상부 다이의 상당한 오버행이 하부 기판 위에서 지지되어야만 하며, 특히 상부 다이가 매우 얇거나 가요성일 경우, 또는 휨을 방지하기 위해 오버행이 지지되어야만 한다.
도 8은 상부 다이나 패키지(824)가 제 1 다이(814) 상의 스페이서(86) 위에 비대칭으로 적층되는 실시예를 도시한다. 하부 기판(82) 상의 에폭시 범프(89)들은 상부 다이나 패키지의 뻗어나온 오버행 말단을 지지하여, (상부 다이의) 파괴나 (상부 다이나 패키지의) 휨을 방지한다. 제 1 (하부) 다이(814)는 다이의 패드를 기판의 본드 패드와 연결하는 와이어 본드(817)에 의해 기판(82)에 상호연결된다. 제 2 (상부) 다이나 패키지는 다이의 패드들을 기판(82)의 본드 패드들과 연결하는 와이어 본드(827)에 의해 상호연결된다. 접착제(83)를 이용하여 하부 다이(814)에 스페이서(86)가 고정되며, 접착제(87)를 이용하여 스페이서(86)에 제 2 다이나 패키지(824)가 고정된다. 범프(89)들은 제 2 다이나 상부 패키지의 하부면과 하부 기 판의 상부면 간에 틈새(81)를 제공하도록 크기가 정해진다. 틈새(81)에 대한 크기는 하부 다이(814)와 스페이서(86)의 두께와, 접착제(83, 87)의 두께의 합으로 결정된다. 범프 높이에 대한 사양은 접착제 경화 과정 중 접착제의 크기 변화에 대한 사양에 의해 영향받을 것이다.
에폭시 범프용 물질은 시린지나 그외 다른 접착 공급 툴을 이용하여 공급될 수 있다. 또는 범프들이 인쇄에 의해 공급될 수 있으며, 본 접근법에서, 범프들은 제 1 다이를 장착하기 전에 공급되는 것이 바람직하다. 범프들을 구성하는 폴리머는 "충진형" 에폭시일 수 있다. 또는, 경화될 수 있을 때까지 (붕괴없이) 범프로 높이를 유지할 수 있도록 유동성 및 점성 특성을 가진 에폭시일 수 있다. 일반적으로 범프들의 에폭시는 상부 다이나 패키지를 장착한 후 경화된다. 이 경화 단계에서, 한개 또는 모든 부착 접착제들이 추가적으로 경화될 수 있다. 단계적으로 경화되는 에폭시가 사용될 수도 있다. 이러한 에폭시는 범프 형성 후 제 2 다이나 패키지 장착 이전에 부분적으로 경화될 수 있고, 한개나 모든 부착 접착제들을 추가적으로 경화할 수 있는 경화 단계에서 상부 다이나 패키지의 장착 이후에 완전하게 경화될 수 있다. 한단계로 경화가능한 에폭시가 바람직하다. 왜냐하면, 범프 형성에 이어지는 어셈블리 단계들 중 안정성이 개선되기 때문이다.
폴리머 지지 범프들의 배열은 도 9 및 도 10A와 도 10B에서 특정 예를 들어 설명된다. 이러한 예에서, 상부 다이는 하부 다이 위에 적층될 것이다. 하부 다이에는 다이 스페이서가 제공되어, 하부 다이의 패드들을 기판의 본드 위치들에 연결시키는 와이어 본드들에 대해 상부 다이나 패키지가 간섭을 하지 않게 한다. 각 도 면에서, 제 2 (상부) 다이나 패키지는, 제 2 다이나 패키지의 변을 넘어 뻗어가는 기판의 일부분을 제외하곤, 아래의 모든 특징부들을 가린다. 종래의 배열(도 9)에서 상부 다이나 패키지가 하부 다이나 패키지보다 훨씬 크기 때문에, 하부 다이(914)와 스페이서(916) 너머로 뻗어가 기판(92) 위에 오버행되는 연장부들을 지지하기 위해 제 1, 2 스페이서(926, 936)가 요구된다. 상부 다이나 패키지의 하부면과 하부 기판의 상부면 간의 틈새는 하부 다이와 다이 스페이서의 두께와, 접착제의 두께의 합으로 결정된다. 이 접착제들을 이용하여 하부 다이가 기판에 부착되고, 다이 스페이서가 하부 다이에 부착되며, 상부 다이나 패키지가 다이 스페이서에 부착된다. 기판 위에 제 2 다이나 패키지의 틈새를 유지하기 위해, 그리고 제 2 다이나 패키지를 지지하기 위해, 관련 접착제들과 함께 제 1, 2 스페이서(926, 936)의 크기가 결정된다. 도 10A의 구조에서, 스페이서(1026)가 제공되지만, 어떤 부가적인 스페이서도 제공되지 않으며, 대신에, 본 발명에 따른 폴리머 범프(109)가 사용되어, 제 2 스페이서(도 9)에 의해 종래에 지지되었던 상부 다이나 패키지(1024)의 코너를 지지한다. 상부 패키지나 기판의 하부면과, 하부 기판(1012)의 상부면 간의 틈새는 하부 다이(1014)와 하부 다이(1014)에 장착되는 다이 스페이서(1016)의 두께와, 접착제들의 두께에 의해 결정된다. 이 접착제들을 이용하여, 하부 다이가 기판에 부착되고, 다이 스페이서가 하부 다이에 부착되며, 상부 다이나 패키지가 다이 스페이서에 부착된다. 도 10B에서는, 제 1 스페이서와 제 2 스페이서가 없으며, 다섯개의 에폭시 범프들이 본 발명에 따라 배치되어 스페이서 대신에 지지물을 제공한다.
그외 다른 실시예도 본 발명의 범위 내에 있다.
상술한 여러가지 구성에서, 오버행된 특징부들은 다이나 패키지일 수 있다. 특히, 멀티-패키지 모듈에서, 상부 특징부는 기판에 대한 와이어 본드 인터커넥트를 위해 상부 패키지 기판의 상부면 상에 노출되는 랜드(lands)들을 가진 패키지일 수 있다. 와이어 본드에 의해 모듈과 상호연결되는 상부 패키지들을 구비한 멀티-패키지 모듈의 예는 2003년 8월 2일자 미국특허 출원 10/632,549 호, 2003년 10월 8일자 미국특허출원 10/681,572 호, 등에 개시되어 있다. 모듈 기판에 오버행되는 적층-역전형 패키지를 가진 멀티-패키지 모듈의 예는 2004년 12월 23일자 미국특허 출원 10/022,375 호에 제시되어 있다. 위에서 제시한 모든 특허 및 특허출원들은 본원에서 참고로 인용된다.
상술한 여러가지 구성에서, 하부 다이는 플립 칩 인터커넥트에 의해 기판에 장착될 수 있다. 이러한 실시예에서, 다이의 액티브 면은 기판에 마주하도록 놓이고, 인터커넥트는 다이의 폿프린트 내 기판의 인터커넥트 위치와 다이 패드들 사이에 범프나 볼에 의해 구현된다. 다이와 기판 간에 어떤 와이어 본드들도 존재하지 않기 때문에 플립 칩 하부 다이 위에 어떤 스페이서도 필요하지 않다. 또한, 제 2 특징부가 제 1 다이 위에 직접 접착제를 이용하여 장착될 수 있다. 이러한 실시예에서, 기판과 적층된 특징부들 간의 틈새(즉, 적층된 특징부의 오버행 부분을 지지하는 에폭시 범프의 높이)는 제 1 다이의 두께와, 인터커넥트의 두께(붕괴된 인터커넥트 볼이나 범프의 높이), 그리고 제 2 특징부를 제 1 다이에 고정하는 접착제의 두께에 의해 결정된다.
다이 구조나 패키지 구조의 세부사항은 본원을 단순하게 설명하기 위해 도면에서 생략되었다. 이러한 구조는 본원의 도면 및 명세서 기재사항으로부터 당 분야의 통상의 지식을 가진 자에게 용이하게 이해될 것이다.
본 발명은 종래의 다이 접합 머신과 다이 접합 에폭시 디스펜서 등과 같은 표준 장비를 활용할 수 있다. 폴리머 범프들은 오버행 다이나 패키지의 배치 중 공급되며, 다이나 패키지들이 적층될 특징부들에 다이 접합 접착제를 공급하는 단계의 일부분으로 구현될 수 있다.
본 발명은 멀티칩 패키지(MCP), 시스템 인 패키지(SiP), 멀티 패키지 모듈(MPM), 패키지 구조 등과 같은 반도체 패키징에 유용하게 이용될 수 있다. 예를 들어, 컴퓨터, 통신, 소비자용 또는 산업용 전자 장치에 활용될 수 있다.

Claims (17)

  1. 폴리머 범프들에 의해 기판 위에 지지되는 특징부들의 오버행 부분을 가지는 것을 특징으로 하는 반도체 어셈블리.
  2. 어셈블리 기판에 대해 상승된 위치에서 장착되는 반도체 부분을 포함하는 반도체 어셈블리로서, 이때, 상승된 위치의 오버행 부분이 한개 이상의 폴리머 범프에 의해 지지되는 것을 특징으로 하는 반도체 어셈블리.
  3. 제 2 항에 있어서, 상기 상승된 위치의 반도체 부분이 반도체 다이를 포함하는 것을 특징으로 하는 반도체 어셈블리.
  4. 제 2 항에 있어서, 상기 상승된 위치의 반도체 부분이 패키지를 포함하고, 상기 패키지는 패키지 기판에 부착되어 전기적으로 상호연결된 패키지 다이를 포함하는 것을 특징으로 하는 반도체 어셈블리.
  5. 제 3 항에 있어서, 상기 반도체 다이가 와이어 본드들에 의해 어셈블리 기판에 전기적으로 상호연결되는 것을 특징으로 하는 반도체 어셈블리.
  6. 제 3 항에 있어서, 상기 패키지가 와이어 본드에 의해 어셈블리 기판에 전기 적으로 상호연결되는 것을 특징으로 하는 반도체 어셈블리.
  7. 제 2 항에 있어서, 상기 반도체 어셈블리는 어셈블리 기판의 다이 접합면에 장착되는 제 1 다이를 추가로 포함하고, 상기 상승된 위치의 반도체 부분은 제 1 다이 위에 적층되는 것을 특징으로 하는 반도체 어셈블리.
  8. 제 7 항에 있어서, 상기 제 1 다이는 어셈블리 기판의 다이 접합면의 다이 장착 영역에 고정되고, 와이어 본드에 의해 기판에 전기적으로 상호연결되는 것을 특징으로 하는 반도체 어셈블리.
  9. 제 8 항에 있어서, 제 1 다이와 상기 상승된 위치의 반도체 부분 간에 스페이서를 추가로 포함하는 것을 특징으로 하는 반도체 어셈블리.
  10. 제 7 항에 있어서, 상기 제 1 다이는 어셈블리 기판의 다이 접합면의 다이 장착 영역에 플립 칩 방식으로 장착되는 것을 특징으로 하는 반도체 어셈블리.
  11. 반도체 어셈블리를 제작하는 방법에 있어서, 상기 방법은,
    - 어셈블리 기판의 제 1 면에 제 1 다이를 포함하는 제 1 반도체 부분을 장착하는 단계,
    - 상기 어셈블리 기판의 제 1 면에 개별적인 에폭시 범프들을 증착하는 단 계,
    - 상기 제 1 다이를 상기 어셈블리 기판에 상호연결하는 단계, 그리고
    - 상기 제 1 다이 위쪽에 그리고 범프 위에 제 2 반도체 부분을 장착하는 단계
    를 포함하는 것을 특징으로 하는 반도체 어셈블리 제작 방법.
  12. 제 11 항에 있어서,
    - 와이어 본드에 의해 상기 제 1 반도체 부분을 어셈블리 기판과 전기적으로 연결하는 단계
    를 추가로 포함하는 것을 특징으로 하는 반도체 어셈블리 제작 방법.
  13. 제 11 항에 있어서, 제 1 반도체 부분을 장착하는 상기 단계는 플립 칩 다이와 어셈블리 기판 사이에 플립 칩 인터커넥트를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 어셈블리 제작 방법.
  14. 제 11 항에 있어서, 제 1 반도체 부분을 장착하는 상기 단계는 다이를 장착하는 단계를 포함하는 것을 특징으로 하는 반도체 어셈블리 제작 방법.
  15. 제 12 항에 있어서, 상기 방법은,
    - 제 2 반도체 부분을 장착하기 전에, 제 1 반도체 부분에 다이 스페이서를 고정하는 단계
    를 추가로 포함하고, 제 2 반도체 부분을 장착하는 상기 단계는 다이 스페이서 상에 제 2 반도체 부분을 고정하는 단계를 포함하는 것을 특징으로 하는 반도체 어셈블리 제작 방법.
  16. 제 15 항에 있어서, 제 2 반도체 부분을 장착하는 상기 단계는 다이를 다이 스페이서에 고정하는 단계를 포함하는 것을 특징으로 하는 반도체 어셈블리 제작 방법.
  17. 제 15 항에 있어서, 제 2 반도체 부분을 장착하는 상기 단계는 다이 스페이서 상에 반도체 패키지를 고정하는 단계를 포함하고, 상기 패키지는 패키지 기판에 고정되는 패키지 다이를 포함하는 것을 특징으로 하는 반도체 어셈블리 제작 방법.
KR20060049218A 2005-05-31 2006-06-01 오버행 다이용 에폭시 범프 KR20060125574A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US68611605P 2005-05-31 2005-05-31
US60/686,116 2005-05-31
US11/420,853 US9129826B2 (en) 2005-05-31 2006-05-30 Epoxy bump for overhang die
US11/420,853 2006-05-30

Publications (1)

Publication Number Publication Date
KR20060125574A true KR20060125574A (ko) 2006-12-06

Family

ID=37462550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060049218A KR20060125574A (ko) 2005-05-31 2006-06-01 오버행 다이용 에폭시 범프

Country Status (3)

Country Link
US (1) US9129826B2 (ko)
KR (1) KR20060125574A (ko)
TW (1) TWI499017B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529686B1 (ko) * 2007-12-17 2015-06-29 스태츠 칩팩, 엘티디. 패키지가 집적된 집적회로 패키지 시스템
US11450614B2 (en) 2020-04-10 2022-09-20 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI322448B (en) * 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
US8956914B2 (en) * 2007-06-26 2015-02-17 Stats Chippac Ltd. Integrated circuit package system with overhang die
KR101003568B1 (ko) * 2007-11-14 2010-12-22 산요 세미컨덕터 컴퍼니 리미티드 반도체 모듈 및 촬상 장치
US7838395B2 (en) * 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
TWI357138B (en) * 2008-03-11 2012-01-21 Advanced Semiconductor Eng Chip structure and stacked chip package as well as
US20090243068A1 (en) * 2008-03-26 2009-10-01 Heap Hoe Kuan Integrated circuit package system with non-symmetrical support structures
US8035211B2 (en) * 2008-03-26 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with support structure under wire-in-film adhesive
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
JP5453678B2 (ja) * 2010-06-29 2014-03-26 新光電気工業株式会社 半導体パッケージおよびその製造方法
KR101906269B1 (ko) 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR102065648B1 (ko) * 2013-08-14 2020-01-13 삼성전자주식회사 반도체 패키지
US10861796B2 (en) * 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US20230307418A1 (en) * 2022-03-23 2023-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with enhanced bonding force
TWI827019B (zh) * 2022-04-25 2023-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US6885093B2 (en) 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US7479407B2 (en) * 2002-11-22 2009-01-20 Freescale Semiconductor, Inc. Digital and RF system and method therefor
DE10316079A1 (de) 2003-04-08 2004-11-11 Wacker Polymer Systems Gmbh & Co. Kg Polyvinylalkohol-stabilisierte Redispersionspulver mit verflüssigenden Eigenschaften
TWI225292B (en) * 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
US6927479B2 (en) * 2003-06-25 2005-08-09 St Assembly Test Services Ltd Method of manufacturing a semiconductor package for a die larger than a die pad
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US7067927B1 (en) * 2005-01-31 2006-06-27 National Semiconductor Corporation Die with integral pedestal having insulated walls

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529686B1 (ko) * 2007-12-17 2015-06-29 스태츠 칩팩, 엘티디. 패키지가 집적된 집적회로 패키지 시스템
US11450614B2 (en) 2020-04-10 2022-09-20 Samsung Electronics Co., Ltd. Semiconductor package
US11862570B2 (en) 2020-04-10 2024-01-02 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
TWI499017B (zh) 2015-09-01
US20060267609A1 (en) 2006-11-30
TW200703607A (en) 2007-01-16
US9129826B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
KR20060125574A (ko) 오버행 다이용 에폭시 범프
US7268418B2 (en) Multi-chips stacked package
US20070001296A1 (en) Bump for overhang device
US8928153B2 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
KR100845725B1 (ko) 반도체 장치 및 그 제조 방법
US20040262774A1 (en) Multi-chip packages having a plurality of flip chips and methods of manufacturing the same
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
US6294838B1 (en) Multi-chip stacked package
KR20180004413A (ko) 반도체 패키지 및 이의 제조 방법
JP2008198909A (ja) 半導体パッケージ
US8026598B2 (en) Semiconductor chip module with stacked flip-chip unit
US20040212066A1 (en) Multi-chips stacked package
JP2013106008A (ja) 半導体装置
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
KR20080084075A (ko) 적층 반도체 패키지
KR20080074654A (ko) 적층 반도체 패키지
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
WO2017087502A1 (en) Stiffened wires for offset bva
JP2007234683A (ja) 半導体装置およびその製造方法
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法
KR101116731B1 (ko) 듀얼 다이 패키지
KR100681686B1 (ko) 반도체 패키지
CN116995033A (zh) 电子封装件及其制法
JP2005268299A (ja) 半導体パッケージ及びその製造方法
KR100709695B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial