KR102569815B1 - 전자 디바이스 패키지 - Google Patents

전자 디바이스 패키지 Download PDF

Info

Publication number
KR102569815B1
KR102569815B1 KR1020197006072A KR20197006072A KR102569815B1 KR 102569815 B1 KR102569815 B1 KR 102569815B1 KR 1020197006072 A KR1020197006072 A KR 1020197006072A KR 20197006072 A KR20197006072 A KR 20197006072A KR 102569815 B1 KR102569815 B1 KR 102569815B1
Authority
KR
South Korea
Prior art keywords
device package
electronic device
electronic component
electrically conductive
conductive post
Prior art date
Application number
KR1020197006072A
Other languages
English (en)
Other versions
KR20190058463A (ko
Inventor
후안 이 도밍게스
형 일 김
마오 구오
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20190058463A publication Critical patent/KR20190058463A/ko
Application granted granted Critical
Publication of KR102569815B1 publication Critical patent/KR102569815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H01L2224/14165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/1623—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Abstract

전자 디바이스 패키지 기술이 개시된다. 전자 디바이스 패키지는 기판을 포함할 수 있다. 전자 디바이스 패키지는 또한 적층된 구성의 제 1 전자 컴포넌트 및 제 2 전자 컴포넌트를 포함할 수 있다. 제 1 전자 컴포넌트 및 제 2 전자 컴포넌트의 각각은 기판을 향해 노출된 전기적 상호 접속부를 포함할 수 있다. 전자 디바이스 패키지는 제 1 전자 컴포넌트 및 제 2 전자 컴포넌트를 캡슐화하는 몰드 화합물을 더 포함할 수 있다. 또한, 전자 디바이스 패키지는 제 1 전자 컴포넌트 및 제 2 전자 컴포넌트 중 적어도 하나의 전기적 상호 접속부와 기판 사이에서 몰드 화합물을 통해 연장되는 전기 도전성 포스트를 포함할 수 있다. 관련된 시스템 및 방법이 또한 개시된다.

Description

전자 디바이스 패키지
본원에 기술된 실시예는 일반적으로 전자 디바이스 패키지에 관한 것으로, 보다 구체적으로는 전자 디바이스 패키지 내의 컴포넌트를 상호 접속하는 것에 관한 것이다.
집적 회로 패키징은, 종종 패키지 기판에 전기적으로 결합되는 적층된 구성의 둘 이상의 전자 컴포넌트를 포함한다. 이러한 배열체는 공간 절감을 제공하며, 따라서 모바일폰, 개인 휴대 단말기(PDA) 및 디지털 카메라와 같은 디바이스에 제공될 수 있는 보다 높은 컴포넌트 밀도로 인해 소형 폼 팩터 애플리케이션(small form factor applications) 용으로 인기가 점점 높아지고 있다. 이러한 패키지 내의 전자 컴포넌트는 통상적으로 와이어 본드 접속부에 의해 기판에 전기적으로 접속된다.
본 발명의 특징 및 이점은, 첨부된 도면과 연계되어 예로서 다양한 발명의 실시예를 함께 설명하는 이하의 상세한 설명으로부터 명백해질 것이다.
도 1은 일 예에 따른 전자 디바이스 패키지의 개략적인 단면을 도시한다.
도 2는 일 예에 따른 전자 디바이스 패키지의 개략적인 단면을 도시한다.
도 3은 일 예에 따른 전자 디바이스 패키지의 개략적인 단면을 도시한다.
도 4a 내지 도 4e는 일 예에 따른 전자 디바이스 패키지를 제조하는 방법의 양태를 도시한다.
도 5a 내지 도 5e는 일 예에 따른 전자 디바이스 패키지를 제조하는 방법의 양태를 도시한다.
도 6은 일 예에 따른 전자 디바이스 패키지를 제조하는 방법의 양태를 도시한다.
도 7은 예시적인 컴퓨팅 시스템의 개략도이다.
이제, 예시된 바람직한 실시예가 참조될 것이며, 이를 기술하는 데 특정 언어가 사용될 것이다. 그럼에도 불구하고, 범위의 제한이나 특정 발명 실시예에 대한 제한이 의도되지 않는다는 것이 이해될 것이다.
본 발명의 실시예가 개시되고 기술되기 전에, 본원에 개시된 특정 구조, 공정 단계 또는 재료에 대한 제한이 의도되지 않고 관련 기술 분야의 당업자에 의해 인식되는 것과 같이 그 균등물도 포함하는 것으로 이해되어야 한다. 본 명세서에 사용되는 용어는 특정 예를 설명하기 위한 목적으로만 사용되며 제한하려는 의도가 아니라는 것을 이해해야 한다. 다양한 도면에서 동일한 참조 번호는 동일한 요소를 나타낸다. 플로우차트 및 프로세스에 제공된 숫자는 단계 및 동작을 설명할 때의 명확성을 위해 제공되며 반드시 특정 순서 또는 시퀀스를 나타내는 것은 아니다. 달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술 및 과학적 용어는 본 기술 분야의 당업자가 일반적으로 이해하는 것과 동일한 의미를 갖는다.
본 기재된 설명에서 사용되는 바와 같은, 단수 형태의 표현은 문맥상 다르게 명시적으로 나타내지 않는 한 복수의 대상에 대해서 명시적인 지원을 제공한다. 따라서, 예를 들어, "하나의 층"에 대한 언급은 복수의 그러한 층을 포함한다.
본 출원에서, "포함한다", "포함하는", "함유하는" 및 "갖는" 등은 미국 특허법에서 그들에게 부여된 의미를 가질 수 있으며 "구비한다", "구비하는" 등을 의미할 수 있으며, 일반적으로 개방형 용어로 해석된다. "구성된" 또는 "구성된다"라는 용어는 폐쇄형 용어이며, 그 용어는 미국 특허법에 따른 것뿐만 아니라 그러한 용어와 함께 구체적으로 열거되는 컴포넌트, 구조, 단계 등만을 포함한다. "필수적으로 구성되는" 또는 "필수적으로 구성된다"라는 용어는 미국 특허법에 의해 일반적으로 부여된 의미를 갖는다. 특히, 그러한 용어는 일반적으로 폐쇄형 용어이지만, 예외로 하는 것은 그와 관련하여 사용되는 항목(들)의 기본적이고 신규한 특성 또는 기능에 실질적으로 영향을 끼치지 않는 추가적인 항목, 재료, 컴포넌트, 단계 또는 요소가 포함될 수 있다는 것이다. 예를 들어, 조성물에 존재하지만, 그 조성물의 성질 또는 특성에 영향을 끼치지 않는 트레이스 요소는, "필수적으로 구성되는"의 용어 하에서 존재하는 경우, 그 용어 뒤에 나오는 항목 목록에 명시적으로 언급되지 않더라도 허용될 것이다. 본 기재된 설명에서 "포함하는" 또는 "구비하는"과 같은 개방형 용어를 사용하는 경우, "구성되는" 뿐만 아니라 "필수적으로 구성되는"에 대해서는 명시적으로 언급되는 것처럼 직접적인 지원이 제공되어야 하며 그리고 그 반대로도 마찬가지라는 것을 이해해야 한다.
본 명세서 및 청구범위에서의 용어 "제 1", "제 2", "제 3", "제 4" 등은 유사한 요소를 구별하기 위해 사용되며, 반드시 특정 순서 또는 연대 순서를 기술하기 위해 사용되는 것은 아니다. 이와 같이 사용되는 용어들은, 본원에 설명된 실시예가, 예를 들어,본원에 예시된 순서와는 다른 순서로 동작할 수 있거나 본원에 설명된 것과는 다른 방식으로 동작할 수 있도록, 적절한 상황 하에서는 서로 교환 가능하다는 것을 이해해야 한다. 유사하게, 본원의 방법이 일련의 단계들을 포함하는 것으로 기재되면, 본원에서 제시된 단계들의 순서는 반드시 그러한 단계들이 수행될 수 있는 유일한 순서는 아니며, 명시된 단계들 중 특정 단계는 아마도 생략될 수도 있고 및/또는 본원에 기술되지 않은 특정의 다른 단계가 아마도 이 방법에 추가될 수도 있다.
본 명세서 및 청구범위에 있어서의 용어 "좌측", "우측", "전방", "후방", "상부", "하부", "위에", "아래에" 등은 만약 그것이 존재한다면, 설명의 목적으로 사용되며, 반드시 영구적인 상대 위치를 설명하는 데 사용되는 것은 아니다. 그렇게 사용된 용어들은, 본원에 설명된 실시예가, 예를 들어, 본원에 예시된 것과 다른 방향으로 동작할 수 있거나 본원에 예시된 것과 다른 방식으로 동작할 수 있도록, 적절한 상황 하에서 교환 가능하다는 것을 이해해야 한다.
본원에서 사용된 용어 "결합된"은 전기적 또는 비 전기적인 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 본원에서 서로 "인접"하는 것으로 기술된 대상물들은 이 문구가 사용되는 문맥에 대해 적절하게, 서로에 대해 물리적으로 접촉할 수 있거나, 서로 가깝게 근접할 수 있거나, 또는 서로 대체적으로 동일한 지역 또는 구역에 존재할 수 있다.
본원에 사용된 용어 "실질적으로"는 작용, 특성, 속성, 상태, 구조, 항목 또는 결과의 완전하거나 거의 완전한 범위 또는 정도를 나타낸다. 예를 들어, "실질적으로"둘러싸인 대상물은 그 대상물이 완전히 둘러싸이거나 거의 완전히 둘러싸여 있음을 의미할 것이다. 절대적 완전성(absolute completeness)으로부터의 정확한 허용 가능한 편이 정도는 일부의 경우에 특정 상황에 따라 다를 수 있다. 그러나, 일반적으로 완전의 근접성을 언급하는 것은 마치 절대적 완전성이 획득되는 것처럼 전반적으로 동일한 결과를 가져오게 하는 것일 것이다. "실질적으로"의 사용은 작용, 특성, 속성, 상태, 구조, 항목 또는 결과의 완전하거나 거의 완전한 부족을 나타내기 위해 부정적 함축으로 사용되는 경우 동일하게 적용가능하다. 예를 들어, "실질적으로 입자가 없는" 조성물은 입자가 완전히 부족하거나, 또는 완전히 입자가 부족한 경우와 동일한 효과가 나오도록 입자가 거의 완전히 부족한 것일 것이다. 즉, 성분 또는 요소를 "실질적으로 포함하지 않는" 조성물은 그의 측정할만한 효과가 없는 한 실제로 그 성분을 여전히 함유할 수 있다.
본원에 사용되는 바와 같이, 용어 "약"은 주어진 값이 종점의 "약간 위" 또는 "약간 아래"일 수 있다는 것을 제공함으로써 수치상의 종점 범위에 유연성을 제공하는 데 사용된다.
본원에서 사용되는 바와 같이, 복수의 항목, 구조 요소, 조성물 요소 및/또는 재료는 편의상 공통의 리스트로 제공될 수 있다. 그러나, 이들 리스트는 그 리스트 내의 각 구성원이 개별적으로 고유한 구성원으로 개별적으로 식별되는 것처럼 해석되어야 한다. 따라서, 그러한 리스트의 개별 구성원은 반대의 표시없이 공통 그룹 내의 그들의 프리젠테이션에만 기초하여 동일한 리스트 내의 다른 구성원과 사실상 동등한 것으로 해석되어서는 안된다.
농도, 양, 크기 및 다른 수치 데이터는 본원에서 범위 형식으로 표현되거나 제시될 수 있다. 이러한 범위 형식은 편의상 및 간략화를 위해 사용되는 것에 불과하므로, 범위의 한계로서 명시적으로 언급된 수치 값뿐만 아니라 그 범위 내에 포함되는 모든 개별 수치 값 또는 서브 범위를 포함하도록, 마치 각각의 수치 값 및 서브 범위가 명시적으로 열거되는 것처럼 유연성있게 해석되어야 한다는 것을 이해해야 한다. 예시로서, "약 1 내지 약 5"의 수치 범위는 약 1 내지 약 5의 명시적으로 열거된 값뿐만 아니라 그 표시된 범위 내의 개별 값 및 서브 범위를 포함하는 것으로 해석되어야 한다. 따라서, 이 수치 범위에는 2, 3, 4와 같은 개별 값과 1 내지 3, 2 내지 4 및 3 내지 5 등의 서브 범위 뿐만 아니라, 1, 2, 3, 4 및 5가 개별적으로 포함된다.
최소 또는 최대로서 오직 하나의 수치 값만을 열거하는 범위에 대해 동일한 원리가 적용된다. 더욱이, 그러한 해석은 기술된 범위 또는 특성의 폭에 관계없이 적용되어야 한다.
본 명세서에서 "예"에 대한 언급은 이 예와 관련하여 설명된 특정 특징, 구조 또는 특성이 적어도 하나의 실시예에 포함됨을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서 "예에서"라는 표현은 모두가 반드시 동일한 실시예를 지칭하는 것은 아니다. 본원에서 "일 실시예에서" 또는 "일 양태에서"라는 표현은 모두가 반드시 동일한 실시예 또는 양태를 지칭하는 것은 아니다.
또한, 기술된 특징, 구조 및 특성은 하나 이상의 실시예에서 임의의 적절한 방식으로 결합될 수 있다. 이 설명에서, 다양한 특정 세부 사항은, 가령, 레이아웃의 예, 거리, 네트워크 예 등으로 제공된다. 그러나, 관련 기술 분야의 당업자는 하나 이상의 특정 세부 사항 없이 많은 변형이 가능하거나 또는 다른 방법, 컴포넌트, 레이아웃, 측정치 등과 함께 많은 변형이 가능하다는 것을 인식할 것이다. 다른 한편, 널리 공지된 구조, 재료 또는 동작은 상세히 도시되거나 설명되지 않지만, 완전히 본 개시의 범위 내의 것으로 간주된다.
전자 디바이스 패키지의 전자 컴포넌트 또는 디바이스(예를 들어, 다이)에 사용되는 회로는 하드웨어, 펌웨어, 프로그램 코드, 실행가능한 코드, 컴퓨터 명령어, 및/또는 소프트웨어를 포함할 수 있다. 전자 컴포넌트 및 디바이스는, 신호를 포함하지 않는 컴퓨터 판독가능 저장 매체일 수 있는 비 일시적 컴퓨터 판독가능 저장 매체를 포함할 수 있다. 프로그램 가능 컴퓨터 상에서의 프로그램 코드 실행의 경우에, 본원에 열거된 컴퓨팅 디바이스는 프로세서, (휘발성 및 비 휘발성 메모리 및/또는 저장 요소를 포함하는) 프로세서에 의해 판독 가능한 저장 매체, 적어도 하나의 입력 디바이스, 및 적어도 하나의 출력 디바이스를 포함할 수 있다. 휘발성 및 비 휘발성 메모리 및/또는 저장 요소는 RAM, EPROM, 플래시 드라이브, 광학 드라이브, 자기 하드 드라이브, 솔리드 스테이트 드라이브, 또는 전자 데이터를 저장하기 위한 다른 매체일 수 있다. 노드 및 무선 디바이스는 또한 송수신기 모듈, 카운터 모듈, 처리 모듈, 및/또는 클럭 모듈 또는 타이머 모듈을 포함할 수 있다. 본원에 기술된 임의의 기술을 구현하거나 이용할 수 있는 하나 이상의 프로그램은 애플리케이션 프로그래밍 인터페이스(API), 재사용 가능한 제어 등을 사용할 수 있다. 이러한 프로그램은 컴퓨터 시스템과 통신하기 위해 하이 레벨 절차(high level procedural) 또는 객체 지향 프로그래밍 언어로 구현될 수 있다. 그러나, 원한다면 프로그램은 어셈블리 또는 머신 언어로 구현될 수 있다. 어쨌든, 언어는 컴파일된 언어 또는 해석된 언어일 수 있으며 하드웨어 구현예와 결합될 수 있다.
예시적인 실시예
기술 실시예의 초기 개요가 아래에 제공되며, 그 후 특정 기술 실시예가 더 상세히 설명된다. 이 초기 개요는 독자가 기술 실시예를 보다 더 빨리 이해하도록 돕기 위한 것이지만 기술의 핵심 또는 필수 특징을 식별하기 위한 것도 아니고 청구된 요지의 범위를 제한하기 위한 것도 아니다.
전자 컴포넌트 스택을 갖는 전자 디바이스 패키지가 널리 사용되지만, 적층된 전자 컴포넌트를 갖는 전형적인 패키지는 크기 축소를 제한하는 전기적 상호 접속 구성을 갖는다. 특히, 이러한 패키지는 다수의 적층된 컴포넌트와 패키지 기판 간의 와이어 본드 접속부를 이용하며, 이 와이어 본드 접속부는 조립 공정 동안 와이어 본드 루프 높이 및 와이어 스위프 제어에 대한 요구 사항을 통해 패키지 치수에 영향을 끼치고, 이에 따라 최소 패키지 프로파일 크기(예를 들어, X, Y, 및/또는 Z 크기)를 제한한다. 또한, 새로운 칩 기술은 와이어 본드 기술이 제공할 수 있는 것보다 더 높은 전력 및 주파수 신호 기능을 필요로 할 수 있고, 이 기능은 상대적으로 긴 와이어 상에서의 와이어 두께 전도도 및 임피던스에 의해 제한된다.
따라서, 스택 내의 적어도 하나의 전기 컴포넌트를 패키지 기판과 전기적으로 상호 접속하기 위한 와이어 본딩 및 관련 공간 제한을 최소화하거나 회피하는 전자 디바이스 패키지가 개시된다. 일 양태에서, 상호 접속부의 개선된 신호 무결성은 와이어 본드에 의해 인에이블된 신호보다 높은 전력 및 높은 주파수 신호를 가능하게 한다. 일 예에서, 전자 디바이스 패키지는 기판, 및 적층된 구성의 제 1 및 제 2 전자 컴포넌트를 포함할 수 있다. 제 1 및 제 2 전자 컴포넌트의 각각은 기판을 향해 노출된 전기적 상호 접속부를 포함할 수 있다. 전자 디바이스 패키지는 제 1 및 제 2 전자 컴포넌트를 캡슐화하는 몰드 화합물을 더 포함할 수 있다. 또한, 전자 디바이스 패키지는 제 1 및 제 2 전자 컴포넌트 중 적어도 하나의 전기적 상호 접속부와 기판 사이에서 몰드 화합물을 통해 연장되는 전기 도전성 포스트를 포함할 수 있다. 관련된 시스템 및 방법이 또한 개시된다.
도 1을 참조하면, 예시적인 전자 디바이스 패키지(100)가 개략적인 단면으로 도시되어 있다. 전자 디바이스 패키지(100)는 기판(110)을 포함할 수 있다. 전자 디바이스 패키지(100)는 또한 기판(110)에 작동 가능하게 결합될 수 있는 하나 이상의 전자 컴포넌트(예를 들어, 다이)(120-124)를 포함할 수 있다. 전자 컴포넌트는 반도체 디바이스(예를 들어, 다이, 칩, 프로세서, 컴퓨터 메모리 등)와 같이, 전자 디바이스 패키지에 포함될 수 있는 임의의 전자 디바이스 또는 컴포넌트일 수 있다. 일 실시예에서, 전자 컴포넌트(120-124)의 각각은 집적 회로를 포함할 수 있는 개별 칩을 나타낼 수 있다. 전자 컴포넌트(120-124)는 프로세서, 메모리(예를 들어, ROM, RAM, EEPROM, 플래시 메모리 등), 또는 주문형 집적 회로(ASIC)일 수 있거나, 포함할 수 있거나, 또는 그 일부일 수 있다. 일부 실시예에서, 하나 이상의 전자 컴포넌트(120-124)은 시스템 온 칩(system-on-chip, SOC) 또는 패키지 온 패키지(package-on-package, POP)일 수 있다. 일부 실시예에서, 전자 디바이스 패키지(100)는 시스템 인 패키지(system-in-a-package, SIP)일 수 있다.
도 1에 도시된 바와 같이, 전자 컴포넌트(120-124)는, 예를 들어, 공간을 절감하고 보다 더 소형의 폼 팩터를 가능하게 하기 위해 적층 관계 또는 구성일 수 있다. 5 개의 전자 컴포넌트(120-124)가 도 1에 도시되어 있지만, 임의의 적절한 수의 전자 컴포넌트가 스택에 포함될 수 있다. 이러한 적층 관계에 있는 동안, 다수의 전자 컴포넌트(120-124)는 기판쪽으로 노출된 전기적 상호 접속부(예를 들어, 와이어 본드 패드와 같은 상호 접속 패드를 포함)를 포함할 수 있다. 다시 말해서, 다수의 적층된 전자 컴포넌트(120-124)의 전기적 상호 접속부는 기판(110)과 대면할 수 있고 스택 내의 다른 전자 컴포넌트에 의해서는 방해받지 않을 수 있다. 예시된 예에서, 각각의 전자 컴포넌트는 기판을 향해 노출된 전기적 상호 접속부를 포함한다. 예를 들어, 스택의 최상부(즉, 기판(110)으로부터 가장 멀리 떨어져 있는) 전자 컴포넌트(120)는, 전자 컴포넌트(120)와 기판(110) 사이의 임의의 다른 전자 컴포넌트(121-124)에 의해서는 방해받지 않고 기판(110)과 대면하는 노출된 전기적 상호 접속부(130)를 갖는다. 전자 컴포넌트(121)는 전자 컴포넌트(121)와 기판(110) 사이의 임의의 다른 전자 컴포넌트(122-124)에 의해서는 방해받지 않고 기판(110)과 대면하는 노출된 전기적 상호 접속부(131)를 갖는다. 전자 컴포넌트(122)는 전자 컴포넌트(122)와 기판(110) 사이의 임의의 다른 전자 컴포넌트(123, 124)에 의해서는 방해받지 않고 기판(110)과 대면하는 노출된 전기적 상호 접속부(132)를 갖는다. 스택의 하부로부터 2 번째의 전자 컴포넌트(123)는 기판(110)에 가장 가까운 스택의 하부에서의 전자 컴포넌트(124)에 의해서는 방해받지 않고 기판(110)과 대면하는, 전자 컴포넌트(123)의 대향 단부에서의 노출된 전기적 상호 접속부(133a, 133b)를 갖는다. 기판(110)에 가장 가까운 스택의 하부에서의 전자 컴포넌트(124)는 기판(110)과 대면하는, 전자 컴포넌트(124)의 대향 단부에서의 노출된 전기적 상호 접속부(134a, 134b)를 갖는다.
다이 부착 필름(Die attach film, DAF)은 인접한 전자 컴포넌트들 간에 배치될 수 있으며, 이는 전자 디바이스 패키지(100)의 조립 동안에 이점을 제공할 수 있다. 예컨대, 다이 부착 필름(140)은 전자 컴포넌트(120, 121) 간에 배치될 수 있고, 다이 부착 필름(141)은 전자 컴포넌트(121, 122) 간에 배치될 수 있고, 다이 부착 필름(142)은 전자 컴포넌트(122, 123) 간에 배치될 수 있고, 다이 부착 필름(143)은 전자 컴포넌트(123, 124) 간에 배치될 수 있다. 몰드 화합물(150) 재료(예를 들어, 에폭시)는 하나 이상의 전자 컴포넌트(120-124)를 캡슐화하거나 오버 몰드(overmold)할 수 있다. 예를 들어, 도 1은 모든 적층된 전자 컴포넌트(120-124)를 캡슐화하는 몰드 화합물(150)을 도시한다.
전자 컴포넌트(120-124) 및 기판(110)은 전기 도전성 포스트 및/또는 솔더 재료(예를 들어, 솔더 볼, 솔더 범프 및/또는 솔더 캡)를 포함하는 전기적 상호 접속 구조에 의해 전기적으로 결합될 수 있다. 예를 들어, 전자 컴포넌트(120)는 도전성 포스트(160), 솔더 범프(170)(예를 들어, 마이크로 범프) 및 솔더 캡(180)을 포함하는 전기적 상호 접속 구조에 의해 기판(110)에 전기적으로 결합된다. 전기 도전성 포스트(160)는 전기적 상호 접속부(130)와 기판(110) 사이에서 몰드 화합물(150)을 통해 연장될 수 있다. 일 양태에서, 솔더 범프(170)는 전기적 상호 접속부(130)와 연관될 수 있고, 솔더 캡(180)은 솔더 범프(170)와 연관될 수 있으며, 전기 도전성 포스트(160)는 기판(110)으로부터 연장되어 솔더 캡(180)에서 종결된다. 일 실시예에서, 전기 도전성 포스트는 스루 몰드 비아(through-mold via)일 수 있다. 전자 컴포넌트(121-123)는 전기적 상호 접속부와 기판(110) 사이에서 몰드 화합물(150)을 통해 연장되는 도전성 포스트에 의해 기판(110)에 유사하게 접속된다. 예를 들어, 전자 컴포넌트(121)은 전기적 상호 접속부(131)와 기판(110) 사이에서 몰드 화합물(150)을 통해 연장되는 도전성 포스트(161)에 의해 기판(110)에 접속된다. 전자 컴포넌트(122)는 전기적 상호 접속부(132)와 기판(110) 사이에서 몰드 화합물(150)을 통해 연장되는 도전성 포스트(162)에 의해 기판(110)에 접속된다. 전자 컴포넌트(123)는 전기적 상호 접속부(133a, 133b)와 기판(110) 사이에서 몰드 화합물(150)을 통해 제각기 연장되는 도전성 포스트(163a, 163b)에 의해 기판(110)에 접속된다. 이러한 접속을 위한 솔더 재료는 개별적으로 라벨링되지 않는다. 전자 컴포넌트(124)은 솔더 재료(예를 들어, 솔더 범프(174a, 174b) 및 솔더 캡(184a, 184b))에 의해 기판(110)에 접속되지만 기판(110)에 근접하기 때문에 도전성 포스트를 갖지 않는다. 도전성 포스트는 다른 도전성 포스트와 동일할 수 있거나 다른 도전성 포스트와 상이할 수 있는 임의의 적절한 길이를 가질 수 있으며, 또한 다른 솔더 재료 특징부(예를 들어, 솔더 범프)와 동일할 수 있거나 상대적으로 변동될 수 있는 솔더 재료의 길이 또는 두께에 의해 영향을 받을 수 있다.
상호 접속 구조(예를 들어, 전기 도전성 포스트(160), 솔더 범프(170) 및 솔더 캡(1180))는 전자 컴포넌트(120-124)와 기판(110) 사이에서 전기 신호를 라우팅하도록 구성될 수 있다. 일부 실시예에서, 상호 접속 구조는 전기 신호, 가령, 예를 들어, 전자 컴포넌트(120-124)의 동작과 관련된 I/O 신호 및/또는 전력 또는 접지 신호를 라우팅하도록 구성될 수 있다. 전기 도전성 포스트는 임의의 적절한 도전성 재료(예를 들어, 구리와 같은 금속 재료)로 구성될 수 있다. 일 양태에서, 전기 도전성 포스트는 약 50 ㎛보다 큰 두께 또는 직경을 가질 수 있다. 전기 도전성 포스트는 그 길이를 따라 일정하거나 변동되는 두께 또는 직경을 가질 수 있다. 또 다른 양태에서, 전기 도전성 포스트는 약 0.1 옴 미만의 저항을 가질 수 있다. 은 및/또는 주석과 같은 임의의 적절한 솔더 재료가 이용될 수 있다.
가령, 적층된 컴포넌트를 측 방향으로 오프셋시킴으로써, 적층된 전자 디바이스(120-124)의 전기적 상호 접속부(130-134b)를 기판(110)을 향해 노출시키는 것은, 전형적인 와이어 본드 접속부를 대체할 수 있는, 기판(110)과의 결합을 위한 직선형 또는 선형 상호 접속 특징부의 사용을 가능하게 할 수 있다. 이러한 상호 접속 특징부는 또한 전형적인 와이어 본드 접속부에 비해 상대적으로 큰 두께 또는 직경 및 상대적으로 낮은 저항을 가질 수 있으며, 이는 와이어 본드 접속부의 것보다 높은 주파수 및 전력 전송 기능 뿐만 아니라 개선된 신호 무결성을 제공할 수 있다. 따라서, 본원에 개시된 바와 같은 도전성 포스트 및 솔더 재료(예를 들어, 솔더 범프)의 사용은, 전자 컴포넌트 및 기판의 상호 접속을 위한 공간 소모적인 와이어 본드 접속부 및 고가의 실리콘 관통 비아의 사용에 대한 대안을 제공할 수 있으며, 패키지 크기 및/또는 비용의 감소 뿐만 아니라 개선된 성능을 제공할 수 있다.
기판(110)은 전형적인 기판 재료를 포함할 수 있다. 예를 들어, 기판은 코어 층 및/또는 빌드업(build-up) 층을 갖는 에폭시 계 적층 기판을 포함할 수 있다. 기판(110)은 다른 실시예에서 다른 적절한 유형의 재료를 포함할 수 있다. 예를 들어, 기판은 주로 임의의 적절한 반도체 재료(예를 들어, 실리콘, 갈륨, 인듐, 게르마늄, 또는 그 변형 또는 이들의 조합), 글래스 강화 에폭시와 같은 하나 이상의 절연 층(예를 들어, FR-4, 폴리테트라플루오로에틸렌 (Teflon), 코튼-페이퍼 강화 에폭시 (CEM-3), 페놀-글래스 (G3), 페이퍼-페놀 (FR-1 또는 FR-2), 폴리에스터-글래스 (CEM-5), ABF (Ajinomoto Build-up Film)), 글래스와 같은 임의의 다른 유전체 재료, 또는 이들의 임의의 조합으로 구성될 수 있으며, 이들은 인쇄 회로 기판(PCB)에서 사용될 수 있다.
기판(110)은 전기 신호를 전자 컴포넌트(120-124)로 라우팅하거나 또는 전자 컴포넌트(120-124)로부터의 전기 신호를 라우팅하도록 구성된 전기적 라우팅 특징부를 포함할 수 있다. 전기적 라우팅 특징부는 기판(110)의 내부 및/또는 외부에 있을 수 있다. 예를 들어, 일부 실시예에서, 기판(110)은 상호 접속 구조(예를 들어, 전기 도전성 포스트(160))를 수용하고 전기 신호를 전자 컴포넌트(120-124)로 라우팅하거나 또는 전자 컴포넌트(120-124)로부터 전기 신호를 라우팅하도록 구성된, 당업계에 널리 알려진 패드, 비아 및/또는 트레이스와 같은 전기적 라우팅 특징부를 포함할 수 있다. 기판(110)의 패드, 비아 및 트레이스는 동일하거나 유사한 전기 도전성 재료로 구성될 수 있거나 또는 상이한 전기 도전성 재료로 구성될 수 있다. 일 양태에서, 기판(110)은 재분배 층으로서 구성될 수 있다.
일 실시예에서, 기판(110)은 전기적 신호를 추가로 라우팅하고 및/또는 전력을 제공하기 위해, 전자 디바이스 패키지(100)를 다른 기판(예를 들어, 마더 보드와 같은 회로 기판)과 같은 외부 전자 컴포넌트와 전기적으로 결합시키는 것을 가능하게 하도록 구성될 수 있다. 전자 디바이스 패키지(100)는 전자 디바이스 패키지(100)를 외부 전자 컴포넌트와 전기적으로 결합시키기 위해 기판(110)에 결합된 상호 접속부, 가령, 솔더 볼(111)을 포함할 수 있다.
도 2는 본 개시의 다른 예에 따른 전자 디바이스 패키지(200)의 개략적인 단면을 도시한다. 전자 디바이스 패키지(200)는 많은 면에서 도 1의 전자 디바이스 패키지(100)와 유사하다. 예를 들어, 전자 디바이스 패키지(200)는 기판(210)을 향하여 노출된 전기적 상호 접속부를 갖는 다수의 전자 컴포넌트와의 적층 배열로 전자 컴포넌트(220-224)를 포함한다. 또한, 전자 컴포넌트(220-224)는 몰드 화합물(250) 재료 내에 캡슐화되며, 도전성 포스트는 전기적 상호 접속부와 기판(210) 사이에서 몰드 화합물을 통해 연장된다.
특히, 전자 컴포넌트(220)는 도전성 포스트(260) 및 솔더 범프(270)(예를 들어, 마이크로 범프)를 포함하는 전기적 상호 접속 구조에 의해 기판(210)에 전기적으로 결합된다. 전기 도전성 포스트(260)는 전기적 상호 접속부(230)와 기판(210) 사이에서 몰드 화합물(250)을 통해 연장될 수 있다. 일 양태에서, 솔더 범프(270)는 전기적 상호 접속부(230)와 연관될 수 있다. 전자 컴포넌트(221-223)는 기판(210)에 유사하게 접속된다. 예를 들어, 전자 컴포넌트(221)는 전기적 상호 접속부(231)와 기판(210) 사이에서 몰드 화합물(250)을 통해 연장되는 도전성 포스트(261)에 의해 기판(210)에 접속된다. 전자 컴포넌트(222)는 전기적 상호 접속부(232)와 기판(210) 사이에서 몰드 화합물(250)을 통해 연장되는 도전성 포스트(262)에 의해 기판(210)에 접속된다. 전자 컴포넌트(223)는 전기적 상호 접속부(233a, 233b)와 기판(210) 사이에서 몰드 화합물(250)을 통해 제각기 연장되는 도전성 포스트(263a, 263b)에 의해 기판(210)에 접속된다. 이러한 접속을 위한 솔더 범프는 개별적으로 라벨링되지 않는다. 전자 컴포넌트(224)는 솔더 범프(274a, 274b)에 의해 기판(210)에 접속되지만 기판(210)에 근접하기 때문에 도전성 포스트를 갖지 않는다.
이 경우에, 전자 디바이스 패키지(200)의 전기적 상호 접속 구조는, 솔더 범프와 연관되며 도전성 포스트와의 접속을 가능하게 하거나 제공하는 전자 디바이스 패키지(100)의 솔더 캡을 갖지 않는다. 따라서, 전기 도전성 포스트(260-263b)는 몰드 화합물(250)을 통해 연장되어 솔더 범프에서 종결된다.
도 3은 본 개시의 다른 예에 따른 전자 디바이스 패키지(300)의 개략적인 단면을 도시한다. 전자 디바이스 패키지(300)는 많은 면에서 도 1의 전자 디바이스 패키지(100) 및 도 2의 전자 디바이스 패키지(200)와 유사하다. 예를 들어, 전자 디바이스 패키지(300)는 기판(310)을 향하여 노출된 전기적 상호 접속부를 갖는 다수의 전자 컴포넌트와의 적층 배열로 전자 컴포넌트(320-324)를 포함한다. 또한, 전자 컴포넌트(320-324)는 몰드 화합물(350) 재료 내에 캡슐화되며, 도전성 포스트는 전기적 상호 접속부와 기판(310) 사이에서 몰드 화합물을 통해 연장된다.
특히, 전자 컴포넌트(320)는 도전성 포스트(360)를 포함하는 전기적 상호 접속 구조에 의해 기판(310)에 전기적으로 결합된다. 전기 도전성 포스트(360)는 전기적 상호 접속부(330)와 기판(310) 사이에서 몰드 화합물(350)을 통해 연장될 수 있다. 전자 컴포넌트(321-323)는 기판(310)에 유사하게 접속된다. 예를 들어, 전자 컴포넌트(321)는 전기적 상호 접속부(331)와 기판(310) 사이에서 몰드 화합물(350)을 통해 연장되는 도전성 포스트(361)에 의해 기판(310)에 접속된다. 전자 컴포넌트(322)는 전기적 상호 접속부(332)와 기판(310) 사이에서 몰드 화합물(350)을 통해 연장되는 도전성 포스트(362)에 의해 기판(310)에 접속된다. 전자 컴포넌트(323)는 전기적 상호 접속부(333a, 333b)와 기판(310) 사이에서 몰드 화합물(350)을 통해 제각기 연장되는 도전성 포스트(363a, 363b)에 의해 기판(310)에 접속된다.
이 경우에, 전자 디바이스 패키지(300)의 전기적 상호 접속 구조는, 도전성 포스트와의 접속을 제공할 수 있는 전자 디바이스 패키지(100, 200)의 솔더 범프 및 전자 디바이스 패키지(100)의 솔더 캡을 갖지 않는다. 대신에, 도전성 포스트는 각각의 컴포넌트(321-323)에 직접 결합된다. 따라서, 전기 도전성 포스트(360-363b)는 몰드 화합물(250)을 통해 연장되고 전기적 상호 접속부(330-333b)와 기판(310) 사이에서 종결된다. 즉, 도전성 포스트는 전기적 상호 접속부(330-333b) 및 기판(310)으로부터 연장된다. 또한, 전자 컴포넌트(324)은 기판(310)(예를 들어, 상호 접속 패드)에 직접 접속된다.
전자 디바이스 패키지(100, 200, 300)는, 솔더 범프 및 솔더 캡이 본 발명의 전자 디바이스 패키지의 도전성 포스트와 함께 원하는 대로 이용될 수 있으며, 도전성 포스트, 솔더 캡, 및/또는 솔더 범프의 임의의 조합이 특정 디바이스에서 특정 결과 또는 구성을 달성하기 위해 어느 위치에서나 사용될 수 있음을 나타낸다.
도 4a 내지 도 6은 전자 디바이스 패키지를 제조하기 위한 예시적인 방법 또는 프로세스의 양태를 도시한다. 도 4a 내지 도 4e는 전자 디바이스 패키지(100)와 같은 본 개시의 일 예에 따른 전자 디바이스 패키지를 제조하는 방법의 양태를 도시한다. 도 4a는 전자 컴포넌트의 기판(110)의 측 단면도를 개략적으로 도시한다. 전기 도전성 포스트(160-163b)는 상호 접속 패드와 같이 기판(110) 상에 배치될 수 있다. 도전성 포스트는 임의의 적절한 기술 또는 공정을 이용하여 기판(110) 상에 배치될 수 있다. 예를 들어, 도전성 포스트는 증착 공정(예를 들어, 도금, 프린팅, 스퍼터링 등)을 이용하여 기판 상에 "성장"될 수 있다. 기판(110)으로부터 연장되는 도전성 포스트의 길이 또는 높이는 동일하거나 상이할 수 있다. 예를 들어, 도전성 포스트(160, 161, 162, 163a)는 각각 상이한 길이를 가질 수 있다. 도전성 포스트의 길이 변화는 특정 기판 영역 상의 전류 밀도를 변경함으로써 및/또는 재료 제거 공정(예를 들어, 연마)에 의해 달성될 수 있다. 도전성 포스트는 필요에 따라 솔더 캡(도시하지 않음)으로 종결될 수 있다. 도 4a에 도시된 구성은 전자 디바이스 패키지 전구체의 일 실시예를 나타낸다. 전자 디바이스 패키지 전구체는 본원에 개시된 바와 같이 추가로 처리되어 본 개시에 따른 전자 디바이스 패키지를 생성할 수 있다.
도 4b 및 도 4c에 도시된 바와 같이, 전자 컴포넌트(120-124)는 적층 구성으로 배치될 수 있다. 스택 내의 다수의 전자 컴포넌트는 스택 내의 다른 전자 컴포넌트에 의해서는 방해받지 않는 노출된 전기적 상호 접속부를 포함할 수 있다. 예를 들어, 전자 컴포넌트(120)는 노출된 전기적 상호 접속부(130)를 가지며, 전자 컴포넌트(121)는 노출된 전기적 상호 접속부(131)를 가지며, 전자 컴포넌트(122)는 노출된 전기적 상호 접속부(132)를 가지며, 전자 컴포넌트(123)는 전자 컴포넌트(123)의 대향 단부에서 노출된 전기적 상호 접속부(133a, 133b)를 가지며, 전자 컴포넌트(124)는 전자 컴포넌트(124)의 대향 단부에서 노출된 전기적 상호 접속부(134a, 134b)를 갖는다.
일 양태에서, 다이 부착 필름은 전자 컴포넌트(120-124)의 적층을 돕기 위해 두 개 이상의 전자 컴포넌트 사이에 선택적으로 배치될 수 있다. 예컨대, 다이 부착 필름(140)은 전자 컴포넌트(120, 121) 간에 배치될 수 있고, 다이 부착 필름(141)은 전자 컴포넌트(121, 122) 간에 배치될 수 있고, 다이 부착 필름(142)은 전자 컴포넌트(122, 123) 간에 배치될 수 있고, 다이 부착 필름(143)은 전자 컴포넌트(123, 124) 간에 배치될 수 있다.
일 양태에서, 솔더 재료(270)는 전기적 상호 접속부와 연관될 수 있다. 예를 들어, 솔더 범프(예를 들어, 마이크로 범프)는 하나 이상의 전기적 상호 접속부 상에 배치될 수 있다. 솔더 재료는 증착 공정(예를 들어, 도금, 프린팅, 스퍼터링 등)과 같은 임의의 적절한 기술 또는 공정을 이용하여 전기적 상호 접속부 상에 배치될 수 있다. 전자 컴포넌트의 스택은 동일한 높이 또는 상이한 높이를 갖는 솔더 범프를 포함할 수 있다. 솔더 범프는 임의의 적절한 기술 또는 공정에 의해, 예컨대, 솔더 증착 두께를 변화시키거나 또는 이중 패터닝 및 이중 도금에 의해 상이한 높이로 제조될 수 있다. 일 양태에서, 하나 이상의 전자 컴포넌트는 이 제조 단계에서 전기적 상호 접속부와 연관된 솔더 범프를 갖지 않을 수 있다. 또한, 솔더 캡은 솔더 범프 상에 배치될 수 있다. 이것은, 전자 컴포넌트(120)의 전기적 상호 접속부(130)와 연관되어 있는, 솔더 범프(170) 상에 배치된 솔더 캡(180)에 의해, 그리고, 전자 컴포넌트(124)의 전기적 상호 접속부(134a, 134b)와 연관되어 있는, 솔더 범프(174a, 174b) 상에 배치된 솔더 캡(184a, 184b)에 예시된다. 따라서, 솔더 범프는, 후술하는 바와 같이 조립을 가능하게 하기 위해, 필요에 따라 솔더 캡 또는 팁으로 종결될 수 있다.
도 4d에 도시된 바와 같이, 전기 도전성 포스트(160-163b)는 전자 컴포넌트(120-123)의 각각의 전기적 상호 접속부(130-133b)에 전기적으로 결합될 수 있다. 따라서, 전기 도전성 포스트(160-163b)는 각각의 전기적 상호 접속부(130-133b)에 전기적으로 결합될 때 솔더 재료(예를 들어, 솔더 캡(180-183b))에서 종결될 수 있다. 또한, 전자 컴포넌트(124)와 연관된 솔더 캡(184a, 184b)은 기판(110)에 전기적으로 결합될 수 있다. 따라서, 전자 컴포넌트(120-124)를 적층한 후에, 적층된 어셈블리는 기판(110) 상의 도전성 포스트(160-163b)에 결합될 수 있다. 전기적 상호 접속부 및 도전성 포스트의 이러한 결합은 임의의 적절한 기술 또는 공정을 사용하여, 가령, 열 압착 본딩, 매스 리플로우 또는 다른 유사한 기술에 의해 달성될 수 있다.
도 4d에 도시된 구성은 전자 디바이스 패키지 전구체의 다른 실시예를 나타내며, 여기서 전자 컴포넌트(120-124)는 적층된 구성이고, 다수의 전자 컴포넌트의 전기적 상호 접속부는 기판(110)을 향해 노출되고, 전기 도전성 포스트(160-163b)는 전자 컴포넌트의 전기적 상호 접속부(130-133b)와 기판(110) 사이에서 연장된다. 전자 디바이스 패키지 전구체의 일 양태에서, 전기 도전성 포스트(160-163b)는 솔더 재료(예를 들어, 솔더 캡(180-183b))에서 종결된다. 전자 디바이스 패키지 전구체의 또 다른 양태에서, 다이 부착 필름(140-143)은 두 개 이상의 전자 컴포넌트(120-124) 사이에 배치된다.
전자 디바이스 패키지를 제조하는 방법의 일 양태에서, 전자 컴포넌트(120-124) 및 관련 전기적 상호 접속 구조(예를 들어, 전기 도전성 포스트(160-163b) 및 솔더 재료)는 도 4e에 도시된 바와 같이, 몰드 화합물(150) 내에서 캡슐화될 수 있다. 도 1에 도시된 전자 디바이스 패키지(100)를 제공하기 위해 솔더 볼(예를 들어, 솔더 볼(111))이 또한 기판(110)에 추가될 수 있다.
도 5a 내지 도 5e는 전자 디바이스 패키지(200)와 같은 본 개시의 일 예에 따른 전자 디바이스 패키지를 제조하는 방법의 양태를 도시한다. 도 5a는 적층된 구성으로 배열된 전자 컴포넌트(220-224)를 도시한다. 스택 내의 다수의 전자 컴포넌트는 스택 내의 다른 전자 컴포넌트에 의해서는 방해받지 않는 노출된 전기적 상호 접속부를 포함할 수 있다. 예를 들어, 전자 컴포넌트(220)는 노출된 전기적 상호 접속부(230)를 가지며, 전자 컴포넌트(221)는 노출된 전기적 상호 접속부(231)를 가지며, 전자 컴포넌트(222)는 노출된 전기적 상호 접속부(232)를 가지며, 전자 컴포넌트(223)는 전자 컴포넌트(223)의 대향 단부에서 노출된 전기적 상호 접속부(233a, 233b)를 가지며, 전자 컴포넌트(224)는 전자 컴포넌트(224)의 대향 단부에서 노출된 전기적 상호 접속부(234a, 234b)를 갖는다.
일 양태에서, 다이 부착 필름은 전자 컴포넌트(220-224)의 적층을 돕기 위해 두 개 이상의 전자 컴포넌트 사이에 선택적으로 배치될 수 있다. 예컨대, 다이 부착 필름(240)은 전자 컴포넌트(220, 221) 간에 배치될 수 있고, 다이 부착 필름(241)은 전자 컴포넌트(221, 222) 간에 배치될 수 있고, 다이 부착 필름(242)은 전자 컴포넌트(222, 223) 간에 배치될 수 있고, 다이 부착 필름(243)은 전자 컴포넌트(223, 224) 간에 배치될 수 있다.
일 양태에서, 솔더 재료(예를 들어, 솔더 범프(270, 274a, 274b)는 전기적 상호 접속부와 연관될 수 있다. 예를 들어, 솔더 범프(예를 들어, 마이크로 범프)는 하나 이상의 전기적 상호 접속부 상에 배치될 수 있다. 솔더 재료는 증착 공정(예를 들어, 도금, 프린팅, 스퍼터링 등)과 같은 임의의 적절한 기술 또는 공정을 이용하여 전기적 상호 접속부 상에 배치될 수 있다. 전자 컴포넌트의 스택은 동일한 높이 또는 상이한 높이를 갖는 솔더 범프를 포함할 수 있다.
도 5b에 도시된 바와 같이, 적층된 전자 컴포넌트(220-224) 및 관련된 전기적 상호 접속 구조(예를 들어, 솔더 범프)는 몰드 화합물(250) 내에서 캡슐화되거나 오버 몰드될 수 있다. 도 5c에 도시된 바와 같이, 몰드 화합물(250)을 통해 하나 이상의 전자 컴포넌트(220-223)의 전기적 상호 접속부에 연장되는(즉, 솔더 범프(270-273b)에서 종결되는) 개구가 형성될 수 있다. 개구는 레이저 드릴링, 에칭(예를 들어, 깊은 반응성 이온 에칭) 등과 같은 임의의 적절한 기술 또는 공정에 의해 몰드 화합물(250) 내에 형성될 수 있다. 예를 들어, 몰드 화합물(250)을 통해 각각의 전기적 상호 접속부(230-233b)로 연장되는 개구(290-293b)가 형성될 수 있다. 몰드 화합물(250) 내의 개구(290-293b)의 깊이는 동일하거나 상이할 수 있으며, 이는 전자 컴포넌트(220-224)의 스택 내의 전기적 상호 접속부(230-233b)의 위치 및 솔더 범프(270-273b)의 두께 또는 길이에 의존할 수 있다.
도 5c에 도시된 구성은 전자 디바이스 패키지 전구체의 일 실시예를 나타내며, 여기서 전자 컴포넌트(220-224)는 다수의 전자 컴포넌트(220-223)의 노출된 전기적 상호 접속부(230-233b)와 적층되는 구성이고, 몰드 화합물(250)은 전자 컴포넌트를 캡슐화하고, 개구(예를 들어, 개구(290-293b))는 몰드 화합물을 통해 하나 이상의 전자 컴포넌트의 전기적 상호 접속부로 연장된다. 전자 디바이스 패키지 전구체의 일 양태에서, 솔더 재료(예를 들어, 솔더 범프(270-273b))는 하나 이상의 전기적 상호 접속부와 연관된다. 전자 디바이스 패키지 전구체의 또 다른 양태에서, 다이 부착 필름(240-243)은 두 개 이상의 전자 컴포넌트(220-224) 사이에 배치된다.
도 5d에 도시된 바와 같이, 도전성 포스트(260-263b)는 몰드 화합물(250) 내의 개구(290-293b) 내에 배치될 수 있으므로, 그 도전성 포스트는 전자 컴포넌트(220-223)의 각각의 전기적 상호 접속부(230-233b)에 전기적으로 결합되어, 스루 몰드 비아를 형성한다. 따라서, 전기 도전성 포스트(260-263b)는 각각의 전기적 상호 접속부(230-233b)에 전기적으로 결합될 때 솔더 재료(예를 들어, 솔더 범프(270-273b))에서 종결될 수 있다. 일 양태에서, 도전성 포스트(260-263b)는 개구(290-293b) 내에 도전성 재료를 증착함으로써 형성될 수 있다. 도전성 재료는 임의의 적절한 기술 또는 공정에 의해, 가령, 도금, 프린팅, 스퍼터링 등에 의해 개구(290-293b) 내에 증착될 수 있다. 일 실시예에서, 솔더 재료가 개구(290-293b) 내에 증착되어 도전성 포스트(260-263b)를 형성할 수 있다. 몰드 화합물(250) 내의 개구(290-293b)의 깊이는 동일하거나 상이할 수 있기 때문에, 개구 내에 배치되거나 형성된 도전성 포스트(260-263b)의 길이는 동일하거나 상이할 수 있다.
도 5d에 도시된 구성은 전자 디바이스 패키지 전구체의 일 실시예를 나타내며, 여기서 전자 컴포넌트(220-224)는 다수의 전자 컴포넌트(220-223)의 노출된 전기적 상호 접속부(230-233b)와 적층되는 구성이고, 몰드 화합물(250)은 전자 컴포넌트를 캡슐화하고, 개구(예를 들어, 개구(290-293b))는 몰드 화합물을 통해 하나 이상의 전자 컴포넌트의 전기적 상호 접속부로 연장되며, 전기 도전성 포스트(예를 들어, 전기 도전성 포스트(260-263b))는 몰드 화합물(250) 내의 개구에 배치된다. 전자 디바이스 패키지 전구체의 일 양태에서, 솔더 재료(예를 들어, 솔더 범프(270-273b))는 하나 이상의 전기적 상호 접속부와 연관되며, 전기 도전성 포스트는 솔더 재료에서 종결된다.
전자 디바이스 패키지를 제조하는 방법의 일 양태에서, 기판(210)은 전기 도전성 포스트(260-263b)에, 가령, 도 5e에 도시된 바와 같이, 기판(210)의 상호 접속 패드에 전기적으로 결합될 수 있다. 도전성 포스트(260-263b) 및 기판(210)의 이러한 결합은 임의의 적절한 기술 또는 공정을 사용하여, 가령, 열 압착 본딩, 매스 리플로우 또는 다른 유사한 기술에 의해 달성될 수 있다. 일부 실시예에서, 도전성 포스트(260-263b)와 기판(210)을 전기적으로 결합하기 위해 솔더 캡(미도시)이 사용될 수 있다. 도 2에 도시된 전자 디바이스 패키지(200)를 제공하기 위해 솔더 볼(예를 들어, 솔더 볼(211))이 또한 기판(210)에 추가될 수 있다.
도 6은 전자 디바이스 패키지(300)와 같은 본 개시의 일 예에 따른 전자 디바이스 패키지를 제조하는 방법의 양태를 도시한다. 이 방법 및 관련된 전자 디바이스 패키지 전구체는도 5a 내지 도 5d와 관련하여 도시되고 설명된 방법 및 전구체와 유사하다. 이 경우, 솔더 재료(예를 들어, 솔더 범프 또는 솔더 캡)는 전자 컴포넌트(320-323)의 전기적 상호 접속부(330-333b)와 연관되지 않는다. 따라서, 몰드 화합물(350) 내의 개구는 전기적 상호 접속부(330-333b)에서 종결된다. 따라서, 개구 내의 도전성 포스트(360-363b)는 (예를 들어, 상호 접속 패드 상의) 전기적 상호 접속부(330-333b) 및 기판(310)에서 종결된다. 도 3에 도시된 전자 디바이스 패키지(300)를 제공하기 위해 솔더 볼(예를 들어, 솔더 볼(311))이 또한 기판(310)에 추가될 수 있다.
도 7은 예시적인 컴퓨팅 시스템(401)을 개략적으로 도시한다. 컴퓨팅 시스템(401)은 본원에 개시된 바와 같은 마더 보드(402)에 결합된 전자 디바이스 패키지(400)를 포함할 수 있다. 일 양태에서, 컴퓨팅 시스템(401)은 또한 프로세서(403), 메모리 디바이스(404), 무선부(405), 냉각 시스템(예를 들어, 히트 싱크 및/또는 히트 스프레더)(406), 포트(407), 슬롯, 또는 마더 보드(402)에 동작 가능하게 결합될 수 있는 임의의 다른 적절한 디바이스 또는 컴포넌트를 포함할 수 있다. 컴퓨팅 시스템(401)은 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트폰, 서버, 웨어러블 전자 디바이스 등과 같은 임의의 유형의 컴퓨팅 시스템을 포함할 수 있다. 다른 실시예는도 7에 지정된 모든 특징부를 포함할 필요는 없으며 도 7에 특정되지 않은 다른 특징부를 포함할 수 있다.
예
아래의 예는 추가의 실시예에 관한 것이다.
일 실시예에서, 전자 디바이스 패키지가 제공되며, 상기 전자 디바이스 패키지는 기판과, 적층된 구성의 제 1 및 제 2 전자 컴포넌트 - 상기 제 1 및 제 2 전자 컴포넌트의 각각은 상기 기판을 향해 노출된 전기적 상호 접속부를 포함함 - 와, 상기 제 1 및 제 2 전자 컴포넌트를 캡슐화하는 몰드 화합물과, 상기 제 1 및 제 2 전자 컴포넌트 중 적어도 하나의 전기적 상호 접속부와 상기 기판 사이에서 상기 몰드 화합물을 통해 연장되는 전기 도전성 포스트를 포함한다.
전자 디바이스 패키지의 일 예에서, 전기 도전성 포스트는 기판으로부터 연장된다.
일 실시예에서, 전자 디바이스 패키지는 솔더 재료를 포함하고, 상기 전기 도전성 포스트는 솔더 재료에서 종결된다.
전자 디바이스 패키지의 일 예에서, 솔더 재료는 솔더 범프 및 솔더 캡 중 적어도 하나를 포함한다.
전자 디바이스 패키지의 일 예에서, 솔더 재료는 은, 주석 또는 이들의 조합을 포함한다.
전자 디바이스 패키지의 일 예에서, 솔더 범프는 마이크로 범프를 포함한다.
전자 디바이스 패키지의 일 예에서, 솔더 범프는 전기적 상호 접속부와 연관된다.
전자 디바이스 패키지의 일 예에서, 솔더 캡은 솔더 범프와 연관된다.
전자 디바이스 패키지의 일 예에서, 전기 도전성 포스트는 전기적 상호 접속부로부터 연장된다.
일 예에서, 전자 디바이스 패키지는 제 1 전자 컴포넌트와 제 2 전자 컴포넌트 사이에 배치된 다이 부착 필름을 포함한다.
전자 디바이스 패키지의 일 예에서, 전기 도전성 포스트는 약 50 ㎛보다 큰 두께를 갖는다.
전자 디바이스 패키지의 일 예에서, 전기 도전성 포스트는 약 0.1 옴 미만의 저항을 갖는다.
전자 디바이스 패키지의 일 예에서, 전기 도전성 포스트는 금속 재료를 포함한다.
전자 디바이스 패키지의 일 예에서, 금속 재료는 구리를 포함한다.
전자 디바이스 패키지의 일 예에서, 솔더 범프는 마이크로 범프를 포함한다.
일 예에서, 전자 디바이스 패키지 전구체가 제공되며, 상기 전자 디바이스 패키지 전구체는 기판과, 상기 기판으로부터 연장되는 상이한 길이의 전기 도전성 포스트를 포함한다.
일 예에서, 전자 디바이스 패키지 전구체는 적층된 구성의 제 1 및 제 2 전자 컴포넌트를 포함하고, 상기 제 1 및 제 2 전자 컴포넌트의 각각은 기판을 향해 노출된 전기적 상호 접속부를 포함하며, 상기 전기 도전성 포스트는 상기 제 1 및 제 2 전자 컴포넌트의 전기적 상호 접속부와 상기 기판 사이에서 연장된다.
일 예에서, 전자 디바이스 패키지 전구체는 전기적 상호 접속부와 연관된 솔더 재료를 포함하고, 상기 전기 도전성 포스트는 솔더 재료에서 종결된다.
전자 디바이스 패키지 전구체의 일 예에서, 솔더 재료는 은, 주석 또는 이들의 조합을 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 솔더 재료는 솔더 범프 및 솔더 캡 중 적어도 하나를 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 솔더 범프는 마이크로 범프를 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 솔더 캡은 솔더 범프와 연관된다.
일 예에서, 전자 디바이스 패키지 전구체는 제 1 전자 컴포넌트와 제 2 전자 컴포넌트 사이에 배치된 다이 부착 필름을 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 전기 도전성 포스트의 각각은 약 50 ㎛보다 큰 두께를 갖는다.
전자 디바이스 패키지 전구체의 일 예에서, 전기 도전성 포스트의 각각은 약 0.1 옴 미만의 저항을 갖는다.
전자 디바이스 패키지 전구체의 일 예에서, 전기 도전성 포스트는 금속 재료를 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 금속 재료는 구리를 포함한다.
일 예에서, 전자 디바이스 패키지 전구체가 제공되며, 상기 전자 디바이스 패키지 전구체는 적층된 구성의 제 1 및 제 2 전자 컴포넌트 - 상기 제 1 및 제 2 전자 컴포넌트의 각각은 노출된 전기적 상호 접속부를 포함함 - 와, 상기 제 1 및 제 2 전자 컴포넌트를 캡슐화하는 몰드 화합물과, 상기 몰드 화합물을 통해 상기 제 1 및 제 2 전자 컴포넌트 중 적어도 하나의 전기적 상호 접속부로 연장되는 개구를 포함한다.
일 예에서, 전자 디바이스 패키지 전구체는 전기적 상호 접속부와 연관된 솔더 재료를 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 솔더 재료는 은, 주석 또는 이들의 조합을 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 솔더 재료는 솔더 범프 및 솔더 캡 중 적어도 하나를 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 솔더 범프는 마이크로 범프를 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 솔더 캡은 솔더 범프와 연관된다.
일 예에서, 전자 디바이스 패키지 전구체는 제 1 전자 컴포넌트와 제 2 전자 컴포넌트 사이에 배치된 다이 부착 필름을 포함한다.
일 예에서, 전자 디바이스 패키지 전구체는 몰드 화합물 내의 개구 내에 배치된 전기 도전성 포스트를 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 전기 도전성 포스트는 약 50 ㎛보다 큰 두께를 갖는다.
전자 디바이스 패키지 전구체의 일 예에서, 전기 도전성 포스트는 약 0.1 옴 미만의 저항을 갖는다.
전자 디바이스 패키지 전구체의 일 예에서, 전기 도전성 포스트는 금속 재료를 포함한다.
전자 디바이스 패키지 전구체의 일 예에서, 금속 재료는 구리를 포함한다.
일 예에서, 마더 보드 및 상기 마더 보드에 동작 가능하게 결합된 전자 디바이스 패키지를 포함하는 컴퓨팅 시스템이 제공된다. 전자 디바이스 패키지는, 기판과, 적층된 구성의 제 1 및 제 2 전자 컴포넌트 - 상기 제 1 및 제 2 전자 컴포넌트의 각각은 상기 기판을 향해 노출된 전기적 상호 접속부를 포함함 - 와, 상기 제 1 및 제 2 전자 컴포넌트를 캡슐화하는 몰드 화합물과, 상기 제 1 및 제 2 전자 컴포넌트 중 적어도 하나의 전기적 상호 접속부와 상기 기판 사이에서 상기 몰드 화합물을 통해 연장되는 전기 도전성 포스트를 포함한다.
컴퓨팅 시스템의 일 예에서, 상기 컴퓨팅 시스템은 데스크탑 컴퓨터, 랩탑, 태블릿, 스마트폰, 서버, 웨어러블 전자 디바이스, 또는 이들의 조합을 포함한다.
컴퓨팅 시스템의 일 예에서, 상기 컴퓨팅 시스템은 상기 마더 보드에 동작 가능하게 결합된, 프로세서, 메모리 디바이스, 히트 싱크, 무선부, 슬롯, 포트 또는 이들의 조합을 더 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하는 방법이 제공되며, 이 방법은 기판을 제공하는 단계와, 상기 기판 상에 제 1 전기 도전성 포스트를 배치하는 단계와, 상기 기판 상에 제 2 전기 도전성 포스트를 배치하는 단계를 포함하며, 상기 제 1 및 제 2 도전성 포스트의 길이는 상이하다.
일 예에서, 전자 디바이스 패키지를 제조하는 방법은 제 1 및 제 2 전자 컴포넌트를 적층된 구성으로 배열하는 단계 - 상기 제 1 및 제 2 전자 컴포넌트의 각각은 노출된 전기적 상호 접속부를 포함함 - 와, 상기 제 1 및 제 2 전기 도전성 포스트를 상기 제 1 및 제 2 전자 컴포넌트의 전기적 상호 접속부에 제각기 전기적으로 결합시키는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하는 방법은 솔더 재료를 전기적 상호 접속부와 연관시키는 단계를 포함하며, 제 1 및 제 2 전기 도전성 포스트는 각각의 전기적 상호 접속부에 전기적으로 결합될 때 솔더 재료에서 종결된다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 솔더 재료는 은, 주석 또는 이들의 조합을 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 솔더 재료를 전기적 상호 접속부와 연관시키는 단계는 전기적 상호 접속부 중 적어도 하나 상에 솔더 범프를 배치하는 단계를 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 솔더 재료를 전기적 상호 접속부와 연관시키는 단계는 솔더 범프 상에 솔더 캡을 배치하는 단계를 더 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 솔더 범프는 마이크로 범프를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하는 방법은 제 1 전자 컴포넌트와 제 2 전자 컴포넌트 사이에 다이 부착 필름을 배치하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하는 방법은 몰드 화합물 내에 제 1 및 제 2 전자 컴포넌트를 캡슐화하는 단계를 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 전기 도전성 포스트의 각각은 약 50 ㎛보다 큰 두께를 갖는다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 전기 도전성 포스트의 각각은 약 0.1 옴 미만의 저항을 갖는다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 전기 도전성 포스트는 금속 재료를 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 금속 재료는 구리를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하는 방법이 제공되며, 이 방법은, 제 1 및 제 2 전자 컴포넌트를 적층된 구성으로 배열하는 단계 - 상기 제 1 및 제 2 전자 컴포넌트의 각각은 노출된 전기적 상호 접속부를 포함함 - 와, 상기 제 1 및 제 2 전자 컴포넌트를 몰드 화합물 내에 캡슐화하는 단계와, 상기 몰드 화합물을 통해 상기 제 1 및 제 2 전자 컴포넌트 중 적어도 하나의 전기적 상호 접속부로 연장되는 개구를 형성하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하는 방법은 솔드 재료를 전기적 상호 접속부와 연관시키는 단계를 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 솔더 재료는 은, 주석 또는 이들의 조합을 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 솔더 재료를 전기적 상호 접속부와 연관시키는 단계는 전기적 상호 접속부 중 적어도 하나 상에 솔더 범프를 배치하는 단계를 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 솔더 범프는 마이크로 범프를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하는 방법은 제 1 전자 컴포넌트와 제 2 전자 컴포넌트 사이에 다이 부착 필름을 배치하는 단계를 포함한다.
일 예시에서, 전자 디바이스 패키지를 제조하는 방법은 몰드 화합물의 개구 내에 전기 도전성 포스트를 배치하여, 전기 도전성 포스트가 제 1 및 제 2 전자 컴포넌트 중 적어도 하나의 전기적 상호 접속부에 전기적으로 결합되도록 하는 단계를 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 전기 도전성 포스트는 약 50 ㎛보다 큰 두께를 갖는다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 전기 도전성 포스트는 약 0.1 옴 미만의 저항을 갖는다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 전기 도전성 포스트는 금속 재료를 포함한다.
전자 디바이스 패키지를 제조하는 방법의 일 예에서, 금속 재료는 구리를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하는 방법은 기판을 전기 도전성 포스트에 전기적으로 결합시키는 단계를 포함한다.
전술한 예는 하나 이상의 특정 애플리케이션에서의 특정 실시예를 설명하지만, 당업자에게는 본원에서 분명히 표현되는 원리 및 개념을 벗어나지 않고 구현예의 형태, 사용 및 세부 사항에서 다양한 수정이 행해질 수 있음이 분명해질 것이다.

Claims (67)

  1. 전자 디바이스 패키지로서,
    기판과;
    적층된 구성의 제 1 전자 컴포넌트, 제 2 전자 컴포넌트 및 제 3 전자 컴포넌트 - 상기 제 1 전자 컴포넌트, 상기 제 2 전자 컴포넌트 및 상기 제 3 전자 컴포넌트의 각각은 상기 기판을 향해 노출된 전기적 상호 접속부를 포함하고, 상기 제 1 전자 컴포넌트는 상기 제 2 전자 컴포넌트와 상기 기판 사이에 있고, 상기 제 2 전자 컴포넌트는 상기 제 1 전자 컴포넌트와 상기 제 3 전자 컴포넌트 사이에 있음 - 와;
    상기 제 1 전자 컴포넌트, 상기 제 2 전자 컴포넌트 및 상기 제 3 컴포넌트를 캡슐화하는 몰드 화합물과;
    상기 제 2 전자 컴포넌트의 제 1 전기적 상호 접속부와 상기 기판 사이에서 상기 몰드 화합물을 통해 연장되는 제 1 전기 도전성 포스트 - 상기 제 1 전기 도전성 포스트는 상기 제 1 전자 컴포넌트의 제 1 측에 수평으로 인접함 - 와;
    상기 제 2 전자 컴포넌트의 제 2 전기적 상호 접속부와 상기 기판 사이에서 상기 몰드 화합물을 통해 연장되는 제 2 전기 도전성 포스트 - 상기 제 2 전기 도전성 포스트는 상기 제 1 전자 컴포넌트의 제 2 측에 수평으로 인접하고, 상기 제 2 측은 상기 제 1 측과 대향함 - 와;
    상기 제 3 전자 컴포넌트의 제 3 전기적 상호 접속부와 상기 기판 사이에서 상기 몰드 화합물을 통해 연장되는 제 3 전기 도전성 포스트 - 상기 제 3 전기 도전성 포스트는 상기 제 2 전기 도전성 포스트에 수평으로 인접함 -
    를 포함하는
    전자 디바이스 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 전기 도전성 포스트, 상기 제 2 전기 도전성 포스트 및 상기 제 3 전기 도전성 포스트는 상기 기판으로부터 연장되는
    전자 디바이스 패키지.
  3. 제 2 항에 있어서,
    솔더 재료를 더 포함하고, 상기 제 1 전기 도전성 포스트는 상기 솔더 재료에서 종결되는
    전자 디바이스 패키지.
  4. 제 3 항에 있어서,
    상기 솔더 재료는 솔더 범프 및 솔더 캡 중 적어도 하나를 포함하는
    전자 디바이스 패키지.
  5. 제 4 항에 있어서,
    상기 솔더 재료는 은, 주석 또는 이들의 조합을 포함하는
    전자 디바이스 패키지.
  6. 제 4 항에 있어서,
    상기 솔더 범프는 마이크로 범프를 포함하는
    전자 디바이스 패키지.
  7. 제 4 항에 있어서,
    상기 솔더 범프는 상기 제 1 전기적 상호 접속부와 연관되는
    전자 디바이스 패키지.
  8. 제 7 항에 있어서,
    상기 솔더 캡은 상기 솔더 범프와 연관되는
    전자 디바이스 패키지.
  9. 제 1 항에 있어서,
    상기 제 1 전기 도전성 포스트는 상기 제 1 전기적 상호 접속부로부터 연장되는
    전자 디바이스 패키지.
  10. 제 1 항에 있어서,
    상기 제 1 전자 컴포넌트와 상기 제 2 전자 컴포넌트 사이에 배치된 다이 부착 필름을 더 포함하는
    전자 디바이스 패키지.
  11. 제 1 항에 있어서,
    상기 제 1 전기 도전성 포스트는 약 50 ㎛보다 큰 두께를 갖는
    전자 디바이스 패키지.
  12. 제 1 항에 있어서,
    상기 제 1 전기 도전성 포스트는 약 0.1 옴 미만의 저항을 갖는
    전자 디바이스 패키지.
  13. 제 1 항에 있어서,
    상기 제 1 전기 도전성 포스트는 금속 재료를 포함하는
    전자 디바이스 패키지.
  14. 제 13 항에 있어서,
    상기 금속 재료는 구리를 포함하는
    전자 디바이스 패키지.
  15. 제 1 항에 있어서,
    상기 몰드 화합물은 에폭시를 포함하는
    전자 디바이스 패키지.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 컴퓨팅 시스템으로서,
    마더 보드와;
    상기 마더 보드와 동작 가능하게 결합된 제 1 항 내지 제 15 항 중 어느 한 항에 따른 전자 디바이스 패키지를 포함하는
    컴퓨팅 시스템.
  41. 제 40 항에 있어서,
    상기 컴퓨팅 시스템은 데스크탑 컴퓨터, 랩탑, 태블릿, 스마트폰, 서버, 웨어러블 전자 디바이스, 또는 이들의 조합을 포함하는
    컴퓨팅 시스템.
  42. 제 41 항에 있어서,
    상기 컴퓨팅 시스템은 상기 마더 보드에 동작 가능하게 결합된, 프로세서, 메모리 디바이스, 히트 싱크, 무선부, 슬롯, 포트 또는 이들의 조합을 더 포함하는
    컴퓨팅 시스템.
  43. 전자 디바이스 패키지를 제조하는 방법으로서,
    기판을 제공하는 단계와;
    적층된 구성의 제 1 전자 컴포넌트, 제 2 전자 컴포넌트 및 제 3 전자 컴포넌트 배열하는 단계 - 상기 제 1 전자 컴포넌트, 상기 제 2 전자 컴포넌트 및 상기 제 3 전자 컴포넌트의 각각은 상기 기판을 향해 노출된 전기적 상호 접속부를 포함하고, 상기 제 1 전자 컴포넌트는 상기 제 2 전자 컴포넌트와 상기 기판 사이에 있고, 상기 제 2 전자 컴포넌트는 상기 제 1 전자 컴포넌트와 상기 제 3 전자 컴포넌트 사이에 있음 - 와;
    상기 기판 상에 제 1 전기 도전성 포스트 및 제 2 전기 도전성 포스트를 배치하는 단계와;
    상기 기판 상에 제 3 전기 도전성 포스트를 배치하는 단계 - 상기 제 1 도전성 포스트 및 상기 제 2 도전성 포스트의 길이는 상기 제 3 도전성 포스트의 길이와 상이함 - 와;
    상기 제 1 전기 도전성 포스트 및 상기 제 2 전기 도전성 포스트를 각각 상기 제 2 전자 컴포넌트의 제 1 전기적 상호 접속부 및 제 2 전기적 상호 접속부에 전기적으로 결합시키는 단계 - 상기 제 1 전기 도전성 포스트는 상기 제 1 전자 컴포넌트의 제 1 측에 수평으로 인접하고, 상기 제 2 전기 도전성 포스트는 상기 제 1 전자 컴포넌트의 제 2 측에 수평으로 인접하고, 상기 제 2 측은 상기 제 1 측과 대향함 - 와;
    상기 제3 전기 도전성 포스트를 상기 제 3 전자 컴포넌트의 제 3 전기적 상호 접속부에 전기적으로 결합시키는 단계 - 상기 제 3 전기 도전성 포스트는 상기 제 2 전기 도전성 포스트에 수평으로 인접함 -;
    를 포함하는
    전자 디바이스 패키지 제조 방법.
  44. 삭제
  45. 제 43 항에 있어서,
    솔더 재료를 상기 제 1 전기적 상호 접속부, 상기 제 2 전기적 상호 접속부 및 상기 제 3 전기적 상호 접속부와 연관시키는 단계를 더 포함하며, 상기 제 1 전기 도전성 포스트, 상기 제 2 전기 도전성 포스트 및 상기 제 3 전기 도전성 포스트는 제각기의 전기적 상호 접속부에 전기적으로 결합될 때 상기 솔더 재료에서 종결되는
    전자 디바이스 패키지 제조 방법.
  46. 제 45 항에 있어서,
    상기 솔더 재료는 은, 주석 또는 이들의 조합을 포함하는
    전자 디바이스 패키지 제조 방법.
  47. 제 45 항에 있어서,
    솔더 재료를 상기 전기적 상호 접속부와 연관시키는 단계는 상기 전기적 상호 접속부 중 적어도 하나 상에 솔더 범프를 배치하는 단계를 포함하는
    전자 디바이스 패키지 제조 방법.
  48. 제 47 항에 있어서,
    솔더 재료를 상기 제 1 전기적 상호 접속부, 상기 제 2 전기적 상호 접속부 및 상기 제 3 전기적 상호 접속부와 연관시키는 단계는 상기 솔더 범프 상에 솔더 캡을 배치하는 단계를 더 포함하는
    전자 디바이스 패키지 제조 방법.
  49. 제 47 항에 있어서,
    상기 솔더 범프는 마이크로 범프를 포함하는
    전자 디바이스 패키지 제조 방법.
  50. 제 43 항에 있어서,
    상기 제 1 전자 컴포넌트와 상기 제 2 전자 컴포넌트 사이에 다이 부착 필름을 배치하는 단계를 더 포함하는
    전자 디바이스 패키지 제조 방법.
  51. 제 43 항에 있어서,
    몰드 화합물 내에 상기 제 1 전자 컴포넌트, 상기 제 2 전자 컴포넌트 및 상기 제 3 전자 컴포넌트를 캡슐화하는 단계를 더 포함하는
    전자 디바이스 패키지 제조 방법.
  52. 제 43 항에 있어서,
    상기 제 1 전기 도전성 포스트, 상기 제 2 전기 도전성 포스트 및 상기 제 3 전기 도전성 포스트의 각각은 약 50 ㎛보다 큰 두께를 갖는
    전자 디바이스 패키지 제조 방법.
  53. 제 43 항에 있어서,
    상기 제 1 전기 도전성 포스트, 상기 제 2 전기 도전성 포스트 및 상기 제 3 전기 도전성 포스트의 각각은 약 0.1 옴 미만의 저항을 갖는
    전자 디바이스 패키지 제조 방법.
  54. 제 43 항에 있어서,
    상기 제 1 전기 도전성 포스트, 상기 제 2 전기 도전성 포스트 및 상기 제 3 전기 도전성 포스트는 금속 재료를 포함하는
    전자 디바이스 패키지 제조 방법.
  55. 제 54 항에 있어서,
    상기 금속 재료는 구리를 포함하는
    전자 디바이스 패키지 제조 방법.
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
KR1020197006072A 2016-10-01 2016-10-01 전자 디바이스 패키지 KR102569815B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/055079 WO2018063413A1 (en) 2016-10-01 2016-10-01 Electronic device package

Publications (2)

Publication Number Publication Date
KR20190058463A KR20190058463A (ko) 2019-05-29
KR102569815B1 true KR102569815B1 (ko) 2023-08-22

Family

ID=57153546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197006072A KR102569815B1 (ko) 2016-10-01 2016-10-01 전자 디바이스 패키지

Country Status (5)

Country Link
US (1) US20190229093A1 (ko)
KR (1) KR102569815B1 (ko)
CN (1) CN109643702A (ko)
DE (1) DE112016007295T5 (ko)
WO (1) WO2018063413A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102643424B1 (ko) 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
CN111554669A (zh) * 2020-05-14 2020-08-18 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构制作方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US6492726B1 (en) * 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US7381593B2 (en) * 2004-08-05 2008-06-03 St Assembly Test Services Ltd. Method and apparatus for stacked die packaging
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4851794B2 (ja) * 2006-01-10 2012-01-11 カシオ計算機株式会社 半導体装置
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20090051043A1 (en) * 2007-08-21 2009-02-26 Spansion Llc Die stacking in multi-die stacks using die support mechanisms
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8076184B1 (en) * 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8952516B2 (en) * 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
CN104885217A (zh) * 2012-10-23 2015-09-02 泰塞拉公司 两个或多个晶元的多晶元堆叠
RU2629904C2 (ru) * 2013-09-27 2017-09-04 Интел Корпорейшн Способ соединения многоуровневых полупроводниковых устройств
KR20150049712A (ko) * 2013-10-30 2015-05-08 에스케이하이닉스 주식회사 수직 인터포저를 갖는 패키지 기판과 그 제조방법 및 이를 이용한 스택 패키지
KR102110405B1 (ko) * 2013-11-01 2020-05-14 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
US9583456B2 (en) * 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
KR101605600B1 (ko) * 2014-02-04 2016-03-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
US10256208B2 (en) * 2014-10-03 2019-04-09 Intel Corporation Overlapping stacked die package with vertical columns
TWI556368B (zh) * 2015-01-16 2016-11-01 南茂科技股份有限公司 晶片封裝結構及其製作方法
US9564419B2 (en) * 2015-03-26 2017-02-07 Macronix International Co., Ltd. Semiconductor package structure and method for manufacturing the same
US9917072B2 (en) * 2015-09-21 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated stacked package with a fan-out redistribution layer (RDL) and a same encapsulating process
US10049953B2 (en) * 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
WO2017049585A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Method, apparatus and system to interconnect packaged integrated circuit dies
US9984998B2 (en) * 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
US20170287870A1 (en) * 2016-04-01 2017-10-05 Powertech Technology Inc. Stacked chip package structure and manufacturing method thereof
TWI567897B (zh) * 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
US11469215B2 (en) * 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US9825007B1 (en) * 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
WO2018058416A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Prepackaged stair-stacked memory module in a chip scale system in package, and methods of making same
US20180096946A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
WO2018058548A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Stair-stacked dice device in system in package, and methods of making same
CN110050340B (zh) * 2016-12-23 2021-11-02 英特尔公司 具有叠层上专用集成电路管芯的垂直键合线堆叠芯片级封装及其制造方法
KR102652872B1 (ko) * 2018-09-04 2024-04-02 삼성전자주식회사 반도체 패키지
US11158608B2 (en) * 2019-09-25 2021-10-26 Powertech Technology Inc. Semiconductor package including offset stack of semiconductor dies between first and second redistribution structures, and manufacturing method therefor
JP7455951B2 (ja) * 2019-11-29 2024-03-26 長江存儲科技有限責任公司 チップパッケージ構造、およびチップパッケージ構造の製造方法
US11289130B2 (en) * 2020-08-20 2022-03-29 Macronix International Co., Ltd. Memory device
JP2022129462A (ja) * 2021-02-25 2022-09-06 キオクシア株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112016007295T5 (de) 2019-06-19
CN109643702A (zh) 2019-04-16
WO2018063413A1 (en) 2018-04-05
US20190229093A1 (en) 2019-07-25
KR20190058463A (ko) 2019-05-29

Similar Documents

Publication Publication Date Title
KR102456366B1 (ko) 반도체 패키지
KR102527137B1 (ko) 전자 디바이스 패키지
TWI704660B (zh) 用以致能多晶片覆晶封裝之基體、總成及技術
TWM509421U (zh) 封裝單元堆疊模組
US20150325509A1 (en) SUBSTRATE BLOCK FOR PoP PACKAGE
CN105304584B (zh) 中介基板及其制造方法
US9881902B2 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
US10217710B2 (en) Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
CN102403275A (zh) 一种堆叠封装结构及其制作方法
US9343421B2 (en) Semiconductor package and fabrication method thereof
KR102569815B1 (ko) 전자 디바이스 패키지
US10050020B2 (en) Stack-type semiconductor package
US11587844B2 (en) Electronic device package on package (POP)
US9362244B2 (en) Wire tail connector for a semiconductor device
US11830848B2 (en) Electronic device package
JP6419500B2 (ja) 半導体パッケージ
US11552051B2 (en) Electronic device package
US20200075446A1 (en) Electronic device package
US20160343633A1 (en) Thin film based fan out and multi die package platform
TWI740947B (zh) 具有子互連層的基材
CN107546138A (zh) 半导体器件及其制造方法
KR102019170B1 (ko) 반도체 기판 및 그 제조 방법, 그리고 반도체 패키지
CN102779802A (zh) 半导体封装结构及其制造方法
CN105826280A (zh) 台阶形基板和具有其的半导体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant