JP2022129462A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2022129462A
JP2022129462A JP2021028130A JP2021028130A JP2022129462A JP 2022129462 A JP2022129462 A JP 2022129462A JP 2021028130 A JP2021028130 A JP 2021028130A JP 2021028130 A JP2021028130 A JP 2021028130A JP 2022129462 A JP2022129462 A JP 2022129462A
Authority
JP
Japan
Prior art keywords
sealing resin
wires
semiconductor
semiconductor device
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021028130A
Other languages
English (en)
Inventor
賢 加藤
Masaru Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021028130A priority Critical patent/JP2022129462A/ja
Priority to TW110125423A priority patent/TWI797669B/zh
Priority to CN202110836079.1A priority patent/CN114975382A/zh
Priority to US17/468,372 priority patent/US11854925B2/en
Publication of JP2022129462A publication Critical patent/JP2022129462A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Abstract

【課題】ワイヤの頭出しを容易に行う半導体装置および半導体装置の製造方法を提供する。【解決手段】半導体装置１は、電極２１２が形成された第１の面としての一方の主面２１１を個々に有する複数の半導体チップ２１０と、第１の面に形成された電極２１２に重ならないように、第１の面上に順次積層される複数の半導体チップ２１０を封止する封止樹脂２００と、複数の半導体チップ２１０の個々の電極２１２から、半導体チップ２１０の積層方向に封止樹脂２００の内部を延びる複数のワイヤ２３０と、封止樹脂２００に埋没された一端部が複数のワイヤ２３０のそれぞれと接続されており、封止樹脂２００の積層方向側の表面である第２の面において他端部が封止樹脂２００から露出する複数の端子２４０と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
複数の半導体チップが封止された半導体装置がある。半導体チップは、半導体チップの表面に形成された電極に重ならないように積層されている。個々の電極からは、半導体チップの積層方向に封止樹脂の内部を複数のワイヤが延びる。複数のワイヤは、封止樹脂の表面側でビルドアップ層またはプリント基板等に接続されている。
半導体装置の製造工程では、複数のワイヤをビルドアップ層またはプリント基板等に接続するため、例えば封止樹脂を研磨して封止樹脂の表面からワイヤを露出させている。
特開２００９－０４３８７７号公報 特開２０１３－１７５５８５号公報 米国特許出願公開第２０１８／０１７４９９６号明細書
１つの実施形態は、ワイヤの頭出しを容易に行うことができる半導体装置および半導体装置の製造方法を提供することを目的とする。
実施形態の半導体装置は、電極が形成された第１の面を個々に有する複数の半導体チップと、前記第１の面に形成された前記電極に重ならないように、前記第１の面上に順次積層される前記複数の半導体チップを封止する封止樹脂と、前記複数の半導体チップの個々の前記電極から、前記半導体チップの積層方向に前記封止樹脂の内部を延びる複数のワイヤと、前記封止樹脂に埋没された一端部が前記複数のワイヤのそれぞれと接続されており、前記封止樹脂の前記積層方向側の表面である第２の面において他端部が前記封止樹脂から露出する複数の端子と、を備える。
実施形態１にかかる半導体装置の構成の一例を示す図である。 実施形態１にかかる半導体装置が備える端子の詳細構成を例示的に示す断面図である。 実施形態１にかかる半導体装置の製造方法の手順の一例を示す断面図である。 実施形態１にかかる半導体装置の製造方法の手順の一例を示す断面図である。 比較例にかかる半導体装置の製造方法の手順の一例を示す断面図である。 実施形態１の変形例１にかかる半導体装置の製造方法の手順の一例を示す断面図である。 実施形態１の変形例２にかかる半導体装置の製造方法の手順の一例を示す断面図である。 実施形態２にかかる半導体装置の製造方法の手順の一例を示す断面図である。 実施形態２にかかる半導体装置の製造方法の手順の一例を示す断面図である。
以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
［実施形態１］
以下、図面を参照して実施形態１について詳細に説明する。
（半導体装置の構成例）
図１は、実施形態１にかかる半導体装置１の構成の一例を示す図である。図１（ａ）は半導体装置１の断面図であり、図１（ｂ）は半導体装置１が備えるビルドアップ層３００の平面図である。
なお、本明細書では、半導体装置１のリードフレーム１００の側を下方とし、半導体装置１のボールグリッドアレイ４１０の側を上方とする。また、半導体装置１の下方から上方へと向かう方向を半導体チップ２１０，２２０の積層方向と呼ぶ。
図１（ａ）に示すように、実施形態１の半導体装置１は、リードフレーム１００、封止樹脂２００、複数の半導体チップ２１０，２２０、複数のビルドアップ層３００、及びボールグリッドアレイ４１０を備える。
リードフレーム１００はＦｅ、Ｃｕ、Ｎｉ、Ｓｉ、Ｍｇ等の金属またはこれらの少なくとも一つを含む合金から構成される金属薄板である。リードフレーム１００の厚さは例えば２３μｍ程度である。ただし、複数の半導体チップ２１０，２２０を積層する際の支持基板となり得るものであれば、リードフレーム１００の代わりに、Ｓｉ基板、ガラス、ステンレス等の平板状の部材を用いることができる。
複数の半導体チップ２１０は、電極２１２が形成された第１の面としての一方の主面２１１を個々に有する。個々の半導体チップ２１０は、例えば電極２１２が形成された面と同じ主面２１１側に不揮発性メモリを有する半導体チップである。主面２１１は、半導体装置１内において上側、つまり、リードフレーム１００とは反対の側を向いている。
半導体チップ２２０は、電極２２２が形成された第１の面としての一方の主面２２１を個々に有する。個々の半導体チップ２２０は、例えば電極２２２が形成された面と同じ主面２２１側にロジック回路を有する。ロジック回路は、半導体チップ２１０が有する不揮発性メモリを制御する。主面２２１は、半導体装置１内において上側、つまり、リードフレーム１００とは反対の側を向いている。
封止樹脂２００は、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂等であり、リードフレーム１００上に配置される複数の半導体チップ２１０，２２０を封止する。封止樹脂２００はガラス等の無機物のフィラーを含んでいる。
このとき、複数の半導体チップ２１０は、主面２１１に形成された電極２１２に互いが重ならないように、互いにずれて順次積層されている。
一番下側である１つ目の半導体チップ２１０はリードフレーム１００上に配置される。
下から数えて２番目である２つ目の半導体チップ２１０は、１つ目の半導体チップ２１０の主面２１１上であって、１つ目の半導体チップ２１０の直上から水平方向に若干ずれた位置に配置される。これにより、２つ目の半導体チップ２１０は、１つ目の半導体チップ２１０の電極２１２に重なることなく１つ目の半導体チップ２１０上に積層される。
下から数えて３番目である３つ目の半導体チップ２１０は、２つ目の半導体チップ２１０の主面２１１上であって、２つ目の半導体チップ２１０の直上から２つ目の半導体チップ２１０と同じ方向に更にずれた位置に配置される。これにより、３つ目の半導体チップ２１０は、１つ目および２つ目の半導体チップ２１０の電極２１２に重なることなく２つ目の半導体チップ２１０上に積層される。
以降、下から数えて４番目である４つ目の半導体チップ２１０についても同様である。なお、半導体装置１に含まれる半導体チップ２１０の数および積層数は任意である。
半導体チップ２２０は、最も上方に位置する半導体チップ２１０であって、図１の例では４つ目の半導体チップ２１０上に、半導体チップ２１０の電極２１２に重ならないように配置される。ここで、半導体チップ２２０は、例えば複数の半導体チップ２１０よりもチップ面積が小さい。このため、例えば半導体チップ２２０の直下に配置された半導体チップ２１０の主面２１１からはみ出させることなく、かつ、半導体チップ２１０の電極２１２に重ならないように、半導体チップ２１０上に半導体チップ２２０を積層することができる。
ただし、複数の半導体チップ２１０の一部または全部が異なるチップ面積を有していてもよい。この場合、リードフレーム１００側から、チップ面積の大きい順に半導体チップ２１０を積層してもよい。これにより、下方の半導体チップ２１０の主面２１１からはみ出させることなく、かつ、個々の電極２１２に重ならないように、これらの一部または全部の半導体チップ２１０が積層されていてもよい。
複数の半導体チップ２１０，２２０のもう一方の主面には接着剤等が塗布され、下方に配置されるリードフレーム１００または半導体チップ２１０の主面２１１に接着されている。接着剤はたとえばＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等でもよい。
なお、個々の半導体チップ２１０，２２０の厚さは、例えば３０μｍ～４０μｍ程度である。また、半導体チップ２１０，２２０の積層数にもよるが、半導体チップ２１０，２２０全体を封止する封止樹脂２００の厚さは例えば７００μｍ程度である。
複数の半導体チップ２１０，２２０の個々の電極２１２，２２２からは、半導体チップ２１０，２２０の積層方向に、封止樹脂２００の内部から封止樹脂２００の表面へ向かって複数のワイヤ２３０が延びている。つまり、複数のワイヤ２３０は、略垂直に封止樹脂２００の上方側へ向かって延びている。
複数のワイヤ２３０のそれぞれの間隔は、複数の半導体チップ２１０，２２０間の個々の電極２１２，２２２同士の水平方向の間隔に略等しく、例えば２５０μｍ程度である。それぞれのワイヤ２３０の径は例えば２３μｍ程度である。
複数のワイヤ２３０は例えばＡｕを主成分とする。ただし、複数のワイヤ２３０は、例えばＡｕ、ＣｕＰｄ、Ｃｕ、及びＡｇの少なくともいずれかの金属材料を含んで構成されていてよい。
封止樹脂２００の第２の面としての上面、つまり、リードフレーム１００側とは反対の表面付近であって、複数のワイヤ２３０と対応する位置には、複数の端子２４０が配置されている。複数の端子２４０の一端部は、封止樹脂２００に埋没し、複数のワイヤ２３０のそれぞれと接続されている。複数の端子２４０の他端部は、封止樹脂２００の表面に露出している。
個々の端子２４０の水平断面形状は例えば円形または楕円形等である。個々の端子２４０の径は、個々のワイヤ２３０の径よりも大きく、例えば４０μｍ～５０μｍ程度である。これにより、個々のワイヤ２３０と個々の端子２４０とをより確実に接続することができる。
複数の端子２４０は例えばＣｕを主成分とする。ただし、複数の端子２４０は、例えばＣｕ、Ｎｉ、Ｓｎ、Ａｕ、Ｗ、及びＡｌの少なくともいずれかの金属材料を含んで構成されていてもよい。
ここで、複数の端子２４０は、複数のワイヤ２３０と同種の金属材料を主成分とし、または、複数のワイヤ２３０と同種の金属材料を含んでいてよい。あるいは、複数の端子２４０は、複数のワイヤ２３０とは異なる金属材料を主成分とし、または、複数のワイヤ２３０とは異なる金属材料を含んでいてよい。
複数のビルドアップ層３００は、リードフレーム１００側とは反対の封止樹脂２００の表面側に配置される。個々のビルドアップ層３００は、ポリイミド樹脂またはエポキシ樹脂等で構成される絶縁層３２０中に配置された再配線層３１０を備える。再配線層３１０は例えばＣｕ等の金属材料を主成分として構成される。再配線層３１０の厚さは例えば５０ｎｍ～１００ｎｍ程度である。複数のビルドアップ層３００は、このような再配線層３１０を有する絶縁層３２０が複数積層されることで、複数階層の再配線層３１０が積層された構造を備える。
複数のビルドアップ層３００の最下面、つまり、封止樹脂２００の表面側に設けられた再配線層３１０は、封止樹脂２００の表面に露出する複数の端子２４０の上端部に接続されている。これにより、複数の半導体チップ２１０，２２０の個々の電極２１２，２２２を、ワイヤ２３０及び端子２４０によって封止樹脂２００の表面に引き出し、更に、再配線層３１０によってビルドアップ層３００の面上を自在に引き回すことができる。その様子を図１（ｂ）に示す。
図１（ｂ）に示すビルドアップ層３００は、例えば複数のビルドアップ層３００の最下層のビルドアップ層３００である。図１（ｂ）に示すように、最下層のビルドアップ層３００においては、一端部が端子２４０に接続された再配線層３１０が絶縁層３２０中を延び、他端部がビルドアップ層３００の他の場所に配置されている。
なお、複数のビルドアップ層３００の厚さ方向の中心部分には、ポリイミド樹脂またはエポキシ樹脂等で構成される図示しないコア層が配置されていてもよい。つまり、複数のビルドアップ層３００のうちの一部がコア層の下面側に配置され、他の一部がコア層の上面側に配置されていてもよい。このようなコア層を備えることによって、半導体装置１の全体をより強固に支持することができる。
複数のビルドアップ層３００の最上面、つまり、封止樹脂２００側とは反対の面には、再配線層３１０と接続される複数の電極パッド３３０が配置されている。
ボールグリッドアレイ４１０は、ビルドアップ層３００上にグリッド状に配置される複数の半田ボール４１１を備える。個々の半田ボール４１１は、最上層のビルドアップ層３００の複数の電極パッド３３０にそれぞれ接続されている。
実施形態１の半導体装置１は、ボールグリッドアレイ４１０を介して、プリント基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）等のマザーボードに実装されることができる。
図２は、実施形態１にかかる半導体装置１が備える端子２４０の詳細構成を例示的に示す断面図である。図２（ａ）は端子２４０の詳細構成の一例であり、図２（ｂ）は端子２４０の詳細構成の他の例であり、図２（ｃ）は端子２４０の詳細構成の更に他の例である。
図２（ａ）～（ｃ）に示すように、封止樹脂２００と複数の端子２４０との界面には、封止樹脂２００と複数の端子２４０との間に介在されるバリア層２５０が配置される。つまり、バリア層２５０は、封止樹脂２００に埋没した個々の端子２４０の側面および底面に配置されている。
金属含有層としてのバリア層２５０は、複数のワイヤ及び前記複数の端子とは異なる金属材料を含み、例えばＣｕ等を主成分とする端子２４０のＣｕ成分が周囲に拡散してしまうことを抑制する。具体的には、バリア層２５０は例えばＴｉＮを主成分とする。ただし、バリア層２５０は、Ｔｉ、ＴｉＮ、Ｔａ、及びＴａＮの少なくともいずれかを含んで構成されていてよい。バリア層２５０は、例えば数十ｎｍ～数百ｎｍ程度の厚さを有する。この程度の厚さがあれば、Ｃｕ等の周囲への拡散を抑制する効果が得られる。
ここで、複数の端子２４０は、上述のように複数のワイヤ２３０のうち対応するワイヤ２３０とそれぞれ接続されている。
図２（ａ）に示す例では、封止樹脂２００中を半導体チップ２１０，２２０の積層方向に延びるワイヤ２３０は、端子２４０自体には到達しておらず、端子２４０の下端部に配置されるバリア層２５０と接している。バリア層２５０もまた、金属を含有し導電性を有するため、ワイヤ２３０は、バリア層２５０を介して端子２４０と接続される。
図２（ｂ）に示す例では、封止樹脂２００中を半導体チップ２１０，２２０の積層方向に延びるワイヤ２３０は、端子２４０の下端部よりも若干上方の位置にまで到達している。しかし、端子２４０の内部に延びるワイヤ２３０はバリア層２５０に覆われている。したがって、この場合も、ワイヤ２３０はバリア層２５０を介して端子２４０と接続される。
図２（ｃ）に示す例では、封止樹脂２００中を半導体チップ２１０，２２０の積層方向に延びるワイヤ２３０は、端子２４０の下端部に配置されるバリア層２５０を貫通し、端子２４０の内部にまで到達している。この場合、ワイヤ２３０はバリア層２５０を介することなく端子２４０と直接接続される。
実施形態１の半導体装置１においては、図２（ａ）～（ｃ）のいずれの形態で、ワイヤ２３０と端子２４０とが接続されていてもよい。または、図２（ａ）～（ｃ）以外であっても、ワイヤ２３０と端子２４０とが電気的に接続可能であれば、半導体装置１はどのような形態を取ることもできる。
（半導体装置の製造方法）
次に、図３及び図４を用いて、実施形態１の半導体装置１の製造方法について説明する。図３及び図４は、実施形態１にかかる半導体装置１の製造方法の手順の一例を示す断面図である。
図３（ａ）に示すように、電極２１２が形成された主面２１１を個々に有する複数の半導体チップ２１０を、それぞれの主面２１１に形成された電極２１２に重ならないように主面２１１上に順次積層する。つまり、リードフレーム１００上に、１つ目の半導体チップ２１０を接着剤で固定する。また、２つ目、３つ目・・・の半導体チップ２１０を、順次水平方向にずらしつつ、下層の半導体チップ２１０の主面２１１に接着剤で固定していく。
また、電極２２２が形成された主面２２１を有する半導体チップ２２０を、積層された複数の半導体チップ２１０の最上層の半導体チップ２１０の主面２１１上に、半導体チップ２１０の主面２１１に形成された電極２１２に重ならないように積層する。つまり、最上面となった最上層の半導体チップ２１０の主面２１１上に、半導体チップ２２０を接着剤で固定する。
また、複数の半導体チップ２１０，２２０の個々の電極２１２，２２２から半導体チップ２１０，２２０の積層方向に延びる複数のワイヤ２３０を形成する。複数のワイヤ２３０は、上述の通り例えばＡｕを主成分とする金属材料から形成することができる。ただし、複数のワイヤ２３０は、上述のように例えばＡｕ、ＣｕＰｄ、Ｃｕ、及びＡｇの少なくともいずれかの金属材料から形成されてよい。
またこのとき、複数のワイヤ２３０は、最上面となった最上層の半導体チップ２２０の主面２２１よりも高い位置にまで到達させる。複数のワイヤ２３０の電極２１２，２２２との接続端の反対側の端部の積層方向における位置は、互いに略等しいことが望ましい。つまり、複数のワイヤ２３０の端部は水平方向の高さ位置が略等しいことが望ましい。
ここで、複数のワイヤ２３０の端部位置が略等しいとは、これらの端部位置が実質的に等しいことを意味する。実質的に等しいとは、例えばこれらの端部位置のばらつきを製造誤差の範囲内で許容することを意味する。
図３（ｂ）に示すように、複数の半導体チップ２１０，２２０及び複数のワイヤ２３０を封止樹脂２００により封止する。つまり、リードフレーム１００と、リードフレーム１００上に積層された複数の半導体チップ２１０，２２０とを図示しない金型の内部に配置し、金型の内部をエポキシ樹脂等の熱硬化性樹脂で充填する。また、金型全体を加熱して熱硬化性樹脂を硬化させる。これにより、複数の半導体チップ２１０，２２０及び複数のワイヤ２３０が封止樹脂２００により封止される。
このとき、半導体チップ２２０の上方位置にまで達するワイヤ２３０の端部までもが封止樹脂２００の内部に埋没するよう、複数の半導体チップ２１０，２２０及び複数のワイヤ２３０を封止樹脂２００で覆う。最終的な封止樹脂２００の厚さが、上述の通り例えば７００μｍ程度とすると、この時点での封止樹脂２００の厚さは例えば９００μｍ程度である。
図３（ｃ）に示すように、封止樹脂２００の上面、つまり、リードフレーム１００が配置される側とは反対側の表面を、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等によって研磨する。このとき、例えば封止樹脂２００等の樹脂材料の研磨に適したスラリーを用いる。またこのとき、複数のワイヤ２３０の上端部から封止樹脂２００の研磨面までの厚さが数μｍ～１０μｍ程度となるよう、封止樹脂２００の研磨量を調整する。
図３（ｄ）に示すように、封止樹脂２００の積層方向側の表面であって、複数のワイヤ２３０にそれぞれ対応する位置に複数の凹部２０１を形成して、複数の凹部２０１の底面に複数のワイヤ２３０の端部をそれぞれ露出させる。このような凹部２０１は、例えばフォトリソグラフィ及びエッチング加工等により形成することができる。
すなわち、封止樹脂２００の表面に、凹部２０１のパターンを有する図示しないレジストパターンを形成する。また、レジストパターンをマスクとして封止樹脂２００をエッチング加工する。これにより、封止樹脂２００の表面に複数の凹部２０１を形成することができる。
ここで、例えば凹部２０１のエッチング深さを制御することで、凹部２０１の底面にワイヤ２３０の端部を露出させることができる。このとき、凹部２０１のエッチング深さに応じて、凹部２０１の底面から露出するワイヤ２３０の露出量が変わり、この後の処理によって、例えば上述の図２（ａ）～（ｃ）までのいずれかの状態が得られる。
図３（ｅ）～（ｇ）は、複数の凹部２０１に金属材料を充填して複数のワイヤ２３０の端部にそれぞれ接続される複数の端子２４０を形成する様子を示している。以下に、図３（ｅ）～（ｇ）の処理について詳細に説明する。
図３（ｅ）に示すように、封止樹脂２００の表面全体を覆う導電層２４０ｂを形成する。導電層２４０ｂは、例えばＣｕめっき等によって形成される。これにより、導電層２４０ｂは、封止樹脂２００の表面に形成された複数の凹部２０１の内部にも充填される。
ここで、封止樹脂２００の複数の凹部２０１には予め、複数のワイヤ２３０及び複数の端子２４０とは異なる金属材料を含むバリア層２５０（図２参照）を形成しておく。具体的には、バリア層２５０は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等により形成される。
これにより、封止樹脂２００の表面、及び封止樹脂２００の表面に形成された複数の凹部２０１の側面および底面に、例えばＴｉＮ等を主成分とするバリア層２５０が形成される。ただし、バリア層２５０は、上述のように例えばＴｉ、ＴｉＮ、Ｔａ、及びＴａＮの少なくともいずれかを含んで形成されてよい。
なお、上記いずれかの材料を含むバリア層２５０を、例えばスパッタリング法によっても形成可能とした。しかし、バリア層２５０が形成される凹部２０１は微細であり、凹部２０１同士の間隔が狭いので、上述のように例えばＣＶＤ法等でバリア層２５０を形成することが好ましい。
上記のようにバリア層２５０を形成した後、上述のようにＣｕめっき等によって導電層２４０ｂを形成することで、バリア層２５０を介して、複数の凹部２０１にＣｕ等の金属材料が充填される。
図３（ｆ）に示すように、例えばＣＭＰ法等によって導電層２４０ｂを研磨する。このとき、例えばＣｕ等の金属材料の研磨に適したスラリーを用いる。これにより、封止樹脂２００上に形成された導電層２４０ｂが除去され、凹部２０１内にバリア層２５０を介して充填された導電層２４０ｂが残る。なお、このとき、封止樹脂２００上のバリア層２５０も除去される。
図３（ｇ）に示すように、例えば樹脂材料の研磨に適したスラリーを用いたＣＭＰ法等によって、封止樹脂２００の表面を更に研磨する。このような研磨は、例えばタッチアップ研磨または仕上げ研磨等と呼ばれる。
これにより、封止樹脂２００の凹部２０１内の導電層２４０ｂを、より確実に封止樹脂２００の表面に頭出しすることができる。また、導電層２４０ｂの露出面が窪んだディッシング形状となることなどを抑制することができる。
ＣＭＰ法により、このような微調整を行うには、予め実験等で適正な研磨時間を割り出しておき、時間を固定して封止樹脂２００を研磨すればよい。
あるいは、積層された半導体チップ２１０，２２０の最上面である半導体チップ２２０の主面２２１からの研磨面の距離を計測しつつ封止樹脂２００を研磨してもよい。半導体チップ２２０の主面２２１からの研磨面の距離は、例えば半導体チップ２２０の主面２２１からの反射光を検出することで特定することができる。
以上により、例えばＣｕを主成分とし、封止樹脂２００の表面から上端部が露出し、下端部が複数のワイヤ２３０にそれぞれ接続された複数の端子２４０が形成される。ただし、複数の端子２４０は、上述のように例えばＣｕ、Ｎｉ、Ｓｎ、Ａｕ、Ｗ、及びＡｌの少なくともいずれかの金属材料から形成されてよい。
この時点で、封止樹脂２００の厚さは、完成品の半導体装置１が備える封止樹脂２００と同様、例えば７００μｍ程度となる。
図３（ｈ）～図４（ｄ）は、封止樹脂２００の表面側に、複数の端子２４０に接続される再配線層３１０が配置されたビルドアップ層３００を形成する様子を示している。以下に、図３（ｈ）～図４（ｄ）の処理について詳細に説明する。
図３（ｈ）に示すように、封止樹脂２００の上面に、ポリイミド樹脂またはエポキシ樹脂等で構成され、再配線層パターン３２０ｐを有する絶縁層３２０を形成する。
図４（ａ）に示すように、絶縁層３２０の上面、再配線層パターン３２０ｐの側面、並びに再配線層パターン３２０ｐから露出した封止樹脂２００の上面および複数の端子２４０の上面に、例えば無電解めっき等によってシード層３１０ｓを形成する。シード層３１０ｓは例えばＣｕ等の金属材料を主成分とする。ただし、シード層３１０ｓが、下層にＴｉ等を主成分とする層と、上層にＣｕ等を主成分とする層との複数層が積層されて形成されていてもよい。
図４（ｂ）に示すように、絶縁層３２０の上面に、シード層３１０ｓを介してレジストパターン５００を形成する。レジストパターン５００は、絶縁層３２０の再配線層パターン３２０ｐと重なる位置に再配線層パターン５００ｐを有する。
図４（ｃ）に示すように、Ｃｕめっき等により、例えばＣｕ等を主成分とする導電層３１０ｆを、再配線層パターン３２０ｐ，５００ｐから露出するシード層３１０ｓ上に選択的に形成する。これにより、絶縁層３２０の再配線層パターン３２０ｐ内に導電層３１０ｆが充填される。
図４（ｄ）に示すように、絶縁層３２０の上面から、レジストパターン５００及びシード層３１０ｓを除去する。レジストパターン５００は、例えば酸素プラズマ等を用いたアッシングにより除去することができる。シード層３１０ｓは例えば薬液を用いたウェットエッチング等により除去することができる。
以上により、複数の端子２４０と接続された再配線層３１０及び再配線層３１０が配置された絶縁層３２０を有するビルドアップ層３００が形成される。ここで形成されたビルドアップ層３００は、複数のビルドアップ層３００のうち最下層のビルドアップ層３００である。
図４（ｅ）に示すように、図３（ｈ）～図４（ｄ）の処理を繰り返して複数のビルドアップ層３００を積層する。また、最上層のビルドアップ層３００の上面に電極パッド３３０を形成する。また、電極パッド３３０上に、電極パッド３３０に接続される複数の半田ボール４１１を形成し、グリッド状に配置される半田ボール４１１を有するボールグリッドアレイ４１０を形成する。
以上により、実施形態１の半導体装置１が製造される。
（比較例）
次に、図５を用いて、比較例の半導体装置の製造方法について説明する。図５は、比較例にかかる半導体装置の製造方法の手順の一例を示す断面図である。
図５（ａ）に示すように、リードフレーム１００’上に、複数の半導体チップ２１０’，２２０’を積層し、半導体チップ２１０’，２２０’の個々の電極から、半導体チップ２１０’，２２０’の積層方向に延びる複数のワイヤ２３０’を形成する。また、複数の半導体チップ２１０’，２２０’及び複数のワイヤ２３０’を封止樹脂２００’で封止する。
図５（ｂ）に示すように、封止樹脂２００’の表面を研磨して、複数のワイヤ２３０’の端部を封止樹脂２００’の表面に露出させる。なお、複数のワイヤ２３０’が露出した後も、封止樹脂２００’及び複数のワイヤ２３０’の研磨を所定の間、継続することにより、複数のワイヤ２３０’が、より確実に頭出しされる。
図５（ｃ）に示すように、封止樹脂２００’の表面から露出した複数のワイヤ２３０’の端部に接続する複数の電極パッド２３０ｐ’を形成する。複数のワイヤ２３０’は、電極パッド２３０ｐ’を介して図示しないビルドアップ層に接続される。
実施形態１の半導体装置１は、複数のワイヤ２３０を封止樹脂２００の表面近傍まで延伸させなくとも、封止樹脂２００に埋没したワイヤ２３０の端部が端子２４０に接続されることで、封止樹脂２００の表面に電気的にワイヤ２３０を引き出すことができる。したがって、封止樹脂２００の層厚に対し、ワイヤ２３０の元の長さを短くすることができ、封止の際のワイヤ２３０の歪みを抑制することができる。また、ワイヤ２３０と接続する端子２４０の径を大きくしなくともよい。
実施形態１の半導体装置１は、封止樹脂２００とワイヤ２３０とを共に研磨する必要が無い。このため、研磨後の封止樹脂２００の表面の平坦性を維持することができる。したがって、端子２４０を介したワイヤ２３０とビルドアップ層３００との接続不良を抑制することができる。
実施形態１の半導体装置１は、ワイヤ２３０を研磨する必要が無いので、ワイヤ２３０の延伸を抑制することができる。したがって、ワイヤ２３０の構成材として、例えばＡｕ等の延性が高い金属材料を選択することもできる。これにより、ワイヤ２３０の構成材の選択肢が増え、半導体装置１の設計が容易となり、また、半導体装置１の電気的な特性を向上させることができる。
なお、上述の実施形態においては、半導体チップ２１０の電極２１２と同様、半導体チップ２２０の電極２２２には、ワイヤ２３０が接続されることとした。しかし、半導体チップ２２０は最上層のチップであって、封止樹脂２００の表面との距離が近い。このため、半導体チップ２２０の電極２２２には、ワイヤ２３０の代わりにＣｕ等から構成される柱状の金属部材が接続されていてもよい。このような金属部材は、例えば金属ピラーとも呼ばれる。金属ピラーは例えばメッキ法により形成されてもよい。
また、半導体チップ２２０は、コントローラチップでもよい。このときコントローラチップはパッド間のピッチが半導体チップ２１０よりも狭くともよい。パッド間のピッチが狭いと、ワイヤボンディングが難しいため、上記の金属ピラーをメッキ法により形成することが選択される。金属ピラーは、コントローラチップが半導体チップ２１０に積層される前に、コントローラチップに形成される。ただし、金属ピラーはコントローラチップを半導体チップ２１０に積層した後に形成してもよい。
また、リードフレーム１００から上に伸び、再配線層３１０と接続するワイヤがあってもよい。このとき、リードフレーム１００にはボールグリッドアレイ４１０の１つの半田ボール４１１から、接地電圧または電源電圧が供給される。ただし、リードフレーム１００に、それ以外の電圧が供給されてもよい。
（変形例１）
次に、図６を用いて、実施形態１の変形例１の半導体装置１ａについて説明する。変形例１の半導体装置１ａは、端子２４２と再配線層３１１とが一括して形成される点が、上述の実施形態１とは異なる。
図６は、実施形態１の変形例１にかかる半導体装置１ａの製造方法の手順の一例を示す断面図である。図６の処理に先立って、変形例１の半導体装置１ａの製造方法では、上述の実施形態１の図３（ａ）～（ｃ）までの処理を行う。
図６（ａ）（ｂ）は、封止樹脂２００の表面に複数の凹部２０２を形成する様子を示している。以下に、図６（ａ）～（ｃ）の処理の詳細について説明する。
図６（ａ）に示すように、封止樹脂２００の表面を覆い、再配線層パターン３２１ｐと凹部パターン３２２ｐとを有する絶縁層３２０ａを形成する。絶縁層３２０ａの再配線層パターン３２１ｐ及び凹部パターン３２２ｐは、例えばフォトリソグラフィ及びエッチング加工等により形成することができる。
すなわち、封止樹脂２００の表面に、再配線層パターン３２１ｐ及び凹部パターン３２２ｐ形成前の絶縁層３２０ａを形成する。また、絶縁層３２０ａ上に、再配線層パターン及び凹部パターンを有する図示しないレジストパターンを形成する。また、レジストパターンをマスクとして絶縁層３２０ａをエッチング加工する。これにより、再配線層パターン３２１ｐ及び凹部パターン３２２ｐを絶縁層３２０ａに形成することができる。
図６（ｂ）に示すように、凹部パターン３２２ｐを封止樹脂２００に転写して複数の凹部２０２を形成する。凹部２０２は、例えばフォトリソグラフィ及びエッチング加工等により転写することができる。
すなわち、絶縁層３２０ａの凹部パターン３２２ｐと重なる位置に、凹部パターンを有する図示しないレジストパターンを絶縁層３２０ａ上に形成する。また、レジストパターンをマスクとして封止樹脂２００をエッチング加工する。これにより、封止樹脂２００の表面に複数の凹部２０２が形成される。複数の凹部２０２の底面にはワイヤ２３０がそれぞれ露出する。
図６（ｃ）は、複数の端子２４２及び再配線層３１１を形成する様子を示している。すなわち、封止樹脂２００の複数の凹部２０２及び絶縁層３２０ａの再配線層パターン３２１ｐに一括して金属材料を充填する。このとき、例えば上述の実施形態１の図４（ａ）～（ｄ）に示す再配線層３１０の形成手法が用いられてよい。
複数の凹部２０２に充填された金属材料によって複数の端子２４２が形成される。また、これと並行して、絶縁層３２０ａの再配線層パターン３２１ｐに充填された金属材料によって再配線層３１１が形成される。
以上により、複数の端子２４２と接続された再配線層３１１及び再配線層３１１が配置された絶縁層３２０ａを有するビルドアップ層３００ａが形成される。ここで形成されたビルドアップ層３００ａは最下層のビルドアップ層３００ａである。
図６（ｄ）に示すように、上述の実施形態１の図３（ｈ）～図４（ｄ）の処理を繰り返して複数のビルドアップ層３００を形成する。これにより、最下層にビルドアップ層３００ａを有し、複数層が積層されたビルドアップ層３００が形成される。
また、最上層のビルドアップ層３００の上面に電極パッド３３０を形成する。また、電極パッド３３０上に、電極パッド３３０に接続される複数の半田ボール４１１を形成し、グリッド状に配置される半田ボール４１１を有するボールグリッドアレイ４１０を形成する。
以上により、変形例１の半導体装置１ａが製造される。
変形例１の半導体装置１ａによれば、上述の実施形態１の半導体装置１と同様の効果を奏する。
変形例１の半導体装置１ａの製造方法によれば、再配線層パターン３２１ｐと凹部パターン３２２ｐとを有する絶縁層３２０ａを形成し、凹部パターン３２２ｐが転写された封止樹脂２００の複数の凹部２０２、及び絶縁層３２０ａの再配線層パターン３２１ｐに一括して金属材料を充填する。これにより、複数の端子２４２及び再配線層３１１を一括で形成することができ、半導体装置１ａの製造効率を高めることができる。
（変形例２）
次に、図７を用いて、実施形態１の変形例２の半導体装置１ｂについて説明する。変形例２の半導体装置１ｂは、複数のビルドアップ層３００に替えてプリント基板６００を備える点が、上述の実施形態１とは異なる。
図７は、実施形態１の変形例２にかかる半導体装置１ｂの製造方法の手順の一例を示す断面図である。図７の処理に先立って、変形例２の半導体装置１ｂの製造方法では、上述の実施形態１の図３（ａ）～（ｇ）までの処理を行う。
図７（ａ）は、複数の端子２４０に複数のバンプ２６１を形成する様子を示している。すなわち、封止樹脂２００の表面である研磨面に露出した複数の端子２４０のそれぞれの上端部に複数のバンプ２６１を形成する。
図７（ｂ）に示すように、封止樹脂２００の表面側にプリント基板６００を配置して複数のバンプ２６１に接続する。プリント基板（ＰＣＢ）６００は、例えばポリイミド樹脂またはエポキシ樹脂等で構成された基材に種々の配線が形成されたプリメイドのパッケージ基板である。
プリント基板６００上には、複数の半田ボール４２１をグリッド状に形成して、複数の半田ボール４２１を備えるボールグリッドアレイ４２０を形成する。変形例２の半導体装置１ｂは、ボールグリッドアレイ４２０を介して、他のプリント基板等のマザーボードに実装される。
以上により、変形例２の半導体装置１ｂが製造される。
このように、変形例２の半導体装置１ｂは、封止樹脂２００の表面側に配置されるプリント基板６００を備える。また、複数の端子２４０の上端部は、複数のバンプ２６１を介してプリント基板６００に接続されている。
変形例２の半導体装置１ｂによれば、上述の実施形態１の半導体装置１と同様の効果を奏する。
変形例２の半導体装置１ｂの製造方法によれば、複数のビルドアップ層３００に替えて、プリント基板６００を備える半導体装置１ｂを製造することができる。
［実施形態２］
以下、図面を参照して実施形態２について詳細に説明する。実施形態２の半導体装置は複数段が積み重ねられた構造を有する点が、上述の実施形態１とは異なる。
以下に、図８及び図９を用いて、実施形態２の半導体装置２ａ，２ｂの製造方法について説明する。図８及び図９は、実施形態２にかかる半導体装置２ａ，２ｂの製造方法の手順の一例を示す断面図である。
図８（ａ）は、実施形態２の半導体装置２ａ，２ｂ（図９参照）の１段目の構造を形成する処理を示している。図８（ａ）の処理は、上述の実施形態１の図３（ａ）～（ｇ）と略同様の処理である。
図８（ａ）に示すように、複数の半導体チップ２１０，２２０に含まれる一部の半導体チップ２１０を、一方の主面２１１に形成された電極２１２（図１参照）に重ならないように主面２１１上に順次積層する。
第１の半導体チップ群としての複数の半導体チップ２１０は、半導体装置２ａ，２ｂが備えることとなる複数の半導体チップ２１０，２２０のうちの一部の半導体チップ２１０である。
半導体装置２ａ，２ｂが備えることとなる半導体チップ２１０は、上述の実施形態１の半導体チップ２１０と同様の構成を備える。すなわち、個々の半導体チップ２１０は、一方の主面２１１に電極２１２（図１参照）と不揮発性メモリとを備える。
なお、複数の半導体チップ２１０は、上述の実施形態１の複数の半導体チップ２１０と同様の態様で、リードフレーム１００上に順次積層される。
また、リードフレーム１００上に積層された複数の半導体チップ２１０の個々の電極２１２から半導体チップ２１０の積層方向に延びる複数のワイヤ２３１を形成する。
第１のワイヤ群としての複数のワイヤ２３１は、半導体装置２ａ，２ｂが備えることとなる複数のワイヤの一部となる。半導体チップ２１０の個々の電極２１２から延びる複数のワイヤ２３１は、実施形態１の半導体装置１が備える複数のワイヤ２３０と同様、半導体チップ２１０の積層方向に略垂直に延びる。
また、半導体チップ２１０及びワイヤ２３１を封止樹脂２０３により封止する。
第１の封止樹脂としての封止樹脂２０３は、半導体装置２ａ，２ｂが備えることとなる封止樹脂の一部となる。封止樹脂２０３は、上述の実施形態１の封止樹脂２００と同様、半導体チップ２１０の上面より高い位置にあるワイヤ２３１の上端部が埋没するよう、半導体チップ２１０及びワイヤ２３１を覆って形成される。
また、封止樹脂２０３は、上述の実施形態１の封止樹脂２００と同様、ＣＭＰ法等によって所定厚さ分、研磨される。
また、封止樹脂２０３の積層方向側の第３の面としての表面であって、複数のワイヤ２３１のそれぞれのワイヤ２３１に対応する位置に複数の凹部（不図示）を形成する。これにより、複数の凹部の底面に複数のワイヤ２３１のそれぞれの端部を露出させる。
第１の凹部群としての複数の凹部は、上述の実施形態１の複数の凹部２０１（図３（ｄ）参照）と同様、例えばフォトリソグラフィ及びエッチング加工によって、封止樹脂２０３の表面に形成される。このとき、エッチング深さを調整して、例えば上述の実施形態１の図２（ａ）～（ｃ）までのいずれかの状態となるよう、複数のワイヤ２３１の端部を凹部の底面に露出させる。
また、複数の凹部に金属材料を充填する。これにより、複数のワイヤ２３１のそれぞれのワイヤ２３１の端部に接続される複数の中継端子２４３が形成される。中継端子２４３は、例えば上述の実施形態１の端子２４０と同様に形成される。
すなわち、凹部への金属材料の充填に先駆けて、凹部内および封止樹脂２０３の上面を覆い、例えばＴｉＮ等を主成分とするバリア層を形成する。また、Ｃｕ等の金属材料をめっきして、封止樹脂２０３の表面全体を覆う導電層を形成する。また、封止樹脂２０３の表面の導電層およびバリア層をＣＭＰ法等によって除去することにより、バリア層を介して凹部内に配置される中継端子２４３が形成される。
また、ＣＭＰ法等によるタッチアップ研磨を行って、中継端子２４３の上面のディッシング等を抑制しつつ、中継端子２４３をより確実に封止樹脂２０３の表面に頭出しする。
図８（ｂ）（ｃ）は、実施形態２の半導体装置２ａ，２ｂの２段目の構造を形成する処理を示している。図８（ｂ）（ｃ）の処理もまた、上述の実施形態１の図３（ａ）～（ｇ）と略同様に行われる。
図８（ｂ）に示すように、封止樹脂２０３の表面に、複数の半導体チップ２１０，２２０に含まれる残りの半導体チップ２１０，２２０を、半導体チップ２１０の主面２１１に形成された電極２１２（図１参照）に重ならないように順次積層する。
第２の半導体チップ群としての複数の半導体チップ２１０，２２０は、半導体装置２ａ，２ｂに含まれることとなる複数の半導体チップ２１０，２２０のうち、既に積層済みの半導体チップ２１０を除く、残りの半導体チップ２１０，２２０である。
第２の半導体チップ群に含まれる半導体チップ２２０は、上述の実施形態１の半導体チップ２２０と同様の構成を備える。すなわち、半導体チップ２２０は、一方の主面２２１に電極２２２（図１参照）とロジック回路とを備える。
なお、半導体チップ２２０は、上述の実施形態１の半導体チップ２２０と同様の態様で、複数の半導体チップ２１０の最上面に配置される。
また、複数の半導体チップ２１０，２２０の個々の電極２１２，２２２及び複数の中継端子２４３から、複数の半導体チップ２１０，２２０の積層方向に延びる複数のワイヤ２３２を形成する。
第２のワイヤ群としての複数のワイヤ２３２は、半導体装置２ａ，２ｂが備えることとなる複数のワイヤの一部となる。つまり、半導体装置２ａ，２ｂは、全体として複数のワイヤ２３１，２３２を備えることとなる。複数のワイヤ２３１は、上述の中継端子２４３によって複数のワイヤ２３２に接続される。つまり、中継端子２４３は、複数のワイヤ２３１，２３２同士を接続し、下段のワイヤ２３１を上段のワイヤ２３２に中継する。また、複数のワイヤ２３２のうち、上段の半導体チップ２１０，２２０に接続されたワイヤ２３２は、複数のワイヤ２３１と接続されることなく単独で用いられることとなる。
図８（ｃ）に示すように、上段の複数の半導体チップ２１０，２２０及び複数のワイヤ２３２を封止樹脂２０４により封止する。
第２の封止樹脂としての封止樹脂２０４は、半導体装置２ａ，２ｂが備えることとなる封止樹脂の一部となる。つまり、半導体装置２ａ，２ｂは、下段に配置される封止樹脂２０３と、上段に配置される封止樹脂２０４とを備えることとなる。
封止樹脂２０４は、上述の実施形態１の封止樹脂２００と同様、半導体チップ２２０の上面より高い位置にあるワイヤ２３２の上端部が埋没するよう、半導体チップ２１０，２２０及びワイヤ２３２を覆って形成される。
また、封止樹脂２０４は、上述の実施形態１の封止樹脂２００と同様、ＣＭＰ法等によって所定厚さ分、研磨される。
また、封止樹脂２０４の積層方向側の第２の面としての表面であって、複数のワイヤ２３２のそれぞれのワイヤ２３２に対応する位置に複数の凹部（不図示）を形成する。これにより、複数の凹部群の底面に複数のワイヤ２３２のそれぞれの端部を露出させる。
第２の凹部群としての複数の凹部は、上述の実施形態１の複数の凹部２０１（図３（ｄ）参照）と同様、例えばフォトリソグラフィ及びエッチング加工によって、封止樹脂２０４の表面に形成される。このとき、エッチング深さを調整して、例えば上述の実施形態１の図２（ａ）～（ｃ）までのいずれかの状態となるよう、複数のワイヤ２３２の端部を凹部の底面に露出させる。
また、複数の凹部に金属材料を充填する。これにより、複数のワイヤ２３２のそれぞれのワイヤ２３２の端部に接続される複数の端子２４４が形成される。端子２４４は、例えば上述の実施形態１の端子２４０と同様に形成される。
すなわち、凹部への金属材料の充填に先駆けて、凹部内および封止樹脂２０４の上面を覆い、例えばＴｉＮ等を主成分とするバリア層を形成する。また、Ｃｕ等の金属材料をめっきして、封止樹脂２０４の表面全体を覆う導電層を形成する。また、封止樹脂２０４の表面の導電層およびバリア層をＣＭＰ法等によって除去することにより、バリア層を介して凹部内に配置される端子２４４が形成される。
また、ＣＭＰ法等によるタッチアップ研磨を行って、端子２４４の上面のディッシング等を抑制しつつ、端子２４４をより確実に封止樹脂２０４の表面に頭出しする。
図９は、封止樹脂２０４の上面に複数のビルドアップ層３００を形成して半導体装置２ａを製造し、また、封止樹脂２０４の上面にプリント基板６００を配置して半導体装置２ｂを製造する様子を示している。
図９（ａ）に示すように、上述の実施形態１の半導体装置１の場合と同様に、複数のビルドアップ層３００、及びボールグリッドアレイ４１０を形成する。
すなわち、封止樹脂２０４の表面に露出した端子２４４に再配線層３１０を接続する。つまり、それらの再配線層３１０と、それらの再配線層３１０が配置された絶縁層３２０とを有する最下層のビルドアップ層３００を形成する。
また、最下層のビルドアップ層３００上に複数のビルドアップ層３００を積層する。また、最上層のビルドアップ層３００の表面に電極パッド３３０を形成する。また、電極パッド３３０に接続される複数の半田ボール４１１を形成し、グリッド状に配置された複数の半田ボール４１１を備えるボールグリッドアレイ４１０を形成する。
以上により、実施形態２の半導体装置２ａが製造される。
図９（ｂ）に示すように、上述の実施形態１の変形例２の半導体装置１ｂの場合と同様に、プリント基板６００を配置し、また、ボールグリッドアレイ４２０を形成する。
すなわち、封止樹脂２０４の表面に露出した端子２４４に接続する複数のバンプ２６１を形成する。
また、封止樹脂２０４の表面側にプリント基板６００を配置して複数のバンプ２６１に接続する。また、プリント基板６００の上面に、複数の半田ボール４２１を形成し、グリッド状に配置された複数の半田ボール４２１を備えるボールグリッドアレイ４２０を形成する。
以上により、実施形態２の半導体装置２ｂが製造される。
このように、実施形態２の半導体装置２ａ，２ｂは、いずれも以下の構成を備える。
すなわち、半導体装置２ａ，２ｂは、一方の主面２１１上に順次積層される第１の半導体チップ群としての複数の半導体チップ２１０と、これらの半導体チップ２１０よりも封止樹脂２０４の表面に近い側で、一方の主面２１１上に順次積層される第２の半導体チップ群としての複数の半導体チップ２１０，２２０と、を備える。
また、半導体装置２ａ，２ｂは、個々の電極２１２に接続され、半導体チップ２１０の積層方向に封止樹脂２０３の内部を延びる第１のワイヤ群としての複数のワイヤ２３１と、これらのワイヤ２３１の電極２１２との接続端の反対側の端部位置よりも封止樹脂２０４の表面に近い側から、半導体チップ２１０，２２０の積層方向に封止樹脂２０４の内部を封止樹脂２０４の表面近傍まで延びる第２のワイヤ群としての複数のワイヤ２３２と、を備える。
また、半導体装置２ａ，２ｂは、複数のワイヤ２３１のそれぞれのワイヤ２３１と、複数のワイヤ２３１のそれぞれのワイヤ２３１と対応する複数のワイヤ２３２のそれぞれのワイヤ２３２とを接続する複数の中継端子２４３と、を備える。
ここで、複数の中継端子２４３は、半導体チップ２１０，２２０の積層方向において、下段に配置される複数の半導体チップ２１０と上段に配置される複数の半導体チップ２１０，２２０との間に配置される。また、複数の中継端子２４３は、半導体チップ２１０，２２０の積層方向の実質的に等しい位置に配置される。つまり、複数の中継端子２４３は水平方向の高さ位置が略等しい。
また、半導体装置２ａ，２ｂは、封止樹脂２０４に埋没された一端部が複数のワイヤ２３２のそれぞれと接続されており、封止樹脂２０４の表面に他端部が露出する複数の端子２４４を備える。
実施形態２の半導体装置２ａ，２ｂによれば、上述の実施形態１の半導体装置１と同様の効果を奏する。
実施形態２の半導体装置２ａ，２ｂによれば、複数段が積み重ねられた構造を有する。これにより、同じ積層数の複数の半導体チップを１段に積層するよりも、個々のワイヤ２３１，２３２をいっそう短くすることができる。よって、個々のワイヤ２３１，２３２の歪みをいっそう抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１ａ，１ｂ，２ａ，２ｂ…半導体装置、１００…リードフレーム、２００，２０３，２０４…封止樹脂、２０１，２０２…凹部、２１０，２２０…半導体チップ、２１１，２２１…主面、２１２，２２２…電極、２３０，２３１，２３２…ワイヤ、２４０，２４２，２４４…端子、２４３…中継端子、２５０…バリア層、２６１…バンプ、３００，３００ａ…ビルドアップ層、３１０，３１１…再配線層、４１０，４２０…ボールグリッドアレイ、４１１，４２１…半田ボール、６００…プリント基板。

Claims (10)

  1. 電極が形成された第１の面を個々に有する複数の半導体チップと、
    前記第１の面に形成された前記電極に重ならないように、前記第１の面上に順次積層される前記複数の半導体チップを封止する封止樹脂と、
    前記複数の半導体チップの個々の前記電極から、前記半導体チップの積層方向に前記封止樹脂の内部を延びる複数のワイヤと、
    前記封止樹脂に埋没された一端部が前記複数のワイヤのそれぞれと接続されており、前記封止樹脂の前記積層方向側の表面である第２の面において他端部が前記封止樹脂から露出する複数の端子と、を備える、
    半導体装置。
  2. 前記複数の端子の前記他端部は、
    前記封止樹脂の前記第２の面側に設けられた再配線層に接続されている、
    請求項１に記載の半導体装置。
  3. 前記第２の面側に配置されるプリント基板を更に備え、
    前記複数の端子の前記他端部は、
    複数のバンプを介して前記プリント基板に接続されている、
    請求項１に記載の半導体装置。
  4. 前記封止樹脂と前記複数の端子との界面には、前記封止樹脂と前記複数の端子との間に介在される金属含有層が配置され、
    前記金属含有層は、
    前記複数のワイヤ及び前記複数の端子とは異なる金属材料を含む、
    請求項１乃至請求項３のいずれか１項に記載の半導体装置。
  5. 前記金属含有層は、
    Ｔｉ、ＴｉＮ、Ｔａ、及びＴａＮの少なくともいずれかを含む、
    請求項４に記載の半導体装置。
  6. 前記複数のワイヤ及び前記複数の端子は同種の金属材料を含む、
    請求項１乃至請求項５のいずれか１項に記載の半導体装置。
  7. 前記複数のワイヤ及び前記複数の端子は異なる種類の金属材料を含む、
    請求項１乃至請求項５のいずれか１項に記載の半導体装置。
  8. 前記複数のワイヤは、
    Ａｕ、ＣｕＰｄ、Ｃｕ、及びＡｇの少なくともいずれかの金属材料を含み、
    前記複数の端子は、
    Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ｗ、及びＡｌの少なくともいずれかの金属材料を含む、
    請求項１乃至請求項７のいずれか１項に記載の半導体装置。
  9. 前記複数の半導体チップは、
    前記第１の面上に順次積層される第１の半導体チップ群と、
    前記第１の半導体チップ群よりも前記封止樹脂の前記第２の面に近い側で、前記第１の面上に順次積層される第２の半導体チップ群と、を含み、
    前記第１の半導体チップ群の個々の前記電極から延びる前記複数のワイヤは、
    個々の前記電極に接続され、前記半導体チップの積層方向に前記封止樹脂の内部を延びる第１のワイヤ群と、
    前記第１のワイヤ群の前記電極との接続端の反対側の端部位置よりも前記封止樹脂の前記第２の面に近い側から、前記半導体チップの積層方向に前記封止樹脂の内部を前記封止樹脂の前記第２の面近傍まで延びる第２のワイヤ群と、を含み、
    前記第１のワイヤ群のそれぞれのワイヤと、前記第１のワイヤ群のそれぞれのワイヤと対応する前記第２のワイヤ群のそれぞれのワイヤとを接続する複数の中継端子と、を備える。
    請求項１乃至請求項８のいずれか１項に記載の半導体装置。
  10. 電極が形成された第１の面を個々に有する複数の半導体チップを、前記第１の面に形成された前記電極に重ならないように前記第１の面上に順次積層し、
    前記複数の半導体チップの個々の前記電極から前記半導体チップの積層方向に延びる複数のワイヤを形成し、
    前記複数の半導体チップ及び前記複数のワイヤを封止樹脂により封止し、
    前記封止樹脂の前記積層方向側の表面である第２の面であって、前記複数のワイヤにそれぞれ対応する位置に複数の凹部を形成して、前記複数の凹部の底面に前記複数のワイヤの端部をそれぞれ露出させ、
    前記複数の凹部に金属材料を充填して前記複数のワイヤの端部にそれぞれ接続される複数の端子を形成する、
    半導体装置の製造方法。
JP2021028130A 2021-02-25 2021-02-25 半導体装置および半導体装置の製造方法 Pending JP2022129462A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021028130A JP2022129462A (ja) 2021-02-25 2021-02-25 半導体装置および半導体装置の製造方法
TW110125423A TWI797669B (zh) 2021-02-25 2021-07-12 半導體裝置以及半導體裝置的製造方法
CN202110836079.1A CN114975382A (zh) 2021-02-25 2021-07-23 半导体装置及半导体装置的制造方法
US17/468,372 US11854925B2 (en) 2021-02-25 2021-09-07 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021028130A JP2022129462A (ja) 2021-02-25 2021-02-25 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022129462A true JP2022129462A (ja) 2022-09-06

Family

ID=82899826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021028130A Pending JP2022129462A (ja) 2021-02-25 2021-02-25 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11854925B2 (ja)
JP (1) JP2022129462A (ja)
CN (1) CN114975382A (ja)
TW (1) TWI797669B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569815B1 (ko) * 2016-10-01 2023-08-22 인텔 코포레이션 전자 디바이스 패키지

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403457B2 (en) * 1999-08-25 2002-06-11 Micron Technology, Inc. Selectively coating bond pads
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4123027B2 (ja) * 2003-03-31 2008-07-23 セイコーエプソン株式会社 半導体装置の製造方法
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
WO2008014633A1 (en) * 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
JP2009043877A (ja) 2007-08-08 2009-02-26 Alps Electric Co Ltd 半導体装置およびその製造方法ならびにインターポーザ
US8198717B1 (en) * 2009-05-08 2012-06-12 Micron Technology, Inc. Signal shifting to allow independent control of identical stacked memory modules
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
JP2013175585A (ja) 2012-02-24 2013-09-05 Toshiba Corp 積層型半導体装置
WO2014066153A1 (en) * 2012-10-23 2014-05-01 Tessera, Inc. Multiple die stacking for two or more die
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
TWI604591B (zh) 2015-12-23 2017-11-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造及其製造方法
TWI567897B (zh) * 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
US9899347B1 (en) 2017-03-09 2018-02-20 Sandisk Technologies Llc Wire bonded wide I/O semiconductor device
TWI613772B (zh) * 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
KR20180130043A (ko) * 2017-05-25 2018-12-06 에스케이하이닉스 주식회사 칩 스택들을 가지는 반도체 패키지
US20190164948A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US10522489B1 (en) * 2018-06-28 2019-12-31 Western Digital Technologies, Inc. Manufacturing process for separating logic and memory array
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
KR20200127535A (ko) * 2019-05-02 2020-11-11 에스케이하이닉스 주식회사 팬 아웃 서브 패키지를 포함한 스택 패키지
US11024604B2 (en) * 2019-08-10 2021-06-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
TW202234634A (zh) 2022-09-01
US11854925B2 (en) 2023-12-26
CN114975382A (zh) 2022-08-30
TWI797669B (zh) 2023-04-01
US20220270945A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
JP4851794B2 (ja) 半導体装置
CN108010886B (zh) 半导体封装件和制造半导体封装件的方法
JP4340517B2 (ja) 半導体装置及びその製造方法
US7932616B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
US20210358824A1 (en) Integrated fan-out package, package-on-package structure, and manufacturing method thereof
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP4420908B2 (ja) 電子素子搭載構造
TWI792384B (zh) 半導體裝置及其製造方法
TWI602275B (zh) 封裝結構及其製作方法
US20220270945A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4442181B2 (ja) 半導体装置およびその製造方法
JP2005116715A (ja) 半導体装置およびその製造方法
US11469184B2 (en) Semiconductor device and manufacturing method of the same
TWI835227B (zh) 半導體裝置及半導體裝置之製造方法
TWI790670B (zh) 半導體裝置
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
US11177218B2 (en) Package including metallic bolstering pattern and manufacturing method of the package
TWI790690B (zh) 半導體裝置及其製造方法
JP2023136139A (ja) 半導体装置およびその製造方法
JP2022098115A (ja) 半導体装置およびその製造方法
TW202335215A (zh) 半導體裝置及半導體裝置的製造方法
CN113823603A (zh) 半导体装置及其制造方法
JP2011171350A (ja) 半導体装置およびその製造方法
JP2010118679A (ja) 半導体装置の製造方法