KR20200127535A - 팬 아웃 서브 패키지를 포함한 스택 패키지 - Google Patents

팬 아웃 서브 패키지를 포함한 스택 패키지 Download PDF

Info

Publication number
KR20200127535A
KR20200127535A KR1020190051865A KR20190051865A KR20200127535A KR 20200127535 A KR20200127535 A KR 20200127535A KR 1020190051865 A KR1020190051865 A KR 1020190051865A KR 20190051865 A KR20190051865 A KR 20190051865A KR 20200127535 A KR20200127535 A KR 20200127535A
Authority
KR
South Korea
Prior art keywords
package
semiconductor die
fan
die
semiconductor
Prior art date
Application number
KR1020190051865A
Other languages
English (en)
Inventor
이승엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190051865A priority Critical patent/KR20200127535A/ko
Priority to TW108140990A priority patent/TWI832924B/zh
Priority to US16/689,659 priority patent/US11004831B2/en
Priority to CN201911199510.5A priority patent/CN111883489B/zh
Publication of KR20200127535A publication Critical patent/KR20200127535A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

스택 패키지는 패키지 기판에 제1 및 제2접속 범프들에 의해 실장된 팬 아웃 서브 패키지를 포함한다. 팬 아웃 서브 패키지는 제1반도체 다이 및 재배선 패턴들을 포함한다. 패키지 기판 상에 서로 다른 계단 형상들을 이루며 제2반도체 다이들과 제3반도체 다이들 스택된다. 제2 및 제3반도체 다이들은 패키지 기판에 본딩 와이어들에 의해 연결된다.

Description

팬 아웃 서브 패키지를 포함한 스택 패키지{Stack package including fan out sub package}
본 출원은 반도체 패키지 기술에 관한 것으로, 특히, 팬 아웃 서브 패키지를 포함한 스택 패키지에 관한 것이다.
복수 개의 반도체 다이(semiconductor die)들을 내장시킨 반도체 패키지들이 시도되고 있다. 반도체 다이들이 서로 스택(stack)되어 반도체 패키지를 형성할 수 있다. 반도체 다이들과 패키지 기판을 전기적으로 연결하는 데 와이어 본딩(wire bonding) 방식이 사용되고 있다. 반도체 다이의 데이터 처리 양이 증가하면서, 보다 빠른 데이터 처리를 위해서 인풋아웃풋(I/O) 단자의 수량을 증가시키는 것이 요구되고 있다. 증가된 인풋아웃풋(I/O) 단자들을 패키지 기판과 연결하기 위한 다양한 시도들이 이루어지고 있다.
본 출원은 패키지 기판에 팬 아웃 서브 패키지(fan out sub package)를 배치하고, 팬 아웃 서브 패키지 상에 복수의 반도체 다이들을 스택한 스택 패키지 구조를 제시하고자 한다.
본 출원의 일 관점은, 패키지 기판에 제1 및 제2접속 범프들에 의해 실장된 팬 아웃 서브 패키지; 상기 팬 아웃 서브 패키지 상에 스택된 제2반도체 다이들; 상기 제2반도체 다이들 상에 스택된 제3반도체 다이들; 상기 제2반도체 다이들에 연결된 제1본딩 와이어들; 및 상기 제3반도체 다이들에 연결된 제2본딩 와이어들;을 포함한 스택 패키지를 제시한다.
상기 패키지 기판은 상기 제1본딩 와이어들이 연결되는 제1와이어 본드 핑거들; 상기 제2본딩 와이어들이 연결되는 제2와이어 본드 핑거들; 상기 제1접속 범프들이 접속되는 제1범프 본드 핑거들; 및 상기 제2접속 범프들이 접속되는 제2범프 본드 핑거들;을 더 포함한다.
상기 팬 아웃 서브 패키지는 제1반도체 다이를 내장(embedding)하는 밀봉층; 상기 제1반도체 다이의 일 표면으로부터 연장되어 상기 밀봉층 아래에 배치된 상기 제1접속 범프들에 연결된 제1재배선 패턴들; 및 상기 제1반도체 다이를 상기 제2접속 범프들에 연결시키도록 연장된 제2재배선 패턴들;을 더 포함한다.
본 출원의 일 관점은, 패키지 기판에 제1 및 제2접속 범프들에 의해 실장된 팬 아웃 서브 패키지; 상기 팬 아웃 서브 패키지 상에 계단 형상을 이루며 스택된 제2반도체 다이들; 및 상기 제2반도체 다이들과 상기 패키지 기판을 연결하는 본딩 와이어들; 을 포함한다.
상기 팬 아웃 서브 패키지는 제1반도체 다이를 내장하는 밀봉층; 상기 제1반도체 다이의 일 표면으로부터 연장되어 상기 밀봉층 아래에 배치된 상기 제1접속 범프들에 연결된 제1재배선 패턴들; 및 상기 제1반도체 다이를 상기 제2접속 범프들에 연결시키도록 연장된 제2재배선 패턴들;을 포함한다.
상기 스택 패키지는 상기 제1접속 범프들이 배치된 위치와 상기 제2접속 범프들이 배치된 위치 사이에 위치하고 상기 팬 아웃 서브 패키지를 지지하는 더미 범프들을 더 포함한다.
본 출원의 실시예들에 따르면, 패키지 기판에 팬 아웃 서브 패키지를 배치하고, 팬 아웃 서브 패키지 상에 복수의 반도체 다이들을 스택한 스택 패키지 구조를 제시할 수 있다.
도 1은 일 예에 따른 스택 패키지의 단면 구조를 보여주는 개략적인 단면도이다.
도 2 및 도 3은 도 1의 스택 패키지의 일부 부분들을 확대 도시한 개략적인 단면도들이다.
도 4는 도 1의 스택 패키지의 와이어 본드 핑거, 접속 범프 및 다이 패드들의 배치를 개념적으로 보여주는 개략적인 평면도이다.
도 5는 도 4의 다이 패드들의 배치를 확대하여 보여주는 개략적인 평면도이다.
도 6은 도 4의 접속 범프 및 다이 패드들의 배치를 개념적으로 보여주는 개략적인 평면도이다.
도 7은 일 예에 따른 스택 패키지의 팬 아웃 서브 패키지의 에지 부분을 확대 도시한 개략적인 단면도이다.
도 8은 일 예에 따른 스택 패키지의 단면 구조를 보여주는 개략적인 단면도이다.
도 9는 일 예에 따른 스택 패키지의 단면 구조를 보여주는 개략적인 단면도이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다.
본 출원의 예의 기재에서 "제1" 및 "제2", "측면(side)", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.
반도체 패키지는 반도체 다이 또는 반도체 칩과 같은 전자 소자들을 포함할 수 있으며, 반도체 다이 또는 칩은 전자 회로가 집적된 반도체 기판이 다이(die) 또는 칩 형태로 절단 가공된 형태를 포함할 수 있다. 반도체 칩은 DRAM이나 SRAM, NAND FLASH, NOR FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 다이나 에이직(ASIC) 칩을 의미할 수 있다. 반도체 패키지는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다. 반도체 패키지는 사물 인터넷에 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 일 예에 따른 스택 패키지(10)의 단면 구조를 보여주는 개략적인 단면도이다.
도 1을 참조하면, 일 실시예에 따른 스택 패키지(10)는 패키지 기판(100), 제1반도체 다이(200)를 내장(embedding)하는 팬 아웃 서브 패키지(500), 복수의 제2반도체 다이(711)들의 제1스택(701)을 포함하여 구성될 수 있다. 제2반도체 다이(711)들의 제1스택(701) 상에 복수의 제3반도체 다이(712)들의 제2스택(702)이 적층될 수 있다. 스택 패키지(10)는 복수의 제1본딩 와이어(801)들 및 복수의 제2본딩 와이어(802)들을 더 포함할 수 있다. 팬 아웃 서브 패키지(500)는 복수의 제1접속 범프(bump: 601)들 및 복수의 제2접속 범프(602)들에 의해서 패키지 기판(100)에 실장될 수 있다. 복수의 제1 및 제2접속 범프(601, 602)들은 제1반도체 다이(200)와 수평 방향으로 이격되도록 위치한다.
스택 패키지(10)는 패키지 기판(100)을 덮고, 팬 아웃 서브 패키지(500), 제1스택(701), 및 제2스택을 덮어 보호하는 외측 밀봉층(outer encapsulating layer: 900)을 더 포함할 수 있다. 외측 밀봉층(900)은 에폭시몰딩재(EMC: Epoxy Molding Compound)와 같은 패키지 몰딩재를 포함할 수 있다.
패키지 기판(100)은 스택 패키지(10)를 외부 기기와 전기적으로 연결시키는 인터커넥트 구조(interconnect structure)를 포함할 수 있다. 패키지 기판(100)은 인쇄회로기판(PCB: Printed Circuit Board) 형태로 구비될 수 있다. 패키지 기판(100)의 제1표면(101)의 반대측에 위치하는 제2표면(102)에 외측 커넥터(outer connector: 109)들이 배치될 수 있다. 외측 커넥터(109)들은 외부 기기에 접속될 수 있는 부재, 예컨대 솔더 볼(solder ball)들을 포함할 수 있다.
패키지 기판(100)의 제1표면(101)에 제1와이어 본드 핑거(wire bond finger: 140)들과 제2와이어 본드 핑거(170)들이 배치될 수 있다. 제1와이어 본드 핑거(140)들과 제2와이어 본드 핑거(170)들은 패키지 기판(100)의 제1표면(101)에서 서로 반대측에 위치할 수 있다. 제1와이어 본드 핑거(140)들과 제2와이어 본드 핑거(170)들은 패키지 기판(100)의 양측 에지(edge) 부분에 각각 배치될 수 있다. 제1와이어 본드 핑거(140)들과 제2와이어 본드 핑거(170)들은 팬 아웃 서브 패키지(500)를 사이에 두고, 서로 반대측의 패키지 기판(100)의 부분들에 각각 위치할 수 있다. 제1와이어 본드 핑거(140)들과 제2와이어 본드 핑거(170)들은 팬 아웃 서브 패키지(500)에 중첩된 패키지 기판(100) 부분을 사이에 두고, 서로 이격되도록 패키지 기판(100)의 제1표면(101)에 배치될 수 있다.
복수의 제1본딩 와이어(bonding wire: 801)들이 패키지 기판(100)의 제1와이어 본드 핑거(140)들 각각에 전기적으로 연결된다. 복수의 제2본딩 와이어(802)들이 패키지 기판(100)의 제2와이어 본드 핑거(170)들 각각에 전기적으로 연결된다. 제1본딩 와이어(801)들은 제1와이어 본드 핑거(140)들에 제1스택(701)의 제2반도체 다이(711)들을 전기적으로 연결시킨다. 제2본딩 와이어(802)들은 제2와이어 본드 핑거(170)들에 제2스택(702)의 제3반도체 다이(712)들을 전기적으로 연결시킨다. 제1본딩 와이어(801)들은 제2반도체 다이(711)들의 제1스택(701)을 사이에 두고 제2본딩 와이어(802)들과 서로 반대되는 위치에 배치된다.
제1스택(701)은 복수의 제2반도체 다이(711)들이 서로 스택되어 구성될 수 있다. 제2반도체 다이(711)들은 제1계단 형상(701S)을 이루도록 서로 제1오프셋(offset) 스택된다. 예컨대, 제2반도체 다이(711)들은 제2와이어 본드 핑거(170)들이 배치된 위치를 향하는 제1오프셋 방향으로 일정 간격 오프셋되며 순차적으로 스택된다. 제2반도체 다이(711)들은 각각 제1본딩 와이어(801)가 접속 연결될 에지 부분들이 드러나도록 스택된다. 제2반도체 다이(711)는 팬 아웃 서브 패키지(500)에 제1접착층(721)에 의해 부착될 수 있다. 제2반도체 다이(711)들 사이에 또 다른 제1접착층들이 각각 도입될 수 있다.
제2스택(702)은 복수의 제3반도체 다이(712)들이 서로 스택되어 구성될 수 있다. 제3반도체 다이(712)들은 제2계단 형상(702S)을 이루도록 서로 제2오프셋 스택된다. 예컨대, 제3반도체 다이(712)들은 제1와이어 본드 핑거(140)들이 배치된 위치를 향하는 제2오프셋 방향으로 일정 간격 오프셋되며 순차적으로 스택된다. 제2오프셋 방향은 제1오프셋 방향의 반대방향을 향할 수 있다. 제3반도체 다이(712)들은 각각 제2본딩 와이어(802)가 접속 연결될 에지 부분들이 드러나도록 스택된다. 제3반도체 다이(712)는 제2반도체 다이(711) 상에 제2접착층(722)에 의해 부착될 수 있다. 제3반도체 다이(712)들 사이에 또 다른 제2접착층들이 각각 도입될 수 있다.
제1본딩 와이어(801)는 패키지 기판(100)의 제1와이어 본드 핑거(140)를 제1스택(701)의 최하단의 제2반도체 다이(711B)와 전기적으로 연결시키는 제1서브 본딩 와이어(811)를 포함할 수 있다. 최하단의 제2반도체 다이(711B)는 제1스택(701)의 제2반도체 다이(711)들 중 팬 아웃 서브 패키지(500) 상에 최근하게 스택된 제2반도체 다이일 수 있다. 제1본딩 와이어(801)는 제2반도체 다이(711)들을 서로 전기적으로 연결시키는 제2서브 본딩 와이어(821)들을 더 포함할 수 있다. 제1서브 본딩 와이어(811)는 제2서브 본딩 와이어(821)에 연결될 수 있다.
제2본딩 와이어(802)는 패키지 기판(100)의 제2와이어 본드 핑거(170)를 제3반도체 다이(712)들의 제2스택(702)에 전기적으로 연결시키고, 제3반도체 다이(712)들을 서로 전기적으로 연결시키도록 연장될 수 있다.
패키지 기판(100)의 제1표면(101)에 복수의 제1범프 본드 핑거(150)들 및 복수의 제2범프 본드 핑거(180)들이 배치된다. 제1범프 본드 핑거(150)들은 제1와이어 본드 핑거(140)들에 전기적으로 연결된다. 제1연결 배선(160)들이 제1범프 본드 핑거(150)들을 각각 제1와이어 본드 핑거(140)들에 연결시키도록 패키지 기판(100)의 제1표면(101)에 배치된다. 제2연결 배선(190)들이 제2범프 본드 핑거(180)들을 각각 제2와이어 본드 핑거(170)들에 연결시키도록 패키지 기판(100)의 제1표면(101)에 배치된다.
제1접속 범프(601)들이 제1범프 본드 핑거(150)들 각각에 전기적으로 접속되고 물리적 및 기계적으로 본딩(bonding)된다. 제2접속 범프(602)들이 제2범프 본드 핑거(180)들 각각에 전기적으로 접속되고 물리적 및 기계적으로 본딩된다. 제1접속 범프(601)들 및 제2접속 범프(602)들은 실질적으로 동일한 형태의 접속 부재로 형성될 수 있다. 예컨대, 제1 및 제2접속 범프(601, 602)는 범프 바디(bump body: 611)와 도전성 접착층(612)을 포함하여 구성될 수 있다. 범프 바디(611)는 구리(Cu)와 같은 금속 물질로 형성될 수 있고, 도전성 접착층(612)은 솔더층을 포함할 수 있다. 범프 바디(611)는 팬 아웃 서브 패키지(500)에 접속되고, 도전성 접착층(612)들은 패키지 기판(100)의 제1 및 제2범프 본드 핑거들(150, 180)에 연결된다.
팬 아웃 서브 패키지(500)는 제1반도체 다이(200)를 내장한 팬 아웃 패키지(Fan-Out Package) 구조로 구성된다. 예컨대, 팬 아웃 서브 패키지(500)는 제1반도체 다이(200), 내측 밀봉층(300) 및 제1 및 제2재배선 패턴들(401, 402)을 포함하여 구성된다.
내측 밀봉층(300)은 제1반도체 다이(200)를 덮어 함침(embedding)하여, 팬 아웃 서브 패키지(500)의 바디(body)를 구성한다. 내측 밀봉층(300)은 에폭시몰딩재(EMC)와 같은 패키지 몰딩재를 포함할 수 있다. 내측 밀봉층(300)은 제1반도체 다이(200)의 일 표면(201)을 드러내도록 형성될 수 있다. 제1반도체 다이(200)의 일 표면(201)에 복수의 제1다이 패드(210)들 및 복수의 제2다이 패드(220)들이 배치된다. 제1 및 제2다이 패드들(210, 230)은 제1반도체 다이(200)에 전기적으로 접속하는 접속 단자들일 수 있다.
제1반도체 다이(200)는 일 표면(201)이 패키지 기판(100)의 제1표면(101)을 마주보도록, 패키지 기판(100) 위에 배치된다. 제1반도체 다이(200)는 패키지 기판(100)의 제1와이어 본드 핑거(140)들과 제2와이어 본드 핑거(170)들 사이의 중앙 부분 상에 배치된다.
제1반도체 다이(200)는 제1스택(701)의 제2반도체 다이(711)들 및 제2스택(702)의 제3반도체 다이(712)들과 전기적으로 연결된다. 제1반도체 다이(200)는 제1스택(701)의 제2반도체 다이(711)들 및 제2스택(702)의 제3반도체 다이(712)들을 제어하는 콘트롤러(controller)를 포함하여 구비될 수 있다. 제1스택(701)의 제2반도체 다이(711)들 및 제2스택(702)의 제3반도체 다이(712)들은 데이터를 저장하는 메모리 반도체 다이들일 수 있다. 제1스택(701)의 제2반도체 다이(711)들 및 제2스택(702)의 제3반도체 다이(712)들은 제1반도체 다이(200)에 데이터(data)를 제공하거나 또는 제1반도체 다이(200)의 제어에 의해서 데이터를 저장하는 메모리 반도체 다이들일 수 있다. 제2반도체 다이(711)들 및 제3반도체 다이(712)들은 낸드 메모리(NAND memory) 다이일 수 있다.
도 2 및 도 3은 도 1의 스택 패키지(10)의 팬 아웃 서브 패키지(500)의 일부 부분들을 확대 도시한 개략적인 단면도들이다.
도 2 및 도 1을 함께 참조하면, 제1재배선 패턴(401)들, 제1접속 범프(601)들, 패키지 기판(100)의 제1범프 본드 핑거(150)들, 제1연결 배선(160)들, 제1와이어 본드 핑거(140)들 및 제1본딩 와이어(801)들에 의해서, 제1반도체 다이(200)는 제1스택(701)의 제2반도체 다이(711)들과 전기적으로 연결될 수 있다. 이와 같이 제1재배선 패턴(401)들에서 제1본딩 와이어(801)들로 이어지는 신호 경로들은, 제2반도체 다이(711)들이 제1반도체 다이(200)와 신호를 교환하는 제1채널(channel)을 제공할 수 있다.
도 3 및 도 1을 함께 참조하면, 제2재배선 패턴(402)들, 제2접속 범프(602)들, 패키지 기판(100)의 제2범프 본드 핑거(180)들, 제2연결 배선(190)들, 제2와이어 본드 핑거(170)들 및 제2본딩 와이어(802)들에 의해서, 제1반도체 다이(200)는 제2스택(701)의 제3반도체 다이(712)들과 전기적으로 연결될 수 있다. 이와 같이 제2재배선 패턴(402)들에서 제2본딩 와이어(802)들로 이어지는 신호 경로들은, 제3반도체 다이(712)들이 제1반도체 다이(200)와 신호를 교환하는 제2채널을 제공할 수 있다. 제1반도체 다이(200)는 제1 및 제2채널을 포함하는 복수의 채널들을 이용하여 제2 및 제3반도체 다이들(711, 712)과 데이터 신호들을 교환할 수 있어, 스택 패키지(10)의 동작 속도를 향상시킬 수 있다.
도 2 및 도 1을 다시 참조하면, 제1재배선 패턴(401)들은 제1반도체 다이(200)를 제1접속 범프(601)들에 전기적으로 연결시킨다. 제1재배선 패턴(401)들은 제1반도체 다이(200)의 일 표면(201)으로부터 내측 밀봉층(300)의 아래쪽 표면으로 연장된다. 제1재배선 패턴(401)들은 제1반도체 다이(200)의 일 표면(201)으로부터 연장되어 내측 밀봉층(300) 아래에 배치된 제1접속 범프(601)들에 연결된다. 제1재배선 패턴(401)들은 금속으로 형성될 수 있다. 제1재배선 패턴(401)들은 구리나 알루미늄과 같은 금속으로 이루어진 층을 포함할 수 있다. 각각의 제1재배선 패턴(401)은 제1부분(411), 제1연장부(412) 및 제2부분(413)을 포함하는 도전 패턴으로 구성될 수 있다. 제1재배선 패턴(401)의 제1부분(411)은 제1접속 범프(601)가 접속되는 랜드(land)로 형성된다. 제1재배선 패턴(401)의 제1부분(411)은 내측 밀봉층(300)의 아래쪽 표면에 배치되고, 제1반도체 다이(200)와는 수평방향으로 일정 간격 이격되도록 위치한다. 제1재배선 패턴(401)의 제2부분(413)은 제1반도체 다이(200)의 제1다이 패드(210) 상에 중첩되며, 제1다이 패드(210)에 전기적으로 연결된다. 제1재배선 패턴(401)의 제1연장부(412)는 제1부분(411)을 제2부분(413)에 전기적으로 연결시키며, 라인(line) 형상을 갖는다.
도 3 및 도 1을 다시 참조하면, 제2재배선 패턴(402)들은 제1재배선 패턴(401)들과 반대 방향으로 연장된다. 제2재배선 패턴(402)들은 제1반도체 다이(200)의 일 표면(201)으로부터 내측 밀봉층(300)의 아래쪽 표면으로 연장되며, 제1접속 범프(601)들과 반대 방향에 배치된 제2접속 범프(602)들을 향한다. 제2재배선 패턴(402)들은 제1반도체 다이(200)를 제2접속 범프(602)들에 전기적으로 연결시킨다. 각각의 제2재배선 패턴(402)은 제3부분(415), 제2연장부(416) 및 제4부분(417)을 포함하는 도전 패턴으로 구성될 수 있다. 제2재배선 패턴(402)의 제3부분(415)은 제2접속 범프(602)가 접속되는 랜드로 형성된다. 제2재배선 패턴(402)의 제3부분(415)은 내측 밀봉층(300)의 아래쪽 표면에 배치되고, 제1반도체 다이(200)와는 수평방향으로 일정 간격 이격되도록 위치한다. 제2재배선 패턴(402)의 제4부분(417)은 제1반도체 다이(200)의 제2다이 패드(220) 상에 중첩되며, 제2다이 패드(220)에 전기적으로 연결된다. 제2재배선 패턴(402)의 제2연장부(416)는 제3부분(415)을 제4부분(417)에 전기적으로 연결시키며, 라인 형상을 갖는다.
각각의 제1 및 제2재배선 패턴(401, 402)들을 서로 전기적으로 격리하는 유전층(350)이 제1반도체 다이(200) 및 내측 밀봉층(300)을 덮도록 형성될 수 있다. 유전층(350)은 솔더 레지스트층(solder resist layer)을 포함할 수 있다.
도 2를 참조하면, 제1전기적 경로(P1)들이 제1반도체 다이(200)의 제1다이 패드 (210)들, 제1재배선 패턴(401)들, 제1접속 범프(601)들, 제1범프 본드 핑거(150)들, 제1연결 배선(160)들 및 제1와이어 본드 핑거(140)들을 포함하여 이루어질 수 있다. 도 3을 참조하면, 제2전기적 경로(P2)들이 제1반도체 다이(200)의 제2다이 패드(220)들, 제2재배선 패턴(402)들, 제2접속 범프(602)들, 제2범프 본드 핑거(180)들, 제2연결 배선(190)들 및 제2와이어 본드 핑거(170)들을 포함하여 이루어질 수 있다. 제1전기적 경로(P1)들 중 어느 하나의 제1전기적 경로는 제2전기적 경로(P2)들 중 어느 하나의 제2전기적 경로와 실질적으로 동일한 경로 길이를 가지도록 배치될 수 있다.
에컨대, 어느 하나의 제1재배선 패턴(401)은 어느 하나의 제2재배선 패턴(402)과 실질적으로 동일한 길이의 패턴들로 형성될 수 있다. 제1재배선 패턴(401)들과 제2재배선 패턴(402)들은 제1반도체 다이(200)를 사이에 두고 서로 대칭되도록 배치될 수 있다. 이때, 제1반도체 다이(200)의 제1다이 패드(210)들과 제2다이 패드(220)들은 서로 대칭되도록 배치될 수 있다.
제1범프 본드 핑거(150)들, 제1연결 배선(160)들 및 제1와이어 본드 핑거(140)들은 제2범프 본드 핑거(180)들, 제2연결 배선(190)들 및 제2와이어 본드 핑거(170)들과 실질적으로 동일한 길이 및 동일한 형태의 패턴들로 형성될 수 있다. 제1범프 본드 핑거(150)들, 제1연결 배선(160)들 및 제1와이어 본드 핑거(140)들과, 제2범프 본드 핑거(180)들, 제2연결 배선(190)들 및 제2와이어 본드 핑거(170)들은, 제1반도체 다이(200)를 사이에 두고 서로 대칭되도록 배치될 수 있다.
이에 따라, 제1반도체 다이(200)와 제1스택(701)의 제2반도체 다이(711)들과 연결되는 경로와, 제1반도체 다이(200)와 제2스택(도 1의 702)의 제3반도체 다이(도 1의 712)들과 연결되는 경로 사이의 길이 차이를 유효하게 줄일 수 있다. 제1반도체 다이(200)와 제2반도체 다이(711)들이 서로 접속되는 경로 길이와, 제1반도체 다이(200)와 제3반도체 다이(712)들이 서로 접속되는 경로 길이가 실질적으로 동등한 수준으로 구축될 수 있다. 이에 따라, 제1반도체 다이(200)는 제2반도체 다이(711)들 및 제3반도체 다이(712)들에 실질적으로 동일하거나 극히 유사한 신호 라우팅(routing) 길이를 가지며 접근할 수 있어, 스택 패키지(10)의 동작에서 신호 무결성(signal integrity)을 향상시킬 수 있다.
도 4는 도 1의 스택 패키지(10)의 와이어 본드 핑거(140, 170), 접속 범프(601, 602) 및 다이 패드(210, 220)들의 배치를 개념적으로 보여주는 개략적인 평면도이다. 도 5는 도 4에 도시된 제1반도체 다이(200)의 다이 패드(210, 220)들의 배치를 확대하여 보여주는 개략적인 평면도이다. 도 6은 도 4의 접속 범프(601, 602) 및 다이 패드(210, 220)들의 배치를 개념적으로 보여주는 개략적인 평면도이다.
도 4 및 도 1을 참조하면, 제1반도체 다이(200)는 제2반도체 다이(711) 및 제3반도체 다이(712)에 비해 상대적으로 작은 크기를 가진다. 상대적으로 작은 크기의 제1반도체 다이(200)가 제2반도체 다이(711)들의 제1스택(701) 아래에 배치되기 위해서, 제1반도체 다이(200)는 팬 아웃 서브 패키지(500) 내에 내장된 형태로 도입된다. 팬 아웃 서브 패키지(500)가 실장되는 패키지 기판(100)에 제1와이어 본드 핑거(140)들이 열을 이루며 배치된다. 제2와이어 본드 핑거(170)들은 패키지 기판(100)에서 제1와이어 본드 핑거(140)들이 배치된 반대측에 열을 이루며 배치된다. 제2와이어 본드 핑거(170)들의 열과 제1와이어 본드 핑거(140)들의 열은, 제1반도체 다이(200)를 사이에 두고 실질적으로 서로 대칭되도록 배치될 수 있다.
제1접속 범프(601)들 및 제2접속 범프(602)들에 의해서, 팬 아웃 서브 패키지(500)가 패키지 기판(100)에 실장된다. 제1접속 범프(601)들 및 제2접속 범프(602)들은 팬 아웃 서브 패키지(500)의 내측 밀봉층(300) 영역 내에 배치된다. 제1접속 범프(601)들 및 제2접속 범프(602)들은 제1반도체 다이(200)을 사이에 두고 서로 대칭되도록 배치될 수 있다.
제1접속 범프(601)들과 제1반도체 다이(200)의 제1다이 패드(210)들을 서로 연결하는 제1재배선 패턴(401)들이 팬 아웃 서브 패키지(500)에 배치된다. 제2접속 범프(602)들과 제2다이 패드(220)들을 서로 연결하는 제2재배선 패턴(402)들이 팬 아웃 서브 패키지(500)에 배치된다.
제1접속 범프(601)들과 제1와이어 본드 핑거(140)들을 서로 연결하는 제1연결 배선(160)들이 패키지 기판(100)에 배치된다. 제2접속 범프(602)들과 제2와이어 본드 핑거(170)들을 서로 연결하는 제2연결 배선(190)들이 패키지 기판(100)에 배치된다.
반도체 다이의 I/O 단자는 반도체 다이에서 소자가 형성된 쪽의 표면에 배치된다. 제1반도체 다이(200)의 일 표면(201)의 면적에 따라 I/O 단자를 배치할 수 있는 면적이 제한된다. 제1반도체 다이(200)가 제2반도체 다이(711)들 및 제3반도체 다이(712)들을 제어하는 콘트롤러의 기능을 수행하기 위해서는, 제1반도체 다이(200)가 제2반도체 다이(711)들 및 제3반도체 다이(712)들과 각각 전기적으로 접속되어야 한다.
도 5 및 도 4, 도 1을 함께 참조하면, 제1반도체 다이(200)는 제2반도체 다이(711) 및 제3반도체 다이(712)에 비해 상대적으로 작은 크기를 가진다. 제1반도체 다이(200)가 상대적으로 작은 크기를 가져 I/O 단자를 배치할 수 있는 공간이 제한됨에도 불구하고, 제2반도체 다이(711) 및 제3반도체 다이(712)들과 접속하기 위해 필요한 I/O 단자들의 수는 증가되고 있다. 제2반도체 다이(711)들이 제1반도체 다이(200)에 접속하는 경로들과, 제3반도체 다이(712)들이 제1반도체 다이(200)에 접속하는 경로들이, 서로 독립적으로 구비되어 복수 채널이 구축될 있다. 또는, 제2반도체 다이(711)들과 제3반도체 다이(712)들이 각각 2개 이상의 채널로 구성될 수도 있다. 이렇게 복수 채널이 구축되면, 제1반도체 다이(200)에 구비되도록 요구되는 I/O 단자의 수는 크게 증가한다.
제1반도체 다이(200)에 요구되는 I/O 단자들의 수가 증가하므로, I/O 단자들인 다이 패드(210, 220)들의 수량이 많아지게 된다. 한편, 반도체 소자 기술의 발전에 따라, 동일한 기능을 갖거나 심지어 더 많은 기능을 수행할 수 있는 반도체 다이조차, 점점 더 작게 만들어지고 있다. 이러한 경향에 따라 제1반도체 다이(200)의 크기가 작아지면서, 다이 패드(210, 220)들이 배치될 일 표면(201)의 면적 또한 작아지고 있다. 제한된 면적 내에 보다 많은 수의 제1 및 제2다이 패드(210, 220)들을 배치시키기 위해서, 제1 및 제2다이 패드(210, 220)들은 제1반도체 다이(200)의 4개의 에지(edge)들을 따라 루프(loop) 형상을 이루며 배치될 수 있다. 일 실시예에서 제1 및 제2다이 패드(210, 220)들 또는 제1 및 제2다이 패드(210, 220)들의 일부는 제1반도체 다이(200)의 에지를 따라 2열 또는 그 이상의 복수의 열로 배치될 수 있다. 제1 및 제2다이 패드(210, 220)들의 일부는 지그재그(zigzag) 형태의 2열로 배치될 수 있다.
예컨대, 제1반도체 다이(200)의 제1에지(291)에 인근하는 에지 영역에, 제1열의 제1다이 패드(210-1)들이 배치된다. 제1열의 제1다이 패드(210-1)들 안쪽에 제2열의 제1다이 패드(210-2)들이 배치된다. 제1반도체 다이(200)의 제1에지(291)에 반대되는 측의 제2에지(292)에 인근하는 에지 영역에, 제1열의 제2다이 패드(220-1)들이 배치된다. 제1열의 제2다이 패드(220-1)들 안쪽에 제2열의 제2다이 패드(220-2)들이 배치된다. 제1반도체 다이(200)의 제1에지(291)와 제2에지(292)를 이어주는 제3에지(293) 및 제4에지(294)에 인근하는 에지 영역들에, 추가의 제1다이 패드(210-3) 및 추가의 제2다이 패드(220-3)들이 배치될 수 있다. 추가의 제1다이 패드(210-3) 및 추가의 제2다이 패드(220-3)들은 상술한 제1열 및 제2열에 포함되지 않으나, 각각 제3에지(293) 및 제4에지(294)를 따라 배치되어 루프 형상을 구성할 수 있다.
이와 같이 제1 및 제2다이 패드(210, 220)들이 2열로 배치되고, 제1반도체 다이(200)의 에지들을 따라 루프 형상 또는 링(ring) 형상을 이루며 배치될 수 있다. 이에 따라, 제1반도체 다이(200)가 작은 크기로 형성되더라도, 요구되는 수량만큼 I/O 단자들을 구비하는 것이 가능하다. 따라서, 제2반도체 다이(711)들과 제3반도체 다이(712)들이 복수 채널로 제1반도체 다이(200)에 접속되더라도, 요구되는 수량으로 I/O단자들이 배치되는 것이 가능하다. 스택 패키지(10)와 같은 멀티 칩 패키지의 아키텍처(architecture)가 복수 채널로 구성되는 경우, 단일 채널 아키텍처와 비교하여 성능이 향상될 수 있다.
도 6 및 도 5를 도 4와 함께 참조하면, 제1다이 패드(210)들은 제1접속 범프(601)들에 제1재배선 패턴(401)들을 통해서 전기적으로 접속된다. 제2다이 패드(220)들은 제2접속 범프(602)들에 제2재배선 패턴(402)들을 통해서 전기적으로 접속된다. 제1반도체 다이(200)의 제1 및 제2다이 패드들(210, 220)의 크기(D1)는 제1 및 제2접속 범프들(601, 602)의 직경(D2) 보다 상대적으로 작은 크기를 가진다. 앞서 설명한 바와 같이, 제1반도체 다이(200)는 다이 크기가 작은 반면 요구되는 I/O 수량이 많으므로, 다이 패드들의 크기를 크게 형성하기 어렵다. 한편, 팬 아웃 서브 패키지(500)를 패키지 기판(100)에 실장하기 위해서는, 패키지 제작 공정 과정에서 팬 아웃 서브 패키지(500) 및 패키지 기판(100)에 변형이 일어나더라도 전기적 연결을 안정적으로 유지해야 한다. 따라서, 접속 범프들의 크기는 일정 수준 이상으로 형성되어야 한다. 이러한 조건을 감안하면, 제1 및 제2다이 패드들(210, 220)의 크기(D1)는 수 um에서 수십 um의 크기를 갖고, 제1 및 제2접속 범프들(601, 602)의 직경(D2)은 수십 um에서 수백 um의 크기를 가질 수 있다. 제1 및 제2다이 패드들(210, 220)의 크기(D1)가 작으므로, 제1 및 제2다이 패드들(210, 220)에 상대적으로 큰 직경(D2)을 갖는 제1 및 제2접속 범프들(601, 602)이 직접적으로 연결되기 어렵다. 이에 따라, 제1 및 제2접속 범프들(601, 602)은 제1 및 제2재배선 패턴들(401, 402)을 통해 제1 및 제2다이 패드들(210, 220)에 연결된다.
제1접속 범프(601)들은 제1다이 패드(210)들 각각에 대응되도록 팬 아웃 서브 패키지(500)의 제1와이어 본드 핑거(140)들과 인접한 에지(edge)를 따라 배치될 수 있다. 제1접속 범프(601)들은 제1다이 패드(210)들이 2열로 배치된 경우, 각각의 제1다이 패드(210)들에 대응되도록 2열을 이루며 배치될 수 있다. 제1접속 범프(601)들은 제1열의 제1접속 범프(601-1)들과 제2열의 제1접속 범프(601-2)들을 포함할 수 있다. 제1접속 범프(601)들은 지그재그 형태의 2열을 이루며 배치될 수 있다. 이에 따라, 제1열의 제1접속 범프(601-1)들과 제2열의 제1접속 범프(601-2)들 사이의 이격 간격을 보다 크게 확보할 수 있다. 제2접속 범프(602)들은 2열로 배치된 제2다이 패드(220)들 각각에 대응되도록 2열을 이루며 배치된다. 제2접속 범프(602)들은 지그재그 형태의 2열을 이루며 배치될 수 있다. 제2접속 범프(602)들은 제1열의 제2접속 범프(602-1)들과 제2열의 제2접속 범프(602-2)들을 포함한다.
도 6, 도 5 및 도 4를 참조하면, 제1접속 범프(601)들은 제1다이 패드(210)들의 제1피치(pitch: W1) 보다 큰 제2피치(W2)를 가진다. 제1와이어 본드 핑거(140)들은 제1접속 범프(601)들의 제2피치(W2) 보다 작은 제3피치(W3)를 가질 수 있다. 제1와이어 본드 핑거(140)들 중 하나인 제1서브 와이어 본드 핑거(141)와 이에 이웃하여 열을 이루는 제2서브 와이어 본드 핑거(142)는 제3피치(W3)로 배치될 수 있다. 제1서브 와이어 본드 핑거(141)와 제2서브 와이어 본드 핑거(142)는 제1와이어 본드 핑거(141)들 중 최소의 이격 간격으로 배치된 제1와이어 본드 핑거들이다. 따라서, 제3피치(W3)는 제1와이어 본드 핑거들의 피치 중 최소값을 의미할 수 있다.
제1다이 패드(210)들이 제한된 면적 내에서 제1피치(W1)를 가지며 배치되기 위해서, 제1다이 패드(210)들은 2열을 이루며 배치될 수 있다. 제1다이 패드(210)들이 2열로 배치되면, 동일한 수량의 제1다이 패드(210)들이 1열로 배치될 때 보다 큰 값의 제1피치(W1)로 배치될 수 있다. 이에 따라, 제1다이 패드(210)들에 연결되는 제1재배선 패턴(401)들을 형성할 때, 제1재배선 패턴들이 서로 이격된 패턴들로 형성되기 위한 피치 간격을 확보할 수 있다.
제1와이어 본드 핑거(140)들은 제1다이 패드(210)들의 제1피치(W1) 보다 큰 제3피치(W3)를 가지며 배치된다. 제1와이어 본드 핑거(140)들과 제1다이 패드(210)들이 서로 다른 스케일(scale)을 가지며 형성되므로, 제1와이어 본드 핑거(140)들과 제1다이 패드(210)들을 직접 연결하기 어려울 수 있다. 따라서, 제1다이 패드(210)들과 제1와이어 본드 핑거(140)들을 전기적으로 연결하기 위한 중간 연결 구조가 요구된다. 제1와이어 본드 핑거(140)와 제1다이 패드(210)를 전기적으로 연결하기 위해서, 제1재배선 패턴(401)과 제1접속 범프(601), 및 제1연결 배선(160)을 포함하는 구조가 도입된다.
도 4와 도 1을 참조하면, 제1접속 범프(601)들은 도전성 접착층(612)의 솔더층의 솔더링(soldering)에 의해서 제1범프 본드 핑거(150)들에 본딩된다. 이때, 서로 이웃하는 제1접속 범프(601)들이 솔더링에 의해 원하지 않게 연결되는 솔더링 불량을 방지하기 위해서, 제1접속 범프(601)들은 제1와이어 본드 핑거(140)들의 제3피치(W3) 보다 더 큰 제2피치(W2)를 가지며 배치될 수 있다. 제1접속 범프(601)들이 상대적으로 큰 제2피치(W2)를 가지며 배치되기 위해서, 제1접속 범프(601)들 중 제1열의 제1접속 범프(601-1)들과 제2열의 제1접속 범프(601-2)들은 서로 지그재그 형태를 이루는 2열 구조로 배치될 수 있다.
도 1을 다시 참조하면, 팬 아웃 서브 패키지(500)는 제1스택(701)의 최하단의 제2반도체 다이(711B) 보다 더 큰 크기를 가질 수 있다. 일 실시예에서 팬 아웃 서브 패키지(500)는 제1스택(701)의 최하단의 제2반도체 다이(711B)와 실질적으로 동일한 크기를 가질 수 있다. 최하단의 제2반도체 다이(711B)는 제1스택(701)의 제2반도체 다이(711)들 중 팬 아웃 서브 패키지(500) 상에 최근하게 스택된 제2반도체 다이일 수 있다. 팬 아웃 서브 패키지(500)가 최하단의 제2반도체 다이(711B)와 동일하거나 또는 더 큰 크기를 가지므로, 최하단의 제2반도체 다이(711B)가 오버행 구조로 배치될 필요가 없다. 이에 따라, 최하단의 제2반도체 다이(711B)는 팬 아웃 서브 패키지(500)에 전체적으로 중첩되도록 배치될 수 있다. 또한, 그 위에 배치되는 나머지 제2반도체 다이(711)들도 오버행 구조로 배치될 필요가 없어, 안정적인 적층 구조 형성이 가능하다.
도 7은 일 실시예에 따른 팬 아웃 서브 패키지(500)의 에지 영역(500E) 부분을 확대 도시한 개략적인 단면도이다.
도 7을 참조하면, 팬 아웃 서브 패키지(500)는 제2반도체 다이(711)들의 제1스택(701) 바깥으로 돌출된 돌출 부분(500P)를 가지도록 패키지 기판(100) 상에 배치될 수 있다. 제1스택(701)의 최하단의 제2반도체 다이(711B) 바깥으로 팬 아웃 서브 패키지(500)의 돌출 부분(500P)이 돌출된다. 최하단의 제2반도체 다이(711B)는 팬 아웃 서브 패키지(500)의 에지 부분(500E)의 일부가 바깥으로 돌출되도록, 팬 아웃 서브 패키지(500) 상에 배치된다.
제1접속 범프(601)들 중 어느 하나인 제1열의 제1접속 범프(601-1)는 팬 아웃 서브 패키지(500)의 돌출 부분(500P)에 중첩되도록 위치할 수 있다. 이에 따라, 제1열의 제1접속 범프(601-1)는 팬 아웃 서브 패키지(500)의 돌출 부분(500P)을 보다 안정적으로 지지할 수 있다.
제1접속 범프들 중 다른 어느 하나인 제2열의 제1접속 범프(601-2)는, 제1본딩 와이어(801)들 중 어느 하나가 제2반도체 다이(711)들 중 팬 아웃 서브 패키지(500) 상에 최근하게 스택된 최하단의 제2반도체 다이(711B)에 접속되는 부분(811A)에 중첩되도록 위치할 수 있다.
제2열의 제1접속 범프(601-2)는 최하단의 제2반도체 다이(711B)의 에지 부분(711E)에 중첩되도록 배치될 수 있다. 제1본딩 와이어(801)의 제1서브 본딩 와이어(811)의 일 단부인 접속 부분(811A)은, 제2반도체 다이(711B)의 에지 부분(711E)에 본딩된다. 제2열의 제1접속 범프(601-2)는 제1본딩 와이어(801)의 접속 부분(811A)에 일부 또는 전부가 중첩되도록 위치할 수 있다. 이에 따라, 제1본딩 와이어(801)가 제2반도체 다이(711B)에 본딩될 때, 제2열의 제1접속 범프(601-2)가 본딩 압력을 지탱할 수 있다. 이에 따라, 제1본딩 와이어(801)는 보다 안정적으로 제2반도체 다이(711B)에 본딩될 수 있다.
제2열의 제1접속 범프(601-2)가 제1본딩 와이어(801)의 접속 부분(811A)에 중첩되도록 위치하기 위해서, 팬 아웃 서브 패키지(500)의 에지 부분(500E)은 제1본딩 와이어(801)의 접속 부분(811A)에 중첩되도록 확장될 수 있다.
도 8은 일 예에 따른 스택 패키지(11)의 단면 구조를 보여주는 개략적인 단면도이다. 도 8에서 도 1과 동일한 도면 부호들은 동일한 부재를 제시하는 것으로 이해될 수 있다.
도 8을 참조하면, 일 실시예에 따른 스택 패키지(11)는 패키지 기판(100), 제1반도체 다이(200)를 포함하는 팬 아웃 서브 패키지(500), 복수의 제2반도체 다이(711)들의 제1스택(701), 복수의 제3반도체 다이(712)들의 제2스택(702), 제1 및 제2본딩 와이어들(801, 802)들, 복수의 제1 및 제2접속 범프(601, 602)들 및 외측 밀봉층(900)을 포함할 수 있다. 제2반도체 다이(711)들은 제1계단 형상(701S)을 이루며 팬 아웃 서브 패키지(500) 상에 스택되고, 제3반도체 다이(712)들은 제2계단 형상(702S)을 이루며 스택된다. 팬 아웃 서브 패키지(500)에 제1 및 제2재배선 패턴들(401, 402)들이 배치된다.
제1접속 범프(601)들이 배치된 위치와 제2접속 범프(602)들이 배치된 위치 사이에 제1더미 범프(dummy bump: 604)들이배치될 수 있다. 제1더미 범프(604)들은 팬 아웃 서브 패키지(500)를 지지하도록 복수 개가 배치될 수 있다. 제1더미 범프(604)들은 유전층(350) 상에 배치될 수 있다. 제1더미 범프(604)들이 유전층(350) 상에 접속되므로, 제1 및 제2재배선 패턴들(401, 402)은 제1더미 범프(604)들과 전기적으로 격리될 수 있다. 패키지 기판(100)은 제1더미 범프(604)들이 본딩되는 제1더미 핑거(120)들을 더 포함할 수 있다. 제1더미 핑거(120)는 제1와이어 본드 핑거(140)와 같이 도전 패턴들로 구비될 수 있다. 제1더미 범프(604)들은 제1접속 범프(601)들과 유사하거나 실질적으로 동일한 형태로 형성될 수 있다.
제1더미 범프(604)들은 팬 아웃 서브 패키지(500)의 내측 밀봉층(300)에 중첩되고, 제1반도체 다이(200)와는 수평방향으로 일정 간격 이격된 위치에 배치될 수 있다. 제1더미 범프(604)들은 제1 및 제2접속 범프들(601, 602)에 가까운 위치에 배치될 수 있다. 예컨대, 일부 제1더미 범프(604)는 제2열의 제1접속 범프(601-2)의 안쪽에 근접하여 배치될 수 있다. 이와 같이 배치된 제1더미 범프(604)는 제1본딩 와이어(801)들이 제2반도체 다이(711)들에 본딩될 때, 본딩 압력을 추가적으로 지탱하는 역할을 할 수 있다. 이에 따라, 본딩 압력에 의해서 팬 아웃 서브 패키지(500)에 손상이 유발되거나 또는 제2본딩 다이(711)들이 본딩 압력에 의해 휘어져 원하지 않은 본딩 불량이 유발되는 것을 유효하게 방지하거나 억제할 수 있다.
도 9는 일 예에 따른 스택 패키지(12)의 단면 구조를 보여주는 개략적인 단면도이다. 도 9에서 도 1과 동일한 도면 부호들은 동일한 부재를 제시하는 것으로 이해될 수 있다.
도 9를 참조하면, 일 실시예에 따른 스택 패키지(12)는 패키지 기판(100), 제1반도체 다이(200)를 포함하는 팬 아웃 서브 패키지(500), 복수의 제2반도체 다이(711)들의 제1스택(701), 복수의 제3반도체 다이(712)들의 제2스택(702), 제1 및 제2본딩 와이어들(801, 802)들, 복수의 제1 및 제2접속 범프(601, 602)들 및 외측 밀봉층(900)을 포함할 수 있다.
제1접속 범프(601)들이 배치된 위치와 제2접속 범프(602)들이 배치된 위치 사이에 제2더미 범프(605)들이 배치될 수 있다. 제2더미 범프(605)들은 팬 아웃 서브 패키지(500)의 중앙 부분, 즉, 제1반도체 다이(200)에 중첩되도록 위치할 수 있다. 제2더미 범프(605)들은 팬 아웃 서브 패키지(500)를 지지하도록 복수 개가 배치될 수 있다. 제2더미 범프(605)들은 유전층(350) 상에 배치될 수 있다. 패키지 기판(100)은 제2더미 범프(605)들이 본딩되는 제2더미 핑거(130)들을 더 포함할 수 있다.
제2더미 범프(605)들은 팬 아웃 서브 패키지(500)을 지지하는 역할을 할 수 있다. 제2더미 범프(605)들은 팬 아웃 서브 패키지(500)에 인가될 수 있는 하중을 분산할 수 있다. 제2더미 범프(605)들은 제1본딩 와이어(801)들이 본딩되는 와이어 본딩 과정에서, 팬 아웃 서브 패키지(500)에 국부적으로 인가될 수 있는 누르는 압력을 분산시키는 역할을 할 수 있다.
도 8 및 도 9에 제시된 제1 및 제2더미 범프(605)들은 제1접속 범프(601)들이 배치된 위치와 제2접속 범프(602)들이 배치된 위치 사이에 복수 개로 배치될 수 있다. 이러한 제1 및 제2더미 범프들(도 8의 604, 도 9의 605)은, 팬 아웃 서브 패키지(500)와 패키지 기판(100)의 사이 공간에 외측 몰딩층(900)가 상대적으로 원활하게 충진될 수 있도록 유도할 수 있다. 외측 몰딩층(900)을 형성하는 몰딩 과정에서, 몰딩재는 팬 아웃 서브 패키지(500)와 패키지 기판(100)의 사이 공간을 채울 수 있다. 제1 및 제2더미 범프들(604, 605)는 몰딩재의 흐름을 분산시켜 보다 더 균일한 흐름을 유도하는 역할을 할 수 있다. 제1 및 제2더미 범프들(604, 605)는 팬 아웃 서브 패키지(500)와 패키지 기판(100)의 사이 공간에 보이드(void)와 같은 채움 불량을 야기되는 것을 방지하거나 억제하는 역할을 할 수 있다.
일 실시예에서, 팬 아웃 서브 패키지(500)와 패키지 기판(100)의 사이 공간에 언더필(underfill) 물질이 흘러들어 채워질 수 있다. 제1 및 제2더미 범프들(604, 605)은 언더필 물질의 흐름성을 개선하여 보이드 등이 유발되는 것을 방지할 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
100: 패키지 기판,
200, 711, 712: 반도체 다이,
500: 팬 아웃 서브 패키지,
601, 602: 접속 범프,
801, 802: 본딩 와이어.

Claims (28)

  1. 패키지 기판;
    상기 패키지 기판에 제1 및 제2접속 범프들에 의해 실장된 팬 아웃 서브 패키지;
    상기 팬 아웃 서브 패키지 상에 스택된 제2반도체 다이들;
    상기 제2반도체 다이들 상에 스택된 제3반도체 다이들;
    상기 제2반도체 다이들에 연결된 제1본딩 와이어들; 및
    상기 제3반도체 다이들에 연결된 제2본딩 와이어들;을 포함하고,
    상기 패키지 기판은
    상기 제1본딩 와이어들이 연결되는 제1와이어 본드 핑거들;
    상기 제2본딩 와이어들이 연결되는 제2와이어 본드 핑거들;
    상기 제1접속 범프들이 접속되는 제1범프 본드 핑거들; 및
    상기 제2접속 범프들이 접속되는 제2범프 본드 핑거들;을 더 포함하고,
    상기 팬 아웃 서브 패키지는
    제1반도체 다이를 내장(embedding)하는 밀봉층;
    상기 제1반도체 다이의 일 표면으로부터 연장되어 상기 밀봉층 아래에 배치된 상기 제1접속 범프들에 연결된 제1재배선 패턴들; 및
    상기 제1반도체 다이를 상기 제2접속 범프들에 연결시키도록 연장된 제2재배선 패턴들;을 더 포함하는 스택 패키지.
  2. 제1항에 있어서,
    상기 제2반도체 다이들은
    상기 제2와이어 본드 핑거들이 배치된 위치를 향하는 제1오프셋 방향으로 서로 제1오프셋 스택되어 제1계단 형상을 이루고,
    상기 제3반도체 다이들은
    상기 제1와이어 본드 핑거들이 배치된 위치를 향하는 제2오프셋 방향으로 서로 제2오프셋 스택되어 제2계단 형상을 이루는 스택 패키지.
  3. 제1항에 있어서,
    상기 제1와이어 본드 핑거들과 상기 제2와이어 본드 핑거들은
    상기 팬 아웃 서브 패키지를 사이에 두고 서로 반대측에 각각 위치하는 스택 패키지.
  4. 제1항에 있어서,
    상기 제1반도체 다이는
    상기 제1와이어 본드 핑거들과 상기 제2와이어 본드 핑거들 사이의 상기 패키지 기판의 중앙 부분 상에 위치하는 스택 패키지.
  5. 제1항에 있어서,
    상기 제1 및 제2접속 범프들은
    상기 제1반도체 다이와 수평 방향으로 이격되도록 위치하는 스택 패키지.
  6. 제1항에 있어서,
    상기 패키지 기판은
    상기 제1와이어 본드 핑거들을 상기 제1범프 본드 핑거들에 각각 연결시키는 제1연결 배선들; 및
    상기 제2와이어 본드 핑거들을 상기 제2범프 본드 핑거들에 각각 연결시키는 제2연결 배선들;을 더 포함하는 스택 패키지.
  7. 제6항에 있어서,
    상기 제1반도체 다이는
    상기 제1재배선 패턴들에 각각 전기적으로 연결되는 제1다이 패드들; 및
    상기 제2재배선 패턴들에 각각 전기적으로 연결되는 제2다이 패드들; 을 포함하고,
    상기 제1 및 제2다이 패드들은 상기 제1 및 제2접속 범프들의 직경 보다 작은 크기를 가지는 스택 패키지.
  8. 제7항에 있어서,
    상기 제1반도체 다이의 제1다이 패드, 상기 제1재배선 패턴, 상기 제1접속 범프, 상기 제1범프 본드 핑거, 상기 제1연결 배선 및 상기 제1와이어 본드 핑거는 제1전기적 경로를 제공하고,
    상기 제1반도체 다이의 제2다이 패드, 상기 제2재배선 패턴, 상기 제2접속 범프, 상기 제2범프 본드 핑거, 상기 제2연결 배선 및 상기 제2와이어 본드 핑거는 제2전기적 경로를 제공하는 스택 패키지.
  9. 제8항에 있어서,
    상기 제1전기적 경로는
    상기 제2전기적 경로와 동일한 길이를 가지는 스택 패키지.
  10. 제7항에 있어서,
    상기 제1반도체 다이의 상기 제1다이 패드들은
    상기 제1반도체 다이의 에지(edge)를 따라 지그재그(zigzag) 형태의 2열로 배치된 스택 패키지.
  11. 제10항에 있어서,
    상기 제1접속 범프들은
    상기 2열로 배치된 상기 제1다이 패드들 각각에 대응되도록
    지그재그 형태의 2열을 이루며 배치된 스택 패키지.
  12. 제7항에 있어서,
    상기 제1접속 범프들은 상기 제1접속 패드들의 피치 보다 큰 피치를 가지며 배치된 스택 패키지 스택 패키지.
  13. 제12항에 있어서,
    상기 제1와이어 본드 핑거들은
    상기 제1접속 범프들의 피치 보다 작은 피치를 가지며 배치된 스택 패키지.
  14. 제7항에 있어서,
    상기 제1반도체 다이의 상기 제1 및 제2다이 패드들은
    상기 제1반도체 다이의 에지들을 따라 루프 형상을 이루며 배치된 스택 패키지.
  15. 제7항에 있어서,
    상기 제1반도체 다이의 상기 제1 및 제2다이 패드들은
    서로 대칭되도록 상기 제1반도체 다이에 배치되고,
    상기 제1 및 제2접속 범프들은
    상기 제1반도체 다이를 사이에 두고 서로 대칭되도록 배치되고,
    상기 제1 및 제2와이어 본드 핑거들은
    상기 제1반도체 다이를 사이에 두고 서로 대칭되도록 배치된 스택 패키지.
  16. 제1항에 있어서,
    상기 제1반도체 다이는
    상기 제2반도체 다이 보다 작은 크기를 가지는 스택 패키지.
  17. 제1항에 있어서,
    상기 팬 아웃 서브 패키지는
    상기 제2반도체 다이들 중 상기 팬 아웃 서브 패키지 상에 최근하게 스택된 최하단의 상기 제2반도체 다이와 실질적으로 동일한 크기를 가지거나 또는 상기 최하단의 제2반도체 다이 보다 큰 크기를 가지는 스택 패키지.
  18. 제17항에 있어서,
    상기 최하단의 제2반도체 다이는
    상기 팬 아웃 서브 패키지에 전체적으로 중첩되도록 배치된 스택 패키지.
  19. 제1항에 있어서,
    상기 팬 아웃 서브 패키지는
    상기 제2반도체 다이 바깥으로 돌출된 돌출 부분을 가지는 스택 패키지.
  20. 제19항에 있어서,
    상기 제1접속 범프들 중 어느 하나는
    상기 팬 아웃 서브 패키지의 돌출 부분에 중첩되도록 위치하는 스택 패키지.
  21. 제1항에 있어서,
    상기 제1접속 범프들 중 어느 하나는
    상기 제1본딩 와이어들 중 어느 하나가 상기 제2반도체 다이들 중 상기 팬 아웃 서브 패키지 상에 최근하게 스택된 최하단의 상기 제2반도체 다이에 접속되는 부분에 중첩되도록 위치하는 스택 패키지.
  22. 제1항에 있어서,
    상기 팬 아웃 서브 패키지는
    상기 제1본딩 와이어들 중 어느 하나가 상기 제2반도체 다이들 중 상기 팬 아웃 서브 패키지 상에 최근하게 스택된 최하단의 상기 제2반도체 다이에 접속되는 부분에 중첩되도록 확장된 스택 패키지.
  23. 제1항에 있어서,
    상기 팬 아웃 서브 패키지는
    상기 제1접속 범프들이 배치된 위치와 상기 제2접속 범프들이 배치된 위치 사이에 위치하고 상기 팬 아웃 서브 패키지를 지지하는 더미 범프들을 더 포함하는 스택 패키지.
  24. 제23항에 있어서,
    상기 더미 범프들은
    상기 밀봉층에 중첩되도록 위치하는 스택 패키지.
  25. 제17항에 있어서,
    상기 더미 범프들은
    상기 제1반도체 다이에 중첩되도록 위치하는 스택 패키지.
  26. 패키지 기판;
    상기 패키지 기판에 제1 및 제2접속 범프들에 의해 실장된 팬 아웃 서브 패키지;
    상기 팬 아웃 서브 패키지 상에 계단 형상을 이루며 스택된 제2반도체 다이들; 및
    상기 제2반도체 다이들과 상기 패키지 기판을 연결하는 본딩 와이어들; 을 포함하고,
    상기 팬 아웃 서브 패키지는
    제1반도체 다이를 내장하는 밀봉층;
    상기 제1반도체 다이의 일 표면으로부터 연장되어 상기 밀봉층 아래에 배치된 상기 제1접속 범프들에 연결된 제1재배선 패턴들; 및
    상기 제1반도체 다이를 상기 제2접속 범프들에 연결시키도록 연장된 제2재배선 패턴들;을 더 포함하고,
    상기 제1접속 범프들이 배치된 위치와 상기 제2접속 범프들이 배치된 위치 사이에 위치하고 상기 팬 아웃 서브 패키지를 지지하는 더미 범프들을 더 포함하는 스택 패키지.
  27. 제26항에 있어서,
    상기 더미 범프들은
    상기 밀봉층에 중첩되도록 위치하는 스택 패키지.
  28. 제26항에 있어서,
    상기 더미 범프들은
    상기 제1반도체 다이에 중첩되도록 위치하는 스택 패키지.
KR1020190051865A 2019-05-02 2019-05-02 팬 아웃 서브 패키지를 포함한 스택 패키지 KR20200127535A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190051865A KR20200127535A (ko) 2019-05-02 2019-05-02 팬 아웃 서브 패키지를 포함한 스택 패키지
TW108140990A TWI832924B (zh) 2019-05-02 2019-11-12 包括扇出子封裝件的堆疊封裝件
US16/689,659 US11004831B2 (en) 2019-05-02 2019-11-20 Stack packages including a fan-out sub-package
CN201911199510.5A CN111883489B (zh) 2019-05-02 2019-11-29 包括扇出子封装件的层叠封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190051865A KR20200127535A (ko) 2019-05-02 2019-05-02 팬 아웃 서브 패키지를 포함한 스택 패키지

Publications (1)

Publication Number Publication Date
KR20200127535A true KR20200127535A (ko) 2020-11-11

Family

ID=73016877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190051865A KR20200127535A (ko) 2019-05-02 2019-05-02 팬 아웃 서브 패키지를 포함한 스택 패키지

Country Status (3)

Country Link
US (1) US11004831B2 (ko)
KR (1) KR20200127535A (ko)
CN (1) CN111883489B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022165749A1 (en) * 2021-02-05 2022-08-11 Yangtze Memory Technologies Co., Ltd. Flip-chip stacking structures and methods for forming the same
JP2022129462A (ja) * 2021-02-25 2022-09-06 キオクシア株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101774938B1 (ko) * 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
KR20150009146A (ko) * 2013-07-16 2015-01-26 삼성전자주식회사 멀티-칩 패키지
KR102191669B1 (ko) * 2013-08-05 2020-12-16 삼성전자주식회사 멀티-칩 패키지
US9761562B2 (en) 2015-05-06 2017-09-12 Micron Technology, Inc. Semiconductor device packages including a controller element
KR20170027391A (ko) * 2015-09-02 2017-03-10 에스케이하이닉스 주식회사 복수의 칩들이 내장된 반도체 패키지 및 그의 제조방법
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
KR20170075125A (ko) * 2015-12-22 2017-07-03 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
US10580728B2 (en) * 2016-06-23 2020-03-03 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR101942727B1 (ko) * 2016-09-12 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102499954B1 (ko) * 2016-10-24 2023-02-15 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
KR102605617B1 (ko) 2016-11-10 2023-11-23 삼성전자주식회사 적층 반도체 패키지
KR102540050B1 (ko) * 2018-07-05 2023-06-05 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US11004831B2 (en) 2021-05-11
CN111883489A (zh) 2020-11-03
CN111883489B (zh) 2023-06-13
TW202042352A (zh) 2020-11-16
US20200350290A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
KR101329355B1 (ko) 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
CN108022923B (zh) 半导体封装
US20130161836A1 (en) Semiconductor package having interposer comprising a plurality of segments
KR102517464B1 (ko) 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지
US10141255B2 (en) Circuit boards and semiconductor packages including the same
KR20120078390A (ko) 적층형 반도체 패키지 및 그 제조방법
KR20200102883A (ko) 브리지 다이를 포함한 시스템 인 패키지
US20230163099A1 (en) Semiconductor package
KR20200102928A (ko) 브리지 다이를 포함한 시스템 인 패키지 및 반도체 패키지
KR20210082030A (ko) 인터포즈 브리지를 포함한 서브 패키지들이 스택된 반도체 패키지
US7652361B1 (en) Land patterns for a semiconductor stacking structure and method therefor
KR20220006807A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
KR20200127535A (ko) 팬 아웃 서브 패키지를 포함한 스택 패키지
KR20210090522A (ko) 인터포즈 브리지를 가진 모듈들이 스택된 반도체 패키지
KR20200143885A (ko) 서포팅 기판을 포함한 스택 패키지
JP2011222807A (ja) 半導体装置
KR20070019475A (ko) 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
KR20190125889A (ko) 쓰루 몰드 비아를 포함하는 스택 패키지
KR102628536B1 (ko) 적층 칩 구조를 가지는 반도체 패키지
KR102571267B1 (ko) 부분 중첩 반도체 다이 스택 패키지
US8390128B2 (en) Semiconductor package and stack semiconductor package having the same
KR20140028209A (ko) 반도체 칩, 이를 포함하는 반도체 패키지 및 반도체 패키지의 칩선택 방법
EP3182449A1 (en) Semiconductor package

Legal Events

Date Code Title Description
E902 Notification of reason for refusal