TWI797669B - 半導體裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI797669B
TWI797669B TW110125423A TW110125423A TWI797669B TW I797669 B TWI797669 B TW I797669B TW 110125423 A TW110125423 A TW 110125423A TW 110125423 A TW110125423 A TW 110125423A TW I797669 B TWI797669 B TW I797669B
Authority
TW
Taiwan
Prior art keywords
wires
semiconductor
sealing resin
terminals
semiconductor device
Prior art date
Application number
TW110125423A
Other languages
English (en)
Other versions
TW202234634A (zh
Inventor
加藤賢
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202234634A publication Critical patent/TW202234634A/zh
Application granted granted Critical
Publication of TWI797669B publication Critical patent/TWI797669B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Abstract

實施方式的半導體裝置包括：多個半導體晶片，分別包括形成有電極的第一面；密封樹脂，將以不與形成於第一面的電極重合的方式依序積層於第一面上的多個半導體晶片密封；多個導線，自多個半導體晶片的各個電極沿半導體晶片的積層方向在密封樹脂的內部延伸；以及多個端子，埋沒於密封樹脂中的一端部與多個導線的每一個連接，且於密封樹脂的積層方向側的表面即第二面，自密封樹脂中露出另一端部。

Description

半導體裝置以及半導體裝置的製造方法
本發明的實施方式是有關於一種半導體裝置以及半導體裝置的製造方法。
存在密封有多個半導體晶片的半導體裝置。半導體晶片是以不與形成於半導體晶片的表面的電極重合的方式來積層。多個導線自各個電極沿半導體晶片的積層方向在密封樹脂的內部延伸。多個導線於密封樹脂的表面側連接於增層或者印刷基板等。
半導體裝置的製造步驟中，將多個導線連接於增層或者印刷基板等，因此，例如將密封樹脂進行研磨而使導線自密封樹脂的表面露出。
一實施方式的目的在於提供一種能夠容易使導線顯露的半導體裝置以及半導體裝置的製造方法。
實施方式的半導體裝置包括：多個半導體晶片，分別包括形成有電極的第一面；密封樹脂，將所述多個半導體晶片密封，所述多個半導體晶片以不與形成於所述第一面的所述電極重合的方式依序積層於所述第一面上；多個導線，自所述多個半導體晶片的各個所述電極沿所述半導體晶片的積層方向在所述密封樹脂的內部延伸；以及多個端子，埋沒於所述密封樹脂中的一端部與所述多個導線的每一個連接，且於所述密封樹脂的所述積層方向側的表面即第二面，另一端部自所述密封樹脂中露出。
根據所述結構，能夠提供一種可容易使導線顯露的半導體裝置以及半導體裝置的製造方法。
以下，參照圖式，對本發明進行詳細說明。此外，本發明不受下述實施方式所限定。另外，下述實施方式中的構成元件中包括本領域技術人員能夠容易設想的元件或者實質上相同的元件。
[實施方式1] 以下，參照圖式來對實施方式1進行詳細說明。
（半導體裝置的構成例）圖1的（a）及圖1的（b）是表示實施方式1的半導體裝置1的結構的一例的圖。圖1的（a）是半導體裝置1的剖面圖，圖1的（b）是半導體裝置1所包括的增層300的平面圖。
此外，本說明書中，將半導體裝置1的引線框架100的一側設為下方，將半導體裝置1的球柵陣列410的一側設為上方。另外，將自半導體裝置1的下方朝向上方的方向稱為半導體晶片210、半導體晶片220的積層方向。
如圖1的（a）所示，實施方式1的半導體裝置1包括：引線框架100、密封樹脂200、多個半導體晶片210、220、多個增層（build-up layer）300及球柵陣列（ball grid array）410。
引線框架100是包括Fe、Cu、Ni、Si、Mg等金屬或者包含該些金屬中的至少一個的合金的金屬薄板。引線框架100的厚度例如為23 μm左右。但，若是能夠成為將多個半導體晶片210、220積層時的支持基板的構件，則能夠使用Si基板、玻璃、不鏽鋼等平板狀的構件來代替引線框架100。
多個半導體晶片210分別包括作為形成有電極212的第一面的其中一個主面211。各個半導體晶片210是在與例如形成有電極212的面相同的主面211側包括不揮發性記憶體的半導體晶片。主面211於半導體裝置1內朝向上側，即，朝向與引線框架100相反的一側。
半導體晶片220分別包括作為形成有電極222的第一面的其中一個主面221。各個半導體晶片220在與例如形成有電極222的面相同的主面221側包括邏輯電路。邏輯電路控制半導體晶片210所包括的不揮發性記憶體。主面221於半導體裝置1內朝向上側，即，朝向與引線框架100相反的一側。
密封樹脂200為環氧樹脂、丙烯酸樹脂等熱硬化性樹脂等，將配置於引線框架100上的多個半導體晶片210、220密封。密封樹脂200包含玻璃等無機物的填料。
此時，多個半導體晶片210是以彼此不與形成於主面211的電極212重合的方式，彼此偏移而依序積層。
最下側的第一個半導體晶片210配置於引線框架100上。
自下而上數為第二的第二個半導體晶片210配置於第一個半導體晶片210的主面211上，且自第一個半導體晶片210的正上方起於水平方向上稍微偏移的位置。藉此，第二個半導體晶片210是以不與第一個半導體晶片210的電極212重合的方式，積層於第一個半導體晶片210上。
自下而上數為第三的第三個半導體晶片210配置於第二個半導體晶片210的主面211上，且自第二個半導體晶片210的正上方起在與第二個半導體晶片210相同的方向上進一步偏移的位置。藉此，第三個半導體晶片210是以不與第一個及第二個半導體晶片210的電極212重合的方式積層於第二個半導體晶片210上。
以下，關於自下而上數為第四的第四個半導體晶片210亦同樣。此外，半導體裝置1中所包含的半導體晶片210的數量及積層數為任意。
半導體晶片220是位於最上方的半導體晶片210，於圖1的（a）及圖1的（b）的示例中，以不與半導體晶片210的電極212重合的方式配置於第四個半導體晶片210上。此處，半導體晶片220的晶片面積例如小於多個半導體晶片210。因此，不會自例如配置於半導體晶片220的正下方的半導體晶片210的主面211伸出，且能夠以不與半導體晶片210的電極212重合的方式，於半導體晶片210上積層半導體晶片220。
但，多個半導體晶片210的一部分或全部亦可具有不同的晶片面積。於此情況下，亦可自引線框架100側，以晶片面積自大到小的順序來積層半導體晶片210。藉此，不會自下方的半導體晶片210的主面211伸出，且亦可以不與各個電極212重合的方式，來積層該些一部分或全部的半導體晶片210。
於多個半導體晶片210、220的另一個主面塗佈黏接劑等，黏接於配置在下方的引線框架100或者半導體晶片210的主面211。黏接劑亦可為例如黏晶膜（Die Attach Film，DAF）等。
此外，各個半導體晶片210、220的厚度例如為30 μm～40 μm左右。另外，雖亦取決於半導體晶片210、半導體晶片220的積層數，但將半導體晶片210、半導體晶片220整體密封的密封樹脂200的厚度例如為700 μm左右。
自多個半導體晶片210、220的各個電極212、222起，多個導線230沿半導體晶片210、半導體晶片220的積層方向，自密封樹脂200的內部朝向密封樹脂200的表面延伸。即，多個導線230大致垂直地朝向密封樹脂200的上方側延伸。
多個導線230的各個間隔與多個半導體晶片210、220間的各個電極212、222彼此的水平方向的間隔大致相等，例如為250 μm左右。各個導線230的直徑例如為23 μm左右。
多個導線230例如是以Au作為主成分。但，多個導線230可包含例如Au、CuPd、Cu及Ag中的至少任一種金屬材料而構成。
於作為密封樹脂200的第二面的上表面、即與引線框架100側相反的表面附近且與多個導線230對應的位置，配置有多個端子240。多個端子240的一端部埋沒於密封樹脂200，且與多個導線230的每一個連接。多個端子240的另一端部於密封樹脂200的表面露出。
各個端子240的水平剖面形狀例如為圓形或橢圓形等。各個端子240的直徑大於各個導線230的直徑，例如為40 μm～50 μm左右。藉此，能夠將各個導線230與各個端子240更確實地連接。
多個端子240例如是以Cu作為主成分。但，多個端子240例如亦可包含Cu、Ni、Sn、Au、W及Al中的至少任一種金屬材料而構成。
此處，多個端子240是以與多個導線230同種的金屬材料作為主成分，或者可包含與多個導線230同種的金屬材料。或者，多個端子240是以與多個導線230不同的金屬材料作為主成分，或者可包含與多個導線230不同的金屬材料。
多個增層300配置在與引線框架100側相反的密封樹脂200的表面側。各個增層300包括再配線層310，此再配線層310配置於包括聚醯亞胺樹脂或者環氧樹脂等的絕緣層320中。再配線層310例如是以Cu等金屬材料作為主成分而構成。再配線層310的厚度例如為50 nm～100 nm左右。多個增層300包括如下結構：藉由積層多個包括如上所述的再配線層310的絕緣層320，而積層有多個階層的再配線層310。
設置於多個增層300的最下表面、即密封樹脂200的表面側的再配線層310與在密封樹脂200的表面露出的多個端子240的上端部連接。藉此，利用導線230及端子240而將多個半導體晶片210、220的各個電極212、222引出至密封樹脂200的表面，進而，能夠藉由再配線層310而在增層300的面上自由地巡迴。將此狀態示於圖1的（b）中。
圖1的（b）所示的增層300例如為多個增層300的最下層的增層300。如圖1的（b）所示，於最下層的增層300中，一端部連接於端子240的再配線層310於絕緣層320中延伸，另一端部配置於增層300的其他場所。
此外，於多個增層300的厚度方向的中心部分，亦可配置包括聚醯亞胺樹脂或者環氧樹脂等的未圖示的核心層。即，亦可為多個增層300中的一部分配置於核心層的下表面側，另一部分配置於核心層的上表面側。藉由包括如上所述的核心層，能夠更牢固地支持半導體裝置1的整體。
於多個增層300的最上表面、即與密封樹脂200側相反的面，配置有與再配線層310連接的多個電極焊墊330。
球柵陣列410包括格柵狀地配置於增層300上的多個焊料球411。各個焊料球411分別連接於最上層的增層300的多個電極焊墊330。
實施方式1的半導體裝置1能夠經由球柵陣列410，而安裝於印刷基板（Printed Circuit Board，PCB）等母板。
圖2的（a）～圖2的（c）是例示性地表示實施方式1的半導體裝置1所包括的端子240的詳細結構的剖面圖。圖2的（a）是端子240的詳細結構的一例，圖2的（b）是端子240的詳細結構的另一例，圖2的（c）為端子240的詳細結構的進而另一例。
如圖2的（a）～圖2的（c）所示，於密封樹脂200與多個端子240的界面，配置有介隔存在於密封樹脂200與多個端子240之間的阻擋層250。即，阻擋層250配置於埋沒在密封樹脂200中的各個端子240的側面及底面。
作為含金屬層的阻擋層250包含與多個導線及所述多個端不同的金屬材料，抑制例如以Cu等作為主成分的端子240的Cu成分擴散至周圍。具體而言，阻擋層250例如以TiN作為主成分。但，阻擋層250亦可包含Ti、TiN、Ta及TaN中的至少任一者而構成。阻擋層250例如具有數十nm～數百nm左右的厚度。若具有此程度的厚度，則獲得抑制Cu等向周圍的擴散的效果。
此處，多個端子240以如上所述的方式與多個導線230中所對應的導線230分別連接。
圖2的（a）所示的示例中，於密封樹脂200中沿半導體晶片210、半導體晶片220的積層方向延伸的導線230並不到達端子240自身，而是與配置於端子240的下端部的阻擋層250接觸。由於阻擋層250亦含有金屬且具有導電性，故而導線230經由阻擋層250而與端子240連接。
圖2的（b）所示的示例中，於密封樹脂200中沿半導體晶片210、半導體晶片220的積層方向延伸的導線230到達較端子240的下端部而言稍微上方的位置。但是，於端子240的內部延伸的導線230覆蓋於阻擋層250。因此，於此情況下，導線230亦經由阻擋層250而與端子240連接。
圖2的（c）所示的示例中，於密封樹脂200中沿半導體晶片210、半導體晶片220的積層方向延伸的導線230貫穿配置於端子240的下端部的阻擋層250，到達端子240的內部。於此情況下，導線230不經由阻擋層250，而與端子240直接連接。
實施方式1的半導體裝置1中，於圖2的（a）～圖2的（c）中的任一種形態下，導線230與端子240均可連接。或者，即便是圖2的（a）～圖2的（c）以外的形態，只要導線230與端子240能夠電性連接，則半導體裝置1亦能夠採取任意的形態。
（半導體裝置的製造方法） 其次，使用圖3的（a）～圖3的（h）及圖4的（a）～圖4的（e），對實施方式1的半導體裝置1的製造方法進行說明。圖3的（a）～圖3的（h）及圖4的（a）～圖4的（e）是表示實施方式1的半導體裝置1的製造方法的順序的一例的剖面圖。
如圖3的（a）所示，將分別包括形成有電極212的主面211的多個半導體晶片210，以不與形成於各個主面211的電極212重合的方式依序積層於主面211上。即，於引線框架100上，利用黏接劑來固定第一個半導體晶片210。另外，將第二個、第三個…的半導體晶片210一面依序於水平方向上偏移，一面利用黏接劑來固定於下層的半導體晶片210的主面211。
另外，將包括形成有電極222的主面221的半導體晶片220，以不與形成於半導體晶片210的主面211的電極212重合的方式，積層於所積層的多個半導體晶片210的最上層的半導體晶片210的主面211上。即，於成為最上表面的最上層的半導體晶片210的主面211上，利用黏接劑來固定半導體晶片220。
另外，形成自多個半導體晶片210、220的各個電極212、222沿半導體晶片210、半導體晶片220的積層方向延伸的多個導線230。多個導線230能夠如上所述，由例如以Au作為主成分的金屬材料所形成。但，多個導線230亦可如上所述，由例如以Au、CuPd、Cu及Ag中的至少任一種金屬材料所形成。
另外，此時，多個導線230到達較成為最上表面的最上層的半導體晶片220的主面221更高的位置。多個導線230的與電極212、電極222的連接端的相反側的端部的積層方向上的位置理想為相互大致相等。即，多個導線230的端部理想為水平方向的高度位置大致相等。
此處，所謂多個導線230的端部位置大致相等，意指該些端部位置實質上相等。所謂實質上相等，意指例如於製造誤差的範圍內容許該些端部位置的不均。
如圖3的（b）所示，利用密封樹脂200將多個半導體晶片210、220以及多個導線230密封。即，將引線框架100以及積層於引線框架100上的多個半導體晶片210、220配置於未圖示的模具的內部，且利用環氧樹脂等熱硬化性樹脂來填充模具的內部。另外，將模具整體加熱而使熱硬化性樹脂硬化。藉此，多個半導體晶片210、220以及多個導線230是藉由密封樹脂200來密封。
此時，為了使到達半導體晶片220的上方位置的導線230的端部為止埋沒於密封樹脂200的內部，而利用密封樹脂200來覆蓋多個半導體晶片210、220以及多個導線230。若最終的密封樹脂200的厚度如上所述設為例如700 μm左右，則於此時間點的密封樹脂200的厚度例如為900 μm左右。
如圖3的（c）所示，將密封樹脂200的上表面、即與配置引線框架100的一側相反側的表面，例如利用化學機械研磨（Chemical Mechanical Polishing，CMP）法等來研磨。此時，使用例如適合於密封樹脂200等樹脂材料的研磨的漿料。另外，此時，為了使自多個導線230的上端部至密封樹脂200的研磨面為止的厚度達到數μm～10 μm左右，而調整密封樹脂200的研磨量。
如圖3的（d）所示，於密封樹脂200的積層方向側的表面且與多個導線230分別對應的位置形成多個凹部201，於多個凹部201的底面分別露出多個導線230的端部。如上所述的凹部201能夠藉由例如光微影術及蝕刻加工等而形成。
即，於密封樹脂200的表面，形成包括凹部201的圖案的未圖示的抗蝕劑圖案。另外，將抗蝕劑圖案作為遮罩來對密封樹脂200進行蝕刻加工。藉此，能夠於密封樹脂200的表面形成多個凹部201。
此處，例如能夠藉由控制凹部201的蝕刻深度，而使導線230的端部於凹部201的底面露出。此時，根據凹部201的蝕刻深度，自凹部201的底面露出的導線230的露出量改變，藉由此後的處理而獲得例如所述圖2的（a）～圖2的（c）中的任一種狀態。
圖3的（e）～圖3的（g）表示於多個凹部201填充金屬材料而形成與多個導線230的端部分別連接的多個端子240的情形。以下，對圖3的（e）～圖3的（g）的處理進行詳細說明。
如圖3的（e）所示，形成將密封樹脂200的表面整體覆蓋的導電層240b。導電層240b例如藉由鍍Cu等而形成。藉此，導電層240b亦填充於形成在密封樹脂200的表面的多個凹部201的內部。
此處，於密封樹脂200的多個凹部201，預先形成包含與多個導線230及多個端子240不同的金屬材料的阻擋層250（參照圖2的（a）～圖2的（c））。具體而言，阻擋層250例如利用化學氣相沈積（Chemical Vapor Deposition，CVD）法、濺鍍法等而形成。
藉此，於密封樹脂200的表面、以及形成於密封樹脂200的表面的多個凹部201的側面及底面，形成例如以TiN等作為主成分的阻擋層250。但，阻擋層250亦可如上所述，包含例如Ti、TiN、Ta及TaN中的至少任一者而形成。
此外，亦可利用例如濺鍍法來形成包含所述任一種材料的阻擋層250。但是，由於供形成阻擋層250的凹部201微細，且凹部201彼此的間隔狹窄，故而較佳為如上所述，例如利用CVD法等來形成阻擋層250。
如上所述般形成阻擋層250後，以如上所述的方式藉由鍍Cu等而形成導電層240b，藉此經由阻擋層250而於多個凹部201填充Cu等金屬材料。
如圖3的（f）所示，例如利用CMP法等來研磨導電層240b。此時，例如使用適合於Cu等金屬材料的研磨的漿料。藉此，形成於密封樹脂200上的導電層240b被去除，經由阻擋層250而填充於凹部201內的導電層240b殘留。此外，此時，密封樹脂200上的阻擋層250亦被去除。
如圖3的（g）所示，藉由使用例如適合於樹脂材料的研磨的漿料的CMP法等，而進一步研磨密封樹脂200的表面。如上所述的研磨例如被稱為修整研磨或者整飾研磨等。
藉此，能夠將密封樹脂200的凹部201內的導電層240b更確實地顯露於密封樹脂200的表面。另外，能夠抑制導電層240b的露出面成為凹陷的下凹形狀等。
為了藉由CMP法來進行如上所述的微調整，若預先藉由實驗等來推斷出適當的研磨時間，將時間固定來對密封樹脂200進行研磨即可。
或者，亦可一面測量研磨面距所積層的半導體晶片210、半導體晶片220的最上表面即半導體晶片220的主面221的距離，一面對密封樹脂200進行研磨。研磨面距半導體晶片220的主面221的距離例如能夠藉由檢測來自半導體晶片220的主面221的反射光而確定。
藉由以上，例如以Cu作為主成分，形成上端部自密封樹脂200的表面露出且下端部分別連接於多個導線230的多個端子240。但，多個端子240可如上所述，例如由Cu、Ni、Sn、Au、W及Al中的至少任一種金屬材料所形成。
於此時間點，密封樹脂200的厚度與完成品的半導體裝置1所包括的密封樹脂200同樣，例如成為700 μm左右。
圖3的（h）～圖4的（d）表示於密封樹脂200的表面側，形成配置有與多個端子240連接的再配線層310的增層300的情形。以下，對圖3的（h）～圖4的（d）的處理進行詳細說明。
如圖3的（h）所示，於密封樹脂200的上表面，形成包含聚醯亞胺樹脂或環氧樹脂等且包括再配線層圖案320p的絕緣層320。
如圖4的（a）所示，於絕緣層320的上表面、再配線層圖案320p的側面、以及自再配線層圖案320p露出的密封樹脂200的上表面以及多個端子240的上表面，例如藉由無電解電鍍等而形成種晶層310s。種晶層310s例如以Cu等金屬材料作為主成分。但，種晶層310s亦可積層多層而形成，即，於下層積層以Ti等作為主成分的層，且於上層積層以Cu等作為主成分的層。
如圖4的（b）所示，於絕緣層320的上表面，經由種晶層310s而形成抗蝕劑圖案500。抗蝕劑圖案500在與絕緣層320的再配線層圖案320p重合的位置包括再配線層圖案500p。
如圖4的（c）所示，藉由鍍Cu等，將例如以Cu等作為主成分的導電層310f，選擇性地形成於自再配線層圖案320p、再配線層圖案500p露出的種晶層310s上。藉此，於絕緣層320的再配線層圖案320p內填充導電層310f。
如圖4的（d）所示，自絕緣層320的上表面去除抗蝕劑圖案500及種晶層310s。抗蝕劑圖案500能夠藉由例如使用氧電漿等的灰化而去除。種晶層310s能夠藉由例如使用化學溶液的濕式蝕刻等而去除。
藉由以上，形成包括與多個端子240連接的再配線層310以及配置有再配線層310的絕緣層320的增層300。此處形成的增層300是多個增層300中最下層的增層300。
如圖4的（e）所示，反覆進行圖3的（h）～圖4的（d）的處理來積層多個增層300。另外，於最上層的增層300的上表面形成電極焊墊330。另外，於電極焊墊330上形成與電極焊墊330連接的多個焊料球411，從而形成包括配置為格柵狀的焊料球411的球柵陣列410。
藉由以上，來製造實施方式1的半導體裝置1。
（比較例） 其次，使用圖5的（a）～圖5的（c），對比較例的半導體裝置的製造方法進行說明。圖5的（a）～圖5的（c）是表示比較例的半導體裝置的製造方法的順序的一例的剖面圖。
如圖5的（a）所示，於引線框架100'上積層多個半導體晶片210'、220'，形成自半導體晶片210'、半導體晶片220'的各個電極沿半導體晶片210'、半導體晶片220'的積層方向延伸的多個導線230'。另外，利用密封樹脂200'將多個半導體晶片210'、220'以及多個導線230'密封。
如圖5的（b）所示，對密封樹脂200'的表面進行研磨，使多個導線230'的端部於密封樹脂200'的表面露出。此外，於多個導線230'露出後，亦將密封樹脂200'以及多個導線230'的研磨繼續進行規定時間，藉此，多個導線230'更確實地顯露。
如圖5的（c）所示，形成與自密封樹脂200'的表面露出的多個導線230'的端部連接的多個電極焊墊230p'。多個導線230'經由電極焊墊230p'而連接於未圖示的增層。
實施方式1的半導體裝置1即便未使多個導線230延伸至密封樹脂200的表面附近，亦能夠藉由埋沒於密封樹脂200中的導線230的端部連接於端子240，而將導線230電性地引出至密封樹脂200的表面。因此，能夠相對於密封樹脂200的層厚而縮短導線230的原本的長度，抑制密封時的導線230的應變。另外，亦可不增大與導線230連接的端子240的直徑。
實施方式1的半導體裝置1不需要將密封樹脂200與導線230一併研磨。因此，能夠維持研磨後的密封樹脂200的表面的平坦性。因此，能夠抑制經由端子240的導線230與增層300的連接不良。
實施方式1的半導體裝置1由於不需要對導線230進行研磨，故而能夠抑制導線230的延伸。因此，作為導線230的構成材料，亦能夠選擇例如Au等延展性高的金屬材料。藉此，導線230的構成材料的選擇項增加，半導體裝置1的設計變得容易，另外，能夠提高半導體裝置1的電特性。
此外，所述實施方式中，與半導體晶片210的電極212同樣，導線230連接於半導體晶片220的電極222。但是，半導體晶片220為最上層的晶片，與密封樹脂200的表面的距離近。因此，於半導體晶片220的電極222，亦可代替導線230而連接有包括Cu等的柱狀的金屬構件。如上所述的金屬構件例如亦被稱為金屬立柱。金屬立柱亦可利用例如鍍敷法而形成。
另外，半導體晶片220亦可為控制器晶片。此時，控制器晶片的焊墊間的間距亦可較半導體晶片210更窄。若焊墊間的間距狹窄，則導線接合困難，因此選擇利用鍍敷法來形成所述金屬立柱。於控制器晶片積層於半導體晶片210之前，金屬立柱形成於控制器晶片。但，金屬立柱亦可於將控制器晶片積層於半導體晶片210之後形成。
另外，亦可為自引線框架100向上延伸而與再配線層310連接的導線。此時，自球柵陣列410的一個焊料球411，對引線框架100供給接地電壓或者電源電壓。但，亦可對引線框架100供給其以外的電壓。
（變形例1）其次，使用圖6的（a）～圖6的（d），對實施方式1的變形例1的半導體裝置1a進行說明。變形例1的半導體裝置1a與所述實施方式1的不同之處在於，端子242與再配線層311總括地形成。
圖6的（a）～圖6的（d）是表示實施方式1的變形例1的半導體裝置1a的製造方法的順序的一例的剖面圖。於圖6的（a）～圖6的（d）的處理之前，變形例1的半導體裝置1a的製造方法中，進行所述實施方式1的圖3的（a）～圖3的（c）的處理。
圖6的（a）及圖6的（b）表示於密封樹脂200的表面形成多個凹部202的情形。以下，對圖6的（a）～圖6的（c）的處理的詳情進行說明。
如圖6的（a）所示，覆蓋密封樹脂200的表面，形成包括再配線層圖案321p及凹部圖案322p的絕緣層320a。絕緣層320a的再配線層圖案321p以及凹部圖案322p能夠藉由例如光微影術及蝕刻加工等來形成。
即，於密封樹脂200的表面形成再配線層圖案321p及凹部圖案322p形成前的絕緣層320a。另外，於絕緣層320a上形成包括再配線層圖案及凹部圖案的未圖示的抗蝕劑圖案。另外，將抗蝕劑圖案作為遮罩來對絕緣層320a進行蝕刻加工。藉此，能夠將再配線層圖案321p及凹部圖案322p形成於絕緣層320a。
如圖6的（b）所示，將凹部圖案322p轉印於密封樹脂200而形成多個凹部202。凹部202能夠藉由例如光微影術及蝕刻加工等來轉印。
即，在與絕緣層320a的凹部圖案322p重合的位置，將包括凹部圖案的未圖示的抗蝕劑圖案形成於絕緣層320a上。另外，將抗蝕劑圖案作為遮罩來對密封樹脂200進行蝕刻加工。藉此，於密封樹脂200的表面形成多個凹部202。於多個凹部202的底面分別露出導線230。
圖6的（c）表示形成多個端子242及再配線層311的情形。即，於密封樹脂200的多個凹部202以及絕緣層320a的再配線層圖案321p中總括地填充金屬材料。此時，例如可使用所述實施方式1的圖4的（a）～圖4的（d）所示的再配線層310的形成方法。
利用填充於多個凹部202中的金屬材料來形成多個端子242。另外，與此同時，利用填充於絕緣層320a的再配線層圖案321p中的金屬材料來形成再配線層311。
藉由以上，形成包括與多個端子242連接的再配線層311以及配置有再配線層311的絕緣層320a的增層300a。此處形成的增層300a為最下層的增層300a。
如圖6的（d）所示，反覆進行所述實施方式1的圖3的（h）～圖4的（d）的處理而形成多個增層300。藉此，形成於最下層包括增層300a且積層有多層的增層300。
另外，於最上層的增層300的上表面形成電極焊墊330。另外，於電極焊墊330上形成與電極焊墊330連接的多個焊料球411，從而形成包括配置為格柵狀的焊料球411的球柵陣列410。
藉由以上而製造變形例1的半導體裝置1a。
根據變形例1的半導體裝置1a，起到與所述實施方式1的半導體裝置1相同的效果。
根據變形例1的半導體裝置1a的製造方法，形成包括再配線層圖案321p及凹部圖案322p的絕緣層320a，於轉印有凹部圖案322p的密封樹脂200的多個凹部202、以及絕緣層320a的再配線層圖案321p中總括地填充金屬材料。藉此，能夠總括地形成多個端子242及再配線層311，從而能夠提高半導體裝置1a的製造效率。
（變形例2） 其次，使用圖7的（a）及圖7的（b），對實施方式1的變形例2的半導體裝置1b進行說明。變形例2的半導體裝置1b與所述實施方式1的不同之處在於，包括印刷基板600來代替多個增層300。
圖7的（a）及圖7的（b）是表示實施方式1的變形例2的半導體裝置1b的製造方法的順序的一例的剖面圖。於圖7的（a）及圖7的（b）的處理之前，變形例2的半導體裝置1b的製造方法中，進行所述實施方式1的圖3的（a）～圖3的（g）的處理。
圖7的（a）表示於多個端子240形成多個凸塊261的情形。即，於密封樹脂200的表面即研磨面露出的多個端子240的各個上端部形成多個凸塊261。
如圖7的（b）所示，於密封樹脂200的表面側配置印刷基板600而與多個凸塊261連接。印刷基板（PCB）600是於例如包括聚醯亞胺樹脂或環氧樹脂等的基材形成有各種配導線的預製的封裝基板。
於印刷基板600上，將多個焊料球421形成為格柵狀，形成包括多個焊料球421的球柵陣列420。變形例2的半導體裝置1b經由球柵陣列420而安裝於其他的印刷基板等母板。
藉由以上，製造變形例2的半導體裝置1b。
如上所述，變形例2的半導體裝置1b包括配置於密封樹脂200的表面側的印刷基板600。另外，多個端子240的上端部經由多個凸塊261而連接於印刷基板600。
根據變形例2的半導體裝置1b，起到與所述實施方式1的半導體裝置1相同的效果。
根據變形例2的半導體裝置1b的製造方法，能夠製造包括印刷基板600來代替多個增層300的半導體裝置1b。
[實施方式2] 以下，參照圖式來對實施方式2進行詳細說明。實施方式2的半導體裝置與所述實施方式1的不同之處在於，包括堆積有多級的結構。
以下，使用圖8的（a）～圖8的（c）以及圖9的（a）及圖9的（b），對實施方式2的半導體裝置2a、半導體裝置2b的製造方法進行說明。圖8的（a）～圖8的（c）以及圖9的（a）及圖9的（b）是表示實施方式2的半導體裝置2a、半導體裝置2b的製造方法的順序的一例的剖面圖。
圖8的（a）表示形成實施方式2的半導體裝置2a、半導體裝置2b（參照圖9的（a）及圖9的（b））的第一級結構的處理。圖8的（a）的處理是與所述實施方式1的圖3的（a）～圖3的（g）大致相同的處理。
如圖8的（a）所示，將多個半導體晶片210、220中所包含的一部分的半導體晶片210，以不與形成於其中一個主面211的電極212（參照圖1的（a）及圖1的（b））重合的方式，依序積層於主面211上。
作為第一半導體晶片組群的多個半導體晶片210是半導體裝置2a、半導體裝置2b所包括的多個半導體晶片210、220中的一部分半導體晶片210。
半導體裝置2a、半導體裝置2b所包括的半導體晶片210包括與所述實施方式1的半導體晶片210相同的結構。即，各個半導體晶片210於其中一個主面211包括電極212（參照圖1的（a）及圖1的（b））以及不揮發性記憶體。
此外，多個半導體晶片210是以與所述實施方式1的多個半導體晶片210相同的形態，依序積層於引線框架100上。
另外，形成自積層於引線框架100上的多個半導體晶片210的各個電極212沿半導體晶片210的積層方向延伸的多個導線231。
作為第一導線組群的多個導線231成為半導體裝置2a、半導體裝置2b所包括的多個導線的一部分。自半導體晶片210的各個電極212延伸的多個導線231與實施方式1的半導體裝置1所包括的多個導線230同樣，沿半導體晶片210的積層方向大致垂直地延伸。
另外，利用密封樹脂203將半導體晶片210及導線231密封。
作為第一密封樹脂的密封樹脂203成為半導體裝置2a、半導體裝置2b所包括的密封樹脂的一部分。密封樹脂203是與所述實施方式1的密封樹脂200同樣，為了使位於較半導體晶片210的上表面更高的位置的導線231的上端部埋沒，而覆蓋半導體晶片210及導線231來形成。
另外，密封樹脂203是與所述實施方式1的密封樹脂200同樣，利用CMP法等來研磨規定厚度的程度。
另外，於作為密封樹脂203的積層方向側的第三面的表面且與多個導線231的各個導線231對應的位置形成多個凹部（未圖示）。藉此，使多個導線231的各個端部於多個凹部的底面露出。
作為第一凹部組群的多個凹部與所述實施方式1的多個凹部201（參照圖3的（d））同樣，藉由例如光微影術及蝕刻加工而形成於密封樹脂203的表面。此時，調整蝕刻深度，為了成為例如所述實施方式1的圖2的（a）～圖2的（c）中的任一種狀態，而使多個導線231的端部於凹部的底面露出。
另外，於多個凹部填充金屬材料。藉此，形成與多個導線231的各個導線231的端部連接的多個轉接端子243。轉接端子243例如以與所述實施方式1的端子240相同的方式來形成。
即，於金屬材料填充於凹部中之前，將凹部內以及密封樹脂203的上表面覆蓋，形成例如以TiN等作為主成分的阻擋層。另外，鍍敷Cu等金屬材料，形成將密封樹脂203的表面整體覆蓋的導電層。另外，藉由利用CMP法等來去除密封樹脂203的表面的導電層及阻擋層，而經由阻擋層來形成配置於凹部內的轉接端子243。
另外，利用CMP法等來進行修整研磨，一面抑制轉接端子243的上表面的下凹等，一面將轉接端子243更確實地顯露於密封樹脂203的表面。
圖8的（b）及圖8的（c）表示形成實施方式2的半導體裝置2a、半導體裝置2b的第二級結構的處理。另外，圖8的（b）及圖8的（c）的處理亦以與所述實施方式1的圖3的（a）～圖3的（g）大致相同的方式來進行。
如圖8的（b）所示，將多個半導體晶片210、220中所包含的其餘的半導體晶片210、半導體晶片220，以不與形成於半導體晶片210的主面211的電極212（參照圖1的（a）及圖1的（b））的方式，依序積層於密封樹脂203的表面。
作為第二半導體晶片組群的多個半導體晶片210、220是半導體裝置2a、半導體裝置2b中所包含的多個半導體晶片210、220中，除了已經積層完畢的半導體晶片210以外的其餘的半導體晶片210、半導體晶片220。
第二半導體晶片組群中所包含的半導體晶片220包括與所述實施方式1的半導體晶片220相同的結構。即，半導體晶片220於其中一個主面221包括電極222（參照圖1的（a）及圖1的（b））及邏輯電路。
此外，半導體晶片220是以與所述實施方式1的半導體晶片220相同的形態，配置於多個半導體晶片210的最上表面。
另外，形成自多個半導體晶片210、220的各個電極212、222以及多個轉接端子243沿多個半導體晶片210、220的積層方向延伸的多個導線232。
作為第二導線組群的多個導線232成為半導體裝置2a、半導體裝置2b所包括的多個導線的一部分。即，半導體裝置2a、半導體裝置2b包括多個導線231、232來作為整體。多個導線231藉由所述轉接端子243而連接於多個導線232。即，轉接端子243將多個導線231、232彼此連接，而將下段的導線231轉接於上段的導線232。另外，多個導線232中的與上段的半導體晶片210、半導體晶片220連接的導線232不與多個導線231連接，而是單獨使用。
如圖8的（c）所示，利用密封樹脂204將上段的多個半導體晶片210、220以及多個導線232密封。
作為第二密封樹脂的密封樹脂204成為半導體裝置2a、半導體裝置2b所包括的密封樹脂的一部分。即，半導體裝置2a、半導體裝置2b包括配置於下段的密封樹脂203、以及配置於上段的密封樹脂204。
密封樹脂204是與所述實施方式1的密封樹脂200同樣，為了使位於較半導體晶片220的上表面更高的位置的導線232的上端部埋沒，而覆蓋半導體晶片210、半導體晶片220及導線232來形成。
另外，密封樹脂204是與所述實施方式1的密封樹脂200同樣，利用CMP法等來研磨規定厚度的程度。
另外，於作為密封樹脂204的積層方向側的第二面的表面且與多個導線232的各個導線232對應的位置形成多個凹部（未圖示）。藉此，使多個導線232的各個端部於多個凹部組群的底面露出。
作為第二凹部組群的多個凹部是與所述實施方式1的多個凹部201（參照圖3的（d））同樣，例如藉由光微影術及蝕刻加工而形成於密封樹脂204的表面。此時，調整蝕刻深度，例如為了成為所述實施方式1的圖2的（a）～圖2的（c）中的任一種狀態，而使多個導線232的端部於凹部的底面露出。
另外，於多個凹部填充金屬材料。藉此，形成與多個導線232的各個導線232的端部連接的多個端子244。端子244例如是以與所述實施方式1的端子240相同的方式來形成。
即，於金屬材料填充於凹部中之前，將凹部內以及密封樹脂204的上表面覆蓋，形成例如以TiN等作為主成分的阻擋層。另外，鍍敷Cu等金屬材料，形成將密封樹脂204的表面整體覆蓋的導電層。另外，藉由利用CMP法等來去除密封樹脂204的表面的導電層及阻擋層，形成經由阻擋層而配置於凹部內的端子244。
另外，利用CMP法等來進行修整研磨，一面抑制端子244的上表面的下凹等，一面將端子244更確實地顯露於密封樹脂204的表面。
圖9的（a）及圖9的（b）表示如下情形：於密封樹脂204的上表面形成多個增層300來製造半導體裝置2a，並且於密封樹脂204的上表面配置印刷基板600來製造半導體裝置2b。
如圖9的（a）所示，以與所述實施方式1的半導體裝置1的情況相同的方式，形成多個增層300及球柵陣列410。
即，將再配線層310與在密封樹脂204的表面露出的端子244連接。即，形成包括該些再配線層310、以及配置有該些再配線層310的絕緣層320的最下層的增層300。
另外，於最下層的增層300上積層多個增層300。另外，於最上層的增層300的表面形成電極焊墊330。另外，形成與電極焊墊330連接的多個焊料球411，形成包括配置為格柵狀的多個焊料球411的球柵陣列410。
藉由以上，來製造實施方式2的半導體裝置2a。
如圖9的（b）所示，以與所述實施方式1的變形例2的半導體裝置1b的情況相同的方式來配置印刷基板600，另外，形成球柵陣列420。
即，形成與在密封樹脂204的表面露出的端子244連接的多個凸塊261。
另外，於密封樹脂204的表面側配置印刷基板600而連接於多個凸塊261。另外，於印刷基板600的上表面形成多個焊料球421，從而形成包括配置為格柵狀的多個焊料球421的球柵陣列420。
藉由以上，來製造實施方式2的半導體裝置2b。
如上所述，實施方式2的半導體裝置2a、半導體裝置2b均包括以下的結構。
即，半導體裝置2a、半導體裝置2b包括：作為第一半導體晶片組群的多個半導體晶片210，依序積層於其中一個主面211上；以及作為第二半導體晶片組群的多個半導體晶片210、220，於較該些半導體晶片210更接近密封樹脂204的表面的一側，依序積層於其中一個主面211上。
另外，半導體裝置2a、半導體裝置2b包括：作為第一導線組群的多個導線231，與各個電極212連接，且沿半導體晶片210的積層方向在密封樹脂203的內部延伸；以及作為第二導線組群的多個導線232，自較該些導線231的與電極212的連接端的相反側的端部位置而言更接近密封樹脂204的表面的一側，沿半導體晶片210、半導體晶片220的積層方向，在密封樹脂204的內部延伸至密封樹脂204的表面附近。
另外，半導體裝置2a、半導體裝置2b包括多個轉接端子243，其將多個導線231的各個導線231和與多個導線231的各個導線231對應的多個導線232的各個導線232連接。
此處，多個轉接端子243於半導體晶片210、半導體晶片220的積層方向上，配置在：配置於下段的多個半導體晶片210與配置於上段的多個半導體晶片210、220之間。另外，多個轉接端子243配置於半導體晶片210、半導體晶片220的積層方向的實質上相等的位置。即，多個轉接端子243的水平方向的高度位置大致相等。
另外，半導體裝置2a、半導體裝置2b包括多個端子244，其埋沒於密封樹脂204中的一端部與多個導線232的每一個連接，且另一端部於密封樹脂204的表面露出。
根據實施方式2的半導體裝置2a、半導體裝置2b，起到與所述實施方式1的半導體裝置1相同的效果。
根據實施方式2的半導體裝置2a、半導體裝置2b，包括堆積有多級的結構。藉此，較將相同積層數的多個半導體晶片積層為一級而言，能夠進一步縮短各個導線231、232。因此，能夠進一步抑制各個導線231、232的應變。
已對本發明的若干實施方式進行說明，但該些實施方式是作為例子來示出，並非試圖限定發明的範圍。該些新穎的實施方式能以其他各種形態來實施，能夠在不脫離發明主旨的範圍內進行各種省略、置換、變更。該些實施方式或其變形包含於發明範圍或主旨中，而且包含於專利申請範圍所記載的發明及其均等的範圍內。
1、1a、1b、2a、2b:半導體裝置 100、100':引線框架 200、200'、203、204:密封樹脂 201、202:凹部 210、220、210'、220':半導體晶片 211、221:一個主面 212、222:電極 230、230'、231、232:導線 240、242、244:端子 243:轉接端子 240b、310f:導電層 250:阻擋層 261:凸塊 300、300a:增層 310、311:再配線層 310s:種晶層 320、320a:絕緣層 320p、321p、500p:再配線層圖案 322p:凹部圖案 230p'、330:電極焊墊 410、420:球柵陣列 411、421:焊料球 500:抗蝕劑圖案 600:印刷基板
圖1的（a）及圖1的（b）是表示實施方式1的半導體裝置的結構的一例的圖。 圖2的（a）～圖2的（c）是例示性地表示實施方式1的半導體裝置所包括的端子的詳細結構的剖面圖。 圖3的（a）～圖3的（h）是表示實施方式1的半導體裝置的製造方法的順序的一例的剖面圖。 圖4的（a）～圖4的（e）是表示實施方式1的半導體裝置的製造方法的順序的一例的剖面圖。 圖5的（a）～圖5的（c）是表示比較例的半導體裝置的製造方法的順序的一例的剖面圖。 圖6的（a）～圖6的（d）是表示實施方式1的變形例1的半導體裝置的製造方法的順序的一例的剖面圖。 圖7的（a）及圖7的（b）是表示實施方式1的變形例2的半導體裝置的製造方法的順序的一例的剖面圖。 圖8的（a）～圖8的（c）是表示實施方式2的半導體裝置的製造方法的順序的一例的剖面圖。 圖9的（a）及圖9的（b）是表示實施方式2的半導體裝置的製造方法的順序的一例的剖面圖。
1:半導體裝置
100:引線框架
200:密封樹脂
210、220:半導體晶片
211、221:一個主面
212、222:電極
230:導線
240:端子
300:增層
310:再配線層
320:絕緣層
330:電極焊墊
410:球柵陣列
411:焊料球

Claims (18)

  1. 一種半導體裝置，包括：多個半導體晶片，分別包括形成有電極的第一面，且積層為階梯狀；多個導線，一端部與所述多個半導體晶片的各個所述電極連接，且沿所述半導體晶片的積層方向延伸；密封樹脂，覆蓋所述多個半導體晶片，包括形成有凹部的第二面，且自所述積層方向來看，所述多個導線的端部與所述凹部重疊；以及多個端子，以填埋所述凹部的方式來設置，一端部與所述多個導線的另一端部連接，且另一端部自所述密封樹脂中露出，其中於所述凹部的底部，所述多個導線的所述另一端部自所述密封樹脂中露出。
  2. 一種半導體裝置，包括：多個半導體晶片，分別包括形成有電極的第一面，且積層為階梯狀；多個導線，一端部與所述多個半導體晶片的各個所述電極連接，且沿所述半導體晶片的積層方向延伸；密封樹脂，覆蓋所述多個半導體晶片，包括形成有凹部的第二面，且自所述積層方向來看，所述多個導線的端部與所述凹部重疊；多個端子，以填埋所述凹部的方式來設置，一端部與所述多 個導線的另一端部連接，且另一端部自所述密封樹脂中露出；以及配置於所述第二面側的印刷基板，且所述多個端子的所述另一端部經由多個凸塊而與所述印刷基板連接。
  3. 一種半導體裝置，包括：多個半導體晶片，分別包括形成有電極的第一面，且積層為階梯狀；多個導線，一端部與所述多個半導體晶片的各個所述電極連接，且沿所述半導體晶片的積層方向延伸；密封樹脂，覆蓋所述多個半導體晶片，包括形成有凹部的第二面，且自所述積層方向來看，所述多個導線的端部與所述凹部重疊；多個端子，以填埋所述凹部的方式來設置，一端部與所述多個導線的另一端部連接，且另一端部自所述密封樹脂中露出，其中於所述密封樹脂與所述多個端子的界面，配置有介隔存在於所述密封樹脂與所述多個端子之間的層間膜，並且所述層間膜包含與所述多個導線及所述多個端子不同的金屬材料。
  4. 一種半導體裝置，包括：多個半導體晶片，分別包括形成有電極的第一面，且積層為階梯狀； 多個導線，一端部與所述多個半導體晶片的各個所述電極連接，且沿所述半導體晶片的積層方向延伸；密封樹脂，覆蓋所述多個半導體晶片，包括形成有凹部的第二面，且自所述積層方向來看，所述多個導線的端部與所述凹部重疊；多個端子，以填埋所述凹部的方式來設置，一端部與所述多個導線的另一端部連接，且另一端部自所述密封樹脂中露出，其中所述多個半導體晶片包括：依序積層的第一半導體晶片組群；以及第二半導體晶片組群，依序積層於較所述第一半導體晶片組群而言與所述密封樹脂的所述第二面更接近的一側；並且自所述第一半導體晶片組群的各個所述電極延伸的所述多個導線包括：第一導線組群，一端部連接於各個所述電極，且沿所述半導體晶片的積層方向在所述密封樹脂的內部延伸；多個轉接端子，埋入至所述密封樹脂的內部，一端部與所述第一導線組群的另一端部連接，且沿所述積層方向延伸；以及第二導線組群，一端部與所述多個轉接端子的另一端部連接且沿所述積層方向延伸，另一端部與所述多個端子的所述一端部連接。
  5. 如請求項1所述的半導體裝置，其中所述多個端子的所述另一端部與設置於所述密封樹脂的所述第二面側的再配線 層連接。
  6. 如請求項1所述的半導體裝置，其中所述多個端子的所述另一端部與所述第二面形成於大致相同的面。
  7. 如請求項1至請求項4中任一項所述的半導體裝置，其中所述多個導線及所述多個端子包含同種的金屬材料。
  8. 如請求項1至請求項4中任一項所述的半導體裝置，其中所述多個導線及所述多個端子包含不同種類的金屬材料。
  9. 如請求項3所述的半導體裝置，其中所述層間膜包含Ti、TiN、Ta及TaN中的至少任一者；所述多個導線包含Au、CuPd、Cu及Ag中的至少任一種金屬材料，並且所述多個端子包含Cu、Ni、Sn、Au、W及Al中的至少任一種金屬材料。
  10. 如請求項1至請求項4中任一項所述的半導體裝置，其中所述凹部的直徑大於所述多個導線的直徑。
  11. 如請求項4所述的半導體裝置，其中所述多個轉接端子於所述積層方向，配置於所述第一半導體晶片組群與所述第二半導體晶片組群之間。
  12. 如請求項4所述的半導體裝置，其中於積層方向，於所述第一半導體晶片組群中的最上層的半導體晶片、與所述第二半導體晶片組群中的最下層的半導體晶片之間形成有樹脂層。
  13. 如請求項1至請求項4中任一項所述的半導體裝置，其中多個半導體晶片包括：具有不揮發性記憶體的半導體晶片；以及具有對所述不揮發性記憶體進行控制的邏輯電路的半導體晶片。
  14. 一種半導體裝置的製造方法，包括：依序積層多個半導體晶片，其中所述多個半導體晶片分別包括形成有電極的第一面；形成自所述多個半導體晶片的各個所述電極沿所述半導體晶片的積層方向延伸的多個導線；利用密封樹脂將所述多個半導體晶片及所述多個導線密封；於所述密封樹脂的所述積層方向側的表面即第二面且與所述多個導線分別對應的位置形成多個凹部，使所述多個導線的端部於所述多個凹部的底面分別露出；以及於所述多個凹部填充金屬材料而形成與所述多個導線的端部分別連接的多個端子，其中於所述多個端子形成多個凸塊，並且於所述密封樹脂的所述第二面側配置印刷基板而與所述多個凸塊連接。
  15. 一種半導體裝置的製造方法，包括：依序積層多個半導體晶片，其中所述多個半導體晶片分別包括形成有電極的第一面； 形成自所述多個半導體晶片的各個所述電極沿所述半導體晶片的積層方向延伸的多個導線；利用密封樹脂將所述多個半導體晶片及所述多個導線密封；於所述密封樹脂的所述積層方向側的表面即第二面且與所述多個導線分別對應的位置形成多個凹部，使所述多個導線的端部於所述多個凹部的底面分別露出；以及於所述多個凹部填充金屬材料而形成與所述多個導線的端部分別連接的多個端子，其中於形成所述多個端子時，將包含與所述多個導線及所述多個端子不同的金屬材料的層間膜形成於所述多個凹部，並且經由所述層間膜而於所述多個凹部填充所述金屬材料。
  16. 一種半導體裝置的製造方法，包括：依序積層多個半導體晶片，其中所述多個半導體晶片分別包括形成有電極的第一面；形成自所述多個半導體晶片的各個所述電極沿所述半導體晶片的積層方向延伸的多個導線；利用密封樹脂將所述多個半導體晶片及所述多個導線密封；於所述密封樹脂的所述積層方向側的表面即第二面且與所述多個導線分別對應的位置形成多個凹部，使所述多個導線的端部於所述多個凹部的底面分別露出；以及於所述多個凹部填充金屬材料而形成與所述多個導線的端部 分別連接的多個端子，其中將所述多個半導體晶片中所包含的第一半導體晶片組群，以不與形成於所述第一面的所述電極重合的方式依序積層於所述第一面上；形成第一導線組群，所述第一導線組群自所述第一半導體晶片組群的各個所述電極沿所述第一半導體晶片組群的積層方向延伸而成為所述多個導線的一部分；利用成為所述密封樹脂的一部分的第一密封樹脂，將所述第一半導體晶片組群及所述第一導線組群密封；於所述第一密封樹脂的所述積層方向側的表面即第三面且與所述第一導線組群的各個導線對應的位置形成第一凹部組群，使所述第一導線組群的各個端部於所述第一凹部組群的底面露出；於所述第一凹部組群填充金屬材料，形成與所述第一導線組群的各個導線的端部連接的多個轉接端子；於所述第一密封樹脂的所述第三面，將所述多個半導體晶片中所包含的第二半導體晶片組群，以不與形成於所述第一面的所述電極重合的方式依序積層；自所述第二半導體晶片組群的各個所述電極及所述多個轉接端子沿所述第二半導體晶片組群的積層方向延伸，形成成為所述多個導線的一部分的第二導線組群；利用成為所述密封樹脂的一部分的第二密封樹脂，將所述第二半導體晶片組群及所述第二導線組群密封； 於所述第二密封樹脂的所述第二面且與所述第二導線組群的各個導線對應的位置，形成作為所述多個凹部的第二凹部組群，且使所述第二導線組群的各個端部於所述第二凹部組群的底面露出；並且於所述第二凹部組群填充所述金屬材料，形成與所述第二導線組群的各個導線的端部連接的所述多個端子。
  17. 如請求項15或請求項16所述的半導體裝置的製造方法，其中於所述密封樹脂的所述第二面側形成與所述多個端子連接的再配線層。
  18. 如請求項15所述的半導體裝置的製造方法，其中所述層間膜包含Ti、TiN、Ta及TaN中的至少任一者；所述多個導線包含Au、CuPd、Cu及Ag中的至少任一種金屬材料；以及所述多個端子包含Cu、Ni、Sn、Au、W及Al中的至少任一種金屬材料。
TW110125423A 2021-02-25 2021-07-12 半導體裝置以及半導體裝置的製造方法 TWI797669B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-028130 2021-02-25
JP2021028130A JP2022129462A (ja) 2021-02-25 2021-02-25 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202234634A TW202234634A (zh) 2022-09-01
TWI797669B true TWI797669B (zh) 2023-04-01

Family

ID=82899826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125423A TWI797669B (zh) 2021-02-25 2021-07-12 半導體裝置以及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US11854925B2 (zh)
JP (1) JP2022129462A (zh)
CN (1) CN114975382A (zh)
TW (1) TWI797669B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569815B1 (ko) * 2016-10-01 2023-08-22 인텔 코포레이션 전자 디바이스 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201423954A (zh) * 2012-10-23 2014-06-16 Tessera Inc 堆疊兩個或更多個晶粒的複合晶粒
TW201724447A (zh) * 2015-12-23 2017-07-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造及其製造方法
TW201743420A (zh) * 2016-06-02 2017-12-16 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
TW201828418A (zh) * 2017-01-25 2018-08-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
US20190164888A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US20200126919A1 (en) * 2018-10-18 2020-04-23 SK Hynix Inc. Semiconductor packages including a supporting block supporting an upper chip stack
US20200350290A1 (en) * 2019-05-02 2020-11-05 SK Hynix Inc. Stack packages including a fan-out sub-package
TW202107659A (zh) * 2019-08-10 2021-02-16 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置及製造半導體裝置的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403457B2 (en) * 1999-08-25 2002-06-11 Micron Technology, Inc. Selectively coating bond pads
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4123027B2 (ja) * 2003-03-31 2008-07-23 セイコーエプソン株式会社 半導体装置の製造方法
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
WO2008014633A1 (en) * 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
JP2009043877A (ja) 2007-08-08 2009-02-26 Alps Electric Co Ltd 半導体装置およびその製造方法ならびにインターポーザ
US8198717B1 (en) * 2009-05-08 2012-06-12 Micron Technology, Inc. Signal shifting to allow independent control of identical stacked memory modules
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
JP2013175585A (ja) 2012-02-24 2013-09-05 Toshiba Corp 積層型半導体装置
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
US9899347B1 (en) 2017-03-09 2018-02-20 Sandisk Technologies Llc Wire bonded wide I/O semiconductor device
KR20180130043A (ko) * 2017-05-25 2018-12-06 에스케이하이닉스 주식회사 칩 스택들을 가지는 반도체 패키지
US10522489B1 (en) * 2018-06-28 2019-12-31 Western Digital Technologies, Inc. Manufacturing process for separating logic and memory array

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201423954A (zh) * 2012-10-23 2014-06-16 Tessera Inc 堆疊兩個或更多個晶粒的複合晶粒
TW201724447A (zh) * 2015-12-23 2017-07-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造及其製造方法
TW201743420A (zh) * 2016-06-02 2017-12-16 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
TW201828418A (zh) * 2017-01-25 2018-08-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
US20190164888A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US20200126919A1 (en) * 2018-10-18 2020-04-23 SK Hynix Inc. Semiconductor packages including a supporting block supporting an upper chip stack
US20200350290A1 (en) * 2019-05-02 2020-11-05 SK Hynix Inc. Stack packages including a fan-out sub-package
TW202107659A (zh) * 2019-08-10 2021-02-16 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置及製造半導體裝置的方法

Also Published As

Publication number Publication date
CN114975382A (zh) 2022-08-30
JP2022129462A (ja) 2022-09-06
TW202234634A (zh) 2022-09-01
US20220270945A1 (en) 2022-08-25
US11854925B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
CN109786268B (zh) 半导体封装件中的金属化图案及其形成方法
US20240072021A1 (en) Package structure and manufacturing method thereof
KR100881199B1 (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
US8878360B2 (en) Stacked fan-out semiconductor chip
US10930625B2 (en) Semiconductor package and method of fabricating the same
KR101099578B1 (ko) 재배선 및 ｔｓｖ를 이용한 적층 칩 패키지
US20200118993A1 (en) Semiconductor package and method of manufacturing the semiconductor package
TW201801201A (zh) 包括電壓調節器的積體扇出型封裝體及其形成方法
US10923421B2 (en) Package structure and method of manufacturing the same
TWI695463B (zh) 具有反向堆積混合式添加結構之穿模柱封裝
US20210358824A1 (en) Integrated fan-out package, package-on-package structure, and manufacturing method thereof
KR102503926B1 (ko) 칩 온 웨이퍼 온 기판을 통한 giga 인터포저 통합
US10636757B2 (en) Integrated circuit component package and method of fabricating the same
TWI602275B (zh) 封裝結構及其製作方法
TWI797669B (zh) 半導體裝置以及半導體裝置的製造方法
TW202030809A (zh) 半導體裝置之製造方法
CN111710672A (zh) 一种半导体封装件及其制备方法
US11177218B2 (en) Package including metallic bolstering pattern and manufacturing method of the package
US11469184B2 (en) Semiconductor device and manufacturing method of the same
TWI835227B (zh) 半導體裝置及半導體裝置之製造方法
US20230105942A1 (en) Semiconductor package and method of fabricating the same
US11302644B2 (en) Semiconductor package structure and method for manufacturing the same
US20230088264A1 (en) Semiconductor package
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
US10325854B2 (en) Interposer and semiconductor package device