JP4123027B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4123027B2
JP4123027B2 JP2003095975A JP2003095975A JP4123027B2 JP 4123027 B2 JP4123027 B2 JP 4123027B2 JP 2003095975 A JP2003095975 A JP 2003095975A JP 2003095975 A JP2003095975 A JP 2003095975A JP 4123027 B2 JP4123027 B2 JP 4123027B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
back surface
conductive wire
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003095975A
Other languages
English (en)
Other versions
JP2004303992A5 (ja
JP2004303992A (ja
Inventor
義春 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003095975A priority Critical patent/JP4123027B2/ja
Priority to US10/812,346 priority patent/US20040245652A1/en
Publication of JP2004303992A publication Critical patent/JP2004303992A/ja
Publication of JP2004303992A5 publication Critical patent/JP2004303992A5/ja
Application granted granted Critical
Publication of JP4123027B2 publication Critical patent/JP4123027B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、電子デバイス、電子機器および半導体装置の製造方法に関し、特に、半導体チップの積層構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、半導体チップの３次元実装構造を実現するため、積層された半導体チップをワイヤボンド接続する方法があった。
図１１は、従来の半導体装置の概略構成を示す断面図である。
【０００３】
図１１において、キャリア基板１０１の表面には導電性ワイヤ１０４ｄ、１０５ｃを接続するランド１０２が設けられるとともに、キャリア基板１０１の裏面には突出電極１０３が設けられている。また、半導体チップ１０４ａ、１０５ａには、導電性ワイヤ１０４ｄ、１０５ｄを接続する電極パッド１０４ｂ、１０５ｂがそれぞれ設けられている。そして、キャリア基板１０１上には、接着層１０４ｃを介して半導体チップ１０４ａがフェースアップ実装されている。さらに、半導体チップ１０４ａ上には、接着層１０６ｂ、１０６ｃが両面にそれぞれ設けられたミラーチップ１０６ａを介して、半導体チップ１０５ａがフェースアップ実装されている。ここで、ミラーチップ１０６ａは、半導体チップ１０４ａに設けられた電極パッド１０４ｂを避けるようにして、半導体チップ１０４ａ、１０５ａ間に配置されている。
【０００４】
そして、キャリア基板１０１上に実装された半導体チップ１０４ａは、導電性ワイヤ１０４ｄを介してキャリア基板１０１のランド１０２に電気的に接続されるとともに、ミラーチップ１０６ａを介して半導体チップ１０４ａ上に積層された半導体チップ１０４ｂは、導電性ワイヤ１０５ｄを介してキャリア基板１０１のランド１０２に電気的に接続されている。そして、導電性ワイヤ１０４ｄ、１０５ｄがそれぞれ接続された半導体チップ１０４ａ、１０５ａは、封止樹脂１０７により封止されている。
【０００５】
ここで、半導体チップ１０４ａ、１０５ａ間にミラーチップ１０６ａを配置することにより、半導体チップ１０４ａ、１０５ａ間の間隔を増加させることができる。このため、下層の半導体チップ１０４ａに接続される導電性ワイヤ１０４ｄが上層の半導体チップ１０５ａに接触することを防止することができ、サイズが等しい半導体チップ１０４ａ、１０５ａを積層した場合においても、下層の半導体チップ１０４ａをワイヤボンド接続することが可能となる。
【０００６】
【特許文献１】
特開２０００−１０１０１６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、図１１の半導体装置では、下層の半導体チップ１０４ａをワイヤボンド接続するために、半導体チップ１０４ａ、１０５ａ間にミラーチップ１０６ａを配置する必要があり、工程数が増大するとともに、コストアップを招くという問題があった。
【０００８】
そこで、本発明の目的は、工程数の増大を抑制しつつ、積層される半導体チップ間の間隔を増大させることが可能な半導体装置、電子デバイス、電子機器および半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第１半導体チップと、裏面に突出部が形成され、前記突出部を介して前記第１半導体チップ上に固着された第２半導体チップとを備えることを特徴とする。
【００１０】
これにより、第１半導体チップ上に第２半導体チップを積層することで、第１半導体チップと第２半導体チップと間の間隔を一定に保つことを可能としつつ、第１半導体チップと第２半導体チップとを固定することが可能となる。このため、工程数の増大を抑制しつつ、第１半導体チップと第２半導体チップと間の間隔を増大させることが可能となり、第１半導体チップと第２半導体チップとのサイズが等しい場合においても、第１半導体チップをワイヤボンド接続することが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記突出部を介して前記第１半導体チップ上に前記第２半導体チップを固着する絶縁性樹脂をさらに備えることを特徴とする。
これにより、絶縁性樹脂を介して第１半導体チップ上に第２半導体チップを積層することで、第１半導体チップと第２半導体チップとの間の絶縁性を確保することが可能となるとともに、工程数の増大を抑制しつつ、第１半導体チップ上に第２半導体チップを固着することが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記絶縁性樹脂にはフィラーが混入されていることを特徴とする。
これにより、絶縁性樹脂の吸水性を低下させることが可能となるとともに、絶縁性樹脂の線膨張係数を半導体チップに近づけることが可能となり、絶縁性樹脂による応力を緩和することを可能として、半導体装置の信頼性を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置によれば、前記絶縁性樹脂は、前記突出部が設けられた段差部分の少なくとも一部の領域に充填されていることを特徴とする。
これにより、第２半導体チップの裏面に突出部を形成したために、第２半導体チップの端部が薄型化した場合においても、薄型化された第２半導体チップの端部を絶縁性樹脂で補強することができる。
【００１４】
また、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装された第１半導体チップと、前記第１半導体チップに設けられた第１電極パッドと、前記第１電極パッドと前記基材に設けられた端子とを電気的に接続する第１導電性ワイヤと、裏面に突出部が形成された第２半導体チップと、前記第２半導体チップに設けられた第２電極パッドと、前記第１半導体チップ上の第１導電性ワイヤを包み込むようにして、前記突出部を介して前記第１半導体チップを前記第２半導体チップ上に固着させる絶縁性樹脂と、前記第２電極パッドと前記基材に設けられた端子とを電気的に接続する第２導電性ワイヤと、前記第１導電性ワイヤが接続された第１半導体チップおよび前記第２導電性ワイヤが接続された第２半導体チップを封止する封止樹脂とを備えることを特徴とする。
【００１５】
これにより、絶縁性樹脂を介して第１半導体チップ上に第２半導体チップを積層することで、第１半導体チップと第２半導体チップと間の間隔を一定に保つことを可能としつつ、第１半導体チップ上の第１導電性ワイヤを絶縁性樹脂で固定することが可能となる。このため、第１導電性ワイヤが接続された第１半導体チップが樹脂封止される場合においても、封止樹脂の注入圧力で第１導電性ワイヤが変形することを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを積層することが可能となるとともに、第１導電性ワイヤの異常接触を防止することが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装された第１半導体チップと、前記第１半導体チップに設けられた第１電極パッドと、前記第１電極パッドと前記基材に設けられた端子とを電気的に接続する第１導電性ワイヤと、裏面に突出部が形成された第２半導体チップと、前記第２半導体チップに設けられた第２電極パッドと、少なくとも前記第２電極パッド下に存在するようにして前記第１半導体チップと前記第２半導体チップとの間に設けられ、前記突出部を介して前記第１半導体チップを前記第２半導体チップ上に固着させる絶縁性樹脂と、前記第２電極パッドと前記基材に設けられた端子とを電気的に接続する第２導電性ワイヤとを備えることを特徴とする。
【００１７】
これにより、絶縁性樹脂を介して第１半導体チップ上に第２半導体チップを積層することで、第１半導体チップと第２半導体チップと間の間隔を一定に保つことを可能としつつ、第２電極パッドの形成領域を絶縁性樹脂で支えることが可能となる。このため、第２電極パッド上に第２導電性ワイヤが接続される場合においても、ワイヤボンド時の超音波振動で第２半導体チップが破壊されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを積層することが可能となるとともに、ワイヤボンドを安定して行うことが可能となる。
【００１８】
また、本発明の一態様に係る半導体装置によれば、前記突出部を含む第２半導体チップの裏面全体に形成された絶縁層をさらに備えることを特徴とする。
これにより、第１半導体チップに接続された第１導電性ワイヤの高さが高くなった場合においても、第１導電性ワイヤが第２半導体チップの裏面とショートすることを防止することができ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを安定して積層することが可能となる。
【００１９】
また、本発明の一態様に係る半導体装置によれば、前記突出部の少なくとも一部の領域は、前記突出部の形成面に近づくにつれ広がる形状を有していることを特徴とする。
これにより、第２半導体チップの裏面に突出部を形成したために、第２半導体チップの端部が薄型化した場合においても、第２半導体チップの端部にかかる応力を効率よく逃がすことが可能となる。このため、第１導電性ワイヤが第２半導体チップの裏面に接触することを防止しつつ、第２半導体チップの端部の強度を向上させることが可能となる。
【００２０】
また、本発明の一態様に係る半導体装置によれば、前記第２半導体チップのサイズは前記第１半導体チップのサイズよりも大きいことを特徴とする。
これにより、製造工程を複雑化させることなく、第１半導体チップから引き出された導電性ワイヤ上にも第２半導体チップを配置することが可能となり、半導体チップ実装時の省スペース化を図ることが可能となる。
【００２１】
また、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフリップチップ実装された第１半導体チップと、接着層を介して前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、前記基材に設けられた端子と前記第２半導体チップとを電気的に接続する第１導電性ワイヤと、裏面に突出部が形成され、前記突出部を介して前記第２半導体チップ上に固着された第３半導体チップと、前記基材に設けられた端子と前記第３半導体チップとを電気的に接続する第２導電性ワイヤとを備えることを特徴とする。
【００２２】
これにより、第２半導体チップ上に第３半導体チップを積層することで、第２半導体チップと第３半導体チップと間の間隔を一定に保つことを可能としつつ、第２半導体チップと第３半導体チップとを固定することが可能となるとともに、高さの増大を抑制しつつ、第２半導体チップと基材との間に第１半導体チップを介装することが可能となる。このため、工程数の増大を抑制しつつ、ワイヤボンド接続された第２半導体チップ上に第３半導体チップを積層することが可能となるとともに、省スペース化を可能としつつ、半導体チップの積層数を増加させることが可能となる。
【００２３】
また、本発明の一態様に係る電子デバイスによれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第１電子部品と、裏面に突出部が形成され、前記突出部を介して前記第１電子部品上に固着された第２電子部品とを備えることを特徴とする。
【００２４】
これにより、第１電子部品上に第２電子部品を積層することで、第１電子部品と第２電子部品と間の間隔を一定に保つことを可能としつつ、第１電子部品と第２電子部品とを固定することが可能となる。このため、工程数の増大を抑制しつつ、第１電子部品と第２電子部品と間の間隔を増大させることが可能となり、第１電子部品と第２電子部品とのサイズが等しい場合においても、第１電子部品をワイヤボンド接続することが可能となる。
【００２５】
また、本発明の一態様に係る電子機器によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第１半導体チップと、裏面に突出部が形成され、前記突出部を介して前記第１半導体チップ上に固着された第２半導体チップと、前記基材を介して前記第１半導体チップおよび前記第２半導体チップに電気的に接続された電子部品とを備えることを特徴とする。
【００２６】
これにより、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップの積層構造を実現することが可能となり、電子機器のコストダウンを図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、導電性ワイヤ接続用の端子が設けられた基材上に第１半導体チップをマウントする工程と、前記基材上にマウントされた第１半導体チップと前記基材に設けられた端子とを導電性ワイヤで接続する工程と、裏面に突出部が形成された第２半導体チップを前記第１半導体チップ上に固着する工程とを備えることを特徴とする。
【００２７】
これにより、第１半導体チップに接続された導電性ワイヤが第２半導体チップに接触することを防止しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを積層することが可能となり、ワイヤボンド接続された半導体チップの積層構造のコストダウンを図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、導電性ワイヤ接続用の端子が設けられた基材上に第１半導体チップをマウントする工程と、前記基材上にマウントされた第１半導体チップと前記基材に設けられた端子とを導電性ワイヤで接続する工程と、前記第１半導体チップ上に絶縁性樹脂を配置する工程と、第２半導体チップの裏面に形成された突出部を前記絶縁性樹脂に押し当てることにより、前記第２半導体チップを前記第１半導体チップ上に固着する工程とを備えることを特徴とする。
【００２８】
これにより、第１半導体チップ上に第２半導体チップを積層することで、絶縁性樹脂が突出部から食み出すことを可能としつつ、第１半導体チップ上に第２半導体チップを固着することが可能となる。このため、第１半導体チップ上に第２半導体チップを固着することを可能としつつ、突出部が設けられた第２半導体チップの裏面の段差部分に絶縁性樹脂を充填することが可能となり、工程数の増大を抑制しつつ、第２半導体チップの端部の強度を向上させることが可能となるとともに、第１導電性ワイヤが第１半導体チップの裏面に接触することを防止することが可能となる。
【００２９】
また、本発明の一態様に係る半導体装置の製造方法によれば、表面がスクライブラインで区画されたウェハの裏面をハーフカットすることにより、前記スクライブラインに対向配置された溝を前記ウェハの裏面に形成する工程と、前記スクライブラインに沿って前記溝を切断することにより、裏面に突出部が形成された前記第２半導体チップを形成する工程とをさらに備えることを特徴とする。
【００３０】
これにより、複数の半導体チップの裏面に突出部を一括形成することが可能となり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを安定して積層することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記ハーフカットは、先端が丸みを帯びたブレードによるダイシング、等方性エッチングまたはレーザ加工により行われることを特徴とする。
【００３１】
これにより、半導体チップの裏面に形成される突出部にアール形状を持たせることを可能としつつ、半導体チップの裏面の突出部を一括形成することが可能となる。このため、半導体チップの裏面に突出部を形成したために、半導体チップの端部が薄型化した場合においても、製造工程の煩雑化を抑制しつつ、第２半導体チップの端部の強度を向上させることが可能となり、ワイヤボンド接続された半導体チップの積層構造を安定して製造することが可能となる。
【００３２】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記溝が形成されたウェハの裏面に絶縁膜を成膜する工程をさらに備えることを特徴とする。
これにより、突出部が形成される複数の半導体チップの裏面全体に絶縁膜を一括形成することが可能となる。このため、第１導電性ワイヤが第２半導体チップの裏面とショートすることを防止するために、各第２半導体チップに個別に絶縁膜を形成する必要がなくなり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された第１半導体チップ上に第２半導体チップを安定して積層することが可能となる。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す断面図である。
【００３４】
図１において、キャリア基板１の表面には導電性ワイヤ４ｄ、５ｄを接続するランド２が設けられるとともに、キャリア基板１の裏面には突出電極３が設けられている。なお、キャリア基板１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極３としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。
【００３５】
また、半導体チップ４ａ、５ａには、導電性ワイヤ４ｄ、５ｄを接続する電極パッド４ｂ、５ｂがそれぞれ設けられ、半導体チップ５ａの裏面には、半導体チップ５ａに一体的に形成された突出部５ｅが設けられている。なお、半導体チップ５ａの厚みは、例えば、５０〜２００μｍ程度の範囲、突出部５ｅの高さは、例えば、３０〜１５０μｍ程度の範囲に設定することができる。また、導電性ワイヤ４ｄ、５ｄとしては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。
【００３６】
そして、キャリア基板１上には、接着層４ｃを介して半導体チップ４ａがフェースアップ実装されている。さらに、半導体チップ４ａ上には、突出部５ｅを介して半導体チップ５ａがフェースアップ実装され、突出部５ｅは、絶縁性樹脂５ｃにより半導体チップ４ａ上に固着されている。なお、絶縁性樹脂５ｃとしては、ペースト状樹脂またはシート状樹脂を用いることができ、例えば、エポキシ系樹脂、アクリル系樹脂またはマレイミド系樹脂などを用いることができる。また、絶縁性樹脂５ｃには、シリカやアルミナなどのフィラーが混入されるようにしてもよい。これにより、絶縁性樹脂５ｃの吸水性を低下させることが可能となるとともに、絶縁性樹脂５ｃの線膨張係数を半導体チップ４ａ、５ａに近づけることが可能となり、絶縁性樹脂５ｃによる応力を緩和することを可能として、半導体装置の信頼性を向上させることが可能となる。
【００３７】
そして、キャリア基板１上に実装された半導体チップ４ａは、導電性ワイヤ４ｄを介してキャリア基板１のランド２に電気的に接続されるとともに、突出部５ｅを介して半導体チップ４ａ上に積層された半導体チップ５ａは、導電性ワイヤ５ｄを介してキャリア基板１のランド２に電気的に接続されている。そして、導電性ワイヤ４ｄ、５ｄがそれぞれ接続された半導体チップ４ａ、５ａは、封止樹脂６により封止されている。
【００３８】
ここで、突出部５ｅの高さは、半導体チップ４ａ上に半導体チップ５ａを積層した場合、導電性ワイヤ４ｄが半導体チップ５ａの裏面に接触しないように設定することができる。また、突出部５ｅは、半導体チップ４ａに接続された導電性ワイヤ４ｄを避けるように、半導体チップ４ａ上に配置することができる。
これにより、半導体チップ４ａ上に半導体チップ５ａを積層することで、半導体チップ５ａの裏面に導電性ワイヤ４ｄが接触することを防止しつつ、半導体チップ４ａ、５ａを固定することが可能となる。このため、半導体チップ４ａ、５ａのサイズが等しい場合においても、工程数の増大を抑制しつつ、導電性ワイヤ４ｄが接続された半導体チップ４ａ上に半導体チップ５ａを積層することが可能となる。
【００３９】
また、絶縁性樹脂５ｃにより突出部５ｅを半導体チップ４ａ上に固着する場合、半導体チップ４ａ上に配置された絶縁性樹脂５ｃを突出部５ｅの周囲に食み出させることにより、突出部５ｅが形成された半導体チップ５ａの裏面の段差部分に絶縁性樹脂５ｃを充填し、半導体チップ４ａ上の導電性ワイヤ４ｄを包み込ませることができる。
【００４０】
これにより、半導体チップ４ａ、５ａ間の間隔を一定に保つことを可能としつつ、半導体チップ４ａ上の導電性ワイヤ４ｄを絶縁性樹脂５ｃで固定することが可能となる。このため、導電性ワイヤ４ｄが接続された半導体チップ４ａが樹脂封止される場合においても、封止樹脂６の注入圧力で導電性ワイヤ４ｄが流されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ４ａ上に半導体チップ５ａを積層することが可能となるとともに、導電性ワイヤ４ｄの異常接触を防止することが可能となる。
【００４１】
また、半導体チップ５ａの電極パッド５ｂ下にも絶縁性樹脂６が存在するように、半導体チップ４ａ、５ａ間に絶縁性樹脂６を充填することができる。これにより、半導体チップ４ａ、５ａ間の間隔を一定に保つことを可能としつつ、電極パッド５ｂの形成領域を絶縁性樹脂６で支えることが可能となる。このため、電極パッド５ｂ上に導電性ワイヤ５ｄが接続される場合においても、ワイヤボンド時の超音波振動で半導体チップ５ａが破壊されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ４ａ上に半導体チップ５ａを積層することが可能となるとともに、ワイヤボンドを安定して行うことが可能となる。
【００４２】
図２は、図１の半導体装置の製造方法を示す断面図である。
図２（ａ）において、接着層４ｃを介し、半導体チップ４ａをキャリア基板１上にフェースアップ実装する。そして、キャリア基板１上にフェースアップ実装された半導体チップ４ａのワイヤボンドを行うことにより、ランド２と電極パッド４ｂとを導電性ワイヤ４ｄで接続する。
【００４３】
次に、図２（ｂ）に示すように、導電性ワイヤ４ｄが接続された半導体チップ４ａ上に絶縁性樹脂５ｃを配置する。なお、絶縁性樹脂５ｃを半導体チップ４ａ上に配置する場合、例えば、ディスペンサなどを用いることができる。
次に、図２（ｃ）に示すように、突出部５ｅが形成された半導体チップ５ａの裏面を絶縁性樹脂６に押し当てながら、半導体チップ５ａを半導体チップ４ａ上にフェースアップ実装する。ここで、半導体チップ４ａ上に配置される絶縁性樹脂５ｃの量を調整し、半導体チップ５ａを半導体チップ４ａ上に実装した際に、半導体チップ４ａ上に配置された絶縁性樹脂５ｃが突出部５ｅの周囲に食み出すようにすることができる。
【００４４】
これにより、半導体チップ５ａを半導体チップ４ａ上に実装することで、突出部５ｅが形成された半導体チップ５ａの裏面の段差部分に絶縁性樹脂６を充填することができる。このため、工程数を増加させることなく、半導体チップ４ａ上の導電性ワイヤ４ｄを絶縁性樹脂６で包み込んだり、半導体チップ５ａの電極パッド５ｂ下を絶縁性樹脂６で補強したりすることができる。
【００４５】
そして、突出部５ｅを介して半導体チップ５ａが半導体チップ４ａ上に積層された状態で、絶縁性樹脂６を硬化させる。そして、半導体チップ４ａ上にフェースアップ実装された半導体チップ５ａのワイヤボンドを行うことにより、ランド２と電極パッド５ｂとを導電性ワイヤ５ｄで接続する。ここで、電極パッド５ｂの配置位置に対応して、半導体チップ５ａの裏面に絶縁性樹脂５ｃを充填することにより、半導体チップ５ａの電極パッド５ｂ下を絶縁性樹脂５ｃで補強することが可能となる。このため、電極パッド５ｂ上に導電性ワイヤ５ｄが接続される場合においても、ワイヤボンド時の超音波振動で半導体チップ５ａが破壊されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンドを安定して行うことが可能となる。
【００４６】
なお、絶縁性樹脂５ｃを介して半導体チップ４ａ上に半導体チップ５ａを固着する場合、例えば、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの接着剤接合を用いるようにしてもよい。
【００４７】
次に、図１に示すように、トランスファーモールドなどの方法により、導電性ワイヤ４ｄ、５ｄでそれぞれ接続された半導体チップ４ａ、５ａを封止樹脂６で封止する。ここで、半導体チップ４ａ上の導電性ワイヤ４ｄが包み込まれるように、半導体チップ５ａの裏面に絶縁性樹脂５ｃを充填することにより、半導体チップ４ａ上の導電性ワイヤ４ｄを絶縁性樹脂５ｃで固定することが可能となる。このため、導電性ワイヤ４ｄが接続された半導体チップ４ａが樹脂封止される場合においても、封止樹脂６の注入圧力で導電性ワイヤ４ｄが流されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ上４ａに半導体チップ５ａを積層することが可能となるとともに、導電性ワイヤ４ｄの異常接触を防止することが可能となる。
【００４８】
なお、半導体チップ４ａ、５ａ間に絶縁性樹脂５ｃを設ける場合、絶縁性樹脂５ｃを半導体チップ４ａ上に配置する代わりに、印刷またはディッピングなどの方法により、突出部５ｅに絶縁性樹脂５ｃを付着させるようにしてもよい。
図３は、図１の半導体装置の突出部の製造方法を示す断面図である。
図３（ａ）において、半導体ウェハ１１の表面はスクライブラインＳＢ１〜ＳＢ４で区画され、スクライブラインＳＢ１〜ＳＢ４で区画された各区画領域には、能動面がそれぞれ形成されるとともに、電極パッド１２ａ〜１２ｃがそれぞれ設けられている。そして、半導体ウェハ１１上に形成された能動面を避けるようにして、半導体ウェハ１１に開口部１３を形成する。
【００４９】
次に、図３（ｂ）に示すように、開口部１３が形成された半導体ウェハ１１の裏面１１´を研削することにより、半導体ウェハ１１を薄型化し、開口部１３を貫通させることで、貫通孔１３´を半導体ウェハ１１に形成する。なお、開口部１３は予め貫通していてもよい。
次に、図３（ｃ）に示すように、貫通孔１３´が形成された半導体ウェハ１１の能動面側にダイシングテープ１４を貼り付ける。そして、貫通孔１３´を参照しながらブレード１５の位置合わせを行うことにより、ブレード１５の中央がスクライブラインＳＢ１〜ＳＢ４の位置に対応するように配置する。そして、ブレード１５を用いて半導体ウェハ１１の裏面をハーフカットすることにより、半導体ウェハ１１の裏面に溝を形成し、スクライブラインＳＢ１〜ＳＢ４で区画された各区画領域に突出部１６ａ〜１６ｃを形成する。なお、半導体ウェハ１１の能動面側を見ながら、半導体ウェハ１１の裏面でブレード１５の位置合わせができるダイシング装置を用いる場合、貫通孔１３´は必ずしも形成する必要はない。
【００５０】
ここで、半導体ウェハ１１の裏面に形成される溝の深さは、突出部１６ａ〜１６ｃが形成された半導体チップ１１ａ〜１１ｃを、ワイヤボンド接続された下層の半導体チップ上に積層した場合、下層の半導体チップに接続された導電性ワイヤが、半導体チップ１１ａ〜１１ｃの裏面に接触しないように設定することができる。また、ブレード１５の幅は、下層の半導体チップに接続された導電性ワイヤを避けながら、突出部１６ａ〜１６ｃが形成された半導体チップ１１ａ〜１１ｃを下層の半導体チップ上に配置することができるように設定することができる。
【００５１】
次に、図３（ｄ）に示すように、突出部１６ａ〜１６ｃが形成された半導体ウェハ１１からダイシングテープ１４を剥がし、突出部１６ａ〜１６ｃを介して半導体ウェハ１１の裏面側にダイシングテープ１７に貼り付ける。
次に、図３（ｅ）に示すように、ブレード１５よりも幅の小さなブレード１８を用い、スクライブラインＳＢ１〜ＳＢ４に沿って半導体ウェハ１１のフルカットを行うことにより、突出部１６ａ〜１６ｃが裏面にそれぞれ形成された半導体チップ１１ａ〜１１ｃを形成する。
【００５２】
これにより、複数の半導体チップ１１ａ〜１１ｃの裏面に突出部１６ａ〜１６ｃをそれぞれ一括形成することが可能となり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された下層の半導体チップ上に半導体チップ１１ａ〜１１ｃを安定して積層することが可能となる。
なお、突出部１６ａ〜１６ｃが設けられた半導体チップ１１ａ〜１１ｃを形成する場合、ブレード１８によりスクライブラインＳＢ１〜ＳＢ４に沿って半導体ウェハ１１表面のハーフカッットを行った後、ブレード１５により半導体ウェハ１１の裏面のハーフカッットを行うようにしてもよい。
【００５３】
図４は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
図４において、キャリア基板２１の表面には導電性ワイヤ２４ｄ、２５ｄを接続するランド２２が設けられるとともに、キャリア基板２１の裏面には突出電極２３が設けられている。また、半導体チップ２４ａ、２５ａには、導電性ワイヤ２４ｄ、２５ｄを接続する電極パッド２４ｂ、２５ｂがそれぞれ設けられ、半導体チップ２５ａの裏面には、半導体チップ２５ａに一体的に形成された突出部２５ｅが設けられている。そして、突出部２５ｅを含む半導体チップ２５ａの裏面全体には絶縁層２５ｅが形成されている。なお、絶縁層２５ｆとしては、例えば、シリコン酸化膜やシリコン窒化膜などを用いることができる。
【００５４】
ここで、突出部２５ｅを含む半導体チップ２５ａの裏面全体に絶縁層２５ｅを形成することにより、半導体チップ２４ａに接続された導電性ワイヤ２４ｄの高さが高くなった場合においても、導電性ワイヤ２４ｄが半導体チップ２５ａの裏面とショートすることを防止することができる。
そして、キャリア基板２１上には、接着層２４ｃを介して半導体チップ２４ａがフェースアップ実装されている。さらに、半導体チップ２４ａ上には、突出部２５ｅを介して半導体チップ２５ａがフェースアップ実装され、突出部２５ｅは、絶縁性樹脂２５ｃにより半導体チップ２４ａ上に固着されている。ここで、絶縁性樹脂２５ｃが突出部２５ｅの周囲に食み出すようにすることにより、突出部２５ｅが形成された半導体チップ２５ａの裏面の段差部分に絶縁性樹脂２５ｃを充填し、半導体チップ２４ａ上の導電性ワイヤ２４ｄを絶縁性樹脂２５ｃで包み込んだり、半導体チップ２５ａの電極パッド２５ｂ下を絶縁性樹脂２５ｃで補強したりすることができる。
【００５５】
そして、キャリア基板２１上に実装された半導体チップ２４ａは、導電性ワイヤ２４ｄを介してキャリア基板２１のランド２２に電気的に接続されるとともに、突出部２５ｅを介して半導体チップ２４ａ上に積層された半導体チップ２５ａは、導電性ワイヤ２５ｄを介してキャリア基板２１のランド２２に電気的に接続されている。そして、導電性ワイヤ２４ｄ、２５ｄがそれぞれ接続された半導体チップ２４ａ、２５ａは封止樹脂２６により封止されている。
【００５６】
なお、突出部２５ｅの高さは、半導体チップ２４ａ上に半導体チップ２５ａを積層した場合、導電性ワイヤ２４ｄが半導体チップ２５ａの裏面に接触しないように設定することができる。また、突出部２５ｅは、半導体チップ２４ａに接続された導電性ワイヤ２４ｄを避けるように、半導体チップ２４ａ上に配置することができる。
【００５７】
図５は、図４の半導体装置の突出部の製造方法を示す断面図である。
図５（ａ）において、半導体ウェハ３１の表面はスクライブラインＳＢ１１〜ＳＢ１４で区画され、スクライブラインＳＢ１１〜ＳＢ１４で区画された各区画領域には、能動面がそれぞれ形成されるとともに、電極パッド３２ａ〜３２ｃがそれぞれ設けられている。また、半導体ウェハ３１には、半導体ウェハ３１上に形成された能動面を避けるようにして、貫通孔３３が形成されている。
【００５８】
そして、貫通孔３３が形成された半導体ウェハ３１の能動面側にダイシングテープ３４を貼り付ける。そして、貫通孔３３を参照しながらブレード３５の位置合わせを行うことにより、ブレード３５の中央がスクライブラインＳＢ１１〜ＳＢ１４の位置に対応するように配置する。そして、ブレード３５を用いて半導体ウェハ３１の裏面をハーフカットすることにより、半導体ウェハ３１の裏面に溝を形成し、スクライブラインＳＢ１１〜ＳＢ１４で区画された各区画領域に突出部３６ａ〜３６ｃを形成する。
【００５９】
ここで、半導体ウェハ３１の裏面に形成される溝の深さは、突出部３６ａ〜３６ｃが形成された半導体チップ３１ａ〜３１ｃを、ワイヤボンド接続された下層の半導体チップ上に積層した場合、下層の半導体チップに接続された導電性ワイヤが、半導体チップ３１ａ〜３１ｃの裏面に接触しないように設定することができる。また、ブレード３５の幅は、下層の半導体チップに接続された導電性ワイヤを避けながら、突出部３６ａ〜３６ｃが形成された半導体チップ３１ａ〜３１ｃを下層の半導体チップ上に配置することができるように設定することができる。
【００６０】
次に、図５（ｂ）に示すように、例えば、ＣＶＤなどの方法により、突出部３６ａ〜３６ｃの表面を含む半導体ウェハ３１の裏面全体に絶縁層３９を形成する。
次に、図５（ｃ）に示すように、突出部３６ａ〜３６ｃが形成された半導体ウェハ３１からダイシングテープ３４を剥がし、突出部３６ａ〜３６ｃを介して半導体ウェハ３１の裏面側にダイシングテープ３７を貼り付ける。
【００６１】
次に、図５（ｄ）に示すように、ブレード３５よりも幅の小さなブレード３８を用い、スクライブラインＳＢ１１〜ＳＢ１４に沿って半導体ウェハ３１のフルカットを行うことにより、突出部３６ａ〜３６ｃおよび絶縁層３９ａ〜３９ｃがそれぞれ設けられた半導体チップ３１ａ〜３１ｃを形成する。
これにより、突出部３６ａ〜３６ｃがそれぞれ形成される複数の半導体チップ３１ａ〜３１ｃの裏面全体に絶縁層３９ａ〜３９ｃをそれぞれ一括形成することが可能となる。このため、下層の半導体チップに接続された導電性ワイヤが半導体チップ３１ａ〜３１ｃの裏面とショートすることを防止するために、各半導体チップ３１ａ〜３１ｃに個別に絶縁層３９ａ〜３９ｃを形成する必要がなくなり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された下層の半導体チップ上に半導体チップ３１ａ〜３１ｃを安定して積層することが可能となる。
【００６２】
図６は、本発明の第３実施形態に係る半導体装置の概略構成を示す断面図である。
図６（ａ）において、キャリア基板４１の表面には導電性ワイヤ４４ｄ、４５ｄを接続するランド４２が設けられるとともに、キャリア基板４１の裏面には突出電極４３が設けられている。また、半導体チップ４４ａ、４５ａには、導電性ワイヤ４４ｄ、４５ｄを接続する電極パッド４４ｂ、４５ｂがそれぞれ設けられ、半導体チップ４５ａの裏面には、半導体チップ４５ａに一体的に形成された突出部４５ｅが設けられている。ここで、突出部４５ｅの少なくとも一部の領域は、突出部４５ｅの形成面に近づくにつれ広がる形状を有し、例えば、突出部４５ｅにアール形状を持たせることができる。
【００６３】
これにより、半導体チップ４５ａの裏面に突出部４５ｅを形成したために、半導体チップ４５ａの端部が薄型化した場合においても、半導体チップ４５ａの端部にかかる応力を効率よく逃がすことが可能となる。このため、半導体チップ４４ａに接続された導電性ワイヤ４４ｄが半導体チップ４５ａの裏面に接触することを防止しつつ、半導体チップ４５ａの端部の強度を向上させることが可能となり、ワイヤボンド時の超音波振動などで半導体チップ４５ａが破壊することを防止することができる。
【００６４】
そして、キャリア基板４１上には、接着層４４ｃを介して半導体チップ４４ａがフェースアップ実装されている。さらに、半導体チップ４４ａ上には、突出部４５ｅを介して半導体チップ４５ａがフェースアップ実装され、突出部４５ｅは、絶縁性樹脂４５ｃにより半導体チップ４４ａ上に固着されている。ここで、絶縁性樹脂４５ｃが突出部４５ｅの周囲に食み出すようにすることにより、突出部４５ｅが形成された半導体チップ４５ａの裏面の段差部分に絶縁性樹脂４５ｃを充填し、半導体チップ４４ａ上の導電性ワイヤ４４ｄを絶縁性樹脂４５ｃで包み込んだり、半導体チップ４５ａの電極パッド４５ｂ下を絶縁性樹脂４５ｃで補強したりすることができる。
【００６５】
そして、キャリア基板４１上に実装された半導体チップ４４ａは、導電性ワイヤ４４ｄを介してキャリア基板４１のランド４２に電気的に接続されるとともに、突出部４５ｅを介して半導体チップ４４ａ上に積層された半導体チップ４５ａは、導電性ワイヤ４５ｄを介してキャリア基板４１のランド４２に電気的に接続されている。そして、導電性ワイヤ４４ｄ、４５ｄがそれぞれ接続された半導体チップ４４ａ、４５ａは封止樹脂４６により封止されている。
【００６６】
ここで、突出部４５ｅの高さは、半導体チップ４４ａ上に半導体チップ４５ａを積層した場合、半導体チップ４５ａの裏面に導電性ワイヤ４４ｄが接触しないように設定することができる。また、突出部４５ｅは、半導体チップ４４ａに接続された導電性ワイヤ４４ｄを避けるように、半導体チップ４４ａ上に配置することができる。
【００６７】
なお、図６（ａ）の実施形態では、突出部４５ｅの少なくとも一部の領域にアール形状を持たせる方法について説明したが、図６（ｂ）に示すように、電極パット５１ｂが表面に形成された半導体チップ５１ａの裏面の少なくとも一部の領域に、傾斜面５１ｃを設けるようにしてもよい。また、図６（ｃ）に示すように、電極パット５２ｂが表面に形成された半導体チップ５２ａの裏面の少なくとも一部の領域に、傾斜面５２ｄを介して突出部５２ｃを設けるようにしてもよい。また、図６（ｄ）に示すように、電極パット５３ｂが表面に形成された半導体チップ５３ａの裏面の少なくとも一部の領域に、平坦面５３ｄを介して傾斜面が設けられた突出部５３ｃを設けるようにしてもよい。
【００６８】
図７は、図６の半導体装置の突出部の製造方法を示す断面図である。
図７（ａ）において、半導体ウェハ６１の表面はスクライブラインＳＢ２１〜ＳＢ２４で区画され、スクライブラインＳＢ２１〜ＳＢ２４で区画された各区画領域には、能動面がそれぞれ形成されるとともに、電極パッド６２ａ〜６２ｃがそれぞれ設けられている。そして、半導体ウェハ６１上に形成された能動面を避けるようにして、半導体ウェハ６１に開口部６３を形成する。
【００６９】
次に、図７（ｂ）に示すように、開口部６３が形成された半導体ウェハ６１の裏面６１´を研削することにより、半導体ウェハ６１を薄型化し、開口部６３を貫通させることで、貫通孔６３´を半導体ウェハ６１に形成する。
次に、図７（ｃ）に示すように、貫通孔６３´が形成された半導体ウェハ６１の能動面側にダイシングテープ６４を貼り付ける。そして、貫通孔６３´を参照しながらブレード６５の位置合わせを行うことにより、ブレード６５の中央がスクライブラインＳＢ２１〜ＳＢ２４の位置に対応するように配置する。ここで、ブレード６５の先端は、丸みを帯びた形状を持たせることができる。そして、ブレード６５を用いて半導体ウェハ６１の裏面をハーフカットすることにより、アール形状を有する溝を半導体ウェハ６１の裏面に形成し、アール形状を有する突出部６６ａ〜６６ｃをスクライブラインＳＢ２１〜ＳＢ２４で区画された各区画領域に形成する。
【００７０】
ここで、半導体ウェハ６１の裏面に形成される溝の深さは、突出部６６ａ〜６６ｃが形成された半導体チップ６１ａ〜６１ｃを、ワイヤボンド接続された下層の半導体チップ上に積層した場合、下層の半導体チップに接続された導電性ワイヤが、半導体チップ６１ａ〜６１ｃの裏面に接触しないように設定することができる。また、ブレード６５の幅は、下層の半導体チップに接続された導電性ワイヤを避けながら、突出部６６ａ〜６６ｃが形成された半導体チップ６１ａ〜６１ｃを下層の半導体チップ上に配置することができるように設定することができる。
【００７１】
次に、図７（ｄ）に示すように、突出部６６ａ〜６６ｃが形成された半導体ウェハ６１からダイシングテープ６４を剥がし、突出部６６ａ〜６６ｃを介して半導体ウェハ６１の裏面側にダイシングテープ６７を貼り付ける。
次に、図７（ｅ）に示すように、ブレード６５よりも幅の小さなブレード６８を用い、スクライブラインＳＢ２１〜ＳＢ２４に沿って半導体ウェハ６１のフルカットを行うことにより、アール形状を有する突出部６６ａ〜６６ｃが裏面にそれぞれ設けられた半導体チップ６１ａ〜６１ｃを形成する。
【００７２】
これにより、半導体チップ６１ａ〜６１ｃの裏面に形成される突出部６６ａ〜６６ｃにアール形状をそれぞれ持たせることを可能としつつ、半導体チップ６１ａ〜６１ｃの裏面の突出部６６ａ〜６６ｃを一括形成することが可能となる。このため、半導体チップ６１ａ〜６１ｃの裏面に突出部６６ａ〜６６ｃを形成したために、半導体チップ６１ａ〜６１ｃの端部が薄型化した場合においても、製造工程の煩雑化を抑制しつつ、半導体チップ６１ａ〜６１ｃの端部の強度を向上させることが可能となり、ワイヤボンド接続された半導体チップの積層構造を安定して製造することが可能となる。
【００７３】
なお、図７の実施形態では、先端が丸みを帯びたブレードによるダイシングを行うことにより、アール形状を有する突出部６６ａ〜６６ｃを形成する方法について説明したが、等方性エッチングまたはレーザ加工により、アール形状を有する突出部６６ａ〜６６ｃを形成するようにしてもよい。また、ブレードの先端の形状を適宜変更することにより、ブレードの先端の形状に合わせて突出部６６ａ〜６６ｃの形状を変更するようにしてもよい。
【００７４】
図８は、本発明の第４実施形態に係る半導体装置の概略構成を示す断面図である。
図８において、キャリア基板７１の表面には導電性ワイヤ７４ｄ、７５ｄを接続するランド７２が設けられるとともに、キャリア基板７１の裏面には突出電極７３が設けられている。また、半導体チップ７４ａ、７５ａには、導電性ワイヤ７４ｄ、７５ｄを接続する電極パッド７４ｂ、７５ｂがそれぞれ設けられ、半導体チップ７５ａの裏面には、半導体チップ７５ａに一体的に形成された突出部７５ｅが設けられている。また、半導体チップ７５ａのサイズは、半導体チップ７４ａのサイズよりも大きくすることができる。
【００７５】
そして、キャリア基板７１上には、接着層７４ｃを介して半導体チップ７４ａがフェースアップ実装されている。さらに、半導体チップ７４ａ上には、突出部７５ｅを介して半導体チップ７５ａがフェースアップ実装され、突出部７５ｅは、絶縁性樹脂７５ｃにより半導体チップ７４ａ上に固着されているとともに、半導体チップ７５ａの端部が、半導体チップ７４ａから引き出された導電性ワイヤ７４ｄ上に配置されている。これにより、製造工程を複雑化させることなく、導電性ワイヤ７４ｄの配線領域上の空間を有効利用することが可能となり、半導体チップ７５ａ実装時の省スペース化を図ることが可能となる。
【００７６】
ここで、絶縁性樹脂７５ｃが突出部７５ｅの周囲に食み出すようにすることにより、突出部７５ｅが形成された半導体チップ７５ａの裏面の段差部分に絶縁性樹脂７５ｃを充填し、半導体チップ７４ａ上の導電性ワイヤ７４ｄを絶縁性樹脂７５ｃで包み込んだり、半導体チップ７５ａの電極パッド７５ｂ下を絶縁性樹脂７５ｃで補強したりすることができる。
【００７７】
そして、キャリア基板７１上に実装された半導体チップ７４ａは、導電性ワイヤ７４ｄを介してキャリア基板７１のランド７２に電気的に接続されるとともに、突出部７５ｅを介して半導体チップ７４ａ上に積層された半導体チップ７５ａは、導電性ワイヤ７５ｄを介してキャリア基板７１のランド７２に電気的に接続されている。そして、導電性ワイヤ７４ｄ、７５ｄがそれぞれ接続された半導体チップ７４ａ、７５ａは、封止樹脂７６により封止されている。
【００７８】
ここで、突出部７５ｅの高さは、半導体チップ７４ａ上に半導体チップ７５ａを積層した場合、半導体チップ７５ａの裏面に導電性ワイヤ７４ｄが接触しないように設定することができる。また、突出部７５ｅは、半導体チップ７４ａに接続された導電性ワイヤ７４ｄを避けるように、半導体チップ７４ａ上に配置することができる。
【００７９】
図９は、本発明の第５実施形態に係る半導体装置の概略構成を示す断面図である。
図９において、リードフレーム８１には、半導体チップ８４ａをダイボンドするダイパッド８２が設けられるとともに、導電性ワイヤ８４ｄ、８５ｄを接続するリード８３が設けられている。また、半導体チップ８４ａ、８５ａには、導電性ワイヤ８４ｄ、８５ｄを接続する電極パッド８４ｂ、８５ｂがそれぞれ設けられ、半導体チップ８５ａの裏面には、半導体チップ８５ａに一体的に形成された突出部８５ｅが設けられている。
【００８０】
そして、リードフレーム８１のダイパッド８２上には、接着層８４ｃを介して半導体チップ８４ａがフェースアップ実装されている。さらに、半導体チップ８４ａ上には、突出部８５ｅを介して半導体チップ８５ａがフェースアップ実装され、突出部８５ｅは、絶縁性樹脂８５ｃにより半導体チップ８４ａ上に固着されている。
【００８１】
そして、ダイパッド８２上にダイボンドされた半導体チップ８４ａは、導電性ワイヤ８４ｄを介してリードフレーム８１のリード８３に電気的に接続されるとともに、突出部８５ｅを介して半導体チップ８４ａ上に積層された半導体チップ８５ａは、導電性ワイヤ８５ｄを介してリードフレーム８１のリード８３に電気的に接続されている。そして、導電性ワイヤ８４ｄ、８５ｄがそれぞれ接続された半導体チップ８４ａ、８５ａは、封止樹脂８６により封止されている。
【００８２】
ここで、突出部８５ｅの高さは、半導体チップ８４ａ上に半導体チップ８５ａを積層した場合、導電性ワイヤ８４ｄが半導体チップ８５ａの裏面に接触しないように設定することができる。また、突出部８５ｅは、半導体チップ８４ａに接続された導電性ワイヤ８４ｄを避けるように、半導体チップ８４ａ上に配置することができる。また、絶縁性樹脂８５ｃが突出部８５ｅの周囲に食み出すようにすることにより、突出部８５ｅが形成された半導体チップ８５ａの裏面の段差部分に絶縁性樹脂８５ｃを充填し、半導体チップ８４ａ上の導電性ワイヤ８４ｄを絶縁性樹脂８５ｃで包み込んだり、半導体チップ８５ａの電極パッド８５ｂ下を絶縁性樹脂８５ｃで補強したりすることができる。
【００８３】
これにより、半導体チップ８４ａ、８５ａの積層構造をリードフレーム８１にマウントする場合においても、半導体チップ８５ａの裏面に導電性ワイヤ８４ｄが接触することを防止しつつ、導電性ワイヤ８４ｄが接続された半導体チップ８４ａ上に半導体チップ８５ａを積層することが可能となり、半導体装置のコストダウンを図ることが可能となる。
【００８４】
図１０は、本発明の第６実施形態に係る半導体装置の概略構成を示す断面図である。
図１０において、キャリア基板９１の表面には、導電性ワイヤ９５ｄ、９６ｄを接続するランド９２ａが設けられるとともに、突出電極９４ｃを接合するランド９２ｂが設けられ、キャリア基板９１の裏面には突出電極９３が設けられている。また、半導体チップ９４ａには、突出電極９４ｃが配置された電極パッド９４ｂが設けられている。また、半導体チップ９５ａ、９６ａには、導電性ワイヤ９５ｄ、９６ｄを接続する電極パッド９５ｂ、９６ｂがそれぞれ設けられ、半導体チップ９６ａの裏面には、半導体チップ９６ａに一体的に形成された突出部９６ｅが設けられている。なお、突出電極９３、９４ｃとしては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。
【００８５】
そして、キャリア基板９１上には、突出電極９４ｃを介して半導体チップ９４ａがフリップチップ実装されている。なお、突出電極９４ｃを介して半導体チップ９４をキャリア基板９１上にフリップチップ実装する場合、例えば、ＡＣＦ接合、ＮＣＦ接合、ＡＣＰ接合、ＮＣＰ接合などの接着剤接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。
【００８６】
また、フリップチップ実装された半導体チップ９４ａの裏面上には、接着層９５ｃを介して半導体チップ９５ａがフェースアップ実装されている。さらに、半導体チップ９５ａ上には、突出部９６ｅを介して半導体チップ９６ａがフェースアップ実装され、突出部９６ｅは、絶縁性樹脂９６ｃにより半導体チップ９５ａ上に固着されている。
【００８７】
そして、半導体チップ９４ａの裏面上に実装された半導体チップ９５ａは、導電性ワイヤ９５ｄを介してキャリア基板９１のランド９２ａに電気的に接続されるとともに、絶縁性樹脂９７を介して半導体チップ９５ａ上に積層された半導体チップ９６ａは、導電性ワイヤ９６ｄを介してキャリア基板９１のランド９２ａに電気的に接続されている。そして、フリップチップ実装された半導体チップ９４ａおよび導電性ワイヤ９５ｄ、９６ｄがそれぞれ接続された半導体チップ９５ａ、９６ａは、封止樹脂９７により封止されている。
【００８８】
ここで、突出部９６ｅの高さは、半導体チップ９５ａ上に半導体チップ９６ａを積層した場合、導電性ワイヤ９５ｄが半導体チップ９６ａの裏面に接触しないように設定することができる。また、突出部９６ｅは、半導体チップ９５ａに接続された導電性ワイヤ９５ｄを避けるように、半導体チップ９５ａ上に配置することができる。また、絶縁性樹脂９６ｃが突出部９６ｅの周囲に食み出すようにすることにより、突出部９６ｅが形成された半導体チップ９６ａの裏面の段差部分に絶縁性樹脂９６ｃを充填し、半導体チップ９５ａ上の導電性ワイヤ９５ｄを絶縁性樹脂９６ｃで包み込んだり、半導体チップ９６ａの電極パッド９６ｂ下を絶縁性樹脂９６ｃで補強したりすることができる。
【００８９】
これにより、半導体チップ９５ａ上に半導体チップ９６ａを積層することで、半導体チップ９６ａの裏面に導電性ワイヤ９５ｄが接触することを防止しつつ、半導体チップ９５ａ、９６ａを固定することが可能となるとともに、高さの増大を抑制しつつ、半導体チップ９５ａとキャリア基板９１との間に半導体チップ９４ａを介装することが可能となる。このため、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ９５ａ上に半導体チップ９６ａを積層することが可能となるとともに、省スペース化を可能としつつ、半導体チップ９４ａ〜９６ａの積層数を増加させることが可能となる。
【００９０】
なお、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器のコストダウンを図ることができる。
【図面の簡単な説明】
【図１】 第１実施形態に係る半導体装置の概略構成を示す断面図。
【図２】 図１の半導体装置の製造方法を示す断面図。
【図３】 図１の半導体装置の製造方法を示す断面図。
【図４】 第２実施形態に係る半導体装置の概略構成を示す断面図。
【図５】 図４の半導体装置の製造方法を示す断面図。
【図６】 第３実施形態に係る半導体装置の概略構成を示す断面図。
【図７】 図６の半導体装置の製造方法を示す断面図。
【図８】 第４実施形態に係る半導体装置の概略構成を示す断面図。
【図９】 第５実施形態に係る半導体装置の概略構成を示す断面図。
【図１０】 第６実施形態に係る半導体装置の概略構成を示す断面図。
【図１１】 従来の半導体装置の概略構成を示す断面図。
【符号の説明】
１、２１、４１、７１、９１ キャリア基板、２、２２、４２、７２、９２ａ、９２ｂ ランド、３、２３、４３、７３、９３、９４ｃ 突出電極、４ａ、５ａ、１１ａ〜１１ｃ、２４ａ、２５ａ、３１ａ〜３１ｃ、４４ａ、４５ａ、５１ａ、５２ａ、５３ａ、６１ａ〜６１ｃ、７４ａ、７５ａ、８４ａ、８５ａ、９４ａ、９５ａ、９６ａ 半導体チップ、４ｂ、５ｂ、１２ａ〜１２ｃ、２４ｂ、２５ｂ、３２ａ〜３２ｃ、４４ｂ、４５ｂ、５１ｂ、５２ｂ、５３ｂ、６２ａ〜６２ｃ、７４ｂ、７５ｂ、８４ｂ、８５ｂ、９４ｂ、９５ｂ、９６ｂ 電極パッド、４ｃ、２４ｃ、４４ｃ、７４ｃ、８４ｃ、９５ｃ 接着層、５ｃ、２５ｃ、４５ｃ、７５ｃ、８５ｃ 絶縁性樹脂、４ｄ、５ｄ、２４ｄ、２５ｄ、４４ｄ、４５ｄ、７４ｄ、７５ｄ、８４ｄ、８５ｄ、９５ｄ、９６ｄ 導電性ワイヤ、５ｅ、２５ｅ、１６ａ〜１６ｃ、３６ａ〜３６ｃ、４５ｅ、５１ｃ、５２ｃ、５３ｃ、６６ａ〜６６ｃ、７５ｅ、８５ｅ、９６ｅ 突出部、６、４６、７６、８６、９７ 封止樹脂、ＳＢ１〜ＳＢ４、ＳＢ１１〜ＳＢ１４、ＳＢ２１〜ＳＢ２４ スクライブライン、１１、３１、６１ 半導体ウェハ、１１´、６１´ 裏面、１３、６３ 開口部、１３´、３３、６３´ 貫通孔、１４、１７、３４、３７、６４、６７ ダイシングテープ、１５、１８、３５、３８、６５、６８ ブレード、２５ｆ、３９、３９ａ〜３９ｃ 絶縁層、５２ｄ 傾斜面、５３ｄ 平坦面、８１ リードフレーム、８２ ダイパッド、８３ リード

Claims (2)

  1. 導電性ワイヤ接続用の端子が設けられた基材上に第１半導体チップをマウントする工程と、
    前記基材上にマウントされた第１半導体チップと前記基材に設けられた端子とを導電性ワイヤで接続する工程と、
    表面がスクライブラインで区画されたウェハの裏面をハーフカットすることにより、前記スクライブラインに対向配置された溝を前記ウェハの裏面に形成する工程と、
    前記溝が形成されたウェハの裏面に、ＣＶＤにより絶縁膜を成膜する工程と、
    前記スクライブラインに沿って前記溝を切断することにより、裏面に突出部が形成された第２半導体チップを形成する工程と、
    前記第２半導体チップを前記第１半導体チップ上に固着する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記ハーフカットは、先端が丸みを帯びたブレードによるダイシング、等方性エッチングまたはレーザ加工により行われることを特徴とする請求項１記載の半導体装置の製造方法。
JP2003095975A 2003-03-31 2003-03-31 半導体装置の製造方法 Expired - Fee Related JP4123027B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003095975A JP4123027B2 (ja) 2003-03-31 2003-03-31 半導体装置の製造方法
US10/812,346 US20040245652A1 (en) 2003-03-31 2004-03-29 Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003095975A JP4123027B2 (ja) 2003-03-31 2003-03-31 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004303992A JP2004303992A (ja) 2004-10-28
JP2004303992A5 JP2004303992A5 (ja) 2005-06-23
JP4123027B2 true JP4123027B2 (ja) 2008-07-23

Family

ID=33408173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003095975A Expired - Fee Related JP4123027B2 (ja) 2003-03-31 2003-03-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20040245652A1 (ja)
JP (1) JP4123027B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116002B2 (en) * 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
US7588963B2 (en) * 2004-06-30 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming overhang support for a stacked semiconductor device
US7067927B1 (en) * 2005-01-31 2006-06-27 National Semiconductor Corporation Die with integral pedestal having insulated walls
US7675153B2 (en) 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US20070152314A1 (en) * 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
JP4577228B2 (ja) 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4876618B2 (ja) 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
TWI305400B (en) * 2006-08-11 2009-01-11 Advanced Semiconductor Eng Chip package
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
SG149724A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Semicoductor dies with recesses, associated leadframes, and associated systems and methods
JP5301126B2 (ja) 2007-08-21 2013-09-25 スパンション エルエルシー 半導体装置及びその製造方法
JP5486772B2 (ja) * 2008-02-04 2014-05-07 リンテック株式会社 半導体ウエハ及びその製造方法
KR20100056247A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 접착층을 구비하는 반도체 패키지
US8174131B2 (en) * 2009-05-27 2012-05-08 Globalfoundries Inc. Semiconductor device having a filled trench structure and methods for fabricating the same
US8058706B2 (en) * 2009-09-08 2011-11-15 Texas Instruments Incorporated Delamination resistant packaged die having support and shaped die having protruding lip on support
US8687378B2 (en) * 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module
US20130157414A1 (en) * 2011-12-20 2013-06-20 Nxp B. V. Stacked-die package and method therefor
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
JP2014007228A (ja) * 2012-06-22 2014-01-16 Ps4 Luxco S A R L 半導体装置及びその製造方法
KR102116987B1 (ko) * 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
US9524942B2 (en) * 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier
CN105023877B (zh) * 2014-04-28 2019-12-24 联华电子股份有限公司 半导体晶片、封装结构与其制作方法
TWI591707B (zh) * 2014-06-05 2017-07-11 東琳精密股份有限公司 薄型化晶片之封裝結構及其製造方法
JP6560496B2 (ja) * 2015-01-26 2019-08-14 株式会社ジェイデバイス 半導体装置
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
CN106683984A (zh) * 2017-01-22 2017-05-17 合肥中感微电子有限公司 电池保护控制晶片的制作方法以及电池保护控制芯片以及用户设备
KR102442622B1 (ko) * 2017-08-03 2022-09-13 삼성전자주식회사 반도체 소자 패키지
JP2020021908A (ja) * 2018-08-03 2020-02-06 キオクシア株式会社 半導体装置およびその製造方法
JP7243016B2 (ja) * 2019-01-30 2023-03-22 日清紡マイクロデバイス株式会社 半導体装置およびその製造方法
KR20210058165A (ko) * 2019-11-13 2021-05-24 삼성전자주식회사 반도체 패키지
JP2022129462A (ja) * 2021-02-25 2022-09-06 キオクシア株式会社 半導体装置および半導体装置の製造方法
CN112978393B (zh) * 2021-04-13 2022-12-20 山东省科学院自动化研究所 烧结砖自动卸垛的辅助系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US20020096754A1 (en) * 2001-01-24 2002-07-25 Chen Wen Chuan Stacked structure of integrated circuits
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US20040026768A1 (en) * 2002-08-08 2004-02-12 Taar Reginald T. Semiconductor dice with edge cavities

Also Published As

Publication number Publication date
JP2004303992A (ja) 2004-10-28
US20040245652A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
JP4123027B2 (ja) 半導体装置の製造方法
JP5215244B2 (ja) 半導体装置
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP3481444B2 (ja) 半導体装置及びその製造方法
JP3565334B2 (ja) 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
JP2003273317A (ja) 半導体装置及びその製造方法
US7309648B2 (en) Low profile, chip-scale package and method of fabrication
US20020149097A1 (en) Method and apparatus for package reduction in stacked chip and board assemblies
JP2002359346A (ja) 半導体装置および半導体チップの積層方法
JP2002368190A (ja) 半導体装置およびその製造方法
JP2004363126A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4876618B2 (ja) 半導体装置および半導体装置の製造方法
JP2004296897A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2013045863A (ja) 半導体装置およびその製造方法
JP2001223326A (ja) 半導体装置
JP2001298147A (ja) 半導体装置及びその製造方法
JP4175138B2 (ja) 半導体装置
JP2895920B2 (ja) 半導体装置及びその製造方法
US7659620B2 (en) Integrated circuit package employing a flexible substrate
JP3892359B2 (ja) 半導体チップの実装方法
JPH06120296A (ja) 半導体集積回路装置
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP2817425B2 (ja) 半導体装置の実装方法
JP4141941B2 (ja) 半導体装置
JP5223231B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees