JP5223231B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5223231B2 JP5223231B2 JP2007116711A JP2007116711A JP5223231B2 JP 5223231 B2 JP5223231 B2 JP 5223231B2 JP 2007116711 A JP2007116711 A JP 2007116711A JP 2007116711 A JP2007116711 A JP 2007116711A JP 5223231 B2 JP5223231 B2 JP 5223231B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- adhesive member
- semiconductor
- outer peripheral
- inorganic filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
この為、当該電子機器に搭載される半導体装置に対しても、更なる高機能化、高速化並びに小型化が求められており、その一つの手段として、支持部材上に複数個の半導体素子(半導体チップ)を積層して配置してなる半導体装置が実用化されている。
当該チップ積層型の半導体装置200にあっては、回路基板201上に、2個の半導体素子202、203がそれぞれ接着部材204、接着部材205を介して積層されて搭載されている。
その後、トランスファーモールド法などを適用し、封止用樹脂212により封止する。
トランスファー成形時、前記接着部材205も加熱される。従って、かかる接着部材205が熱可塑性樹脂である場合、あるいは半硬化状態にある場合であっても、当該接着部材205は低弾性率状態にある。
かかる無機フィラー213Aの入り込みは、半導体素子202、半導体素子203に対する樹脂注入ゲートの位置などに対応することなく、接着部材205の表出部全周にわたって生じ得る。
この為、当該無機フィラー213Aの直下に位置する半導体素子202の活性領域(電子回路形成領域)202aに、クラックなどの損傷を生じてしまう。
従って、トランスファー成形を行った際には損傷の発生が無くとも、その後の製造工程、あるいは半導体装置としての動作時に、昇温並びに降温の熱ストレスが加わることによって、半導体素子202の活性領域202aに損傷が生じ、更に当該損傷が拡大してしまう場合もある。
しかしながら、この方法は生産性を高めることができず、製造コストが上昇してしまう。
従って、半導体素子203を半導体素子202上に搭載する接着部材205として、かかるペースト状の熱硬化性接着材は適切でない。
また、本発明の一観点によれば、支持基板と、前記支持基板上に配設された第1の半導体チップと、外周端部の少なくとも一部が前記第1の半導体チップの活性領域上に位置して、前記第1の半導体チップ上に接着部材を介して配設された、機能素子を含む活性領域を有する第2の半導体チップと、前記第1の半導体チップ及び前記第2の半導体チップを封止する封止用樹脂と、を具備し、前記接着部材は、前記第1の半導体チップと接する面積が前記第2の半導体チップと接する面積よりも大きく、前記接着部材の外周端面が前記第2の半導体チップの外周端面と連続し、前記接着部材と前記第2の半導体チップの連続する外周端面は、前記接着部材の下端から第1の角度で傾斜する第1の傾斜面と、前記第1の傾斜面に連続し前記第2の半導体チップの上面まで前記第1の角度よりも大きい第2の角度で傾斜する第2の傾斜面とを有する傾斜面である半導体装置が提供される。
<第1の実施の形態>
本発明の第1の実施の形態である、回路基板上に複数の半導体素子が積層して搭載される、半導体素子積層型の半導体装置(チップ積層型半導体装置)100を、図1に示す。
当該半導体装置100にあっては、回路基板10の一方の主面上に、接着部材30を介して第1の半導体素子20が搭載・固着され、当該第1の半導体素子20上には、接着部材31を介して第2の半導体素子21が搭載・固着されている。
そして、当該第1の実施の形態に於ける半導体装置100にあっては、その特徴的構成として、前記第2の半導体素子21の外周縁部(エッジ部)側面、並びに当該接着部材31を前記第1の半導体素子20に固着する接着部材31の外周縁部(エッジ部)側面が、垂直方向に立ち上がっておらず、当該第2の半導体素子21の下に於ける第1の半導体素子20の上面からみて鋭角となる傾斜面が連続して形成されている。
従って、接着部材31は、少なくとも第1の半導体素子20の活性領域上に位置する部分にあっては、第2の半導体素子21の裏面に接する面積よりも大なる面積をもって、当該第1の半導体素子20の活性領域上の表面に接している。
また、前記接着部材30、並びに接着部材31は、ポリイミド系の熱可塑性樹脂、あるいはエポキシ系の熱硬化性樹脂を主体として構成される。
更に、前記封止用樹脂50としては、シリカ(SiO2)またはアルミナ(Al2O3)等からなる無機フィラーを含有するエポキシ系樹脂が適用され、封止方法としては所謂トランフファーモールド法が適用される。
即ち、上面に活性領域(電子回路形成領域)21bが形成されている第2の半導体素子21の外周縁部(エッジ部)側面21c、並びに当該第2の半導体素子21を第1の半導体素子20上に固着する接着部材31の外周縁部(エッジ部)側面31cは、当該第1の半導体素子20上面から垂直方向に立ち上がっておらず、第2の半導体素子21の下に於ける第1の半導体素子20の上面からみて鋭角θを有し、且つ連続する傾斜面Sをもって形成されている。
かかる傾斜面Sは、当該接着部材31と第2の半導体素子21の積層構造体の、少なくとも第1の半導体素子20の活性領域上に位置する部分の全てにわたって設けられる。
尚、部位21dは、第2の半導体素子21の上面端部であり、また、部位31dは、接着部材31の第1の半導体素子20上に於ける端部である。
即ち、前記従来の半導体装置にあっては、図3(A)に示される様に、半導体素子203の外周縁部(エッジ部)側面、並びに当該第2の半導体素子203を前記半導体素子202上に固着する接着部材205の外周縁部(エッジ部)側面が、半導体素子202上面からほぼ垂直方向に立ち上がっている。
本発明の第1の実施の形態にあって、前記第2の半導体素子21を前記第1の半導体素子20に固着する接着部材31の外周縁部(エッジ部)側面が、傾斜面Sとされたことによる他の利点を、図4を用いて説明する。
これにより、図4(B)に示す様に、無機フィラー51Aが当該接着部材31に侵入したとしても、接着部材31の端部が寸法dにわたり外側に延出している分、第2の半導体素子21の下、即ち、当該半導体素子21と第1の半導体素子20との間に到達し難い。
この傾斜角θが小さければ、封止用樹脂50からの応力をより分散させ、且つ接着部材31の外周縁部(エッジ部)端部を、第2の半導体素子21の外周縁部(エッジ部)端部から、より遠い位置とすることができる。
尚、図5〜図8に於いては、前記図1に於いて説明した部材と同一の部材には同一の符号を付している。
まず、第2の半導体素子21が複数個形成された半導体基板21WFの裏面(半導体素子21に於ける電子回路形成面とは反対側の面)に、シート状の接着部材31を位置させる(図5(A)参照)。
そして、接着部材31を半導体基板21WFの裏面に、例えばロール式ラミネート法によって貼り合わせて固着する(図5(B)参照)。
次いで、前記リングフレーム60にダイシングシート61を介して支持された半導体基板21WFをダイシング装置のテーブル(図示せず)上に搭載し、回転式のダイシングブレード62を用いて、個々の半導体素子21に切断・分離する(図6参照)。
当該ダイシングブレード62は、半導体基板21WFの表面から、ダイシングシート61に至るように当該半導体基板21WF及び接着部材31を連続して、その厚さ方向に切断する。
従って、当該切削部62aによって切断され、個片化される半導体素子21並びに接着部材31には、その外周縁部(エッジ部)側面に、連続する傾斜面Sが形成される。即ち、ブレードの切削部62aに於ける傾斜面Sbに対応して、傾斜面Sが形成される。
尚、第1の半導体素子20も、第2の半導体素子21と同様の工程ももって、その裏面に予め接着部材30が配設されている。
即ち、回路基板10の一方の主面に、まず第1の半導体素子20を搭載・固着する。
また、回路基板10は、ボンディングステージ(図示せず)上に吸着・保持され、必要に応じて、例えば50℃〜150℃に加熱されている。
そして、第1の半導体素子20を回路基板10に抗してボンディングツール70により押圧し、回路基板10に若干荷重を与える。
尚、接着部材30のタック性(粘着性)は、回路基板10を通しての加熱により発現させてもよい。
次いで、前記第1の半導体素子20上に、第2の半導体素子21を搭載する。
これらの工程により、第1の半導体素子20、第2の半導体素子21が回路基板10上に積層して配設される。
かかるトランスファーモールド法を適用しても、本発明の特徴的構成、即ち第2の半導体素子21、及び接着部材31の外周縁部(エッジ部)端部に、傾斜角θを有する連続する傾斜面Sが形成されていることにより、当該第2の半導体素子21下に配設された接着部材31中への無機フィラーの入り込み、侵入を生じない。
尚、当該半導体装置100に於いては、半田バンプ11の配設を省略し、電極ランド10cを外部接続端子としたLGA(Land Grid Array)パッケージ構造としてもよい。
上述の如く、本第1の実施の形態によれば、接着部材31への無機フィラーの侵入が抑制・防止される為、封止用樹脂50として、無機フィラー51を含有する封止用樹脂材料を用いることができる。
更に、封止用樹脂50として、無機フィラー51を含有する封止用樹脂材料を用いることにより、硬化後の封止用樹脂の熱膨張率の調整が容易となる。
また、前記第2の半導体素子21と接着部材31の外周縁部(エッジ部)側面に於ける傾斜面Sの傾斜角θは、ダイシングブレード62の切削部62aの先端形状を変更することにより容易に調整することができる。
この様に、上記第1の実施の形態によれば、複数個の半導体素子を積層して構成する半導体装置を、高い製造歩留り、信頼性をもって製造することができる。
前述の如く、前記第1の実施の形態に於ける、第2の半導体素子並びに接着部材の外周縁部(エッジ部)の傾斜面の形状は、種々変更が可能である。
<第2の実施の形態>
第2の半導体素子並びに接着部材の外周縁部(エッジ部)の側面形状の変更例その1を、第2の実施の形態である半導体装置101として、図9に示す。
尚、当該図2に示した部材と同一の部材については同一の符号を付して、その説明を省略する。
本実施の形態にあっては、前記第2の半導体素子22の外周縁部(エッジ部)側面、並びに当該第2の半導体素子22を第1の半導体素子20上に固着する接着部材32の外周縁部(エッジ部)側面が、第1の半導体素子20から垂直方向に立ち上がっておらず、第2の半導体素子22の下に於ける第1の半導体素子20の上面からみて円弧状をなす傾斜面(曲面)SRが連続して形成されている。
ここで、第2の半導体素子22の厚さをa、接着部材32の厚さをbとするとき、円弧状をなす傾斜面SRの曲率半径Rは、R≧a+bの関係式が充足するように選択される。
この様な曲率半径Rを有して円弧状をなす傾斜面SRを、接着部材32と第2の半導体素子22の積層構造体の側面に形成する手段としては、図10に示される様に、切削部63aが曲率半径Rに対応する凸状の曲面SRbを有するダイシングブレード63を用いてのダイシング処理が適用される。
第2の半導体素子並びに接着部材の外周縁部(エッジ部)の傾斜面の変更例その2を、第3の実施の形態である半導体装置102として、図11に示す。
尚、当該図2に示した部材と同一の部材には同一の符号を付して、その説明を省略する。
本実施の形態にあっては、前記第2の半導体素子23の外周縁部(エッジ部)側面、並びに第2の半導体素子23を前記第1の半導体素子20上に固着する接着部材33の外周縁部(エッジ部)側面が、第1の半導体素子20上面から垂直方向に立ち上がっておらず、第2の半導体素子21の下に於ける第1の半導体素子20の上面からみて2段階の傾斜面Sから形成されている。
尚、部位23dは、第2の半導体素子23の上面端部であり、また、部位33dは、接着部材33の第1の半導体素子20上に於ける端部である。
従って、ダイシングを行う際のスクライブ領域をより減少させることができ、1枚の半導体基板に於ける当該第2の半導体素子23の取り数を増加せしめることができ、半導体装置の生産性が向上する。
第2の半導体素子並びに接着部材の外周縁部(エッジ部)の傾斜面の変更例その3を、第4の実施の形態である半導体装置103として、図13に示す。
尚、当該図2に示した部材と同一の部材には同一の符号を付して、その説明を省略する。
本実施の形態にあっては、前記第2の半導体素子24の外周縁部(エッジ部)側面、並びに当該第2の半導体素子24を第1の半導体素子20上に固着する接着部材34の外周縁部(エッジ部)側面が、第1の半導体素子20から垂直方向に立ち上がっておらず、少なくとも接着部材34の外周縁部(エッジ部)側面に於いて、第2の半導体素子24の下に於ける第1の半導体素子20の上面からみて円弧状をなす傾斜面(曲面)SRが形成されている。
この様な円弧状を有する外周縁部(エッジ部)側面を、接着部材34と第2の半導体素子24の積層構造体側面の、少なくとも接着部材34の外周縁部(エッジ部)側面に形成する手段としては、図14に示される様に、切削部65aの先端部の両面端部に凸状の曲面SRbを有するダイシングブレード65を用いてのダイシング処理が適用される。
従って、接着部材34、並びに当該接着部材34に接している第2の半導体素子24の外周縁部(エッジ部)側面は円弧状に切削される。一方、当該第2の半導体素子24の、接着部材34から厚さ方向に離れた外周縁部(エッジ部)側面部は、ほぼ垂直方向に直線状に切削される。
次に、本発明の第5の実施の形態として、回路基板上に複数の半導体素子が積層して搭載される、半導体素子積層型の半導体装置(チップ積層型半導体装置)の他の形態を示す。
図15(B)は、平面形状を示す図15(A)に於ける、線A−Aに沿った断面を示している。尚、図15(A)にあっては、封止用樹脂の表示を省略している。また、前記第1の実施の形態に於ける部材に対応する部材には同じ符号を付し、その説明を省略する。
当該第5の実施の形態にあっては、その特徴的構成として、第1の半導体素子20と交差する方向に搭載・配置された第2の半導体素子25の外周縁部(エッジ部)側面、並びに当該接着部材35を前記第1の半導体素子20に固着する接着部材35の外周縁部(エッジ部)側面が、前記第1の実施の形態と同様に、垂直方向に立ち上がっておらず、当該第2の半導体素子25の下に於ける第1の半導体素子20の上面からみて鋭角となる傾斜面が連続して形成されている。
これにより、接着部材35は、少なくとも第1の半導体素子20の活性領域上に位置する部分にあっては、第2の半導体素子25の裏面に接する面積よりも大なる面積をもって、当該第1の半導体素子20の活性領域上の表面に接している。
本発明の第6の実施の形態として、前記実施の形態に於ける封止構造とは異なる封止構造を示す。
即ち、当該半導体装置105にあっては、第1の半導体素子20は接着部材30を介してダイステージ13a上に搭載・固着されており、当該第1の半導体素子20上には接着部材31を介して第2の半導体素子21が搭載・固着されている。
そして、第1の半導体素子20並びに第2の半導体素子21それぞれに於ける電極パッド20a、21aと、外部接続用リードフレーム13のインナーリード部13bとの間は、ボンディングワイヤ45、46により接続されている。
かかる構造にあっても、第2の半導体素子21と接着部材31の外周縁部(エッジ部)側面は、前記第1の実施の形態と同様に、傾斜角θを有する連続した傾斜面Sを具備していることから、封止用樹脂50をトランスファーモールド法により被覆する際、接着部材31中への無機フィラーの侵入が防止される。
尚、前記ダイステージ13a、外部接続用リードフレーム13は、鉄−ニッケル合金、銅、銅合金等の金属を主体として構成される。
そして、前記第2の半導体素子21と接着部材31の外周縁部(エッジ部)側面は、前記第1の実施の形態と同様の形態に限られるものではなく、前記第2乃至第4の実施の形態に於ける形態を適宜適用することができる。
<第7の実施の形態>
本発明の第7の実施の形態として、回路基板上に複数の半導体素子が積層して搭載される半導体素子積層型の半導体装置(チップ積層型半導体装置)の、更に他の形態を示す。
図17(B)は、平面形状を示す図17(A)に於ける、線A−Aに沿った断面を示している。尚、図17(A)にあっては、封止用樹脂の表示を省略している。また、前記第1の実施の形態に於ける部材に対応する部材には同じ符号を付し、その説明を省略する。
当該第2の半導体素子27は、前記第1の半導体素子20と同等の寸法を有して、スペーサ部材26上に搭載されている。
この様に、第1の半導体素子20上に、スペーサ部材26を介して第2の半導体素子27を搭載することにより、当該第1の半導体素子20と第2の半導体素子27との間には、当該スペーサ部材26の厚さに対応して間隙が形成される。
従って、当該接着部材36は、少なくとも第1の半導体素子20の活性領域上に位置する部分にあっては、スペーサ部材26の裏面に接する面積よりも大なる面積をもって、当該第1の半導体素子20の活性領域上の表面に接している。
また、スペーサ部材26は、シリコン(Si)片、金属板、樹脂板あるいはセラミック板から形成される。
これらの接着部材は、同一材料から形成されてもよく、または異種材料をもって形成されてもよい。尚、接着部材30には、必要に応じて銀(Ag)等の導電性粒子を含有させてもよい。
更に、前記封止用樹脂50としてはシリカ(SiO2)またはアルミナ(Al2O3)等からなる無機フィラーを含むエポキシ系樹脂が適用され、封止方法としては所謂トランフファーモールド法が適用される。
即ち、前記スペーサ部材26の外周縁部(エッジ部)側面、並びに当該スペーサ部材26を前記第1の半導体素子20に固着する接着部材36の外周縁部(エッジ部)側面が、第1の半導体素子20から垂直方向に立ち上がっておらず、スペーサ部材26の下に於ける第1の半導体素子20の上面からみて鋭角θをなす傾斜面Sが連続して形成されたものとされている。
かかる傾斜面Sは、当該接着部材36とスペーサ部材26の積層構造体の、少なくとも第1の半導体素子20の活性領域上に位置する部分の全てにわたって設けられる。
この様に、少なくとも前記接着部材36が傾斜面Sを具備することにより、封止用樹脂50内に含まれる無機フィラー51は、当該接着部材36の傾斜面Sに当接することとなる。
また、スペーサ部材26並びに接着部材36の外周縁部(エッジ部)側面に、連続した傾斜面Sが形成されているので、封止用樹脂50をトランスファー成形法にて被覆する際に、かかる傾斜面近傍にあっては、無機フィラー51の流動が制限されない。
更に、接着部材36の外周縁部(エッジ部)側面は、スペーサ部材26の外周縁部(エッジ部)側面に連続する如く、傾斜面Sを有して形成されている。
これにより、無機フィラー51Aが当該接着部材36に侵入したとしても、接着部材36の端部が外側に突出している距離だけ、スペーサ部材26と第1の半導体素子20との間に侵入し難い。
この傾斜角θが小さければ、封止用樹脂50からの応力をより分散させ、且つ接着部材36の外周縁部(エッジ部)端部を、スペーサ部材26の外周縁部(エッジ部)端部から、より遠い位置とすることができる。
まず、回路基板10上に、複数の半導体素子がスペーサ部材26を介して積層・配置される工程を、図19に示す。
当該第1の半導体素子20は、その裏面に予め接着部材30が配設されており、ボンディングツール70に吸着・保持されている。また、回路基板10は、ボンディングステージ(図示せず)上に吸着・保持され、必要に応じて、例えば50℃〜150℃に加熱されている。
そして、第1の半導体素子20を回路基板10に抗してボンディングツール70により押圧し、回路基板10に若干荷重を与える。
尚、ここでは接着部材30を予め第1の半導体素子20の裏面に配設したが、これに代えて、接着部材30を予め回路基板10上に貼付け、塗布等により配設しておき、第1の半導体素子20を回路基板10上に搭載してもよい。
次いで、前記第1の半導体素子20上に、スペーサ部材26を搭載する。
かかる積層構造に於いて、スペーサ部材26は、前記第1の半導体素子20よりも小なる外形寸法を有し、その外周縁部(エッジ部)の少なくともその一部は、前記第1の半導体素子20の活性領域(電子回路形成領域)上に位置して搭載されている。
この時、当該ボンディングワイヤ42のワイヤーループの高さを、前記スペーサ部材26表面の高さよりも低いものとする。
即ち、ボンディングツール72によって吸着・保持された第2の半導体素子27を、スペーサ部材26に向かって降下させ、当該第2の半導体素子27を、スペーサ部材26上に接着部材37のタック性(粘着性)により接着する(図19(C)参照)。
次いで、当該第2の半導体素子27の電極パッド27aと、前記回路基板10上の電極端子10bとの間を、ボンディングワイヤ43により接続する(図示せず)。
かかるトランスファーモールド法を適用しても、スペーサ部材26下に配設された接着部材36中への無機フィラーの入り込み、侵入は生じない。
従って、封止用樹脂材料の流動性の調整が容易となり、樹脂封止処理を行う際、モールド成形金型への樹脂充填性を向上させることができる。
従って、前記第1の半導体素子20、第2の半導体素子27と、回路基板10との熱膨張率のミスマッチングによる応力集中を緩和することができる。
この様に、本第7の実施の形態によれば、複数の半導体素子を積層して搭載した半導体装置を、高い製造歩留り、信頼性をもって製造することができる。
更に、本第7の実施の形態によれば、スペーサ部材26を介して第2の半導体素子27を搭載することにより、第1の半導体素子20と第2の半導体素子27との間には、スペーサ部材26の厚さに対応して間隙が形成される。
更に、当該半導体装置107に於ける、第1の半導体素子20と第2の半導体素子27の組合せの自由度を高めることができ、種々の機能を有する半導体装置の形成に対応することができる。
前記支持基板上に配設された第1の半導体素子と、
外周端部の少なくとも一部が前記第1の半導体素子の活性領域上に位置して、前記第1の半導体素子上に接着部材を介して配設された第2の半導体素子と、
前記第1の半導体素子及び前記第2の半導体素子を封止する封止用樹脂と、
を具備し、
前記接着部材の、前記第1の半導体素子と接する面積が、前記第2の半導体素子と接する面積よりも大とされてなることを特徴とする半導体装置。
前記支持基板上に配設された第1の半導体素子と、
外周端部の少なくとも一部が前記第1の半導体素子の活性領域上に位置して、前記第1の半導体素子上に接着部材を介して配設されたスペーサと、
前記スペーサ上に配設された第2の半導体素子と、
前記第1の半導体素子、前記スペーサ及び前記第2の半導体素子を封止する封止用樹脂と、
を具備し、
前記接着部材の、前記第1の半導体素子と接する面積が、前記スペーサと接する面積よりも大とされてなることを特徴とする半導体装置。
(付記4) 前記第2の半導体素子の外周端面及び前記接着部材の外周端面において、傾斜構造を有していることを特徴とする付記1記載の半導体装置。
(付記6) 前記スペーサの外周端面及び前記接着部材の外周端面において、傾斜構造を有していることを特徴とする付記2記載の半導体装置。
(付記9) 前記封止用樹脂に無機フィラーが含有されていることを特徴とする付記1または2記載の半導体装置。
(付記11) 支持基板上に第1の半導体素子を配設する工程と、
複数個の第2の半導体素子が形成された半導体基板を、接着部材を介して支持体上に配置する工程と、
切削部に傾斜面を有するダイシングブレードを用いて、前記半導体基板をダイシング処理し、前記第2の半導体素子を前記接着部材と共に個片化する工程と、
前記第2の半導体素子を、前記接着部材を介して、前記第1の半導体素子上に搭載する工程と、
前記第1の半導体素子及び前記第2の半導体素子とを樹脂封止する工程と、
を有することを特徴とする半導体装置の製造方法。
切削部に傾斜面を有するダイシングブレードを用いて、前記板状スペーサ部材を前記接着部材と共にスペーサに個片化する工程と、
前記スペーサを、前記接着部材を介して第1の半導体素子上に搭載する工程と、
前記スペーサ上に、第2の半導体素子を搭載する工程と、
前記第1の半導体素子、前記スペーサ及び前記第2の半導体素子とを樹脂封止する工程と、
を有することを特徴とする半導体装置の製造方法。
10a、10b 208、209 電極端子
20a、21a、27a、206,207 電極パッド
10c 電極ランド
11 半田バンプ
13a ダイステージ
13b インナーリード
13c アウターリード
20、21、22、23、24、25、27、202、203 半導体素子
26 スペーサ部材
20b、21b、22b、23b、24b 活性領域
21c、31c 側面
21d、22d、23d、24d、26d 上端
30、31、32、33、34、35、36、37、204,205 接着部材
31d、32d、33d、34d、36d 下端
40、41、42、43、44、45、46、210、211 ボンディングワイヤ
50、52、212 封止用樹脂
51、213 無機フィラー
21WF 半導体基板
60 リングフレーム
61 ダイシングシート
62、63、64、65 ダイシングブレード
62a、63a、64a、65a 切削部
70、71、72 ボンディングツール
100、101、102、103、104、105、106、200 半導体装置
F、f1、f2 応力
S、S1、S2、SR 傾斜面
SRb 曲面
θ 傾斜角
Claims (4)
- 支持基板と、
前記支持基板上に配設された第1の半導体チップと、
外周端部の少なくとも一部が前記第1の半導体チップの活性領域上に位置して、前記第1の半導体チップ上に接着部材を介して配設された、機能素子を含む活性領域を有する第2の半導体チップと、
前記第1の半導体チップ及び前記第2の半導体チップを封止する封止用樹脂と、
を具備し、
前記接着部材は、前記第1の半導体チップと接する面積が前記第2の半導体チップと接する面積よりも大きく、前記接着部材の外周端面が前記第2の半導体チップの外周端面と連続し、
前記接着部材と前記第2の半導体チップの連続する外周端面は、前記第1の半導体チップの上面側から見て円弧状の曲面を有する傾斜面であることを特徴とする半導体装置。 - 支持基板と、
前記支持基板上に配設された第1の半導体チップと、
外周端部の少なくとも一部が前記第1の半導体チップの活性領域上に位置して、前記第1の半導体チップ上に接着部材を介して配設された、機能素子を含む活性領域を有する第2の半導体チップと、
前記第1の半導体チップ及び前記第2の半導体チップを封止する封止用樹脂と、
を具備し、
前記接着部材は、前記第1の半導体チップと接する面積が前記第2の半導体チップと接する面積よりも大きく、前記接着部材の外周端面が前記第2の半導体チップの外周端面と連続し、
前記接着部材と前記第2の半導体チップの連続する外周端面は、前記接着部材の下端から第1の角度で傾斜する第1の傾斜面と、前記第1の傾斜面に連続し前記第2の半導体チップの上面まで前記第1の角度よりも大きい第2の角度で傾斜する第2の傾斜面とを有する傾斜面であることを特徴とする半導体装置。 - 前記第2の半導体チップは、前記接着部材と接しない面に形成された電極を介して前記第2の半導体チップの外部と電気的に接続されることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第2の半導体チップの表面は、前記接着部材と接する面と、前記電極が形成された領域とを除いて前記封止用樹脂と接することを特徴とする請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116711A JP5223231B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116711A JP5223231B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277391A JP2008277391A (ja) | 2008-11-13 |
JP5223231B2 true JP5223231B2 (ja) | 2013-06-26 |
Family
ID=40055034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007116711A Expired - Fee Related JP5223231B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223231B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100588A (ja) * | 2000-09-22 | 2002-04-05 | Shinkawa Ltd | 半導体装置の製造方法 |
JP2002299547A (ja) * | 2001-03-29 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 積層型半導体装置およびその製造方法 |
JP2005353852A (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006054359A (ja) * | 2004-08-13 | 2006-02-23 | Fujitsu Ltd | 半導体装置 |
JP4579941B2 (ja) * | 2007-03-30 | 2010-11-10 | Okiセミコンダクタ株式会社 | 半導体装置及び半導体装置製造方法 |
-
2007
- 2007-04-26 JP JP2007116711A patent/JP5223231B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008277391A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102649471B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
US10879203B2 (en) | Stud bump structure for semiconductor package assemblies | |
US8786102B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US7915080B2 (en) | Bonding IC die to TSV wafers | |
US8860215B2 (en) | Semiconductor device and method of manufacturing the same | |
US7521810B2 (en) | Chip stack package and manufacturing method thereof | |
US20030207515A1 (en) | Stacked die in die BGA package | |
JP5215244B2 (ja) | 半導体装置 | |
KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
US20230335533A1 (en) | Semiconductor device package and method for manufacturing the same | |
US9029199B2 (en) | Method for manufacturing semiconductor device | |
JP2010010301A (ja) | 半導体装置及びその製造方法 | |
CN112530880A (zh) | 半导体装置及半导体装置的制造方法 | |
JP2003060118A (ja) | 半導体装置の製造方法 | |
KR20150060758A (ko) | 반도체 장치 및 그 제조방법 | |
US20110147905A1 (en) | Semiconductor device and method of manufacturing the same | |
US11721654B2 (en) | Ultra-thin multichip power devices | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2010103348A (ja) | 半導体装置及びその製造方法 | |
JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
JP2012009713A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
KR101494411B1 (ko) | 반도체패키지 및 이의 제조방법 | |
JP5223231B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5223231 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |