JP2004363126A - 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 - Google Patents

半導体装置、電子デバイス、電子機器および半導体装置の製造方法 Download PDF

Info

Publication number
JP2004363126A
JP2004363126A JP2003155889A JP2003155889A JP2004363126A JP 2004363126 A JP2004363126 A JP 2004363126A JP 2003155889 A JP2003155889 A JP 2003155889A JP 2003155889 A JP2003155889 A JP 2003155889A JP 2004363126 A JP2004363126 A JP 2004363126A
Authority
JP
Japan
Prior art keywords
carrier substrate
semiconductor
semiconductor chip
package
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003155889A
Other languages
English (en)
Other versions
JP2004363126A5 (ja
JP3951966B2 (ja
Inventor
Toshiki Nakayama
敏紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003155889A priority Critical patent/JP3951966B2/ja
Priority to US10/852,860 priority patent/US7087989B2/en
Publication of JP2004363126A publication Critical patent/JP2004363126A/ja
Publication of JP2004363126A5 publication Critical patent/JP2004363126A5/ja
Priority to US11/356,280 priority patent/US7436061B2/en
Application granted granted Critical
Publication of JP3951966B2 publication Critical patent/JP3951966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

【課題】厚みの増加を抑制しつつ、半導体パッケージの積層構造を実現する。
【解決手段】キャリア基板１１上に設けられたランド１２ｃに突出電極２６を接合させることにより、キャリア基板２１がキャリア基板１１から食み出すようにして、キャリア基板１１よりもサイズの大きなキャリア基板２１をキャリア基板１１上に実装する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置、電子デバイス、電子機器および半導体装置の製造方法に関し、特に、半導体パッケージなどの積層構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、半導体チップ実装時の省スペース化を図るため、例えば、特許文献１に開示されているように、同一サイズのキャリア基板に搭載された半導体チップを積層する方法がある。
【０００３】
【特許文献１】
特開平１０−２８４６８３号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、同一サイズのキャリア基板に搭載された半導体チップを積層する方法では、チップ数が多くなると、キャリア基板の積層数が増加し、積層構造全体の厚みが増加するという問題があった。
そこで、本発明の目的は、厚みの増加を抑制しつつ、半導体パッケージの積層構造を実現することが可能な半導体装置、電子デバイス、電子機器および半導体装置の製造方法を提供することである。
【０００５】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、第１半導体チップが搭載された第１半導体パッケージと、第２半導体チップが搭載され、前記第１半導体パッケージから食み出すようにして前記第１半導体パッケージ上に支持された第２半導体パッケージとを備えることを特徴とする。
【０００６】
これにより、第１半導体パッケージよりもサイズの大きな第２半導体パッケージを第１半導体パッケージ上に積層することが可能となる。このため、第１半導体パッケージの実装面積の増加を抑制しつつ、第１半導体パッケージ上に実装されるチップ数を増加させることが可能となり、半導体チップ実装時の省スペース化を図ることが可能となる。
【０００７】
また、本発明の一態様に係る半導体装置によれば、前記第２半導体チップは、前記第２半導体パッケージに複数搭載されていることを特徴とする。
これにより、第１半導体パッケージのサイズを増大させることなく、第１半導体パッケージ上に複数の第２半導体チップを並べて配置することが可能となる。このため、複数の半導体チップを実装する場合においても、高さの増大を抑制しつつ、第１半導体パッケージの実装面積の増加を抑制することが可能となり、半導体チップ実装時の省スペース化を図ることが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、第１半導体チップが搭載された第１半導体パッケージと、第２半導体チップが搭載され、前記第１半導体パッケージから食み出すようにして前記第１半導体パッケージ上に支持された第２半導体パッケージと、第３半導体チップが搭載され、前記第１半導体パッケージから食み出すようにして前記第１半導体パッケージ上に支持された第３半導体パッケージとを備えることを特徴とする。
【０００９】
これにより、第１半導体パッケージよりもサイズの大きな第２半導体パッケージを第１半導体パッケージ上に複数積層することが可能となる。このため、チップサイズや種類が異なる場合においても、高さの増大を抑制しつつ、第１半導体パッケージ上に実装されるチップ数を増加させることが可能となり、様々の機能を実現することを可能としつつ、半導体チップ実装時の省スペース化を図ることが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置によれば、第１半導体チップと、第２半導体チップが搭載され、前記第１半導体チップ上に実装された第１半導体パッケージとを備えることを特徴とする。
これにより、第１半導体チップよりもサイズの大きな第１半導体パッケージを第１半導体チップ上に直接積層することが可能となる。このため、高さの増大を抑制しつつ、第１半導体チップ上に複数の第２半導体チップを積層することが可能となるとともに、第１半導体チップ実装時の実装面積の増加を抑制することが可能となり、複数の半導体チップを実装する際の省スペース化を図ることが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、第１半導体チップが実装された第１キャリア基板と、第２半導体チップが実装された第２キャリア基板と、前記第１キャリア基板上に接合され、前記第２キャリア基板が前記第１キャリア基板から食み出すように、前記第２キャリア基板を前記第１半導体チップ上に保持する突出電極とを備えることを特徴とする。
【００１２】
これにより、第１キャリア基板よりもサイズの大きな第２キャリア基板が第１半導体チップ上に配置されるようにして、第２キャリア基板を第１キャリア基板上に積層することが可能となる。このため、第１キャリア基板の実装面積の増加を抑制しつつ、第１半導体チップ上に実装されるチップ数を増加させることが可能となり、半導体チップ実装時の省スペース化を図ることが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置によれば、第１半導体チップが実装された第１キャリア基板と、第２半導体チップが実装された第２キャリア基板と、第３半導体チップが実装された第３キャリア基板と、前記第１キャリア基板上に接合され、前記第２キャリア基板が前記第１キャリア基板から食み出すように、前記第２キャリア基板を前記第１半導体チップ上に保持する第１突出電極と、前記第１キャリア基板上に接合され、前記第３キャリア基板が前記第１キャリア基板から食み出すように、前記第３キャリア基板を前記第１半導体チップ上に保持する第２突出電極とを備えることを特徴とする。
【００１４】
これにより、第１キャリア基板よりもサイズの大きな複数のキャリア基板が第１半導体チップ上に配置されるようにして、複数のキャリア基板を第１キャリア基板上に積層することが可能となる。このため、チップサイズや種類が異なる場合においても、高さの増大を抑制しつつ、第１半導体チップ上に配置されるチップ数を増加させることが可能となり、様々の機能を実現することを可能としつつ、半導体チップ実装時の省スペース化を図ることが可能となる。
【００１５】
また、本発明の一態様に係る半導体装置によれば、第１半導体チップが実装された第１キャリア基板と、応力緩和層を介して再配置配線層が形成された第２半導体チップと、前記再配置配線層に接続され、前記第２半導体チップが前記第１キャリア基板から食み出すように、前記第２半導体チップを前記第１キャリア基板上に保持する突出電極とを備えることを特徴とする。
【００１６】
これにより、第１キャリア基板のサイズの増大を抑制しつつ、第１キャリア基板上に実装可能なチップ数を増加させることが可能となるとともに、第１半導体チップ上に第２半導体チップが配置された場合においても、第１半導体チップと第２半導体チップとの間にキャリア基板を介在させる必要がなくなる。このため、複数の半導体チップを実装する場合においても、高さの増大を抑制しつつ、第１キャリア基板の実装面積の増加を抑制することが可能となり、半導体チップ実装時の省スペース化を図ることが可能となる。
【００１７】
また、本発明の一態様に係る半導体装置によれば、第１半導体チップが実装された第１キャリア基板と、前記第１キャリア基板から食み出すように、前記第１キャリア基板に実装された第２半導体チップとを備えることを特徴とする。
これにより、第２半導体チップ同士を積層させることなく、第１キャリア基板上に実装可能なチップ数を増加させることが可能となる。このため、半導体チップの実装数が増加した場合においても、高さの増大を抑制しつつ、第１キャリア基板の実装面積の増加を抑制することが可能となり、半導体チップ実装時の省スペース化を図ることが可能となる。
【００１８】
また、本発明の一態様に係る半導体装置によれば、貫通電極が形成された第１半導体チップと、第２半導体チップが実装された第１キャリア基板と、前記第１半導体チップ上に前記第１キャリア基板が配置されるようにして、前記貫通電極を前記第１キャリア基板に接続する接続端子とを備えることを特徴とする。
これにより、第１半導体チップよりもサイズの大きな第１キャリア基板を第１半導体チップ上に直接積層することが可能となる。このため、高さの増大を抑制しつつ、第１半導体チップ上に複数の第２半導体チップを積層することが可能となるとともに、第１半導体チップ実装時の実装面積の増加を抑制することが可能となり、複数の半導体チップを実装する際の省スペース化を図ることが可能となる。
【００１９】
また、本発明の一態様に係る電子デバイスによれば、第１電子部品が搭載された第１パッケージと、第２電子部品が搭載され、前記第１パッケージから食み出すようにして前記第１パッケージ上に支持された第２パッケージとを備えることを特徴とする。
これにより、第１パッケージよりもサイズの大きな第２パッケージを第１パッケージ上に積層することが可能となる。このため、第１パッケージの実装面積の増加を抑制しつつ、第１パッケージ上に実装される部品数を増加させることが可能となり、電子部品実装時の省スペース化を図ることが可能となる。
【００２０】
また、本発明の一態様に係る電子機器によれば、第１半導体チップが搭載された第１半導体パッケージと、第２半導体チップが搭載され、前記第１半導体パッケージから食み出すようにして前記第１半導体パッケージ上に支持された第２半導体パッケージと、前記第１半導体パッケージが実装されたマザー基板と、前記マザー基板を介して前記第１半導体チップおよび前記第２半導体チップに接続された電子部品とを備えることを特徴とする。
【００２１】
これにより、高さの増大を抑制することを可能としつつ、半導体パッケージの３次元実装構造を実現することが可能となり、電子機器の機能性の向上を可能としつつ、電子機器の小型・軽量化を図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第１キャリア基板上に第１半導体チップを実装する工程と、第２キャリア基板上に第２半導体チップを実装する工程と、前記第２キャリア基板に突出電極を形成する工程と、前記第２キャリア基板が前記第１キャリア基板から食み出すように、前記突出電極を第１キャリア基板上に接合する工程とを備えることを特徴とする。
【００２２】
これにより、第１キャリア基板のサイズよりも第２キャリア基板のサイズの方が大きい場合においても、突出電極を第１キャリア基板に接合することで、第１半導体チップが実装された第１キャリア基板上に第２キャリア基板を積層させることが可能となり、製造工程の煩雑化を抑制しつつ、半導体パッケージの積層構造の高さの増大を抑制することが可能となる。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す断面図である。
【００２４】
図１において、半導体パッケージＰＫ１にはキャリア基板１１が設けられ、キャリア基板１１の両面にはランド１２ａ、１２ｃがそれぞれ形成されるとともに、キャリア基板１１内には内部配線１２ｂが形成されている。そして、キャリア基板１１上には半導体チップ１３がフリップチップ実装され、半導体チップ１３には、フリップチップ実装するための突出電極１４が設けられている。そして、半導体チップ１３に設けられた突出電極１４は、異方性導電フィルム１５を介してランド１２ｃ上にＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合されている。また、キャリア基板１１の裏面に設けられたランド１２ａ上には、キャリア基板１１をマザー基板上に実装するための突出電極１６が設けられている。
【００２５】
一方、半導体パッケージＰＫ２にはキャリア基板２１が設けられ、キャリア基板２１の両面にはランド２２ａ、２２ｃがそれぞれ形成されるとともに、キャリア基板２１内には内部配線２２ｂが形成されている。そして、キャリア基板２１上には、複数の半導体チップ２３ａ、２３ｃがそれぞれフリップチップ実装され、半導体チップ２３ａ、２３ｃには、フリップチップ実装するための突出電極２５ａ、２５ｃがそれぞれ設けられている。そして、半導体チップ２３ａ、２３ｃに設けられた突出電極２５ａ、２５ｃは、異方性導電フィルム２４ａ、２４ｃをそれぞれ介してランド２２ｃ上にそれぞれＡＣＦ接合されている。さらに、半導体チップ２３ａ、２３ｃ上には、半導体チップ２３ｂ、２３ｄがそれぞれフェースアップ実装され、半導体チップ２３ｂ、２３ｄは、接着層２４ｂ、２４ｄをそれぞれ介して半導体チップ２３ａ、２３ｃ上にそれぞれ固定されるとともに、導電性ワイヤ２５ｂ、２５ｄをそれぞれ介してランド２２ｃにそれぞれワイヤボンド接続されている。なお、半導体パッケージＰＫ２は、フリップチップとワイヤボンディングの双方を用いた積層構造以外にも、ワイヤボンディングのみを用いた積層構造でもよい。
【００２６】
また、半導体チップ２３ａ〜２３ｄの実装面側のキャリア基板２１の一面全体には封止樹脂２７が設けられ、この封止樹脂２７により半導体チップ２３ａ〜２３ｄが封止されている。なお、封止樹脂２７で半導体チップ２３ａ〜２３ｄを封止する場合、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより行うことができる。
【００２７】
また、キャリア基板２１の裏面に設けられたランド２２ａ上には、キャリア基板２１が半導体チップ１３上に保持されるようにして、キャリア基板２１をキャリア基板２１上に実装するための突出電極２６が設けられている。ここで、突出電極２６は、半導体チップ１３の搭載領域を避けるようにして配置され、例えば、キャリア基板２１の裏面の周囲に突出電極２６を配置することができる。そして、キャリア基板１１上に設けられたランド１２ｃに突出電極２６を接合させることにより、キャリア基板２１が半導体チップ１３上に配置されるようにして、キャリア基板２１がキャリア基板１１上に実装されている。
【００２８】
ここで、キャリア基板２１のサイズはキャリア基板１１のサイズよりも大きくすることができる。そして、キャリア基板２１をキャリア基板１１上に実装する場合、キャリア基板２１の少なくとも一端が横方向に食み出すように、キャリア基板２１をキャリア基板１１上に配置することができる。
これにより、半導体パッケージＰＫ１よりもサイズの大きな半導体パッケージＰＫ２などを半導体パッケージＰＫ１上に積層することが可能となり、半導体パッケージＰＫ１上に半導体チップ２３ａ〜２３ｄを実装する場合においても、半導体チップ２３ａ、２３ｂ上に半導体チップ２３ｃ、２３ｄを積層する必要がなくなる。このため、半導体パッケージＰＫ１の実装面積の増加を抑制しつつ、半導体パッケージＰＫ２の高さの増大を抑制することが可能となり、半導体チップ１３、２３ａ〜２３ｄの実装時の省スペース化を図ることが可能となる。
【００２９】
なお、キャリア基板２１をキャリア基板１１上に実装する場合、キャリア基板２１の裏面は半導体チップ１３上に密着していてもよいし、キャリア基板２１の裏面は半導体チップ１３から離れていてもよい。また、突出電極１６、２６としては、例えば、半田ボールを用いることができる。これにより、汎用のＢＧＡを用いることで、サイズの異なるパッケージＰＫ１、ＰＫ２同士を積層することができ、製造ラインを流用することができる。
【００３０】
また、キャリア基板１１、２１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１１、２１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極１４、１６、２６としては、半田ボールの他、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプなどを用いることができる。また、導電性ワイヤ２５ｂ、２５ｄとしては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。また、キャリア基板２１をキャリア基板１１上に実装するために、突出電極２６をキャリア基板２１のランド２２ａ上に設ける方法について説明したが、突出電極２６をキャリア基板１のランド１２ｃ上に設けるようにしてもよい。
【００３１】
また、上述した実施形態では、ＡＣＦ接合により半導体チップ１３をキャリア基板１１上に実装する方法について説明したが、例えば、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などのその他の圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。さらに、上述した実施形態では、キャリア基板１１上に半導体チップ１３を１個だけ実装する方法を例にとって説明したが、キャリア基板１１上に複数の半導体チップを実装するようにしてもよい。また、キャリア基板１１とキャリア基板２１との間の隙間には、必要に応じて樹脂を注入するようにしてもよい。
【００３２】
また、上述した実施形態では、半導体パッケージＰＫ２が半導体パッケージＰＫ１の両側に食み出した積層構造について説明したが、半導体パッケージＰＫ２は半導体パッケージＰＫ１の方側に食み出してもよい。また、半導体パッケージＰＫ２は半導体パッケージＰＫ１の左右方向および前後方向の２方向に食み出してもよいし、半導体パッケージＰＫ２は半導体パッケージＰＫ１の左右方向または前後方向の１方向にのみ食み出してもよい。
【００３３】
また、上述した実施形態では、半導体パッケージＰＫ１として、フリップチップ実装された構造を例にとって説明したが、モールド構造でもよい。また、半導体パッケージＰＫ２は、半導体チップの積層構造以外にも半導体チップの単層構造でもよく、モールド構造以外にもフリップチップ構造でもよい。
図２は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
【００３４】
図２において、半導体パッケージＰＫ１１にはキャリア基板３１が設けられ、キャリア基板３１の両面にはランド３２ａ、３２ｃがそれぞれ形成されるとともに、キャリア基板３１内には内部配線３２ｂが形成されている。そして、キャリア基板３１上には半導体チップ３３がフリップチップ実装され、半導体チップ３３には、フリップチップ実装するための突出電極３４が設けられている。そして、半導体チップ３３に設けられた突出電極３４は、異方性導電シート３５を介してランド３２ｃ上にＡＣＦ接合されている。また、キャリア基板３１の裏面に設けられたランド３２ａ上には、キャリア基板３１をマザー基板上に実装するための突出電極３６が設けられている。
【００３５】
一方、半導体パッケージＰＫ１２、ＰＫ１３にはキャリア基板４１、５１がそれぞれ設けられている。そして、キャリア基板４１、５１の裏面にはランド４２ａ、５２ａがそれぞれ形成されるとともに、キャリア基板４１、５１の表面にはランド４２ｃ、５２ｃがそれぞれ形成され、キャリア基板４１、５１内には内部配線４２ｂ、５２ｂがそれぞれ形成されている。
【００３６】
そして、キャリア基板４１、５１上には、接着層４４ａ、５４ａをそれぞれ介し半導体チップ４３ａ、５３ａがそれぞれフェースアップ実装され、半導体チップ４３ａ、５３ａは、導電性ワイヤ４５ａ、５５ａをそれぞれ介してランド４２ｃ、５２ｃにそれぞれワイヤボンド接続されている。さらに、半導体チップ４３ａ、５３ａ上には、導電性ワイヤ４５ａ、５５ａを避けるようにして、半導体チップ４３ｂ、５３ｂがそれぞれフェースアップ実装され、半導体チップ４３ｂ、５３ｂは、接着層４４ｂ、５４ｂをそれぞれ介して半導体チップ４３ａ、５３ａ上にそれぞれ固定されるとともに、導電性ワイヤ４５ｂ、５５ｂをそれぞれ介してランド４２ｃ、５２ｃにそれぞれワイヤボンド接続されている。さらに、半導体チップ４３ｂ、５３ｂ上には、導電性ワイヤ４５ｂ、５５ｂを避けるようにして、半導体チップ４３ｃ、５３ｃがそれぞれフェースアップ実装され、半導体チップ４３ｃ、５３ｃは、接着層４４ｃ、５４ｃをそれぞれ介して半導体チップ４３ｂ、５３ｂ上にそれぞれ固定されるとともに、導電性ワイヤ４５ｃ、５５ｃをそれぞれ介してランド４２ｃ、５２ｃにそれぞれワイヤボンド接続されている。
【００３７】
また、半導体チップ４３ａ〜４３ｃ、５３ａ〜５３ｃの実装面側のキャリア基板４１、５１の一面全体に封止樹脂４７、５７がそれぞれ設けられ、この封止樹脂４７、５７により半導体チップ４３ａ〜４３ｃ、５３ａ〜５３ｃがそれぞれ封止されている。なお、封止樹脂４７、５７で半導体チップ４３ａ〜４３ｃ、５３ａ〜５３ｃをそれぞれ封止する場合、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより行うことができる。
【００３８】
また、キャリア基板４１、５１の裏面にそれぞれ設けられたランド４２ａ、５２ａ上には、キャリア基板４１、５１が半導体チップ３３上にそれぞれ保持されるようにして、キャリア基板４１、５１をキャリア基板３１上にそれぞれ実装するための突出電極４６、５６がそれぞれ設けられている。
そして、キャリア基板３１上に設けられたランド３２ｃに突出電極４６、５６をそれぞれ接合させることにより、キャリア基板４１、５１の端部がそれぞれ半導体チップ３３上に配置されるようにして、キャリア基板４１、５１をキャリア基板３１上にそれぞれ実装することができる。
【００３９】
ここで、キャリア基板４１、５１をキャリア基板３１上に実装する場合、キャリア基板４１、５１の少なくとも一端が横方向に食み出すように、キャリア基板４１、５１をキャリア基板３１上に配置することができる。
これにより、半導体パッケージＰＫ１１のサイズを増大させることなく、半導体パッケージＰＫ１１上に複数の半導体パッケージＰＫ１２、ＰＫ１３を並べて配置することが可能となる。このため、チップサイズや種類が異なる場合においても、高さの増大を抑制しつつ、半導体パッケージＰＫ１１上に実装されるチップ数を増加させることが可能となり、様々の機能を実現することを可能としつつ、半導体チップ３３、４３ａ〜４３ｃ、５３ａ〜５３ｃの実装時の省スペース化を図ることが可能となる。
【００４０】
なお、上述した実施形態では、２個の半導体パッケージＰＫ１２、ＰＫ１３を半導体パッケージＰＫ１１上に実装する方法について説明したが、３個以上の半導体パッケージを半導体パッケージＰＫ１１上に実装するようにしてもよい。また、種類またはサイズの異なる複数の半導体パッケージを半導体パッケージＰＫ１１上に実装するようにしてもよい。
【００４１】
図３は、本発明の第３実施形態に係る半導体装置の突出電極の配置方法を示す平面図である。
図３において、キャリア基板６２、６４には、突出電極６３、６５がそれぞれコ字状に配置され、キャリア基板６２、６４の少なくとも１辺に沿って、突出電極６３、６５の未配置領域がそれぞれ設けられている。
【００４２】
そして、突出電極６３、６５の未配置領域が半導体チップ６１上に重なるようにして、キャリア基板６２、６４に設けられた突出電極６３、６５が、半導体チップ６１が搭載された下層基板上に接合されている。これにより、キャリア基板６２、６４の端部が半導体チップ６１上に配置されるようにして、キャリア基板６２、６４を実装した場合においても、キャリア基板６２、６４の安定性を維持することが可能となり、製造工程の煩雑化を抑制しつつ、半導体チップの実装時の省スペース化を図ることが可能となる。
【００４３】
図４は、本発明の第４実施形態に係る半導体装置の概略構成を示す断面図である。
図４において、半導体パッケージＰＫ２１にはキャリア基板７１が設けられ、キャリア基板７１の両面にはランド７２ａ、７２ｃがそれぞれ形成されるとともに、キャリア基板７１内には内部配線７２ｂが形成されている。そして、キャリア基板７１上には半導体チップ７３がフリップチップ実装され、半導体チップ７３には、フリップチップ実装するための突出電極７４が設けられている。そして、半導体チップ７３に設けられた突出電極７４は、異方性導電シート７５を介してランド７２ｃ上にＡＣＦ接合されている。また、キャリア基板７１の裏面に設けられたランド７２ａ上には、キャリア基板７１をマザー基板上に実装するための突出電極７６が設けられている。
【００４４】
一方、半導体パッケージＰＫ２２、ＰＫ２３には半導体チップ８１、９１がそれぞれ設けられ、各半導体チップ８１、９１には、電極パッド８２、９２がそれぞれ設けられるとともに、各電極パッド８２、９２がそれぞれ露出するようにして、絶縁膜８３、９３がそれぞれ設けられている。そして、各半導体チップ８１、９１上には、各電極パッド８２、９２がそれぞれ露出するようにして応力緩和層８４、９５がそれぞれ形成され、各電極パッド８２、９２上には、応力緩和層８４、９５上にそれぞれ延伸された再配置配線８５、９５がそれぞれ形成されている。そして、各再配置配線８５、９５上にはソルダレジスト膜８６、９６がそれぞれ形成され、各ソルダレジスト膜８６、９６には、各応力緩和層８４、９５上において再配置配線８５、９５をそれぞれ露出させる開口部８７、９７がそれぞれ形成されている。そして、各開口部８７、９７を介してそれぞれ露出された再配置配線８５、９５上には、半導体チップ８１、９１の端部が半導体チップ７３上にそれぞれ保持されるようにして、各半導体チップ８１、９１をキャリア基板７１上にそれぞれフェースダウン実装するための突出電極８８、９８がそれぞれ設けられている。
【００４５】
ここで、突出電極８８、９８は、半導体チップ７３の搭載領域を避けるようにして配置することができ、例えば、突出電極８８、９８をコ字状にそれぞれ配列することができる。そして、キャリア基板７１上に設けられたランド７２ｃ上に突出電極８８、９８がそれぞれ接合され、半導体チップ８１、９１の端部が半導体チップ７３上にそれぞれ配置されるようにして、半導体パッケージＰＫ２２、ＰＫ２３が半導体パッケージＰＫ２１上にそれぞれ実装されている。
【００４６】
ここで、半導体チップ８１、９１をキャリア基板７１上に実装する場合、半導体チップ８１、９１の少なくとも一端が横方向に食み出すように、半導体チップ８１、９１をキャリア基板７１上に配置することができる。
これにより、半導体チップ７３がフリップチップ実装されたキャリア基板７１上に、複数のＷ−ＣＳＰ（ウエハレベル−チップサイズパッケージ）を並べて配置することができ、キャリア基板７１のサイズの増大を抑制しつつ、キャリア基板７１上に実装可能なチップ数を増加させることが可能となるとともに、半導体チップ７３上に半導体チップ８１、９１が配置された場合においても、半導体チップ７３と半導体チップ８１、９１との間にキャリア基板を介在させる必要がなくなる。このため、複数の半導体チップ７３、８１、９１をキャリア基板７１上に実装する場合においても、高さの増大を抑制しつつ、キャリア基板７１の実装面積の増加を抑制することが可能となり、半導体チップ７３、８１、９１の実装時の省スペース化を図ることが可能となる。
【００４７】
なお、突出電極７４、８８、９８としては、半田ボールの他、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプなどを用いることができる。また、上述した実施形態では、２個の半導体チップ８１、９１を半導体パッケージＰＫ２１上に実装する方法について説明したが、３個以上の半導体チップを半導体パッケージＰＫ２１上に実装するようにしてもよい。また、機能またはサイズの異なる複数の半導体チップを半導体パッケージＰＫ２１上に実装するようにしてもよい。
【００４８】
また、上述した実施形態では、半導体パッケージＰＫ２２、ＰＫ２３としてウエハレベル−チップサイズパッケージを例にとって説明したが、ウエハレベル−チップサイズパッケージ以外にも、例えば、Ｔ−ＣＳＰ（テープハレベル−チップサイズパッケージ）などのその他のチップサイズパッケージまたはＢＧＡ（ボールグリッドアレイ）などでもよい。
【００４９】
図５は、本発明の第５実施形態に係る半導体装置の概略構成を示す断面図である。
図５において、半導体パッケージＰＫ３１にはキャリア基板１０１が設けられ、キャリア基板１０１の両面にはランド１０２ａ、１０２ｃがそれぞれ形成されるとともに、キャリア基板１０１内には内部配線１０２ｂが形成されている。そして、キャリア基板１０１上には半導体チップ１０３がフリップチップ実装され、半導体チップ１０３には、フリップチップ実装するための突出電極１０４が設けられている。そして、半導体チップ１０３に設けられた突出電極１０４は、異方性導電フィルム１０５を介してランド１０２ｃ上にＡＣＦ接合されている。また、キャリア基板１０１の裏面に設けられたランド１０２ａ上には、キャリア基板１０１をマザー基板上に実装するための突出電極１０６が設けられている。
【００５０】
一方、半導体チップ１１１、１２１には、半導体チップ１１１、１２１をそれぞれフリップチップ実装するための突出電極１１２、１２２がそれぞれ設けられている。ここで、突出電極１１２、１２２は、半導体チップ１１１、１２１の片側にそれぞれ寄せて配置することができ、例えば、突出電極１１２、１２２をＬ字状またはコ字状にそれぞれ配置することができる。そして、半導体チップ１１１、１２１にそれぞれ設けられた突出電極１１２、１２２は、異方性導電フィルム１１３、１２３をそれぞれ介してランド１０２ｃ上にそれぞれＡＣＦ接合されている。
【００５１】
ここで、半導体チップ１１１、１２１をキャリア基板１０１上に実装する場合、半導体チップ１１１、１２１の少なくとも一端が横方向に食み出すように、半導体チップ１１１、１２１をキャリア基板１０１上に配置することができる。
これにより、半導体チップ１０３がフリップチップ実装されたキャリア基板１０１上に、複数の半導体チップ１１１、１２１を並べて配置することができ、キャリア基板１０１のサイズの増大を抑制しつつ、キャリア基板１０１上に実装可能なチップ数を増加させることが可能となるとともに、キャリア基板１０１上に半導体チップ１１１、１２１を実装する場合においても、半導体チップ１０３と半導体チップ１１１、１２１との間にキャリア基板を介在させる必要がなくなる。このため、複数の半導体チップ１０３、１１１、１２１をキャリア基板１０１上に実装する場合においても、高さの増大を抑制しつつ、キャリア基板１０１の実装面積の増加を抑制することが可能となり、半導体チップ１０３、１１１、１２１の実装時の省スペース化を図ることが可能となる。
【００５２】
なお、突出電極１０４、１１２、１２２としては、半田ボールの他、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプなどを用いることができる。また、上述した実施形態では、３個の半導体チップ１０３、１１１、１２１をキャリア基板１０１上に実装する方法について説明したが、３個以上の半導体チップをキャリア基板１０１上に実装するようにしてもよい。また、機能またはサイズの異なる複数の半導体チップをキャリア基板１０１上に実装するようにしてもよい。
【００５３】
また、上述した実施形態では、ＡＣＦ接合により半導体チップ１０３、１１１、１２１をキャリア基板１０１上に実装する方法について説明したが、例えば、ＮＣＦ接合、ＡＣＰ接合、ＮＣＰ接合などのその他の圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。キャリア基板１０１から半導体チップが食み出すようにしてキャリア基板１０１上に半導体チップをフェースアップ実装し、フェースアップ実装された半導体チップをワイヤボンド接続するようにしてもよい。
【００５４】
図６は、本発明の第６実施形態に係る半導体装置の突出電極の配置方法を示す平面図である。
図６において、半導体チップ２１１、２２１、２３１、２４１には、突出電極２１２、２２２、２３２、２４２がそれぞれＬ字状に配置され、突出電極２１２、２２２、２３２、２４２が半導体チップ２１１、２２１、２３１、２４１の片側にそれぞれ寄せて配置されている。また、キャリア基板２０１上には、半導体チップ２０２がフェースダウン実装されている。
【００５５】
そして、半導体チップ２１１、２２１、２３１、２４１にそれぞれ設けられた突出電極２１２、２２２、２３２、２４２がキャリア基板２０１上にそれぞれ接合されることで、半導体チップ２１１、２２１、２３１、２４１がキャリア基板２０１からそれぞれ食み出すようにして、半導体チップ２１１、２２１、２３１、２４１がキャリア基板２０１上にそれぞれ実装されている。
【００５６】
これにより、半導体チップ２１１、２２１、２３１、２４１がキャリア基板２０１からそれぞれ食み出すようにして、半導体チップ２１１、２２１、２３１、２４１をキャリア基板２０１上にそれぞれ実装した場合においても、半導体チップ２１１、２２１、２３１、２４１の安定性をそれぞれ維持することが可能となり、製造工程の煩雑化を抑制しつつ、半導体チップ２０１、２１１、２２１、２３１、２４１の実装時の省スペース化を図ることが可能となる。
【００５７】
図７は、本発明の第７実施形態に係る半導体装置の概略構成を示す断面図である。
図７において、半導体パッケージＰＫ４１にはキャリア基板３０１が設けられ、キャリア基板３０１の両面にはランド３０２ａ、３０２ｃがそれぞれ形成されるとともに、キャリア基板３０１内には内部配線３０２ｂが形成されている。そして、キャリア基板３０１上には半導体チップ３０３がフリップチップ実装され、半導体チップ３０３には、フリップチップ実装するための突出電極３０４が設けられている。そして、半導体チップ３０３に設けられた突出電極３０４は、異方性導電フィルム３０５を介してランド３０２ｃ上にＡＣＦ接合されている。また、キャリア基板３０１の裏面に設けられたランド３０２ａ上には、キャリア基板３０１をマザー基板上に実装するための突出電極３０６が設けられている。
【００５８】
一方、半導体チップ３１１ａ〜３１１ｃには、電極パッド３１２ａ〜３１２ｃがそれぞれ設けられるとともに、各電極パッド３１２ａ〜３１２ｃが露出するようにして、絶縁膜３１３ａ〜３１３ｃがそれぞれ設けられている。そして、半導体チップ３１１ａ〜３１１ｃには、例えば、各電極パッド３１２ａ〜３１２ｃの位置に対応して、貫通孔３１４ａ〜３１４ｃがそれぞれ形成され、貫通孔３１４ａ〜３１４ｃ内には、絶縁膜３１５ａ〜３１５ｃおよび導電膜３１６ａ〜３１６ｃをそれぞれ介して、貫通電極３１７ａ〜３１７ｃがそれぞれ形成されている。そして、貫通電極３１７ａ〜３１７ｃが形成された半導体チップ３１１ａ〜３１１ｃは、貫通電極３１７ａ〜３１７ｃをそれぞれ介して積層されている。
【００５９】
また、半導体チップ３１１ａに形成された貫通電極３１７ａには、半導体チップ３１１ａ〜３１１ｃの積層構造をマザー基板上に実装するための突出電極３１９が設けられている。そして、半導体チップ３１１ｃに形成された貫通電極３１７ｃ上には、キャリア基板３０１が半導体チップ３１１ｃ上に保持されるようにして、突出電極３０６が接合されている。
【００６０】
ここで、キャリア基板３０１を半導体チップ３１１ｃ上に実装する場合、キャリア基板３０１の少なくとも一端が横方向に食み出すように、キャリア基板３０１を半導体チップ３１１ｃ上に配置することができる。
これにより、半導体チップ３１１ａ〜３１１ｃよりもサイズの大きなキャリア基板３０１を半導体チップ３１１ｃ上に直接積層することが可能となる。このため、高さの増大を抑制しつつ、サイズまたは種類の異なる半導体チップ３０３を半導体チップ３１１ａ〜３１１ｃ上に積層することが可能となるとともに、半導体チップ３１１ａ〜３１１ｃの実装時の実装面積の増加を抑制することが可能となり、サイズまたは種類の異なる複数の半導体チップ３０１、３１１ａ〜３１１ｃを実装する際の省スペース化を図ることが可能となる。
【００６１】
なお、キャリア基板３０１を半導体チップ３１１ｃ上に実装する場合、例えば、ＡＣＦ接合、ＮＣＦ接合、ＡＣＰ接合、ＮＣＰ接合などの圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。また、突出電極３０４、３０６、３１９としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、上述した実施形態では、半導体チップ３１１ａ〜３１１ｃの３層構造上にキャリア基板３０１上に実装する方法について説明したが、キャリア基板３０１が実装される半導体チップは、１層、２層または４層以上であってもよい。
【００６２】
また、上述した実施形態では、半導体チップまたは半導体パッケージを実装する方法を例にとって説明したが、本発明は、必ずしも半導体チップまたは半導体パッケージを実装する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを実装するようにしてもよい。
【００６３】
また、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の機能性の向上を可能としつつ、電子機器の小型・軽量化を図ることが可能となる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の概略構成を示す断面図である。
【図２】第２実施形態に係る突出電極の配置方法を示す平面図である。
【図３】第３実施形態に係る半導体装置の概略構成を示す断面図である。
【図４】第４実施形態に係る半導体装置の概略構成を示す断面図である。
【図５】第５実施形態に係る半導体装置の概略構成を示す断面図である。
【図６】第６実施形態に係る突出電極の配置方法を示す平面図である。
【図７】第７実施形態に係る半導体装置の概略構成を示す断面図である。
【符号の説明】
１１、２１、３１、４１、５１、６２、６４、７１、１０１、２０１、３０１キャリア基板、１２ａ、１２ｃ、２２ａ、２２ｃ、３２ａ、３２ｃ、４２ａ、４２ｃ、５２ａ、５２ｃ、７２ａ、７２ｃ、１０２ａ、１０２ｃ、３０２ａ、３０２ｃ ランド、１２ｂ、２２ｂ、３２ｂ、４２ｂ、５２ｂ、７２ｂ、１０２ｂ、３０２ｂ 内部配線、１３、２３ａ、２３ｂ、２３ｃ、２３ｄ、３３、４３ａ〜４３ｃ、５３ａ〜５３ｃ、６１、７３、８１、９１、１０３、１１１、１２１２０２、２１１、２２１、２３１、２４１、３１１ａ〜３１１ｃ、３０３ 半導体チップ、１４、１６、２５ａ、２５ｃ、２６、３４、３６、４６、５６、６３、６５、７４、７６、８８、９８、１０４、１０６、１１２、１２２、２１２、２２２、２３２、２４２、３０４、３０６、３１９ 突出電極、１５、２４ａ、２４ｃ、３５、７５、１０５、１１３、１２３、３０５、異方性導電フィルム ２４ｂ、２４ｄ、４４ａ〜４４ｃ、５４ａ〜５４ｃ 接着層、２５ｂ、２５ｄ、４５ａ〜４５ｃ、５５ａ〜５５ｃ 導電性ワイヤ、２７、４７、５７、３１８ａ、３１８ｂ 封止樹脂、８２、９２、３１２ａ〜３１２ｃ 電極パッド、８３、９３、３１３ａ〜３１３ｃ、３１５ａ〜３１５ｃ 絶縁膜、８４、９４ 応力緩和層、８５、９５ 再配置配線、８６、９６ ソルダレジスト層、８７、９７ 開口部、３１４ａ〜３１４ｃ 貫通孔、３１６ａ〜３１６ｃ 導電膜、３１７ａ〜３１７ｃ 貫通電極、ＰＫ１、ＰＫ２、ＰＫ１１、ＰＫ１２、ＰＫ１３、ＰＫ２１、ＰＫ２２、ＰＫ２３、ＰＫ３１、ＰＫ４１ 半導体パッケージ

Claims (12)

  1. 第１半導体チップが搭載された第１半導体パッケージと、
    第２半導体チップが搭載され、前記第１半導体パッケージから食み出すようにして前記第１半導体パッケージ上に支持された第２半導体パッケージとを備えることを特徴とする半導体装置。
  2. 前記第２半導体チップは、前記第２半導体パッケージに複数搭載されていることを特徴とする請求項１記載の半導体装置。
  3. 第１半導体チップが搭載された第１半導体パッケージと、
    第２半導体チップが搭載され、前記第１半導体パッケージから食み出すようにして前記第１半導体パッケージ上に支持された第２半導体パッケージと、
    第３半導体チップが搭載され、前記第１半導体パッケージから食み出すようにして前記第１半導体パッケージ上に支持された第３半導体パッケージとを備えることを特徴とする半導体装置。
  4. 第１半導体チップと、
    第２半導体チップが搭載され、前記第１半導体チップ上に実装された第１半導体パッケージとを備えることを特徴とする半導体装置。
  5. 第１半導体チップが実装された第１キャリア基板と、
    第２半導体チップが実装された第２キャリア基板と、
    前記第１キャリア基板上に接合され、前記第２キャリア基板が前記第１キャリア基板から食み出すように、前記第２キャリア基板を前記第１半導体チップ上に保持する突出電極とを備えることを特徴とする半導体装置。
  6. 第１半導体チップが実装された第１キャリア基板と、
    第２半導体チップが実装された第２キャリア基板と、
    第３半導体チップが実装された第３キャリア基板と、
    前記第１キャリア基板上に接合され、前記第２キャリア基板が前記第１キャリア基板から食み出すように、前記第２キャリア基板を前記第１半導体チップ上に保持する第１突出電極と、
    前記第１キャリア基板上に接合され、前記第３キャリア基板が前記第１キャリア基板から食み出すように、前記第３キャリア基板を前記第１半導体チップ上に保持する第２突出電極とを備えることを特徴とする半導体装置。
  7. 第１半導体チップが実装された第１キャリア基板と、
    応力緩和層を介して再配置配線層が形成された第２半導体チップと、
    前記再配置配線層に接続され、前記第２半導体チップが前記第１キャリア基板から食み出すように、前記第２半導体チップを前記第１キャリア基板上に保持する突出電極とを備えることを特徴とする半導体装置。
  8. 第１半導体チップが実装された第１キャリア基板と、
    前記第１キャリア基板から食み出すように、前記第１キャリア基板に実装された第２半導体チップとを備えることを特徴とする半導体装置。
  9. 貫通電極が形成された第１半導体チップと、
    第２半導体チップが実装された第１キャリア基板と、
    前記第１半導体チップ上に前記第１キャリア基板が配置されるようにして、前記貫通電極を前記第１キャリア基板に接続する接続端子とを備えることを特徴とする半導体装置。
  10. 第１電子部品が搭載された第１パッケージと、
    第２電子部品が搭載され、前記第１パッケージから食み出すようにして前記第１パッケージ上に支持された第２パッケージとを備えることを特徴とする電子デバイス。
  11. 第１半導体チップが搭載された第１半導体パッケージと、第２半導体チップが搭載され、前記第１半導体パッケージから食み出すようにして前記第１半導体パッケージ上に支持された第２半導体パッケージと、
    前記第１半導体パッケージが実装されたマザー基板と、
    前記マザー基板を介して前記第１半導体チップおよび前記第２半導体チップに接続された電子部品とを備えることを特徴とする電子機器。
  12. 第１キャリア基板上に第１半導体チップを実装する工程と、
    第２キャリア基板上に第２半導体チップを実装する工程と、
    前記第２キャリア基板に突出電極を形成する工程と、
    前記第２キャリア基板が前記第１キャリア基板から食み出すように、前記突出電極を第１キャリア基板上に接合する工程とを備えることを特徴とする半導体装置の製造方法。
JP2003155889A 2003-05-30 2003-05-30 半導体装置 Expired - Fee Related JP3951966B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003155889A JP3951966B2 (ja) 2003-05-30 2003-05-30 半導体装置
US10/852,860 US7087989B2 (en) 2003-05-30 2004-05-25 Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US11/356,280 US7436061B2 (en) 2003-05-30 2006-02-15 Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003155889A JP3951966B2 (ja) 2003-05-30 2003-05-30 半導体装置

Publications (3)

Publication Number Publication Date
JP2004363126A true JP2004363126A (ja) 2004-12-24
JP2004363126A5 JP2004363126A5 (ja) 2005-06-23
JP3951966B2 JP3951966B2 (ja) 2007-08-01

Family

ID=33562178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003155889A Expired - Fee Related JP3951966B2 (ja) 2003-05-30 2003-05-30 半導体装置

Country Status (2)

Country Link
US (2) US7087989B2 (ja)
JP (1) JP3951966B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115789A (ja) * 2005-10-19 2007-05-10 Matsushita Electric Ind Co Ltd 積層型半導体装置および積層型半導体装置の製造方法
JP2007123520A (ja) * 2005-10-27 2007-05-17 Matsushita Electric Ind Co Ltd 積層型半導体モジュール
JP2008124080A (ja) * 2006-11-08 2008-05-29 Matsushita Electric Ind Co Ltd 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法
US7498668B2 (en) 2005-10-27 2009-03-03 Panasonic Corporation Stacked semiconductor device and lower module of stacked semiconductor device
US8148810B2 (en) 2005-12-15 2012-04-03 Panasonic Corporation Semiconductor device, and inspection method thereof
US9035442B2 (en) 2009-12-28 2015-05-19 Panasonic Intellectual Property Management Co., Ltd. Semiconductor module

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265446B2 (en) * 2003-10-06 2007-09-04 Elpida Memory, Inc. Mounting structure for semiconductor parts and semiconductor device
JP2006049569A (ja) * 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
US7445962B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuits package system with dense routability and high thermal conductivity
US7746656B2 (en) * 2005-05-16 2010-06-29 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US7518224B2 (en) * 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
US8163600B2 (en) * 2006-12-28 2012-04-24 Stats Chippac Ltd. Bridge stack integrated circuit package-on-package system
JP2008187101A (ja) * 2007-01-31 2008-08-14 Yamaha Corp 半導体装置及び半導体装置の実装構造
JP5207659B2 (ja) * 2007-05-22 2013-06-12 キヤノン株式会社 半導体装置
JP5071084B2 (ja) * 2007-12-10 2012-11-14 パナソニック株式会社 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP5162226B2 (ja) 2007-12-12 2013-03-13 新光電気工業株式会社 配線基板及び半導体装置
US7750459B2 (en) * 2008-02-01 2010-07-06 International Business Machines Corporation Integrated module for data processing system
US8816487B2 (en) * 2008-03-18 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with package-in-package and method of manufacture thereof
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US20120162928A1 (en) * 2010-10-22 2012-06-28 Endicott Interconnect Technologies, Inc. Electronic package and method of making same
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
EP3019300B1 (en) 2013-07-09 2023-12-20 RTX Corporation Transient liquid phase bonding of metal-covered materials
KR102243285B1 (ko) * 2014-07-01 2021-04-23 삼성전자주식회사 반도체 패키지
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
JP6620989B2 (ja) * 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
KR102324628B1 (ko) * 2015-07-24 2021-11-10 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 이를 포함하는 데이터 저장 시스템
JP6631905B2 (ja) * 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
KR102497239B1 (ko) * 2015-12-17 2023-02-08 삼성전자주식회사 고속 신호 특성을 갖는 반도체 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306657A (ja) * 1989-05-22 1990-12-20 Nec Corp 半導体装置
JPH11243175A (ja) * 1998-02-25 1999-09-07 Rohm Co Ltd 複合半導体装置
JP2001110979A (ja) * 1999-10-07 2001-04-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2003017649A (ja) * 2001-07-04 2003-01-17 Sony Corp 半導体装置及び半導体モジュール
JP2003133510A (ja) * 2001-10-29 2003-05-09 Sharp Corp 積層型半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP2964983B2 (ja) 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306657A (ja) * 1989-05-22 1990-12-20 Nec Corp 半導体装置
JPH11243175A (ja) * 1998-02-25 1999-09-07 Rohm Co Ltd 複合半導体装置
JP2001110979A (ja) * 1999-10-07 2001-04-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2003017649A (ja) * 2001-07-04 2003-01-17 Sony Corp 半導体装置及び半導体モジュール
JP2003133510A (ja) * 2001-10-29 2003-05-09 Sharp Corp 積層型半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115789A (ja) * 2005-10-19 2007-05-10 Matsushita Electric Ind Co Ltd 積層型半導体装置および積層型半導体装置の製造方法
JP4703356B2 (ja) * 2005-10-19 2011-06-15 パナソニック株式会社 積層型半導体装置
US7498668B2 (en) 2005-10-27 2009-03-03 Panasonic Corporation Stacked semiconductor device and lower module of stacked semiconductor device
US7667313B2 (en) 2005-10-27 2010-02-23 Panasonic Corporation Stacked semiconductor module
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP2007123520A (ja) * 2005-10-27 2007-05-17 Matsushita Electric Ind Co Ltd 積層型半導体モジュール
US8008766B2 (en) 2005-10-27 2011-08-30 Panasonic Corporation Stacked semiconductor module
US8159061B2 (en) 2005-10-27 2012-04-17 Panasonic Corporation Stacked semiconductor module
US8148810B2 (en) 2005-12-15 2012-04-03 Panasonic Corporation Semiconductor device, and inspection method thereof
US8552549B2 (en) 2005-12-15 2013-10-08 Panasonic Corporation Semiconductor device, and inspection method thereof
JP2008124080A (ja) * 2006-11-08 2008-05-29 Matsushita Electric Ind Co Ltd 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法
US8053878B2 (en) 2006-11-08 2011-11-08 Panasonic Corporation Substrate, semiconductor device using the same, method for inspecting semiconductor device, and method for manufacturing semiconductor device
US9035442B2 (en) 2009-12-28 2015-05-19 Panasonic Intellectual Property Management Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
US7087989B2 (en) 2006-08-08
US7436061B2 (en) 2008-10-14
US20060131719A1 (en) 2006-06-22
US20050006784A1 (en) 2005-01-13
JP3951966B2 (ja) 2007-08-01

Similar Documents

Publication Publication Date Title
JP3951966B2 (ja) 半導体装置
JP3680839B2 (ja) 半導体装置および半導体装置の製造方法
US7256072B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US7230329B2 (en) Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device
US20040222510A1 (en) Semiconductor device, semiconductor pack age, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
KR100586208B1 (ko) 반도체 장치 및 그 제조방법
JP2004303992A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JPH1174403A (ja) 半導体装置
JP4069771B2 (ja) 半導体装置、電子機器および半導体装置の製造方法
JP3891123B2 (ja) 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
JP2004281920A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
WO2013057861A1 (ja) 半導体装置
JP2004281919A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP2010073771A (ja) 半導体装置の実装構造
JP2004363319A (ja) 実装基板及び半導体装置
JP2004335604A (ja) 半導体装置の製造方法および電子デバイスの製造方法
KR20080016124A (ko) 반도체 패키지 및 그 제조방법
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US8222726B2 (en) Semiconductor device package having a jumper chip and method of fabricating the same
JP2004363120A (ja) 半導体装置および半導体装置の製造方法
JP2004095612A (ja) 半導体装置及び配線基板
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees