JP2004335604A - 半導体装置の製造方法および電子デバイスの製造方法 - Google Patents

半導体装置の製造方法および電子デバイスの製造方法 Download PDF

Info

Publication number
JP2004335604A
JP2004335604A JP2003127058A JP2003127058A JP2004335604A JP 2004335604 A JP2004335604 A JP 2004335604A JP 2003127058 A JP2003127058 A JP 2003127058A JP 2003127058 A JP2003127058 A JP 2003127058A JP 2004335604 A JP2004335604 A JP 2004335604A
Authority
JP
Japan
Prior art keywords
semiconductor
resin
semiconductor package
package
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003127058A
Other languages
English (en)
Other versions
JP2004335604A5 (ja
Inventor
Tetsutoshi Aoyanagi
哲理 青▲柳▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003127058A priority Critical patent/JP2004335604A/ja
Priority to CNB2004100386304A priority patent/CN1286158C/zh
Priority to US10/833,945 priority patent/US7371607B2/en
Publication of JP2004335604A publication Critical patent/JP2004335604A/ja
Publication of JP2004335604A5 publication Critical patent/JP2004335604A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体パッケージの配置精度を劣化させることなく、半導体パッケージ間の樹脂の配置位置を容易に調整できるようにする。
【解決手段】突出電極１３を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２が電気的に接続される前に、半導体チップ３の少なくとも一部が露出するようにして、半導体チップ３上に樹脂１５を配置し、半導体チップ３上に配置された樹脂１５をＡステージ状態またはＢステージ状態に維持しつつ、突出電極１３を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２とを電気的に接続する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および電子デバイスの製造方法に関し、特に、半導体パッケージの積層構造の製造方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体パッケージでは、例えば、特許文献１に開示されているように、ハンダボールを介して半導体パッケージを積層することにより、省スペース化を図ることが行われている。ここで、積層された半導体パッケージ間に樹脂を充填することが行われている。
【０００３】
【特許文献１】
特開２００２−１７０９０６号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の半導体パッケージでは、ハンダボールを介して積層された半導体パッケージ間の隙間全体に樹脂が充填される。このため、半導体パッケージ間に充填された樹脂をキュアする際に、樹脂に含まれる水分が十分に抜け切らず、半導体パッケージ間に充填された樹脂に水分が残留する。このため、積層された半導体パッケージの２次実装時のリフロー時に、半導体パッケージ間に充填された樹脂に含まれる水分が気化して膨張し、半導体パッケージ間で剥離が発生することがあるという問題があった。
【０００５】
また、従来の半導体パッケージでは、ハンダボールを介して半導体パッケージを固定した後、半導体パッケージ間に樹脂が充填される。このため、半導体パッケージ間の隙間が狭い場合、半導体パッケージ間の特定の位置に限定して樹脂を充填することが困難となり、樹脂がハンダボールに接触し、樹脂に熱的ダメージを与えたり、半導体パッケージ間にかかる応力を考慮して樹脂を配置したりすることができないという問題があった。
【０００６】
一方、ハンダボールを介して半導体パッケージを固定する前に、半導体パッケージ間を樹脂で固着させると、ハンダボールのリフロー時に半導体パッケージが身動きできなくなる。このため、ハンダボール溶融時の表面張力による半導体パッケージのセルフアライメントが阻害され、半導体パッケージの配置精度が劣化するという問題がった。
【０００７】
そこで、本発明の目的は、半導体パッケージの配置精度を劣化させることなく、半導体パッケージ間の樹脂の配置位置を容易に調整することが可能な半導体装置の製造方法および電子デバイスの製造方法を提供することである。
【０００８】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体パッケージ上の少なくとも一部の領域に樹脂を供給する工程と、前記樹脂が流動性を維持した状態で、第２半導体パッケージを前記第１半導体パッケージ上に電気的に接続する工程とを備えることを特徴とする。
【０００９】
これにより、第１半導体パッケージ上に樹脂を配置してから、第１半導体パッケージ上に第２半導体パッケージを配置することが可能となり、第１半導体パッケージと第２半導体パッケージとの間の樹脂の配置位置を容易に調整することが可能となる。このため、第１半導体パッケージと第２半導体パッケージとの間の隙間が狭い場合においても、ハンダ材を避けるようにして、第１半導体パッケージと第２半導体パッケージとの間に樹脂を配置したり、樹脂に含まれる水分を逃すための経路を確保しつつ、第１半導体パッケージと第２半導体パッケージとの間に樹脂を設けたりすることが可能となる。この結果、樹脂の熱的ダメージを抑制しつつ、第１半導体パッケージと第２半導体パッケージとの間の剥離を抑止することが可能となるとともに、第１半導体パッケージと第２半導体パッケージとを樹脂で固着させることが可能となり、２次実装時にリフロー処理が行われる場合においても、第１半導体パッケージと第２半導体パッケージとの間の位置ずれを防止することが可能となる。
【００１０】
また、第１半導体パッケージ上に第２半導体パッケージを配置する前に、第１半導体パッケージ上に樹脂を配置した場合においても、第２半導体パッケージを第１半導体パッケージ上に電気的に接続する際に、第１半導体パッケージと第２半導体パッケージとの間に設けられた樹脂の流動性を維持することが可能となる。このため、第２半導体パッケージを第１半導体パッケージ上に電気的に接続する際にハンダ材を用いた場合においても、ハンダ溶融時の表面張力によるセルフアライメントを活用することが可能となり、第２半導体パッケージを第１半導体パッケージ上に精度よく配置することが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体パッケージに搭載された第１半導体チップの少なくとも一部に樹脂を供給する工程と、前記樹脂が流動性を維持した状態で、第２半導体チップが搭載された第２半導体パッケージを前記第１半導体パッケージ上に電気的に接続する工程とを備えることを特徴とする。
【００１２】
これにより、第１半導体パッケージと第２半導体パッケージとの間の隙間が狭い場合においても、ハンダ材を避けるようにして、第１半導体パッケージと第２半導体パッケージとの間に樹脂を配置することが可能となるとともに、樹脂に含まれる水分を逃すための経路を確保しつつ、第１半導体パッケージと第２半導体パッケージとの間に樹脂を設けることが可能となる。この結果、樹脂の熱的ダメージを抑制しつつ、第１半導体パッケージと第２半導体パッケージとの間の剥離を抑止することが可能となるとともに、第１半導体パッケージと第２半導体パッケージとを樹脂で固着させることが可能となり、２次実装時にリフロー処理が行われる場合においても、第１半導体パッケージと第２半導体パッケージとの間の位置ずれを防止することが可能となる。
【００１３】
また、第２半導体パッケージを第１半導体パッケージ上に電気的に接続する際にハンダ材を用いた場合においても、第２半導体パッケージが第１半導体パッケージ上で移動することが可能となり、ハンダ溶融時の表面張力によるセルフアライメントを活用することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体チップが搭載された第１半導体パッケージ上の少なくとも一部の領域に樹脂を供給する工程と、前記樹脂の流動性を維持しつつ、前記第１半導体チップ上に配置されるようにして、第２半導体チップが搭載された第２半導体パッケージを前記第１半導体パッケージ上に電気的に接続する工程とを備えることを特徴とする。
【００１４】
これにより、第１半導体パッケージおよび第２半導体パッケージの種類が異なる場合においても、積層された半導体パッケージの２次実装時の位置ずれを防止しつつ、第１半導体パッケージおよび第２半導体パッケージとの間の剥離を抑止することが可能となるとともに、第１半導体パッケージ上に第２半導体パッケージを精度よく配置することが可能となり、省スペース化を可能としつつ、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることができる。
【００１５】
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体チップが搭載された第１半導体パッケージ上の少なくとも一部の領域に樹脂を供給する工程と、前記樹脂の流動性を維持しつつ、前記第１半導体チップ上に端部が配置されるようにして、第２半導体チップが搭載された第２半導体パッケージを前記第１半導体パッケージ上に電気的に接続する工程とを備えることを特徴とする。
【００１６】
これにより、同一の第１半導体チップ上に複数の半導体パッケージを配置することを可能としつつ、第１半導体パッケージ上に第２半導体パッケージを精度よく配置することが可能となるとともに、積層された半導体パッケージの２次実装時の位置ずれを防止しつつ、第１半導体パッケージおよび第２半導体パッケージとの間の剥離を抑止することが可能となり、実装面積をより一層縮小することを可能としつつ、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることができる。
【００１７】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第１半導体パッケージと前記第２半導体パッケージとは、ハンダボールを介して電気的に接続されることを特徴とする。
これにより、リフロー処理を行うことで、第１半導体パッケージと第２半導体パッケージとを電気的に接続することが可能となり、第２半導体パッケージを第１半導体パッケージ上に効率よく実装することが可能となる。
【００１８】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記樹脂が流動性を維持した状態は、Ａステージ状態またはＢステージ状態であることを特徴とする。
これにより、常温で樹脂の流動性を維持したり、加熱により樹脂に流動性を付与したりすることが可能となり、ハンダ溶融時の表面張力によるセルフアライメントを阻害することなく、第１半導体パッケージ上に第２半導体パッケージを電気的に接続することが可能となる。
【００１９】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第２半導体パッケージが前記第１半導体パッケージ上に電気的に接続された後、前記樹脂をＣステージ状態に移行させる工程をさらに備えることを特徴とする。
これにより、第２半導体パッケージが第１半導体パッケージ上に電気的に接続された後に、樹脂を硬化させることが可能となり、ハンダ溶融時の表面張力によるセルフアライメントを阻害することなく、第２半導体パッケージを第１半導体パッケージ上に樹脂で固定することができる。
【００２０】
また、本発明の一態様に係る電子デバイスの製造方法によれば、第１電子部品が搭載された第１パッケージ上の少なくとも一部の領域に樹脂を供給する工程と、前記樹脂が流動性を維持した状態で、第２電子部品が搭載された第２パッケージを前記第１パッケージ上に電気的に接続する工程とを備えることを特徴とする。
【００２１】
これにより、第１パッケージ上に樹脂を配置してから、第１パッケージ上に第２パッケージを配置することが可能となり、第１パッケージと第２パッケージとの間の樹脂の配置位置を容易に調整することが可能となる。このため、第１パッケージと第２パッケージとの間の隙間が狭い場合においても、ハンダ材を避けるようにして、第１パッケージと第２パッケージとの間に樹脂を配置したり、樹脂に含まれる水分を逃すための経路を確保しつつ、第１パッケージと第２パッケージとの間に樹脂を設けたりすることが可能となる。この結果、樹脂の熱的ダメージを抑制しつつ、第１パッケージと第２パッケージとの間の剥離を抑止することが可能となるとともに、第１パッケージと第２パッケージとを樹脂で固着させることが可能となり、２次実装時にリフロー処理が行われる場合においても、第１パッケージと第２パッケージとの間の位置ずれを防止することが可能となる。
【００２２】
また、第１パッケージ上に第２パッケージを配置する前に、第１パッケージ上に樹脂を配置した場合においても、第２パッケージを第１パッケージ上に電気的に接続する際に、第１パッケージと第２パッケージとの間に設けられた樹脂の流動性を維持することが可能となる。このため、第２パッケージを第１パッケージ上に電気的に接続する際にハンダ材を用いた場合においても、ハンダ溶融時の表面張力によるセルフアライメントを活用することが可能となり、第２パッケージを第１パッケージ上に精度よく配置することが可能となる。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す断面図である。
【００２４】
図１において、半導体パッケージＰＫ１にはキャリア基板１が設けられ、キャリア基板１の両面にはランド２ａ、２ｂがそれぞれ形成されている。そして、キャリア基板１上には半導体チップ３がフリップチップ実装され、半導体チップ３には、フリップチップ実装するための突出電極４が設けられている。そして、半導体チップ３に設けられた突出電極４は、異方性導電シート５を介してランド２ｂ上にＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合されている。
【００２５】
一方、半導体パッケージＰＫ２にはキャリア基板１１が設けられ、キャリア基板１１の裏面にはランド１２が形成され、ランド１２上には突出電極１３が設けられている。また、キャリア基板１１上には半導体チップが実装され、半導体チップが実装されたキャリア基板１１は、封止樹脂１４で封止されている。なお、キャリア基板１１上には、ワイヤボンド接続された半導体チップを実装するようにしてもよいし、半導体チップをフリップチップ実装するようにしてもよく、半導体チップの積層構造を実装するようにしてもよい。
【００２６】
そして、キャリア基板１上に設けられたランド２ｂに突出電極１３を接合させることにより、キャリア基板１１が半導体チップ３上に配置されるようにして、半導体パッケージＰＫ２が半導体パッケージＰＫ１上に実装されている。
また、半導体チップ３上には、半導体チップ３の少なくとも一部が露出するように樹脂１５が配置され、半導体パッケージＰＫ２は樹脂１５を介して半導体チップ３に固着されている。ここで、樹脂１５としては、樹脂ペーストまたは樹脂シートのいずれを用いるようにしてもよい。
【００２７】
これにより、半導体チップ３上に配置された樹脂１５を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２とを固定することが可能となり、半導体パッケージＰＫ１、ＰＫ２間に樹脂１５を設けた場合においても、半導体パッケージＰＫ１、ＰＫ２間に隙間を残すことが可能となる。このため、半導体パッケージＰＫ１、ＰＫ２間の樹脂１５に含まれる水分を抜け出し易くすることが可能となり、２次実装時に突出電極６のリフロー処理が行われる場合においても、半導体パッケージＰＫ１、ＰＫ２間の樹脂１５が膨張することを抑制することが可能となる。この結果、半導体パッケージＰＫ１、ＰＫ２間の剥離を抑止することを可能としつつ、半導体パッケージＰＫ１と半導体パッケージＰＫ２とを樹脂１５で固着させることが可能となり、半導体パッケージＰＫ１、ＰＫ２間の位置ずれを防止することが可能となる。
【００２８】
また、半導体チップ３の少なくとも一部が露出するようにして、半導体チップ３上に樹脂１５を設ける場合、突出電極１３を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２が電気的に接続される前に、半導体チップ３上に樹脂１５を配置することができる。そして、突出電極１３を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２とを電気的に接続する場合、半導体チップ３上に配置された樹脂１５をＡステージ状態（昇温により樹脂が軟化する状態）またはＢステージ状態（昇温により、樹脂粘度が高くなる状態）に維持することが好ましい。
【００２９】
これにより、半導体パッケージＰＫ１上に半導体パッケージＰＫ２を配置する前に、半導体チップ３上に樹脂１５を配置した場合においても、突出電極１３を介して半導体パッケージＰＫ２を半導体パッケージＰＫ１上に電気的に接続する際に、半導体パッケージＰＫ１、ＰＫ２間に設けられた樹脂１５の流動性を維持することが可能となる。このため、突出電極１３としてハンダボールを用いた際に、ハンダ溶融時の表面張力によるセルフアライメントを活用することが可能となり、半導体パッケージＰＫ２を半導体パッケージＰＫ１上に精度よく配置することが可能となる。
【００３０】
なお、樹脂１５は、半導体パッケージＰＫ２と半導体チップ３の対向面にのみ設けるようにしてもよい。これにより、半導体パッケージＰＫ１に樹脂１５を接触させることなく、半導体チップ３上に配置された樹脂１５を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２とを効率よく固着させることが可能となり、半導体パッケージＰＫ１、ＰＫ２間の剥離を抑止することが可能としつつ、積層された半導体パッケージＰＫ１、ＰＫ２の２次実装時の位置ずれを防止することが可能となる。
【００３１】
また、樹脂１５は、半導体チップ１５の中央部に設けるようにしてもよい。これにより、突出電極１３を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２とを電気的に接続した場合においても、突出電極１３から離れた位置に樹脂１５を配置することが可能となる。このため、樹脂１５の伸び縮みの影響が突出電極１３に及ぶことを抑制することが可能となり、温度サイクルなどでの耐久性を向上させることが可能となる。
【００３２】
また、半導体チップ３と半導体パッケージＰＫ２との間に設けられた樹脂１５は、半導体チップ３とキャリア基板１との間に設けられた異方性導電シート５よりも弾性率が低いことが好ましい。これにより、半導体チップ３に加わる衝撃を樹脂１５に効率よく吸収させることが可能となる。このため、半導体チップ３の耐衝撃性を向上させることが可能となり、半導体チップ３の信頼性を確保しつつ、半導体パッケージＰＫ１、ＰＫ２を積層することが可能となる。
【００３３】
また、樹脂１５には、シリカやアルミナなどのフィラーが混入されるようにしてもよい。これにより、樹脂１５の粘度を容易に制御することが可能となり、樹脂１５の液垂れを防止することを可能として、樹脂１５の存在範囲を容易に制御することが可能となる。
また、半導体チップ３上の樹脂１５は、１ヶ所にのみ配置されていてもよいが、半導体チップ３上に分散して配置するようにしてもよい。ここで、半導体チップ３上に樹脂１５を分散して配置することにより、樹脂１５に含まれる水分を逃がすための経路を半導体チップ３上に確保することが可能となり、半導体チップ３と半導体パッケージＰＫ２との間の間隔が狭い場合においても、樹脂１５に含まれる水分を減らすことが可能となる。
【００３４】
また、キャリア基板１、１１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１、１１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極４、６、１３としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいはハンダボールなどを用いることができる。
【００３５】
さらに、突出電極１３を介して半導体パッケージＰＫ１、ＰＫ２を互いに接合させる場合、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、突出電極４を介して半導体チップ３をキャリア基板１にフリップチップ実装する場合、ＡＣＦ接合を用いる方法について説明したが、ＮＣＦ接合、ＡＣＰ接合、ＮＣＰ接合などの圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。
【００３６】
図２は、図１の半導体装置の製造方法の一例を示す断面図である。
図２（ａ）において、半導体パッケージＰＫ１上に半導体パッケージＰＫ２を積層する場合、半導体パッケージＰＫ２のランド１２上に、突出電極１３としてハンダボールを形成するとともに、キャリア基板１のランド２ｂ上にフラックス７を供給する。また、ディスペンサなどを用いることにより、半導体チップ３上に樹脂１５を供給する。ここで、半導体パッケージＰＫ１上に半導体パッケージＰＫ２を積層する前に、半導体チップ３上に樹脂１５を供給することにより、積層時の半導体パッケージＰＫ１、ＰＫ２間の間隔が狭い場合においても、半導体チップ３上の特定の領域にのみ樹脂１５を容易に設けることが可能となる。
【００３７】
次に、図２（ｂ）に示すように、半導体パッケージＰＫ１上に半導体パッケージＰＫ２をマウントする。そして、突出電極１３のリフロー処理を行うことにより、突出電極１３を溶融させ、突出電極１３をランド２ｂ上に接合させる。
ここで、突出電極１３をランド２ｂ上に接合させる場合、Ａステージ状態またはＢステージ状態に樹脂１５を維持することが好ましい。これにより、突出電極１３の溶融時の表面張力により、突出電極１３をランド２ｂ上に自己整合的に配置することが可能となり、半導体パッケージＰＫ１上に半導体パッケージＰＫ２を精度よく配置することが可能となる。そして、突出電極１３がランド２ｂ上に接合されると、突出電極１３のリフロー時の温度よりも低い温度で樹脂１５をキュアし、樹脂１５をＣステージ状態（硬化状態）に移行させる。
【００３８】
ここで、半導体チップ３の少なくとも一部が露出するように半導体チップ３上に樹脂１５を設けることにより、樹脂１５に含まれる水分を逃がすための隙間を確保しつつ、半導体チップ３を介して半導体パッケージＰＫ１、ＰＫ２を互いに固着させることが可能となるとともに、樹脂１５に含まれる水分の残留量を減らすことが可能となる。
【００３９】
次に、図２（ｃ）に示すように、キャリア基板１の裏面に設けられたランド２ａ上に、キャリア基板１をマザー基板８上に実装するための突出電極６を形成する。
次に、図２（ｄ）に示すように、突出電極６が形成されたキャリア基板１をマザー基板８上にマウントする。そして、突出電極６のリフロー処理を行うことにより、突出電極６をマザー基板８のランド９上に接合させる。
【００４０】
ここで、半導体チップ３の少なくとも一部が露出するように半導体チップ３上に樹脂１５を設けることにより、半導体パッケージＰＫ１、ＰＫ２間の樹脂１５に含まれる水分がほとんど除去された状態で、突出電極６のリフロー処理を行うことができる。このため、突出電極６のリフロー時に樹脂１５が膨張することを抑制することが可能となり、半導体パッケージＰＫ１、ＰＫ２が互いに剥離することを防止することが可能となる。また、突出電極６のリフロー時に突出電極１３の再リフローが行われる場合においても、半導体パッケージＰＫ１、ＰＫ２が樹脂１５で互いに固定されたままの状態を維持することが可能となり、半導体パッケージＰＫ１、ＰＫ２間の位置ずれを防止することが可能となる。
【００４１】
なお、上述した実施形態では、半導体パッケージＰＫ２を半導体パッケージＰＫ１上に実装するために、キャリア基板１のランド２ｂ上に突出電極１３を設けるとともに、キャリア基板１１のランド１２上にラックス７を供給する方法について説明したが、キャリア基板１のランド２ｂ上にフラックス７を供給するとともに、キャリア基板１１のランド１２上に突出電極１３を設けるようにしてもよい。また、上述した実施形態では、ディスペンサなどを用いることにより、半導体チップ３上にペースト状の樹脂１５を供給する方法について説明したが、半導体チップ３上にシート状の樹脂１５を供給するようにしてもよい。また、キャリア基板１のランド２ｂ上へは、半田ペーストを供給しても良い。
【００４２】
図３は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
図３において、半導体パッケージＰＫ１１にはキャリア基板２１が設けられ、キャリア基板２１の両面にはランド２２ａ、２２ｃがそれぞれ形成されるとともに、キャリア基板２１内には内部配線２２ｂが形成されている。そして、キャリア基板２１上には半導体チップ２３がフリップチップ実装され、半導体チップ２３には、フリップチップ実装するための突出電極２４が設けられている。そして、半導体チップ２３に設けられた突出電極２４は、異方性導電シート２５を介してランド２２ｃ上にＡＣＦ接合されている。また、キャリア基板２１の裏面に設けられたランド２２ａ上には、キャリア基板２１をマザー基板上に実装するための突出電極２６が設けられている。
【００４３】
一方、半導体パッケージＰＫ１２にはキャリア基板３１が設けられ、キャリア基板３１の両面にはランド３２ａ、３２ｃがそれぞれ形成されるとともに、キャリア基板３１内には内部配線３２ｂが形成されている。そして、キャリア基板３１上には、接着層３４ａを介し半導体チップ３３ａがフェースアップ実装され、半導体チップ３３ａは、導電性ワイヤ３５ａを介してランド３２ｃにワイヤボンド接続されている。さらに、半導体チップ３３ａ上には、導電性ワイヤ３５ａを避けるようにして、半導体チップ３３ｂがフェースアップ実装され、半導体チップ３３ｂは、接着層３４ｂを介して半導体チップ３３ａ上に固定されるとともに、導電性ワイヤ３５ｂを介してランド３２ｃにワイヤボンド接続されている。
【００４４】
また、キャリア基板３１の裏面に設けられたランド３２ａ上には、キャリア基板３１が半導体チップ２３上に保持されるようにして、キャリア基板３１をキャリア基板２１上に実装するための突出電極３６が設けられている。ここで、突出電極３６は、半導体チップ２３の搭載領域を避けるようにして配置され、例えば、キャリア基板３１の裏面の周囲に突出電極３６を配置することができる。そして、キャリア基板２１上に設けられたランド２２ｃに突出電極３６を接合させることにより、キャリア基板３１がキャリア基板２１上に実装されている。
【００４５】
また、半導体チップ３３ａ、３３ｂの実装面側のキャリア基板３１上には封止樹脂３７が設けられ、この封止樹脂３７により半導体チップ３３ａ、３３ｂが封止されている。なお、封止樹脂３７で半導体チップ３３ａ、３３ｂを封止する場合、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより行うことができる。
【００４６】
また、半導体チップ２３上には、半導体チップ２３の少なくとも一部が露出するように樹脂３８が配置され、半導体パッケージＰＫ１２は樹脂３８を介して半導体チップ２３に固着されている。ここで、半導体チップ２３の少なくとも一部が露出するようにして、半導体チップ２３上に樹脂３８を設ける場合、突出電極３６を介して半導体パッケージＰＫ１１と半導体パッケージＰＫ１２が電気的に接続される前に、半導体チップ２３上に樹脂３８を配置することができる。そして、突出電極３８を介して半導体パッケージＰＫ１１と半導体パッケージＰＫ１２とを電気的に接続する場合、半導体チップ２３上に配置された樹脂３８をＡステージ状態またはＢステージ状態に維持することが好ましい。
【００４７】
これにより、半導体パッケージＰＫ１１および半導体パッケージＰＫ１２の種類またはサイズが異なる場合においても、積層された半導体パッケージＰＫ１１、ＰＫ１２間の２次実装時の位置ずれを防止しつつ、半導体パッケージＰＫ１１、ＰＫ１２間の剥離を抑止することが可能となるとともに、セルフアライメントを活用して半導体パッケージＰＫ１１上に半導体パッケージＰＫ１２を精度よく配置することが可能となり、省スペース化を可能としつつ、半導体パッケージＰＫ１１、ＰＫ１２間の接続信頼性を向上させることができる。
【００４８】
図４は、本発明の第３実施形態に係る半導体装置の概略構成を示す断面図である。
図４において、半導体パッケージＰＫ２１にはキャリア基板４１が設けられ、キャリア基板４１の両面にはランド４２ａ、４２ｃがそれぞれ形成されるとともに、キャリア基板４１内には内部配線４２ｂが形成されている。そして、キャリア基板４１上には、半導体チップ４３がフリップチップ実装され、半導体チップ４３には、フリップチップ実装するための突出電極４４が設けられている。そして、半導体チップ４３に設けられた突出電極４４は、異方性導電シート４５を介してランド４２ｃ上にＡＣＦ接合されている。また、キャリア基板４１の裏面に設けられたランド４２ａ上には、キャリア基板４１をマザー基板上に実装するための突出電極４６が設けられている。
【００４９】
一方、半導体パッケージＰＫ２２には半導体チップ５１が設けられ、半導体チップ５１には、電極パッド５２が設けられるとともに、電極パッド５２が露出するようにして、絶縁膜５３が設けられている。そして、半導体チップ５１上には、電極パッド５２が露出するようにして応力緩和層５４が形成され、電極パッド５２上には、応力緩和層５４上に延伸された再配置配線５５が形成されている。そして、再配置配線５５上にはソルダレジスト膜５６が形成され、ソルダレジスト膜５６には、応力緩和層５４上において再配置配線５５を露出させる開口部５７が形成されている。そして、開口部５７を介して露出された再配置配線５５上には、半導体パッケージＰＫ３２が半導体チップ５３上に保持されるように、半導体チップ５１をキャリア基板４１上にフェースダウン実装するための突出電極５８が設けられている。
【００５０】
ここで、突出電極５８は、半導体チップ４３の搭載領域を避けるようにして配置され、例えば、半導体チップ５１の周囲に突出電極５８を配置することができる。そして、キャリア基板４１上に設けられたランド４２ｃ上に突出電極５８が接合され、半導体パッケージＰＫ２２がキャリア基板４１上に実装されている。
また、半導体チップ４３上には、半導体チップ４３の少なくとも一部が露出するように樹脂５９が配置され、半導体パッケージＰＫ２２は樹脂５９を介して半導体チップ４３に固着されている。ここで、半導体チップ４３の少なくとも一部が露出するようにして、半導体チップ４３上に樹脂５９を設ける場合、突出電極５８を介して半導体パッケージＰＫ２１と半導体パッケージＰＫ２２が電気的に接続される前に、半導体チップ４３上に樹脂５９を配置することができる。そして、突出電極５８を介して半導体パッケージＰＫ２１と半導体パッケージＰＫ２２とを電気的に接続する場合、半導体チップ４３上に配置された樹脂５９をＡステージ状態またはＢステージ状態に維持することが好ましい。
【００５１】
これにより、半導体パッケージＰＫ２１上にＷ−ＣＳＰ（ウェハレベル−チップサイズパッケージ）を積層した場合においても、積層された半導体パッケージＰＫ２１、ＰＫ２２間の２次実装時の位置ずれを防止しつつ、半導体パッケージＰＫ２１、ＰＫ２２間の剥離を抑止することが可能となるとともに、セルフアライメントを活用して半導体パッケージＰＫ２１上に半導体パッケージＰＫ２２を精度よく配置することが可能となる。このため、半導体チップ４３、５１の種類またはサイズが異なる場合においても、半導体チップ４３、５１間にキャリア基板を介在させることなく、半導体チップ４３上に半導体チップ５１を３次元実装することが可能となり、半導体チップ４３、５１実装時の省スペース化を図りつつ、３次元実装された半導体チップ４３、５１の信頼性を向上させることが可能となる。
【００５２】
図５は、本発明の第４実施形態に係る半導体装置の構成を示す断面図である。
図５において、半導体パッケージＰＫ３１にはキャリア基板６１が設けられ、キャリア基板６１の両面にはランド６２ａ、６２ｂがそれぞれ形成されている。そして、キャリア基板６１上には半導体チップ６３がフリップチップ実装され、半導体チップ６３には、フリップチップ実装するための突出電極６４が設けられている。そして、半導体チップ６３に設けられた突出電極６４は、異方性導電シート６５を介してランド６２ｂ上にＡＣＦ接合されている。
【００５３】
一方、半導体パッケージＰＫ３２、ＰＫ３３にはキャリア基板７１、８１がそれぞれ設けられ、キャリア基板７１、８１の裏面にはランド７２、８２がそれぞれ形成され、ランド７２、８２上にはハンダボールなどの突出電極７３、８３がそれぞれ設けられている。また、キャリア基板７１、８１上には半導体チップがそれぞれ実装され、半導体チップが実装されたキャリア基板７１、８１は、封止樹脂７４、８４でそれぞれ封止されている。
【００５４】
そして、キャリア基板６１上に設けられたランド６２ｂに突出電極７３、８３をそれぞれ接合させることにより、キャリア基板７１、８１の端部がそれぞれ半導体チップ６３上に配置されるようにして、複数の半導体パッケージＰＫ３２、ＰＫ３３が半導体パッケージＰＫ３１上に実装されている。
また、半導体チップ６３上には、半導体チップ６３の少なくとも一部が露出するように樹脂６７が配置され、半導体パッケージＰＫ３２、ＰＫ３３の端部は樹脂６７を介して半導体チップ６３に固着されている。ここで、半導体チップ６３の少なくとも一部が露出するようにして、半導体チップ６３上に樹脂６７を設ける場合、突出電極７３、８３をそれぞれ介して半導体パッケージＰＫ３１と半導体パッケージＰＫ３２、ＰＫ３３が電気的に接続される前に、半導体チップ６３上に樹脂６７を配置することができる。そして、突出電極７３、８３をそれぞれ介して半導体パッケージＰＫ３１と半導体パッケージＰＫ３２、ＰＫ３３とを電気的に接続する場合、半導体チップ６３上に配置された樹脂６７をＡステージ状態またはＢステージ状態に維持することが好ましい。
【００５５】
これにより、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３間の２次実装時の位置ずれを防止しつつ、半導体パッケージＰＫ３１と半導体パッケージＰＫ３２、ＰＫ３３間の剥離を抑止することが可能となるとともに、同一半導体チップ６３上に複数の半導体パッケージＰＫ３２、ＰＫ３３を配置することを可能としつつ、セルフアライメントを活用して半導体パッケージＰＫ３１上に半導体パッケージＰＫ３２、ＰＫ３３を精度よく配置することが可能となる。このため、省スペース化を可能としつつ、半導体パッケージＰＫ３１上に半導体パッケージＰＫ３２、ＰＫ３３を精度よく配置することが可能となるとともに、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３の信頼性を向上させることが可能となる。
【００５６】
なお、半導体チップ６３と半導体パッケージＰＫ３２、ＰＫ３３との間に樹脂６７をそれぞれ設ける場合、半導体チップ６３上に樹脂６７を供給してから、半導体チップ６３上に半導体パッケージＰＫ３２、ＰＫ３３をそれぞれ配置するようにしてもよい。また、半導体チップ６３上に半導体パッケージＰＫ３２、ＰＫ３３をそれぞれ配置した後に、半導体パッケージＰＫ３２、ＰＫ３３間の隙間を介して、半導体チップ６３上に樹脂６７を供給するようにしてもよい。
【００５７】
図６は、本発明の第５実施形態に係る半導体装置の構成を示す断面図である。
図６において、半導体パッケージＰＫ４１にはキャリア基板９１が設けられ、キャリア基板９１の両面にはランド９２ａ、９２ｃがそれぞれ形成されるとともに、キャリア基板９１内には内部配線９２ｂが形成されている。そして、キャリア基板９１上には半導体チップ９３がフリップチップ実装され、半導体チップ９３には、フリップチップ実装するための突出電極９４が設けられている。そして、半導体チップ９３に設けられた突出電極９４は、異方性導電シート９５を介してランド９２ｃ上にＡＣＦ接合されている。また、キャリア基板９１の裏面に設けられたランド９２ａ上には、キャリア基板９１をマザー基板上に実装するための突出電極９６が設けられている。
【００５８】
一方、半導体パッケージＰＫ４２、ＰＫ４３にはキャリア基板１０１、２０１がそれぞれ設けられている。そして、キャリア基板１０１、２０１の裏面にはランド１０２ａ、２０２ａがそれぞれ形成されるとともに、キャリア基板１０１、２０１の表面にはランド１０２ｃ、２０２ｃがそれぞれ形成され、キャリア基板１０１、２０１内には内部配線１０２ｂ、２０２ｂがそれぞれ形成されている。
【００５９】
そして、キャリア基板１０１、２０１上には、接着層１０４ａ、２０４ａをそれぞれ介し半導体チップ１０３ａ、２０３ａがそれぞれフェースアップ実装され、半導体チップ１０３ａ、２０３ａは、導電性ワイヤ１０５ａ、２０５ａをそれぞれ介してランド１０２ｃ、２０２ｃにそれぞれワイヤボンド接続されている。さらに、半導体チップ１０３ａ、２０３ａ上には、導電性ワイヤ１０５ａ、２０５ａを避けるようにして、半導体チップ１０３ｂ、２０３ｂがそれぞれフェースアップ実装され、半導体チップ１０３ｂ、２０３ｂは、接着層１０４ｂ、２０４ｂをそれぞれ介して半導体チップ１０３ａ、２０３ａ上にそれぞれ固定されるとともに、導電性ワイヤ１０５ｂ、２０５ｂをそれぞれ介してランド１０２ｃ、２０２ｃにそれぞれワイヤボンド接続されている。さらに、半導体チップ１０３ｂ、２０３ｂ上には、導電性ワイヤ１０５ｂ、２０５ｂを避けるようにして、半導体チップ１０３ｃ、２０３ｃがそれぞれフェースアップ実装され、半導体チップ１０３ｃ、２０３ｃは、接着層１０４ｃ、２０４ｃをそれぞれ介して半導体チップ１０３ｂ、２０３ｂ上にそれぞれ固定されるとともに、導電性ワイヤ１０５ｃ、２０５ｃをそれぞれ介してランド１０２ｃ、２０２ｃにそれぞれワイヤボンド接続されている。
【００６０】
また、キャリア基板１０１、２０１の裏面にそれぞれ設けられたランド１０２ａ、２０２ａ上には、キャリア基板１０１、２０１が半導体チップ９３上にそれぞれ保持されるようにして、キャリア基板１０１、２０１をキャリア基板９１上にそれぞれ実装するための突出電極１０６、２０６がそれぞれ設けられている。ここで、突出電極１０６、２０６は、キャリア基板１０１、２０１の少なくとも四隅に存在することが好ましく、例えば、突出電極１０６、２０６をコ字状に配列することができる。
【００６１】
そして、キャリア基板９１上に設けられたランド９２ｃに突出電極１０６、２０６をそれぞれ接合させることにより、キャリア基板１０１、２０１の端部がそれぞれ半導体チップ９３上に配置されるようにして、キャリア基板１０１、２０１をキャリア基板９１上にそれぞれ実装することができる。
また、半導体チップ１０３ａ〜１０３ｃ、２０３ａ〜２０３ｃの実装面側のキャリア基板１０１、２０１には封止樹脂１０７、２０７がそれぞれ設けられ、この封止樹脂１０７、２０７により半導体チップ１０３ａ〜１０３ｃ、２０３ａ〜２０３ｃがそれぞれ封止されている。
【００６２】
また、半導体チップ９３上には、半導体チップ９３の少なくとも一部が露出するように樹脂９７が配置され、半導体パッケージＰＫ４２、ＰＫ４３の端部は樹脂９７を介して半導体チップ９３に固着されている。ここで、半導体チップ９３の少なくとも一部が露出するようにして、半導体チップ９３上に樹脂９７を設ける場合、突出電極１０６、２０６をそれぞれ介して半導体パッケージＰＫ４１と半導体パッケージＰＫ４２、ＰＫ４３が電気的に接続される前に、半導体チップ９３上に樹脂９７を配置することができる。そして、突出電極１０６、２０６をそれぞれ介して半導体パッケージＰＫ４１と半導体パッケージＰＫ４２、ＰＫ４３とを電気的に接続する場合、半導体チップ９３上に配置された樹脂９７をＡステージ状態またはＢステージ状態に維持することが好ましい。
【００６３】
これにより、同一の半導体チップ９３上に複数の半導体パッケージＰＫ４２、ＰＫ４３を配置することが可能となり、実装面積の縮小を可能としつつ、異種の半導体チップ９３、１０３ａ〜１０３ｃ、２０３ａ〜２０３ｃの３次元実装を図ることが可能となるととともに、半導体パッケージＰＫ４２、ＰＫ４３と半導体パッケージＰＫ４１との間の剥離を抑止しつつ、半導体パッケージＰＫ４１、ＰＫ４２、ＰＫ４３の２次実装時の位置ずれを防止することが可能となる。また、半導体パッケージＰＫ４１上に半導体パッケージＰＫ４２、ＰＫ４３を配置する前に、半導体チップ９３上に樹脂９７を配置した場合においても、突出電極１０６、２０６をそれぞれ介して半導体パッケージＰＫ４２、ＰＫ４３を半導体パッケージＰＫ４１上に電気的に接続する際に、半導体パッケージＰＫ４１と半導体パッケージＰＫ４２、ＰＫ４３との間に設けられた樹脂９７の流動性を維持することが可能となる。このため、突出電極１０６、２０６としてハンダボールをそれぞれ用いた際に、ハンダ溶融時の表面張力によるセルフアライメントを活用することが可能となり、半導体パッケージＰＫ４２、ＰＫ４３を半導体パッケージＰＫ４１上にそれぞれ精度よく配置することが可能となる。
【００６４】
なお、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体パッケージを積層する方法を例にとって説明したが、本発明は、必ずしも半導体パッケージを積層する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを積層する方法に用いるようにしてもよい。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の概略構成を示す断面図。
【図２】図１の半導体装置の製造方法の一例を示す断面図。
【図３】第２実施形態に係る半導体装置の概略構成を示す断面図。
【図４】第３実施形態に係る半導体装置の概略構成を示す断面図。
【図５】第４実施形態に係る半導体装置の概略構成を示す断面図。
【図６】第５実施形態に係る半導体装置の概略構成を示す断面図。
【符号の説明】
ＰＫ１、ＰＫ２、ＰＫ１１、ＰＫ１２、ＰＫ２１、ＰＫ２２、ＰＫ３１、ＰＫ３２、ＰＫ４１、ＰＫ４２ 半導体パッケージ、１、１１、２１、３１、４１、６１、７１、８１、９１、１０１、２０１ キャリア基板、２ａ、２ｂ、９、１２、２２ａ、２２ｃ、３２ａ、３２ｃ、４２ａ、４２ｃ、６２ａ、６２ｂ、７２、８２、９２ａ、９２ｃ、１０２ａ、１０２ｃ、２０２ａ、２０２ｃ ランド、３、２３、３３ａ、３３ｂ、４３、５１、６３、９３、１０３ａ、１０３ｂ、１０３ｃ、２０３ａ、２０３ｂ、２０３ｃ 半導体チップ、４、１３、２４、２６、３６、４４、４６、５８、６４、６６、７３、８３、９４、９６、１０６、２０６ 突出電極、５、２５、４５、６５、９５ 異方性導電シート、７ フラックス、１４、３７、７４、８４、１０７、２０７ 封止樹脂、１５、３８、５９、６７、９７ 樹脂、２２ｂ、３２ｂ、４２ｂ、９２ｂ１０２ｂ、２０２ｂ 内部配線、３４ａ、３４ｂ、１０４ａ、１０４ｂ、１０４ｃ、２０４ａ、２０４ｂ、２０４ｃ 接着層、３５ａ、３５ｂ、１０５ａ、１０５ｂ、１０５ｃ、２０５ａ、２０５ｂ、２０５ｃ 導電性ワイヤ、５２ 電極パッド、５３ 絶縁膜、５４ 応力緩和層、５５ 再配置配線、５６ ソルダレジスト層、５７ 開口部

Claims (8)

  1. 第１半導体パッケージ上の少なくとも一部の領域に樹脂を供給する工程と、
    前記樹脂が流動性を維持した状態で、第２半導体パッケージを前記第１半導体パッケージ上に電気的に接続する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 第１半導体パッケージに搭載された第１半導体チップの少なくとも一部に樹脂を供給する工程と、
    前記樹脂が流動性を維持した状態で、第２半導体チップが搭載された第２半導体パッケージを前記第１半導体パッケージ上に電気的に接続する工程とを備えることを特徴とする半導体装置の製造方法。
  3. 第１半導体チップが搭載された第１半導体パッケージ上の少なくとも一部の領域に樹脂を供給する工程と、
    前記樹脂の流動性を維持しつつ、前記第１半導体チップ上に配置されるようにして、第２半導体チップが搭載された第２半導体パッケージを前記第１半導体パッケージ上に電気的に接続する工程とを備えることを特徴とする半導体装置。
  4. 第１半導体チップが搭載された第１半導体パッケージ上の少なくとも一部の領域に樹脂を供給する工程と、
    前記樹脂の流動性を維持しつつ、前記第１半導体チップ上に端部が配置されるようにして、第２半導体チップが搭載された第２半導体パッケージを前記第１半導体パッケージ上に電気的に接続する工程とを備えることを特徴とする半導体装置。
  5. 前記第１半導体パッケージと前記第２半導体パッケージとは、ハンダボールを介して電気的に接続されることを特徴とする請求項１〜４のいずれか１項記載の半導体装置の製造方法。
  6. 前記樹脂が流動性を維持した状態は、Ａステージ状態またはＢステージ状態であることを特徴とする請求項１〜５のいずれか１項記載の半導体装置の製造方法。
  7. 前記第２半導体パッケージが前記第１半導体パッケージ上に電気的に接続された後、前記樹脂をＣステージ状態に移行させる工程をさらに備えることを特徴とする請求項１〜６のいずれか１項記載の半導体装置の製造方法。
  8. 第１電子部品が搭載された第１パッケージ上の少なくとも一部の領域に樹脂を供給する工程と、
    前記樹脂が流動性を維持した状態で、第２電子部品が搭載された第２パッケージを前記第１パッケージ上に電気的に接続する工程とを備えることを特徴とする電子デバイスの製造方法。
JP2003127058A 2003-05-02 2003-05-02 半導体装置の製造方法および電子デバイスの製造方法 Pending JP2004335604A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003127058A JP2004335604A (ja) 2003-05-02 2003-05-02 半導体装置の製造方法および電子デバイスの製造方法
CNB2004100386304A CN1286158C (zh) 2003-05-02 2004-04-27 半导体装置的制造方法和电子设备的制造方法
US10/833,945 US7371607B2 (en) 2003-05-02 2004-04-28 Method of manufacturing semiconductor device and method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003127058A JP2004335604A (ja) 2003-05-02 2003-05-02 半導体装置の製造方法および電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2004335604A true JP2004335604A (ja) 2004-11-25
JP2004335604A5 JP2004335604A5 (ja) 2006-05-18

Family

ID=33503750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003127058A Pending JP2004335604A (ja) 2003-05-02 2003-05-02 半導体装置の製造方法および電子デバイスの製造方法

Country Status (2)

Country Link
JP (1) JP2004335604A (ja)
CN (1) CN1286158C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101132A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2012225669A (ja) * 2011-04-15 2012-11-15 Nikon Corp 位置情報検出センサ、位置情報検出センサの製造方法、エンコーダ、モータ装置及びロボット装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601636B (zh) * 2016-12-21 2018-11-09 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
JP6598811B2 (ja) * 2017-03-23 2019-10-30 Ｔｏｗａ株式会社 半導体パッケージ配置装置、製造装置、半導体パッケージの配置方法および電子部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101132A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2012225669A (ja) * 2011-04-15 2012-11-15 Nikon Corp 位置情報検出センサ、位置情報検出センサの製造方法、エンコーダ、モータ装置及びロボット装置

Also Published As

Publication number Publication date
CN1542932A (zh) 2004-11-03
CN1286158C (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7067356B2 (en) Method of fabricating microelectronic package having a bumpless laminated interconnection layer
JP3597754B2 (ja) 半導体装置及びその製造方法
US7091619B2 (en) Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
TWI236133B (en) Semiconductor device and manufacturing method of same
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
JP2004363126A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP5604876B2 (ja) 電子装置及びその製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20070020812A1 (en) Circuit board structure integrated with semiconductor chip and method of fabricating the same
CN106463427B (zh) 半导体装置及其制造方法
US7226808B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronics device
JP2011243724A (ja) 半導体装置およびその製造方法
JP2004335604A (ja) 半導体装置の製造方法および電子デバイスの製造方法
KR101179516B1 (ko) 임베디드 패키지 및 그 형성방법
KR100746632B1 (ko) 플립칩 패키지 구조 및 패키징 방법
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
TWI405311B (zh) 半導體裝置、嵌埋電子元件之封裝結構、及其製法
JP2008091954A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060329

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060329

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905