JP5604876B2 - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP5604876B2
JP5604876B2 JP2009554324A JP2009554324A JP5604876B2 JP 5604876 B2 JP5604876 B2 JP 5604876B2 JP 2009554324 A JP2009554324 A JP 2009554324A JP 2009554324 A JP2009554324 A JP 2009554324A JP 5604876 B2 JP5604876 B2 JP 5604876B2
Authority
JP
Japan
Prior art keywords
hole
electronic device
mounting substrate
electrode
lga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009554324A
Other languages
English (en)
Other versions
JPWO2009104599A1 (ja
Inventor
望 西村
俊亘 小勝
勝巳 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009554324A priority Critical patent/JP5604876B2/ja
Publication of JPWO2009104599A1 publication Critical patent/JPWO2009104599A1/ja
Application granted granted Critical
Publication of JP5604876B2 publication Critical patent/JP5604876B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００８−０３６０８４号（２００８年 ２月１８日出願）及び特願２００８−１７０９０８号（２００８年 ６月３０日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、電子素子パッケージを実装基板に実装した電子装置及びその製造方法に関し、特にＬＧＡ（Land Grid Array）型電極を有する電子素子パッケージを実装基板に実装した電子装置及びその製造方法に関する。
近年のパーソナルコンピュータや携帯型通信機器の小型・薄型化、高性能化の要求を受け、それらに実装される電子装置（例えば、半導体装置）の小型・薄型化、高集積化の要求が高まっている。これに伴い、電子素子パッケージ（例えば、半導体素子パッケージ）の主流は、接続端子をパッケージの周囲に配置するＱＦＰ（Quad Flat Package）から、パッケージ裏面のインターポーザ基板上に接続端子であるはんだボールを格子状に配置することで、より小さな面積で多端子の接続を可能にするＢＧＡ（Ball Grid Array）と称するパッケージに移りつつある。
ＢＧＡを実装するにあたっては、実装基板の電極に対して、メタルマスクを用いてペースト状のクリームはんだを印刷した上で、ＢＧＡを搭載する。その後、ＢＧＡが搭載された実装基板をリフロー炉に通すことにより、クリームはんだとＢＧＡのはんだボールが加熱され溶融し、ＢＧＡと実装基板が物理的、電気的に接続される。
ＢＧＡに対して、はんだボールを有さない電子素子パッケージとして、接続端子として格子状に配置された平面電極を有するＬＧＡ（Land Grid Array）も知られている。ＬＧＡによれば、ＢＧＡよりはんだボールの高さ相当分実装高さを低減することができる。
ＢＧＡの実装方法は、例えば特許文献１及び特許文献２に開示されている。
特許文献１に記載のＢＧＡ実装方法においては、プリント板の各スルーホールの位置にあるプリント板の各パッドの間の所定位置に、はんだの融点よりも高い温度で硬化し始める熱硬化性の接着剤を塗布した後に、プリント板のスルーホールとＢＧＡのパッドに接続されたＢＧＡのはんだボールとが重なるように装着し、ＢＧＡとプリント板とを加熱することにより、はんだボールがスルーホールに流れ込み、ＢＧＡのパッドとプリント板のパッドとがはんだ接合され、かつＢＧＡのボディとプリント板の基材とが接着剤で接合される。
特許文献２に記載の積層部品内蔵フレキシブル回路基板の製造方法においては、シート状絶縁基板に電極部を有した配線層を導電体で形成する工程と、配線層の一部および電極部の所定位置にビアホールやスルーホールを設ける工程と、配線層に接続して一つ以上の受動素子または能動素子を載置する工程と、ビアホールまたはスルーホールの内部に半田を充填してシート状絶縁基板を部品内蔵フレキシブル回路基板に形成する工程と、部品内蔵フレキシブル回路基板を隙間充填絶縁シートを介して複数枚を重ねて一体形成する工程と、によってＢＧＡ型の能動素子が実装されている。
また、パッケージが薄くても十分な強度を有する半導体装置を得るために、特許文献３に記載の半導体装置においては、複数の配線膜が一つの面上に形成され、該配線膜上に一つの補強リングが固定され、上記補強リングにより囲繞された領域に、半導体チップが、その各電極が対応する上記配線膜の内側部分と接続された状態でフェイスボンディングされている。
特開２００１−１６８５１１号公報 特開２００５−４５１１１号公報 特開２００３−１４２６３４号公報
以上の特許文献１から３の全開示内容は、本書に引用をもって繰り込み記載されているものとする。
以下の分析は、本発明の観点から与えられる。
特許文献１及び特許文献２に記載のようなＢＧＡの実装においては、はんだボールと実装基板のクリームはんだを溶融して接続しているため、ＢＧＡと実装基板の接続部が厚くなってしまうという問題がある。近年の薄型化が強く求められる携帯型通信機器等においては、厚さが０．５ｍｍ程度の薄型ＢＧＡ（例えばＣＳＰ（Chip Size Package））が使用されることも多くなってきているが、はんだボールとクリームはんだを溶融して接続することで構成されるＢＧＡと実装基板を接続するはんだの厚さは０．２５ｍｍ程度あり、薄型ＢＧＡを使用したにも関わらず、ＢＧＡを実装基板へ搭載後のＢＧＡの実装高さは０．７５ｍｍ程度となってしまい、携帯型通信機器の薄型化を実現する上での課題となっている。
特許文献１に記載のＢＧＡの実装方法では、プリント板に接着剤を塗布することにより信頼性を向上させるという効果があるものの、リフロー工程での加熱により接着剤がスルーホールにまで濡れ広がり、はんだ接続を阻害する恐れがある。また、特許文献１に記載の実装方法では、はんだの融点よりも高い温度で硬化し始める熱硬化性の接着剤を使用しているが、加熱によりプリント板やＢＧＡに反りが発生した場合、はんだボールとプリント板が接触せず、接続不良が発生する可能性がある。
また、特許文献２に記載の積層部品内蔵フレキシブル回路基板の製造方法においても、加熱によりプリント板やＢＧＡに反りが発生した場合、シート状絶縁基板の電極部と能動素子の電極部とが接触せず、接続不良が発生する可能性がある。
特許文献３に記載の半導体装置においては、半導体チップと配線膜との電気的接続に通常のバンプ接続を用いており、半導体装置は全体として薄型化されていない。
本発明の目的は、薄型であり、かつ接続信頼性の高い、ＬＧＡ型電子素子パッケージを実装した電子装置及びその製造方法を提供することである。
本発明の第１視点によれば、電子素子パッケージと、第１実装基板と、第２実装基板と、を備える電子装置が提供される。電子素子パッケージは第１実装基板に実装されている。電子素子パッケージは、ＬＧＡ（Land Grid Array）型のＬＧＡ電極を備える。第１実装基板は、内壁を被覆する導電体を有する第１スルーホール及び第２スルーホールを備える。電子素子パッケージと第１実装基板とは第１スルーホールの開口の少なくとも一部がＬＧＡ電極と重なるように実装される。ＬＧＡ電極と第１スルーホールの導電体とは、第１スルーホール内に配された導電材によって電気的に接続される。ＬＧＡ電極のうち第１スルーホールの開口と重なっていない領域の少なくとも一部は、第１実装基板と接着剤を介して接合されている。第２実装基板は、第２スルーホールの導電体と電気的に接続される基板電極を有する。第１実装基板と第２実装基板とは第２スルーホールの開口の少なくとも一部が基板電極と重なるように実装される。基板電極と第２スルーホールの導電体とは、第２スルーホール内に配された導電材によって電気的に接続される。基板電極のうち第２スルーホールの開口と重なっていない領域の少なくとも一部は、第１実装基板と接着剤を介して接合されている。電子素子パッケージのＬＧＡ電極と第２実装基板の基板電極とは同一平面上に配列されている。電子素子パッケージと第２基板とは第１基板を介して電気的に接続されている。
上記第１視点の好ましい形態によれば、ＬＧＡ電極の面積は、ＬＧＡ電極と対向する側の第１スルーホールの開口面積より大きい。
上記第１視点の好ましい形態によれば、ＬＧＡ電極及び基板電極の面積は、ＬＧＡ電極及び基板電極と対向する側の第１スルーホール及び第２スルーホールの開口面積より大きい。
上記第１視点の好ましい形態によれば、第２実装基板は、貫通孔又は切り欠きを有する。電子素子パッケージは、貫通孔又は切り欠き内に配置されている。
上記第１視点の好ましい形態によれば、電子素子パッケージと第２実装基板とは樹脂で接合されている。
上記第１視点の好ましい形態によれば、第２実装基板には少なくとも１つの電子素子が実装されている。
上記第１視点の好ましい形態によれば、第１実装基板は、電子素子パッケージと対向する第１実装基板面上に、ＬＧＡ電極と対向する第１スルーホールの導電体と連設された導電体を有する。ＬＧＡ電極のうち第１スルーホールの開口と重なっていない領域の少なくとも一部は、第１実装基板面上の導電体と接着剤を介して接合されている。
上記第１視点の好ましい形態によれば、第１実装基板は、電子素子パッケージ及び第２実装基板と対向する第１実装基板面上に、ＬＧＡ電極及び基板電極と対向する第１スルーホール及び第２スルーホールの導電体と連設された導電体を有する。ＬＧＡ電極及び基板電極のうち第１スルーホール及び第２スルーホールの開口と重なっていない領域の少なくとも一部は、第１実装基板面上の導電体と接着剤を介して接合されている。
上記第１視点の好ましい形態によれば、第１実装基板は、電子素子パッケージと対向する第１実装基板面上に、ＬＧＡ電極と対向する第１スルーホールの導電体と連設された導電体を有しない。
上記第１視点の好ましい形態によれば、第１実装基板は、電子素子パッケージ及び第２実装基板と対向する第１実装基板面上に、ＬＧＡ電極及び基板電極と対向する第１スルーホール及び第２スルーホールの導電体と連設された導電体を有しない。
上記第１視点の好ましい形態によれば、電子素子パッケージと第１実装基板とが対向する領域のうち、第１スルーホールの開口以外の領域には接着剤が介在している。
上記第１視点の好ましい形態によれば、電子素子パッケージ及び第２実装基板と第１実装基板とが対向する領域のうち、第１スルーホール及び第２スルーホールの開口以外の領域には接着剤が介在している。
上記第１視点の好ましい形態によれば、接着剤は感光性樹脂である。
上記第１視点の好ましい形態によれば、第１実装基板は、第１スルーホール以外は電子素子パッケージ又は電子素子パッケージ及び第２実装基板に対して光透過性を有しない。
上記第１視点の好ましい形態によれば、第１実装基板は、第１スルーホール及び第２スルーホール以外は電子素子パッケージ及び第２実装基板に対して光透過性を有しない。
上記第１視点の好ましい形態によれば、第１実装基板は、電子素子パッケージ又は電子素子パッケージ及び第２実装基板に対する光を遮光する光非透過層を少なくとも一部に有する。
上記第１視点の好ましい形態によれば、導電材は、第１スルーホールから、電子素子パッケージと対向する第１実装基板面とは反対側の第１実装基板面上へ連続して形成されている。
上記第１視点の好ましい形態によれば、導電材は、第１スルーホール及び第２スルーホールから、電子素子パッケージ及び第２実装基板と対向する第１実装基板面とは反対側の第１実装基板面上へ連続して形成されている。
本発明の第２視点によれば、電子装置の製造方法が提供される。ＬＧＡ（Land Grid Array）型のＬＧＡ電極を有する電子素子パッケージと、少なくとも１つの電子素子が実装されていると共に平面電極を有する第２実装基板とを、ＬＧＡ電極及び平面電極が粘着プレートと対向するように、粘着プレートに接着して位置決めする位置決め工程が含まれる。電子素子パッケージと第２実装基板とを樹脂で接合する接合工程が含まれる。電子素子パッケージ及び第２実装基板を粘着プレートから取り外す取外し工程が含まれる。ＬＧＡ電極が形成された電子素子パッケージ面上及び平面電極が形成された第２実装基板上の少なくとも一部に接着剤を配置する接着剤配置工程が含まれる。内壁に導電体を有する第１スルーホール及び第２スルーホールを備える第１実装基板と、電子素子パッケージ及び第２実装基板とを、スルーホールの開口の少なくとも一部がＬＧＡ電極と重なるように、及び第２スルーホールの開口の少なくとも一部が平面電極と重なるように積層する接合工程が含まれる。第１スルーホール及び第２スルーホールの開口においてＬＧＡ電極及び平面電極の少なくとも一部が露出するように第１スルーホール及び第２スルーホール内に存在する接着剤を除去する接着剤除去工程が含まれる。ＬＧＡ電極及び平面電極と対向している第１スルーホール及び第２スルーホールの開口とは反対側の開口から第１スルーホール及び第２スルーホールに導電材を供給する導電材供給工程が含まれる。導電材をＬＧＡ電極及び平面電極の露出面へ移動させ、ＬＧＡ電極及び平面電極と第１スルーホール及び第２スルーホールの導電体とを導電材によって電気的に接続する電気的接続工程とが含まれる。ＬＧＡ電極の面積は、ＬＧＡ電極と対向する側の第１スルーホールの開口面積より大きい。接合工程において、少なくとも、ＬＧＡ電極のうち第１スルーホールの開口と重なっていない領域の少なくとも一部と第１実装基板とを接着剤を介して接合する。
本発明の第３視点によれば、電子装置の製造方法が提供される。ＬＧＡ（Land Grid Array）型のＬＧＡ電極を有する電子素子パッケージと、少なくとも１つの電子素子が実装されていると共に平面電極を有する第２実装基板とを、ＬＧＡ電極及び平面電極が粘着プレートと対向するように、粘着プレートに接着して位置決めする位置決め工程が含まれる。電子素子パッケージと第２実装基板とを樹脂で接合する接合工程が含まれる。電子素子パッケージ及び第２実装基板を粘着プレートから取り外す取外し工程が含まれる。ＬＧＡ電極が形成された電子素子パッケージ面上及び平面電極が形成された第２実装基板上の少なくとも一部に接着剤を配置する接着剤配置工程が含まれる。内壁に導電体を有する第１スルーホール及び第２スルーホールを備える第１実装基板と、電子素子パッケージ及び第２実装基板とを、スルーホールの開口の少なくとも一部がＬＧＡ電極と重なるように、及び第２スルーホールの開口の少なくとも一部が平面電極と重なるように積層する接合工程が含まれる。第１スルーホール及び第２スルーホールの開口においてＬＧＡ電極及び平面電極の少なくとも一部が露出するように第１スルーホール及び第２スルーホール内に存在する接着剤を除去する接着剤除去工程が含まれる。ＬＧＡ電極及び平面電極と対向している第１スルーホール及び第２スルーホールの開口とは反対側の開口から第１スルーホール及び第２スルーホールに導電材を供給する導電材供給工程が含まれる。導電材をＬＧＡ電極及び平面電極の露出面へ移動させ、ＬＧＡ電極及び平面電極と第１スルーホール及び第２スルーホールの導電体とを導電材によって電気的に接続する電気的接続工程とが含まれる。ＬＧＡ電極及び平面電極の面積は、ＬＧＡ電極及び平面電極と対向する側の第１スルーホール及び第２スルーホールの開口面積より大きい。接合工程において、少なくとも、ＬＧＡ電極及び平面電極のうち第１スルーホール及び第２スルーホールの開口と重なっていない領域の少なくとも一部と第１実装基板とを接着剤を介して接合する。
上記第２視点及び第３視点の好ましい形態によれば、接着剤は感光性樹脂である。接着剤除去工程は、第１スルーホール及び第２スルーホール内の接着剤を露光する露光工程が含まれる。露光工程後、現像剤によって第１スルーホール及び第２スルーホール内の接着剤を除去する現像工程が含まれる。
上記第２視点及び第３視点の好ましい形態によれば、第１実装基板は、第１スルーホール以外は電子素子パッケージに対して光透過性を有さない。露光工程において、第１実装基板をマスクとして、第１スルーホールの開口から第１スルーホール内の接着剤を露光する。
上記第２視点及び第３視点の好ましい形態によれば、第１実装基板は、第１スルーホール及び第２スルーホール以外は電子素子パッケージ及び第２実装基板に対して光透過性を有さない。露光工程において、第１実装基板をマスクとして、第１スルーホール及び第２スルーホールの開口から第１スルーホール及び第２スルーホール内の接着剤を露光する。
上記第２視点及び第３視点の好ましい形態によれば、導電材はクリームはんだである。電気的接続工程において、導電材を加熱溶融することによりＬＧＡ電極と第１スルーホールの導電体とを電気的に接続する。
上記第２視点及び第３視点の好ましい形態によれば、導電材はクリームはんだである。電気的接続工程において、導電材を加熱溶融することによりＬＧＡ電極及び平面電極と第１スルーホール及び第２スルーホールの導電体とを電気的に接続する。
本発明は、以下の効果のうち少なくとも１つを有する。
本発明によれば、電子素子パッケージのＬＧＡ電極及び第２実装基板の第２基板電極と第１実装基板の第１基板電極との間に導電材を介在させる必要がないので、電子素子パッケージ及び第２実装基板と第１実装基板との距離を短くすることができ、これにより電子装置を薄型化することができる。また、スルーホールの開口面積に対するＬＧＡ電極及び第２基板電極の面積を小さくすること、又は第１実装基板の第１基板電極（ランド）を形成しないことにより、さらに電子装置を薄型化することができる。
また、スルーホールの開口面積に対するＬＧＡ電極及び第２基板電極の面積を小さくした場合には、導電材によりＬＧＡ電極及び第２基板電極を覆う構造となるため、外部から衝撃等が加わった際においても導電材とＬＧＡ電極の接続部は破壊されにくく、接続信頼性をより高めることができる。
本発明によれば、導電材による電気的接続の前に電子素子パッケージ及び第２実装基板と第１実装基板とを予め接着剤によって接合しているので、加熱処理中の第１実装基板の反りの発生を抑制することができる。これにより、電子素子パッケージ及び第２実装基板と第１実装基板との電気的接続の信頼性を高めることができる。
本発明によれば、スルーホール内の接着剤のみを除去しているので、スルーホール開口以外（例えばスルーホール開口周囲も含む）は接着剤によって接合されることになるので、電子素子パッケージ及び第２実装基板と第１実装基板との接合性をより高いものにすることができる。
本発明によれば、ＬＧＡ電極及び第２基板電極とスルーホール内壁の導電体とを電気的に接続する導電材を、電子素子パッケージ及び第２実装基板との接合面とは反対側の面上にも連接して形成することにより、該反対側の面上の導電材がストッパのように機能し、第１実装基板に曲げが発生したり、落下による応力が加えられたりした場合にもＬＧＡ電極及び第２基板電極とスルーホールの導電体との電気的接続を確保する（例えば導電材の抜けを防止する）ことができる。
本発明によれば、複数のスルーホールへの導電材の供給量が一定でなくてもＬＧＡ電極及び第２基板電極とスルーホールの導電体とを電気的に接続することができる。
本発明によれば、第２実装基板に複数の電子素子が実装され、配線回路の引き回しに複数層が必要な場合であっても、電子素子パッケージと第２実装基板とを積層せずに、同一平面を形成するように配列し、電子素子パッケージと第２実装基板とを第１実装基板により接続することにより、第２実装基板において配線を引き回すことができ、第１実装基板を厚くする必要がない。これにより、電子装置を薄型化することができる。
本発明によれば、電子素子パッケージと第２実装基板とを樹脂で接合することにより、第１実装基板と電子素子パッケージ及び第２実装基板との電気的接続部に加わる衝撃や応力を緩和することができ、接続信頼性を高めることができる。
また、本発明によれば、実装基板積層体も薄型化することができる。
本発明の第１実施形態に係る電子装置の概略断面図。 本発明の第１実施形態に係る電子装置の製造方法を説明するための概略工程図。 本発明の第２実施形態に係る電子装置の概略断面図。 本発明の第３実施形態に係る電子装置の概略断面図。 本発明の第４実施形態に係る電子装置の概略断面図。 本発明の第５実施形態に係る電子装置の概略断面図。 本発明の第６実施形態に係る電子装置の概略断面図。 本発明の第７実施形態に係る電子装置の概略断面図。 本発明の第８実施形態に係る電子装置の概略断面図。 本発明の第９実施形態に係る実装基板積層体の概略断面図。 本発明の第１０実施形態に係る電子装置の概略断面図。 図１１に示す電子素子パッケージ、第２実装基板及び電子素子の概略平面図。 本発明の第１０実施形態に係る電子装置の製造方法を説明するための概略工程図。 本発明の第１１実施形態に係る電子装置の概略断面図。 電子素子パッケージ、第２実装基板及び電子素子の概略平面図。
１，１１，２１，３１，４１，５１，６１，７１，８１，９１ 電子装置
２，２２ 電子素子パッケージ
３，２３ ＬＧＡ電極
４，１４，４４，６４，７４ （第１）実装基板
５，１５，４５，６５，７５ （第１）基板電極
６，１６，４６，６６，７６ スルーホール
７，６７，７７ 光非透過層
８ 接着剤
９ 導電材
８２，１０２，１１１，１１２，１１３ 第２実装基板
８２ａ，１１３ａ，１１３ｂ 貫通孔
１１１ａ 切り欠き
８３，１０３ 第２基板電極
８４ 電子素子
８５，９５ 樹脂
８６ 粘着プレート
１０１ 実装基板積層体
本発明の第１実施形態に係る電子装置について説明する。図１に、本発明の第１実施形態に係る電子装置の概略断面図を示す。電子装置１は、電子素子をパッケージした電子素子パッケージ２、及び電子素子パッケージ２を実装する実装基板４を備える。
電子素子パッケージ２は、平板状のＬＧＡ電極３を有するＬＧＡ型のパッケージである。電子素子パッケージ２における電子素子（不図示）としては、種々の電子素子を使用することができ、例えば、半導体素子等の能動素子、チップコンデンサ等の受動素子を適用することができる。実装基板４と対向する面のＬＧＡ電極３の表面面積は、実装基板４のスルーホール６の開口面積以上となっている。
実装基板４は、基板表面に形成された基板電極（ランド）５、及び基板電極５を貫通し、基板電極５と電気的に接続され（連設され）、内壁を被覆する導電体（例えば、５μｍ〜３０μｍの金属めっき（例えばＣｕめっき））を有するスルーホール６を有する。実装基板４としては、例えばフレキシブル基板を使用することができる。実装基板４の基板電極５の大きさは、例えば電子素子パッケージ２のＬＧＡ電極３の電極径が０．２５ｍｍの場合、φ０．１５ｍｍ〜０．３ｍｍが好ましい。基板電極５の大きさが大きすぎると隣接する電極間のショートが発生しやすく、他方基板電極５の大きさが小さすぎると、位置ずれなどにより接続不良を起こしやすくなるためである。
また、実装基板４は、スルーホール６以外の領域は電子素子パッケージ２に対して光透過性を有しない。実装基板４が例えばフレキシブル基板のように光透過性を有する場合には、実装基板４に光非透過性を付与するために、実装基板４の少なくとも光透過性を有する部分に、電子素子パッケージに対する光を遮光する光非透過層７を設ける。図１に示す形態においては、基板電極５及びスルーホール以外の領域であって、電子素子パッケージ２と対向しない面上に光非透過層７は形成されている。光非透過層７は、例えば、銀ペーストを実装基板４上に塗布することによって形成することができるが、材料や形成方法はこれに限定されることなく、実装基板４に光非透過性を付与することができれば種々の材料及び形成方法を選択することができる。
電子素子パッケージ２は、電子素子パッケージ２のＬＧＡ電極３と実装基板４の基板電極５とが対向するように、特に、スルーホール６の開口の少なくとも一部がＬＧＡ電極３上に掛かるように、実装基板２に実装されている。スルーホール６には導電材９が充填されており、電子素子パッケージ２のＬＧＡ電極３とスルーホール６の内壁とは導電材９によって電気的かつ物理的に接続されている。導電材９としては、例えば、はんだ（例えばＳｎＡｇＣｕ系の鉛フリーはんだ）や導電性フィラーを含有する導電性接着剤等を使用することができる。本実施形態においては、導電材９は、スルーホール６（ＬＧＡ電極３）から、電子素子パッケージ２と対向する面とは反対側の実装基板４面上に連続して形成されている。
電子素子パッケージ２と実装基板４との間にはスルーホール６の開口領域を除いて接着剤８が配され、電子素子パッケージ２と実装基板４とは接着剤８によって接合されている。本実施形態においては、ＬＧＡ電極３はスルーホール６の開口面積よりも大きく、スルーホール６の開口と重なっていないＬＧＡ電極３面は基板電極５と接着剤によって接合されている。接着剤８としては、例えばポジ型の感光性樹脂を使用することができる。電子素子パッケージ２のＬＧＡ電極３と実装基板４の基板電極５間の距離は、１μｍ〜２０μｍが好ましい。
次に、第１実施形態に係る電子装置１の一例について説明する。実装基板４として厚さ５０μｍのフレキシブル基板を使用し、光非透過層７として厚さ１２μｍの銀ペーストをフレキシブル基板上に被覆することができる。電子素子パッケージ２としては、半導体素子をパッケージした半導体パッケージを使用することができる。半導体パッケージのＬＧＡ電極３の径はφ０．２５ｍｍ、フレキシブル基板の基板電極５の径はφ０．２５ｍｍ、スルーホール６の径はφ０．１５ｍｍとすることができる。
次に、本発明の第１実施形態に係る電子装置の製造方法について説明する。図２に、本発明の第１実施形態に係る電子装置の製造方法を説明するための概略工程図を示す。まず、ＬＧＡ型電子素子パッケージ２上（ＬＧＡ電極３上含む）に、ポジ型感光性樹脂の接着剤８を配置する（図２（ａ）；接着剤配置工程）。接着剤８の厚さは１０μｍ〜５０μｍが好ましい。接着剤８としては液状タイプであっても、フィルム状タイプであってもよい。
次に、スルーホール６の開口の少なくとも一部がＬＧＡ電極３と重なるように、実装基板４と電子素子パッケージ２とを積層した後、加熱して接着させる（図２（ｂ）；接合工程）。このとき、スルーホール６の内部にも接着剤８が存在することになる。加熱条件（時間、温度等）は、使用する接着剤の種類に応じて適宜最適な条件を設定すればよい。例えば、ポジ型感光性樹脂の場合、１３０℃、１０分の条件で加熱する。ＬＧＡ電極３の面積がスルーホール６の開口面積より大きい場合、ＬＧＡ電極３のうちスルーホール６の開口と重なっていない領域は実装基板４（図２においては基板電極５）と接着剤８によって接合される。
接合工程において、後述の第３実施形態のようにＬＧＡ電極３の面積がスルーホール６の開口面積より小さい場合には、ＬＧＡ電極３の少なくとも一部をスルーホール６に挿入するように実装基板４と電子素子パッケージ２とを積層する。
次に、露光機を用いて、光透過性を有さない実装基板４、又は実装基板４自体が光透過性を有する場合には実装基板４及び光非透過層７をマスクとして、実装基板４のスルーホール６の内部にある接着剤８である感光性樹脂を露光する（露光工程）。次に、スルーホール６の内部にある露光した感光性樹脂を現像剤により溶解除去し（現像工程）、電子素子パッケージ２のＬＧＡ電極３を露出させる（図２（ｃ）；接着剤除去工程）。露光条件（照射波長、露光エネルギー量等）は、使用する感光性樹脂の種類に応じて適宜最適な条件を設定すればよい。例えば、波長３５０ｎｍ〜４２０ｎｍの紫外線を２５０Ｊ／ｃｍ２〜１０００Ｊ／ｃｍ２照射する。現像液も特に制限されることはなく、使用する感光性樹脂に応じて適宜選択することができる。
なお、本実施形態においては接着剤として感光性樹脂を使用しているが、接着剤及び接着剤の除去方法は上記形態に限定されることなく、接着剤除去工程においてスルーホール６内の接着剤を除去できるものであれば、いずれの接着剤及びその除去方法であってもよい。
次に、実装基板４のスルーホール６に導電材９を供給する（図２（ｄ）；導電材供給工程）。導電材９の供給方法は、導電材９として例えばクリームはんだを使用する場合、メタルマスクを用いる印刷方法を選択することができる。この場合、メタルマスクの厚さは、スルーホール６の開口面積（径）によって適宜設定する。例えば、スルーホールの径が０．１ｍｍの場合、メタルマスクの厚さは０．０５ｍｍが好ましい。
次に、導電材９を溶融して、スルーホール６内部に充填すると共に、電子素子パッケージ２のＬＧＡ電極３上まで移動させ、電子素子パッケージ２のＬＧＡ電極３とスルーホール６の内壁の導電体とを導電材９によって電気的かつ物理的に接続する（図２（ｅ）；電気的接続工程）。導電材９の溶融方法は、例えば、電子素子パッケージ２を実装した実装基板４をリフロー炉に通すことによって導電材９を加熱してもよい。以上の工程により、電子装置１を製造することができる。
本実施形態に係る電子装置及びその製造方法によれば、電子素子パッケージのＬＧＡ電極と基板電極との間に導電材を介在させる必要がないので、電子素子パッケージと実装基板との距離を短くすることができ（例えば１０μｍ）、これにより電子装置を薄型化することができる。また、スルーホールの開口面積に対するＬＧＡ電極の面積を小さくすること、実装基板の基板電極（ランド）を形成しないこと等により、さらに電子装置を薄型化することができる。
また、電子素子パッケージと実装基板とを予め接着剤によって接合した後に、導電材による電気的接続のための加熱処理を実施するので、該加熱処理中の実装基板の反りの発生を抑制することができる。これにより、電子素子パッケージと実装基板との電気的接続の信頼性を高めることができる。
また、図２（ｅ）に示すように、ＬＧＡ電極とスルーホール内壁の導電体とを電気的に接続する導電材を、電子素子パッケージとの接合面とは反対側の面上にも連接して形成することにより、該反対側の面上の導電材がストッパのように機能し、実装基板に曲げが発生したり、落下による応力が加えられたりした場合にもＬＧＡ電極とスルーホールの導電体との電気的接続を確保する（例えば導電材の抜けを防止する）ことができる。
次に、本発明の第２実施形態に係る電子装置について説明する。図３に、本発明の第２実施形態に係る電子装置の概略断面図を示す。第１実施形態においては、実装基板４が、電子素子パッケージ２と対向する実装基板面上に、スルーホール６の開口周囲に形成されると共にスルーホール６の導電体と連設された基板電極５（いわゆるランド）を有していたが、第２実施形態においては、実装基板１４は、第１実施形態における基板電極５に相当する導電体を有していない。
第２実施形態に係る電子装置１１は、電子素子パッケージ２と、電子素子パッケージ２が実装された実装基板１４とを有する。電子素子パッケージ２と対向する実装基板１４面上には基板電極が形成されていないので、電子素子パッケージ２のＬＧＡ電極３は、スルーホール（開口及び導電体）１６以外は、接着剤８を介して実装基板１４の基板（樹脂）と接合されることになる。ＬＧＡ電極３とスルーホール６の導電体とはスルーホール６の開口を通じて導電材９によって電気的に接続されている（すなわち、スルーホール６の導電体が実質的に電極となっている）ので、実装基板１４面上にいわゆるランドが形成されていなくても電子素子パッケージ２と実装基板１４間の電気的接続を確保することができる。
それ以外の形態は、第１実施形態における電子装置と同様とすることができる。
実装基板１４面上に基板電極を形成しない方法は、適宜好適な方法を選択することができる。例えば、実装基板１４の配線層をエッチングする際に、スルーホール６開口周囲の配線層（基板電極）をエッチング除去してもよいし、または実装基板１４を作製した後、基板電極に相当する部分を機械的に除去（例えば研削除去）してもよい。
第２実施形態に係る電子装置によれば、電子素子パッケージと対向する実装基板面上に実装電極が形成されていないので、電子装置の厚さを実装電極の厚さに相当する分だけさらに薄くすることができる。
次に、本発明の第３実施形態に係る電子装置について説明する。図４に、本発明の第３実施形態に係る電子装置の概略断面図を示す。第１実施形態においては、電子素子パッケージ２のＬＧＡ電極３は、実装基板４のスルーホール６の開口面積以上の表面面積を有していたが、第３実施形態においては、電子素子パッケージ２２のＬＧＡ電極２３は、実装基板４のスルーホール６の開口面積より小さい表面面積を有している。
第３実施形態に係る電子装置２１は、電子素子パッケージ２２と、電子素子パッケージ２２が実装された実装基板４とを有する。電子素子パッケージ２２のＬＧＡ電極２３は、スルーホール６の開口に包含され、電子素子パッケージ２２と対向するＬＧＡ電極２３の上面はスルーホール６内に存在している。これに伴い、ＬＧＡ電極２３の上面及び側面は導電材９によって覆われ、スルーホール６の導電体と電気的に接続されている。
実装基板４の基板電極５は、電子素子パッケージ２２のＬＧＡ電極２３以外の領域と対向し、接着剤８を介して接合されている。
それ以外の形態は、第１実施形態における電子装置と同様とすることができる。
第３実施形態に係る電子装置２１の一例について説明する。例えば、実装基板４の基板電極５の径をφ０．２５ｍｍ、スルーホール６の開口径をφ０．１５ｍｍとした場合、電子素子パッケージ２２のＬＧＡ電極２３の径はφ０．１ｍｍとすることができる。
第３実施形態に係る電子装置によれば、電子素子パッケージのＬＧＡ電極をスルーホール内に挿入した厚さ分だけ電子装置の厚さをさらに薄くすることができる。また、ＬＧＡ電極は導電材で覆われることになるので、熱応力に対する信頼性を向上させることもできる。
次に、本発明の第４実施形態に係る電子装置について説明する。図５に、本発明の第４実施形態に係る電子装置の概略断面図を示す。第４実施形態は、第２実施形態と第３実施形態とを組み合わせた形態である。
第４実施形態に係る電子装置３１は、電子素子パッケージ２２と、電子素子パッケージ２２が実装された実装基板１４とを有する。電子素子パッケージ２２のＬＧＡ電極２３における実装基板１４に対向する面の面積は、第３実施形態と同様にして、スルーホール１６の開口面積より小さく、ＬＧＡ電極２３の上側の一部がスルーホール１６内に挿入されている。ＬＧＡ電極２３は、導電材９によって覆われ、スルーホール１６の導電体と電気的に接続されている。
実装基板１４は、第２実施形態と同様にして、電子素子パッケージ２２と対向する面上に基板電極に相当する導電体を有しておらず、スルーホール１６の開口以外の実装基板１４の領域は、ＬＧＡ電極２３以外の電子素子パッケージ２２の領域と接着剤８を介して接合されている。
それ以外の形態は、第１実施形態における電子装置と同様とすることができる。
第４実施形態に係る電子装置によれば、ＬＧＡ電極をスルーホール内に挿入した厚さ分及び実装基板面上の基板電極の厚さ分だけ電子装置の厚さをさらに薄くすることができる。
次に、本発明の第５実施形態に係る電子装置について説明する。図６に、本発明の第５実施形態に係る電子装置の概略断面図を示す。第５実施形態においては、実装基板４４のスルーホール４６がテーパ状に形成されている。
第５実施形態に係る電子装置４１は、電子素子パッケージ２２と、電子素子パッケージ２２が実装された実装基板４４とを有する。実装基板４４のスルーホール４６は、電子素子パッケージ２２に向かって縮径するような円錐台状の形状を有している。
第５実施形態に係る電子装置４１の一例について説明する。スルーホール４６において、例えば、電子素子パッケージ２２に面する開口の径をφ０．１５ｍｍ、その反対側の面（導電材９供給側面）の開口の径をφ０．２ｍｍとすることができる。
第５実施形態に係る電子装置によれば、スルーホールの導電材供給側の開口径が大きいので、スルーホール内部への導電材の充填性を高めることができる。
なお、図６においては、第３実施形態における電子素子パッケージを図示したが、第１実施形態に係る電子素子パッケージを適用可能であることはいうまでもない。また、図６においては、実装基板面上に基板電極を有する実装基板を図示したが、第２実施形態のように実装基板面上に基板電極（いわゆるランド）を有さない実装基板を適用可能であることもいうまでもない。第５実施形態において、他の形態は、第１実施形態における電子装置と同様とすることができる。
次に、本発明の第６実施形態に係る電子装置について説明する。図７に、本発明の第６実施形態に係る電子装置の概略断面図を示す。図１〜図６に示す第１実施形態〜第５実施形態においては、導電材９はスルーホール６，１６，４６全体に充填されていたが、図７に示す第６実施形態のように、電子素子パッケージ２のＬＧＡ電極３とスルーホール６の導電体とが電気的に接続することができるのであれば、導電材９はスルーホール６の一部にのみに充填されていればよい。
したがって、第１実施形態〜第５実施形態に係る１つの電子装置において、図１〜図６に示すようにスルーホールを完全に満たすように導電材が供給されたスルーホールと、図７に示すようにスルーホール６の一部を満たす導電材９が供給されたスルーホールとが、同一の実装基板内に混在してあってもかまわない。すなわち、１つの電子装置における複数のスルーホールにおいて、導電材の量は均一でなくてもかまわない。例えば、ペースト状の導電材を印刷によって供給する場合に、ＬＧＡ電極とスルーホールの導電体とが電気的に接続されるのであれば、印刷量のばらついたとしてもかまわない。
次に、本発明の第７実施形態及び第８実施形態に係る電子装置について説明する。図８に、本発明の第７実施形態に係る電子装置の概略断面図を示し、図９に、本発明の第８実施形態に係る電子装置の概略断面図を示す。第１実施形態〜第６実施形態においては、実装基板が光透過性を有する場合に具備する光非透過層７は、電子素子パッケージと対向する面と反対側の実装基板面上に形成されていたが、第７実施形態及び第８実施形態においては、光非透過層は、それ以外の箇所に形成されている。
図８に示す第７実施形態に係る電子装置６１においては、光非透過層６７は、実装基板６４の電子素子パッケージ２と対向する面上に形成され、電子素子パッケージ２と接着剤８によって接合されている。
図９に示す第８実施形態に係る電子装置７１においては、光非透過層７７は、実装基板７４内に形成されている。
すなわち、光非透過層は、実装基板が光透過性を有する場合、図１〜図９に示すように、実装基板のいずれかの部分に形成されていればよい。また、実装基板が光透過性を部分的に有するのであれば、その光透過性を有する部分にのみ光非透過層を形成してもよい。
図８及び図９に示す第７実施形態及び第８実施形態は、図１に示す第１実施形態を基に説明したが、第２実施形態〜第６実施形態にも適用可能であることはいうまでもない。
次に、本発明の第９実施形態に係る実装基板積層体について説明する。図１０に、本発明の第９実施形態に係る実装基板積層体の概略断面図を示す。第１実施形態〜第８実施形態においては、電子素子パッケージと実装基板との電気的接続について説明したが、上記形態は、実装基板と実装基板との積層実装にも適用することができる。
実装基板積層体１０１は、第１実装基板４と、第２実装基板１０２と、を備える。第１実装基板４の形態は、上記第１実施形態における実装基板４の形態と同様である。第２実装基板１０２は、第１実装基板４の導電体（スルーホール６）と電気的に接続するための平面電極である第２基板電極１０３を有する。
実装基板積層体１０１における第１実装基板４と第２実装基板１０２との接続形態及び製造方法は、電子素子パッケージを第２実装基板に置き換えた以外は上記第１実施形態における第１実装基板４と電子素子パッケージ２の接続形態及び製造方法と同様であり、第１実施形態の説明を援用して、ここでの説明は省略する。これにより、実装基板積層体１０１を薄くすることができる。
なお、図１０に示す第９実施形態に係る実装基板積層体は、第１実施形態を基にして説明したが、第２実施形態〜第８実施形態における接続形態や実装基板の形態等も第９実施形態に係る実装基板積層体に適用することができる。
次に、本発明の第１０実施形態に係る電子装置について説明する。図１１に、本発明の第１０実施形態に係る電子装置の概略断面図を示す。第１０実施形態に係る電子装置８１においては、第１実装基板と電子素子パッケージ及び第２実装基板とが接続されている。電子装置８１は、電子素子パッケージ２と、第１実装基板４と、第２実装基板８２とを有する。電子素子パッケージ２及び第１実装基板４の各形態は、第１実施形態における電子素子パッケージ２及び実装基板４の各形態と同様である。
第２実装基板８２は、第１実装基板４の第１基板電極５と電気的に接続するための平板状の第２基板電極８３を有する。また、第２実装基板８２には、少なくとも１つの電子素子８４が実装されている。図１１に示す形態においては、電子素子８４は、第１基板電極８３が形成された面の反対側の面に実装されている。
１つの第１実装基板４は、電子素子パッケージ２と第２実装基板８２を架橋するように両者と電気的に接続されている。したがって、電子素子パッケージ２のＬＧＡ電極３及び第２実装基板８２の第２基板電極８３と電気的に接続される第１実装基板４の第１基板電極５が同一平面上にある場合、電子素子パッケージ２のＬＧＡ電極３と第２実装基板８２の第２基板電極８３とが同一平面上に存在するように、電子素子パッケージ２及び第２実装基板８２を配置する。電子素子パッケージ２及び第２実装基板８２とは、樹脂８５で接合する（固定する）と好ましい。樹脂８５としては、例えばエポキシ系の樹脂を使用することができる。
第１実装基板４と、電子素子パッケージ２及び第２実装基板８２との電気的接続の形態は、第１実装基板４が両者を電気的に接続されている以外は、第１実施形態と同様である。
図１２に、図１１に示す電子素子パッケージ２、第２実装基板８２及び電子素子８４の概略平面図を示す。図１２においては、実装基板４、樹脂８５等の図示は省略してある。第１０実施形態においては、第２実装基板８２には、電子素子パッケージ２を挿入配置するための貫通孔８２ａが形成されている。例えば、電子素子パッケージ２の外形が１２ｍｍ×１２ｍｍの矩形である場合、貫通孔８２ａの形状及び大きさは、それよりも大きい形状、例えば１４ｍｍ×１４ｍｍの矩形とすることができる。電子素子パッケージ２は、貫通孔８２ａに挿入され、樹脂８５は、少なくとも電子素子パッケージ２と第２実装基板８２の間隙に配されている。また、樹脂８５は、第１実装基板４に対して、電子素子パッケージ２と第２実装基板８２と同一平面を形成するように配すると好ましい。
第１０実施形態においては、第２実装基板８２の貫通孔８２ａ内には電子素子パッケージ２が配置されているが、電子素子パッケージ２の代わりに電子素子８４を配置することもできる。例えば、電子素子パッケージ２及び電子素子８４のうち、より厚い方を貫通孔８２ａ内に配置すると、薄型に寄与することになり好ましい。
第１０実施形態は、第１実施形態における実装基板及び電子素子パッケージを用いて説明したが、第２実施形態〜第８実施形態における実装基板及び電子素子パッケージも第１０実施形態に適用できる。また、各実施形態を組み合わせて第１０実施形態に適用してもよい。
第１０実施形態に係る電子装置によれば、第２実装基板と電子素子パッケージとを第１実装基板を介して電気的に接続しているので、第２実装基板に電子素子が複数搭載されており、配線回路の引き回しに複数層が必要な場合においても、第１実装基板を厚くすることなく、第２実装基板にて配線を引き回せるため電子装置を薄型化することができる。また、電子素子パッケージ又は電子素子を第２実装基板の貫通孔に挿入することにより、電子装置をさらに薄型化することができる。
次に、本発明の第１０実施形態に係る電子装置の製造方法について説明する。図１３に、本発明の第１０実施形態に係る電子装置の製造方法を説明するための概略工程図を示す。
まず、第２基板電極８３が粘着プレート８６と対向するように、少なくとも１つの電子素子８４が実装された第２実装基板８２を粘着プレート８６上に接着する（図１３（ａ）；位置決め工程）。粘着プレート８６としては例えば、珪樹シートとアルミプレートを積層した構造のものが使用できる。粘着プレート８６に接着した第２実装基板８２及び電子パッケージ２は容易に取り外すことができる。
次に、ＬＧＡ電極３が粘着プレート８６と対向するように、電子素子パッケージ２を粘着プレート８６に接着する（図１３（ｂ）；位置決め工程）。このとき、第２実装基板８２又は粘着プレート８６には、電子素子パッケージ２等の配置位置を示すマークを形成しておくと好ましい。なお、最初に電子素子パッケージ２を粘着プレート８６に接着した後に、第２実装基板８２を接着してもよい。
次に粘着プレート８６に接着した電子素子パッケージ２と第２実装基板８２との間に、樹脂８５を供給し、加熱により樹脂８５を硬化させ、電子素子パッケージ２と第２実装基板８２とを一体化させる（図１３（ｃ）；接合工程）。樹脂８５の供給方法としてはポッティング工法を使用することができ、以下に示す第１１実施形態に係る電子装置の場合には、トランスファーモールド工法にて電子素子パッケージと第２実装基板上の全面を樹脂で封止する方法を使用することができる。
次に、樹脂８５により一体化した電子素子パッケージ２と第２実装基板８２を粘着プレート８６から取り外す（図１３（ｄ）；取外し工程）。電子素子パッケージ２と第２実装基板８２を粘着プレート８６から取り外すことにより、電子素子パッケージ２のＬＧＡ電極３と第２実装基板８２の第２基板電極８３を同一面ないしほぼ同一平面上に配置することができると共に、同一方向に向けることができる。
次に、第１実施形態における電子装置の製造方法と同様の方法により、第１実装基板４と電子素子パッケージ２及び第２実装基板８２とを電気的に接続する（図１３（ｅ））。なお、実装基板４は、図１３（ｅ）に示すように、電子素子パッケージ２を横断するような形態であってもよい。
第１０実施形態に係る電子装置の製造方法によれば、粘着プレートを用いることによって、第１実装基板を電子素子パッケージと第２実装基板に同時に実装可能な構成を容易に形成することができる。また、第１実装基板によって、電子素子パッケージと第２実装基板の電極とを容易に電気的に接続することができる。
次に、本発明の第１１実施形態に係る電子装置について説明する。図１４に、本発明の第１１実施形態に係る電子装置の概略断面図を示す。第１０実施形態においては、主として電子素子パッケージと第２実装基板間のみを樹脂で接合したが、第１１実施形態に係る電子装置９１においては、電子素子８４及び電子素子パッケージ２を封止するように、電子素子パッケージ２及び第２実装基板８２の片面全面が樹脂９５で覆われている。
第１１実施形態に係る電子装置によれば、第１実装基板４を接続する面の反対側の面を平坦にすることができるので、実装基板４を接続する工程（例えば導電材供給工程）を容易に実施することができる。これにより、例えば、接着剤を均一な厚さにすることができ、また導電材の供給量のバラツキを抑えることができる。
第１０実施形態及び第１１実施形態における第２実装基板の他の形態について説明する。図１２に示す形態においては、電子素子パッケージ２を第２実装基板８２の中央よりに配置するため貫通孔８２ａを形成したが、第２実装基板の形状は、電子素子パッケージ及び電子素子の配置位置に応じて、適宜変更することができる。例えば、図１５（ａ）に示すように、電子素子パッケージ２を第２実装基板１１１の端部よりに配置する場合には、第２実装基板１１１の端部に切り欠き１１１ａを形成することができる。電子素子パッケージ２を配置する場合や電子素子を配置するスペースが必要ない場合には、図１５（ｂ）に示すように、第２実装基板１１２に貫通孔や切り欠きを設けずに、電子素子パッケージ２を第２実装基板１１２の横に配置するだけでもよい。また、電子素子パッケージ２を複数配置する場合には、図１５（ｃ）に示すように、第２実装基板１１３に複数の切り欠き又は貫通孔１１３ａ，１１３ｂを形成することもできる。
なお、図１〜図１５において、説明に使用しない配線層やスルーホール等の要素の図示は省略してある。
本発明の電子装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。

Claims (25)

  1. 電子素子パッケージと、
    第１実装基板と、
    第２実装基板と、を備え、
    電子素子パッケージは第１実装基板に実装され、
    前記電子素子パッケージは、ＬＧＡ（Land Grid Array）型のＬＧＡ電極を備え、
    前記第１実装基板は、内壁を被覆する導電体を有する第１スルーホール及び第２スルーホールを備え、
    前記電子素子パッケージと前記第１実装基板とは前記第１スルーホールの開口の少なくとも一部が前記ＬＧＡ電極と重なるように実装され、
    前記ＬＧＡ電極と前記第１スルーホールの前記導電体とは、前記第１スルーホール内に配された導電材によって電気的に接続され、
    前記ＬＧＡ電極のうち前記第１スルーホールの前記開口と重なっていない領域の少なくとも一部は、前記第１実装基板と接着剤を介して接合され、
    前記第２実装基板は、前記第２スルーホールの前記導電体と電気的に接続される基板電極を有し、
    前記第１実装基板と前記第２実装基板とは前記第２スルーホールの開口の少なくとも一部が前記基板電極と重なるように実装され、
    前記基板電極と前記第２スルーホールの前記導電体とは、前記第２スルーホール内に配された導電材によって電気的に接続され、
    前記基板電極のうち前記第２スルーホールの前記開口と重なっていない領域の少なくとも一部は、前記第１実装基板と接着剤を介して接合され、
    前記電子素子パッケージの前記ＬＧＡ電極と前記第２実装基板の前記基板電極とは同一平面上に配列され、
    前記電子素子パッケージと前記第２基板とは前記第１基板を介して電気的に接続されていることを特徴とする電子装置。
  2. 前記ＬＧＡ電極の面積は、前記ＬＧＡ電極と対向する側の前記第１スルーホールの開口面積より大きいことを特徴とする請求項１に記載の電子装置。
  3. 前記ＬＧＡ電極及び前記基板電極の面積は、前記ＬＧＡ電極及び前記基板電極と対向する側の前記第１スルーホール及び前記第２スルーホールの開口面積より大きいことを特徴とする請求項１に記載の電子装置。
  4. 前記第２実装基板は、貫通孔又は切り欠きを有し、
    前記電子素子パッケージは、前記貫通孔又は切り欠き内に配置されていることを特徴とする請求項１〜３のいずれか一項に記載の電子装置。
  5. 前記電子素子パッケージと前記第２実装基板とは樹脂で接合されていることを特徴とする請求項１〜４のいずれか一項に記載の電子装置。
  6. 前記第２実装基板には少なくとも１つの電子素子が実装されていることを特徴とする請求項１〜５のいずれか一項に記載の電子装置。
  7. 前記第１実装基板は、前記電子素子パッケージと対向する前記第１実装基板面上に、前記ＬＧＡ電極と対向する前記第１スルーホールの導電体と連設された導電体を有し、
    前記ＬＧＡ電極のうち前記第１スルーホールの前記開口と重なっていない領域の少なくとも一部は、前記第１実装基板面上の前記導電体と接着剤を介して接合されていることを特徴とする請求項１〜６のいずれか一項に記載の電子装置。
  8. 前記第１実装基板は、前記電子素子パッケージ及び前記第２実装基板と対向する前記第１実装基板面上に、前記ＬＧＡ電極及び前記基板電極と対向する前記第１スルーホール及び前記第２スルーホールの導電体と連設された導電体を有し、
    前記ＬＧＡ電極及び前記基板電極のうち前記第１スルーホール及び前記第２スルーホールの前記開口と重なっていない領域の少なくとも一部は、前記第１実装基板面上の前記導電体と接着剤を介して接合されていることを特徴とする請求項１〜６のいずれか一項に記載の電子装置。
  9. 前記第１実装基板は、前記電子素子パッケージと対向する前記第１実装基板面上に、前記ＬＧＡ電極と対向する前記第１スルーホールの導電体と連設された導電体を有しないことを特徴とする請求項１〜８のいずれか一項に記載の電子装置。
  10. 前記第１実装基板は、前記電子素子パッケージ及び前記第２実装基板と対向する前記第１実装基板面上に、前記ＬＧＡ電極及び前記基板電極と対向する前記第１スルーホール及び前記第２スルーホールの導電体と連設された導電体を有しないことを特徴とする請求項１〜８のいずれか一項に記載の電子装置。
  11. 前記電子素子パッケージと前記第１実装基板とが対向する領域のうち、前記第１スルーホールの前記開口以外の領域には接着剤が介在していることを特徴とする請求項１〜１０のいずれか一項に記載の電子装置。
  12. 前記電子素子パッケージ及び前記第２実装基板と前記第１実装基板とが対向する領域のうち、前記第１スルーホール及び前記第２スルーホールの前記開口以外の領域には接着剤が介在していることを特徴とする請求項１〜１０のいずれか一項に記載の電子装置。
  13. 前記接着剤は感光性樹脂であることを特徴とする請求項１〜１２のいずれか一項に記載の電子装置。
  14. 前記第１実装基板は、前記第１スルーホール以外は前記電子素子パッケージに対して光透過性を有しないことを特徴とする請求項１〜１３のいずれか一項に記載の電子装置。
  15. 前記第１実装基板は、前記第１スルーホール及び前記第２スルーホール以外は前記電子素子パッケージ及び前記第２実装基板に対して光透過性を有しないことを特徴とする請求項１〜１３のいずれか一項に記載の電子装置。
  16. 前記第１実装基板は、前記電子素子パッケージ又は前記電子素子パッケージ及び前記第２実装基板に対する光を遮光する光非透過層を少なくとも一部に有することを特徴とする請求項１５に記載の電子装置。
  17. 前記導電材は、前記第１スルーホールから、前記電子素子パッケージと対向する前記第１実装基板面とは反対側の第１実装基板面上へ連続して形成されていることを特徴とする請求項１〜１６のいずれか一項に記載の電子装置。
  18. 前記導電材は、前記第１スルーホール及び前記第２スルーホールから、前記電子素子パッケージ及び前記第２実装基板と対向する前記第１実装基板面とは反対側の第１実装基板面上へ連続して形成されていることを特徴とする請求項１〜１６のいずれか一項に記載の電子装置。
  19. ＬＧＡ（Land Grid Array）型のＬＧＡ電極を有する電子素子パッケージと、少なくとも１つの電子素子が実装されていると共に平面電極を有する第２実装基板とを、前記ＬＧＡ電極及び前記平面電極が粘着プレートと対向するように、前記粘着プレートに接着して位置決めする位置決め工程と、
    前記電子素子パッケージと前記第２実装基板とを樹脂で接合する接合工程と、
    前記電子素子パッケージ及び前記第２実装基板を粘着プレートから取り外す取外し工程と、
    前記ＬＧＡ電極が形成された前記電子素子パッケージ面上及び前記平面電極が形成された第２実装基板上の少なくとも一部に接着剤を配置する接着剤配置工程と、
    内壁に導電体を有する第１スルーホール及び第２スルーホールを備える第１実装基板と、前記電子素子パッケージ及び第２実装基板とを、前記第１スルーホールの開口の少なくとも一部が前記ＬＧＡ電極と重なるように、及び前記第２スルーホールの開口の少なくとも一部が前記平面電極と重なるように積層する接合工程と、
    前記第１スルーホール及び前記第２スルーホールの前記開口において前記ＬＧＡ電極及び前記平面電極の少なくとも一部が露出するように前記第１スルーホール及び前記第２スルーホール内に存在する接着剤を除去する接着剤除去工程と、
    前記ＬＧＡ電極及び前記平面電極と対向している前記第１スルーホール及び前記第２スルーホールの開口とは反対側の開口から前記第１スルーホール及び前記第２スルーホールに導電材を供給する導電材供給工程と、
    前記導電材を前記ＬＧＡ電極及び前記平面電極の露出面へ移動させ、前記ＬＧＡ電極及び前記平面電極と前記第１スルーホール及び前記第２スルーホールの導電体とを前記導電材によって電気的に接続する電気的接続工程と、を含み、
    前記ＬＧＡ電極の面積は、前記ＬＧＡ電極と対向する側の前記第１スルーホールの開口面積より大きく、
    前記接合工程において、少なくとも、前記ＬＧＡ電極のうち前記第１スルーホールの前記開口と重なっていない領域の少なくとも一部と前記第１実装基板とを接着剤を介して接合することを特徴とする電子装置の製造方法。
  20. ＬＧＡ（Land Grid Array）型のＬＧＡ電極を有する電子素子パッケージと、少なくとも１つの電子素子が実装されていると共に平面電極を有する第２実装基板とを、前記ＬＧＡ電極及び前記平面電極が粘着プレートと対向するように、前記粘着プレートに接着して位置決めする位置決め工程と、
    前記電子素子パッケージと前記第２実装基板とを樹脂で接合する接合工程と、
    前記電子素子パッケージ及び前記第２実装基板を粘着プレートから取り外す取外し工程と、
    前記ＬＧＡ電極が形成された前記電子素子パッケージ面上及び前記平面電極が形成された第２実装基板上の少なくとも一部に接着剤を配置する接着剤配置工程と、
    内壁に導電体を有する第１スルーホール及び第２スルーホールを備える第１実装基板と、前記電子素子パッケージ及び第２実装基板とを、前記第１スルーホールの開口の少なくとも一部が前記ＬＧＡ電極と重なるように、及び前記第２スルーホールの開口の少なくとも一部が前記平面電極と重なるように積層する接合工程と、
    前記第１スルーホール及び前記第２スルーホールの前記開口において前記ＬＧＡ電極及び前記平面電極の少なくとも一部が露出するように前記第１スルーホール及び前記第２スルーホール内に存在する接着剤を除去する接着剤除去工程と、
    前記ＬＧＡ電極及び前記平面電極と対向している前記第１スルーホール及び前記第２スルーホールの開口とは反対側の開口から前記第１スルーホール及び前記第２スルーホールに導電材を供給する導電材供給工程と、
    前記導電材を前記ＬＧＡ電極及び前記平面電極の露出面へ移動させ、前記ＬＧＡ電極及び前記平面電極と前記第１スルーホール及び前記第２スルーホールの導電体とを前記導電材によって電気的に接続する電気的接続工程と、を含み、
    前記ＬＧＡ電極及び前記平面電極の面積は、前記ＬＧＡ電極及び前記平面電極と対向する側の前記第１スルーホール及び前記第２スルーホールの開口面積より大きく、
    前記接合工程において、少なくとも、前記ＬＧＡ電極及び前記平面電極のうち前記第１スルーホール及び前記第２スルーホールの前記開口と重なっていない領域の少なくとも一部と前記第１実装基板とを接着剤を介して接合することを特徴とする電子装置の製造方法。
  21. 前記接着剤は感光性樹脂であり、
    前記接着剤除去工程は、前記第１スルーホール及び前記第２スルーホール内の前記接着剤を露光する露光工程と、
    前記露光工程後、現像剤によって前記第１スルーホール及び前記第２スルーホール内の前記接着剤を除去する現像工程と、を含むことを特徴とする請求項１９又は２０に記載の電子装置の製造方法。
  22. 前記第１実装基板は、前記第１スルーホール以外は前記電子素子パッケージに対して光透過性を有さず、
    前記露光工程において、前記第１実装基板をマスクとして、前記第１スルーホールの開口から前記第１スルーホール内の前記接着剤を露光することを特徴とする請求項２１に記載の電子装置の製造方法。
  23. 前記第１実装基板は、前記第１スルーホール及び前記第２スルーホール以外は前記電子素子パッケージ及び前記第２実装基板に対して光透過性を有さず、
    前記露光工程において、前記第１実装基板をマスクとして、前記第１スルーホール及び前記第２スルーホールの開口から前記第１スルーホール及び前記第２スルーホール内の前記接着剤を露光することを特徴とする請求項２１に記載の電子装置の製造方法。
  24. 前記導電材はクリームはんだであり、
    前記電気的接続工程において、前記導電材を加熱溶融することにより前記ＬＧＡ電極と前記第１スルーホールの導電体とを電気的に接続することを特徴とする請求項１９〜２３のいずれか一項に記載の電子装置の製造方法。
  25. 前記導電材はクリームはんだであり、
    前記電気的接続工程において、前記導電材を加熱溶融することにより前記ＬＧＡ電極及び前記平面電極と前記第１スルーホール及び前記第２スルーホールの導電体とを電気的に接続することを特徴とする請求項１９〜２３のいずれか一項に記載の電子装置の製造方法。
JP2009554324A 2008-02-18 2009-02-17 電子装置及びその製造方法 Expired - Fee Related JP5604876B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009554324A JP5604876B2 (ja) 2008-02-18 2009-02-17 電子装置及びその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008036084 2008-02-18
JP2008036084 2008-02-18
JP2008170908 2008-06-30
JP2008170908 2008-06-30
PCT/JP2009/052687 WO2009104599A1 (ja) 2008-02-18 2009-02-17 電子装置、実装基板積層体及びそれらの製造方法
JP2009554324A JP5604876B2 (ja) 2008-02-18 2009-02-17 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009104599A1 JPWO2009104599A1 (ja) 2011-06-23
JP5604876B2 true JP5604876B2 (ja) 2014-10-15

Family

ID=40985479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009554324A Expired - Fee Related JP5604876B2 (ja) 2008-02-18 2009-02-17 電子装置及びその製造方法

Country Status (3)

Country Link
US (1) US20110001222A1 (ja)
JP (1) JP5604876B2 (ja)
WO (1) WO2009104599A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2960378B1 (fr) * 2010-05-21 2014-11-21 Valeo Vision Assemblage d'au moins deux cartes electriques
JPWO2013027718A1 (ja) * 2011-08-23 2015-03-19 株式会社フジクラ 部品実装プリント基板及びその製造方法
JP5800778B2 (ja) * 2011-11-25 2015-10-28 三菱電機株式会社 接合方法および半導体装置の製造方法
JP6221132B2 (ja) * 2013-03-07 2017-11-01 矢崎総業株式会社 プリント配線板
JP2015177004A (ja) * 2014-03-14 2015-10-05 ミネベア株式会社 フレキシブルプリント基板
WO2015184635A1 (zh) * 2014-06-06 2015-12-10 华为技术有限公司 栅格阵列封装模块
JP6721329B2 (ja) * 2015-12-21 2020-07-15 三菱電機株式会社 パワー半導体装置およびその製造方法
CN111629519B (zh) * 2020-05-18 2021-04-09 微智医疗器械有限公司 芯片与电路板的连接方法、电路板组件及电子设备
CN114505629B (zh) * 2022-03-15 2022-12-06 哈尔滨工业大学 一种用于半球谐振子与电极基板焊接的电极基板固定装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631094A (ja) * 1986-06-20 1988-01-06 富士通株式会社 フレキシブル及びリジツド印刷配線複合基板
JPH04269894A (ja) * 1991-02-26 1992-09-25 Tokyo Electric Co Ltd プリント回路基板への面実装部品の半田付け方法
JPH05267360A (ja) * 1992-03-18 1993-10-15 Oki Electric Ind Co Ltd 半導体装置
JPH06216492A (ja) * 1993-01-21 1994-08-05 Hitachi Ltd 電子装置
JP2002237673A (ja) * 2001-02-08 2002-08-23 Murata Mfg Co Ltd 回路基板装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2838048B1 (fr) * 2002-04-03 2005-05-27 Prod Dentaires Pierre Rolland Produit dentaire reticulable/dereticulable
US6954984B2 (en) * 2002-07-25 2005-10-18 International Business Machines Corporation Land grid array structure
TWI225701B (en) * 2003-09-17 2004-12-21 Advanced Semiconductor Eng Process for forming bumps in adhesive layer in wafer level package
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631094A (ja) * 1986-06-20 1988-01-06 富士通株式会社 フレキシブル及びリジツド印刷配線複合基板
JPH04269894A (ja) * 1991-02-26 1992-09-25 Tokyo Electric Co Ltd プリント回路基板への面実装部品の半田付け方法
JPH05267360A (ja) * 1992-03-18 1993-10-15 Oki Electric Ind Co Ltd 半導体装置
JPH06216492A (ja) * 1993-01-21 1994-08-05 Hitachi Ltd 電子装置
JP2002237673A (ja) * 2001-02-08 2002-08-23 Murata Mfg Co Ltd 回路基板装置

Also Published As

Publication number Publication date
WO2009104599A1 (ja) 2009-08-27
JPWO2009104599A1 (ja) 2011-06-23
US20110001222A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5604876B2 (ja) 電子装置及びその製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
US8115316B2 (en) Packaging board, semiconductor module, and portable apparatus
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
KR20130021689A (ko) 반도체 패키지 및 그 제조 방법
JPH09321439A (ja) 積層回路基板
JP2010103244A (ja) 半導体装置及びその製造方法
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US9935053B2 (en) Electronic component integrated substrate
JP5106197B2 (ja) 半導体装置およびその製造方法
JP2009135391A (ja) 電子装置およびその製造方法
JP2009260165A (ja) 半導体装置
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
JP4660946B2 (ja) 電子部品内蔵型回路基板の製造方法
JP2008034762A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R150 Certificate of patent or registration of utility model

Ref document number: 5604876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140917

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees